JP2007073675A - 細線構造及び配線並びにその作製方法 - Google Patents
細線構造及び配線並びにその作製方法 Download PDFInfo
- Publication number
- JP2007073675A JP2007073675A JP2005257885A JP2005257885A JP2007073675A JP 2007073675 A JP2007073675 A JP 2007073675A JP 2005257885 A JP2005257885 A JP 2005257885A JP 2005257885 A JP2005257885 A JP 2005257885A JP 2007073675 A JP2007073675 A JP 2007073675A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- thin wire
- wire structure
- silicon
- terrace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】安定な状態でより細い線幅とより長い直線性を有する細線構造やこれによる配線をより容易に形成できるようにする。
【解決手段】主表面が(001)面とされた単結晶シリコンからなる基板(シリコン基板)101を用意し、シリコン基板101を、アンモニア過水,塩酸過水,希フッ酸,硫酸過水よりなる洗浄液を用いた所謂RCA洗浄などにより洗浄し、洗浄したシリコン基板101を、例えば8×10-8Pa程度の超高真空とされた処理チャンバー内に搬入して1200℃以上の温度まで加熱し、シリコン基板101の表面が清浄化された状態とする。次に、シリコン基板101を、700〜850℃に加熱された状態とし、これを維持した状態で、例えば蒸着により金(Au)を表面に吸着させ、シリコン基板101の表面に0.33〜1.5ML程度のAuの層が形成された状態とする。
【選択図】 図1
【解決手段】主表面が(001)面とされた単結晶シリコンからなる基板(シリコン基板)101を用意し、シリコン基板101を、アンモニア過水,塩酸過水,希フッ酸,硫酸過水よりなる洗浄液を用いた所謂RCA洗浄などにより洗浄し、洗浄したシリコン基板101を、例えば8×10-8Pa程度の超高真空とされた処理チャンバー内に搬入して1200℃以上の温度まで加熱し、シリコン基板101の表面が清浄化された状態とする。次に、シリコン基板101を、700〜850℃に加熱された状態とし、これを維持した状態で、例えば蒸着により金(Au)を表面に吸着させ、シリコン基板101の表面に0.33〜1.5ML程度のAuの層が形成された状態とする。
【選択図】 図1
Description
本発明は、量子効果が発現される程度の細い細線構造及び配線並びにその作製方法に関するものである。
量子井戸構造や量子細線などの低次元ナノ構造では、電荷あるいはスピンのキャリアが有限の領域に閉じ込められることにより量子効果が発現し、特異で有用な物性が示される。低次元ナノ構造には、二次元の領域に閉じ込めが行われる量子井戸、一次元の領域に閉じ込めが行われる量子細線、ゼロ次元の領域に閉じ込めが行われる量子ドットなどがある。このうち量子井戸構造は、すでに市販されているデバイスにも積極的に用いられており、優れた特性を示している。また、量子効果は、閉じ込める領域の次元が低いほど顕著であるため、近年はより低次元の量子細線や量子ドットの研究も盛んに進められている。
この中で、一次元構造である量子細線は、量子効果のために、状態密度にファンホーブ特異点という鋭いピークが存在し、ピークの外側ではエネルギーに対して1/√E(E:キャリアのエネルギー)の依存性をもつ。このため、量子細線が適用された発光素子では、ピークの近傍に多数のキャリアを効率よく注入することが可能となり、発光特性が向上する。また、光学特性と密接に関わっている励起子(電子と正孔の対が束縛状態を形成したもの)も、閉じ込めにより束縛エネルギーが増大し、より安定で大きな光学応答を示すようになる。以上のように、量子効果が発現される程度に細い細線構造は、光学デバイスに適用することで優れた特性が期待できる。
また、上述した細線構造は、一次元性をもつため、配線としての応用が期待される。現在、デバイスの微細化が進んでおり、より細い配線が求められている。上記細線構造はこの用途への利用が期待できる。このような細線構造は、トップダウンプロセスであるリソグラフィーを用いた加工では、30nmより細くすることが容易ではない。従って、トップダウンプロセスでは形成が容易ではないより小さな寸法の細線構造は、原子,分子からナノ構造を形成していくボトムアッププロセスである自己組織化形成を用いて作製するのが望ましい。
また、細線構造は、次に示す特性を有するため、電子デバイスのチャネルなどへの応用も期待されている。まず、量子効果が得られるような細線構造は、キャリアが一次元の領域に閉じ込められているため、輸送方向(細線の延在している方向)以外へのキャリアの自由度や散乱を無視することができる。さらに、細線構造は、特定の条件下では、輸送方向においても、無散乱伝導であるバリスティック伝導が実現可能となる。バリスティック伝導では、散乱が起きないため、散乱により発生する熱が押さえられる。また、バリスティック伝導では、スピンや量子状態の位相も保存するため、通常の電子デバイスの他、スピントロニクスなどの磁気デバイスや量子コンピュータなどの量子デバイスなどにも適している。
このように優れた応用が期待できるため多くの研究が進められているが、既存のデバイスとの融合、あるいはデバイス技術の利用を考えた場合、細線構造は、現在デバイスに用いられている半導体基板上に形成するのが望ましい。特に、シリコン基板の上に、量子効果が得られる細線構造を形成する技術が望まれている。このような細線構造の形成技術は、現在いくつかの研究がなされており、希土類金属や遷移金属との合金(シリサイド)を用いたもの(非特許文献1,非特許文献2参照)や、BiなどのV族元索を用いたもの(非特許文献3参照)、シリコンウイスカーを用いたもの(非特許文献4参照)などが上げられる。
Y.Chen, et al.,"Self-assembled growth of epitaxial erbium disilicide nanowires on silicon(001)", Appl. Phys. Lett., Vol.76, No.26, pp.4004-4006, 2000.
Z.He, et al.,"Endotaxial Silicide Nanowires", Phys. Rev. Lett., PRL 93, pp.256102-1-256102-4, 2004.
J.H.G.Owen, et al.,"Stress Relief as the Driving Force for self-Assembled Bi Nanolines", Phys. Rev. Lett.,Vol.88, No.22, pp.226104-1-226104-4, 2002.
N.Ozaki, et al.,"Silicon nanowhiskers grown on a hydrogen-terminated silicon[111]surface", Appl. Phys. Lett., Vol.73, No.25, pp.3700-3702, 1998.
X.F.Lin, et al., "Gold-induced reconstructions of the Si(001) surface: The 5×3 and √26×3 phases", Phys. Rev. B, Vol.47, No.7, pp.3671-3676, 1993.
H.S.Yoon, et al., "Novel Electronic Structure of Inhomogeneous Quantum Wires on a Si Surface", Phys. Rev. Lett.,Vol.92, No.9, pp.096801-1-096801-3, 2004.
S.C.Erwin, "Self-Doping of Gold Chains on Silicon: A New Structure Model for Si(111)-(5×2)-Au",Phys. Rev. Lett.,Vol.91, No.20, pp.206101-1-206101-43, 2003.
J.L.McChesney, et al., "Electronic stabilization of a 5×4 dopant superlattice on Si(111)5×2-Au", Phys. Rev. B, Vol.70, pp.195439-1-195439-7, 2004.
T.Shimakura, et al., "In-situ study of gold-induced surface structures and step rearrangements on the Si(001) surface by high-temperature STM", Surface Science, Vol.407, pp. L657-L664, 1998.
しかしながら、「入手しやすい材料を用いて簡単に作製可能である」、「非常に安定な構造である」、「非常に細い線幅と直線性を有する」、「より長い細線構造」という特徴を備えた細線構造やこの形成方法が、まだ確立されていない。
本発明は、以上のような問題点を解消するためになされたものであり、安定な状態でより細い線幅を有し、長い直線的な細線構造やこれによる配線をより容易に形成できるようにすることを目的とする。
本発明は、以上のような問題点を解消するためになされたものであり、安定な状態でより細い線幅を有し、長い直線的な細線構造やこれによる配線をより容易に形成できるようにすることを目的とする。
本発明に係る細線構造の作製方法は、主表面が(001)面とされた単結晶シリコンからなるシリコン層を加熱し、このシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成された状態とする第1工程と、加熱されているシリコン層の上に金を吸着させ、シリコン及び金よりなり、所定の方向に直線状に延在する細線構造がシリコン層の上に形成された状態とする第2工程とを少なくとも備えるようにしたものである。加熱されたシリコンの(001)面では、隣り合うシリコン原子同士よりなる2×1構造が形成され、この状態のシリコン層の表面に吸着した金の原子は、シリコン層の表面を移動し、シリコン層の表面のシリコン原子とともに、例えば5×3構造や√26×3構造などの再構成表面を形成する。
上記細線構造の作製方法において、第2工程の前に、加熱とともにシリコン層の表面に所定の処理をすることで、隣り合うシリコン原子同士よりなる列の方向が、シリコン層の表面のステップの方向に対して平行な第1テラスの面積の割合が、上記列の方向が第1テラスと異なる第2テラスの面積の割合より多い状態とするとよい。例えば、第2工程の前に、シリコン層の表面を高々1原子層スパッタエッチングすることで、第1テラスの面積の割合が、第2テラスの面積の割合より多い状態とすればよい。また、第2工程の前に、シリコン層の表面のステップの下段から上段の方向に電流を流すことで、第1テラスの面積の割合が、第2テラスの面積の割合より多い状態としてもよい。上記細線構造の作製方法において、細線構造は、量子効果が示される範囲の幅に形成されたものである。なお、上記細線構造より配線が構成されているようにしてもよい。
また、本発明に係る細線構造は、主表面が(001)面とされた単結晶シリコンからなるシリコン層と、このシリコン層の上に所定の方向に直線状に延在して形成されたシリコン及び金よりなる細線構造とを少なくとも備え、細線構造は、シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成された状態とした後、加熱されているシリコン層の上に金を吸着させ、例えば5×3構造や√26×3構造の再構成表面が形成された状態とすることで形成されたものである。
上記細線構造において、細線構造は、シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成され、かつ、隣り合うシリコン原子同士よりなる列の方向が、シリコン層の表面のステップの方向に対して平行な第1テラスの面積の割合が、上記列の方向が第1テラスと異なる第2テラスの面積の割合より多い状態とされた後、加熱されているシリコン層の上に金を吸着させることで形成されたものであってもよい。細線構造は、シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成され、かつ、シリコン層の表面を高々1原子層スパッタエッチングすることで、第1テラスの面積の割合が、第2テラスの面積の割合より多い状態とされた後、加熱されているシリコン層の上に金を吸着させることで形成されたものであればよい。
また、細線構造は、シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成され、かつ、シリコン層の表面のステップの下段から上段の方向に電流を流すことで、第1テラスの面積の割合が、第2テラスの面積の割合より多い状態とされた後、加熱されているシリコン層の上に金を吸着させることで形成されたものであってもよい。なお、細線構造は、量子効果が示される範囲の幅に形成されたものである。なお、上記細線構造より、配線が構成されているようにしてもよい。
以上説明したように、本発明によれば、主表面が(001)面とされた単結晶シリコンからなるシリコン層を用い、シリコン原子と吸着させた金原子とによる再構成表面を形成することで細線構造を形成するようにしたので、安定な状態でより細い線幅を有し、長い直線的な細線構造やこれによる配線をより容易に形成できるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態における細線構造の作製方法例を説明するための工程図である。まず、図1(a)に示すように、主表面が(001)面とされた単結晶シリコンからなる基板(シリコン基板)101を用意する。シリコン基板101は、(001)面からの傾き(オフ角)のないジャスト基板であり、主表面が実質的に(001)面とされているものである。なお、シリコン基板101は、オフ角が1/8(度)以下であればよい。
次に、用意したシリコン基板101を、アンモニア過水,塩酸過水,希フッ酸,硫酸過水よりなる洗浄液を用いた所謂RCA洗浄などにより洗浄する。続いて、洗浄したシリコン基板101を、例えば8×10-8Pa程度の超高真空とされた処理チャンバー内に搬入し、例えば直接通電により、1200℃以上の温度まで加熱する。これらのことにより、シリコン基板101の表面は、形成されていた自然酸化膜などが除去され、清浄表面が形成された状態となる。
このように清浄面が形成されたシリコン基板101を、上記処理チャンバー内で700〜850℃、より好ましくは、760〜850℃に加熱された状態とし、これを維持した状態で、例えば蒸着により金(Au)を表面に吸着させ、シリコン基板101の上(表面)に0.33〜1.5ML(原子層)程度、より好ましくは0.33〜0.8ML程度のAuの層が形成された状態とする。このことにより、図1(b)に示すように、シリコン基板101の表面には、AuとSiとから構成され、所定の方向にアスペクト比(長さ/幅)が15以上に延在する直線状の複数の細線構造102が形成された状態となる。
形成される細線構造について説明すると、前述したように清浄化されたシリコン基板101の表面では、1000℃を超えない高温、例えば700〜850℃の状態とすると、隣り合ったSi原子同士が二量体(ダイマー)列を形成し、2×1構造と呼ばれる状態となる。この状態のシリコン基板101の上に、Auを0.33MLから1.5ML程度蒸着すると、シリコン基板101の表面に吸着したAu原子とSi原子とが配列した5×3構造と呼ばれる表面再構成による構造が形成され、所定の方向に延在し、ナノメータサイズの幅で複数の一元構造である細線構造102が形成された状態となる。細線構造102は、量子細線と見なすことができる。
形成される5×3構造は、格子のずれにより、√26×3(この代わりに√29×3の単位の格子をとることができる)と呼ばれる単位格子をとることがあるが、AuとSiの結合(合金〉状態という観点からは、これらの構造を同質のものとして分類できる。なお、表面すべてが5×3構造及び√26×3構造となる飽和状態では、表面のAuの含有量(堆積量)はおよそ0.6MLの被覆率に相当する。最表面が、上記の飽和状態の被覆率以下では、シリコン基板101の表面全体が5×3構造をとらず、一部の領域に5×3構造が形成され、残りの領域は2×1構造がな少し乱れた状態の8×2構造あるいはc(8×2)構造となる。なお、蒸着されたAuの一部は、拡散によりバルク(シリコン層)の奥深くまで移動することがあり得る。また、5×3構造は、室温(20℃程度)において、所定の量のAuを蒸着した後、所定の温度に加熱しても得られるが、この方法では、より細い線幅の細線構造が形成されにくい。
また、5×3構造が形成される初期段階では、5×3構造を形成する領域が一次元的に成長し、一次元構造の成長は、基板表面のステップなどによりさえぎられない限り継続される。さらに引き続いてAuの蒸着を続けていくと、一次元方向だけでなく二次元方向にも成長していき、さらに複数の一次元的な構造領域が結合する形で5×3構造が2次元的に広がり、再構成表面が安定化していく。従って、Au原子とシリコン原子とによる5×3構造の形成初期過程で、Auの蒸着をやめれば、一次元的で直線的な細線構造102が、広範囲にわたって多数形成された状態が得られる。細線構造102は、シリコン基板101の2×1構造のダイマー列に平行な方向に延在して形成される。
また、細線構造102の線幅は、表面再構成により得られる5×3構造の最小幅である1.92nmまで細く形成することができる。これは、材料により量子効果が示される幅である。シリコン基板101を加熱する温度と、Auの蒸着条件の最適化により、線幅が30nm以下の細線の割合を多くすることができる。なお、温度や蒸着条件により、表面構造が5×3構造と異なるものが形成される可能性もあるが、細線状に形成され、アスペクト比が15以上であり、5×3構造の細線構造と全く同様に扱えるものであるならば、これらを細線構造102と同様の細線構造とすることができる。
このように形成される細線構造102は、先に述べたように、シリコン基板101の表面ステップあるいは垂直な方向に成長する他の細線構造102に接触しない限り、直線的により長い状態に成長する。ステップに接触した場合でも、成長している細線構造102がステップを変形させることにより、引き続いて成長を続けることがあるが、可能な範囲でオフ角が小さく、より平坦なシリコン基板101を用いた方が、形成されるステップの間隔が長くなり、より長い細線構造102が得られる。より細くより長い細線を形成する場合、シリコン基板101の表面のオフ角は1/8(度)以下が望ましい。これに対し、オフ角が大きければ大きいほど、形成される細線構造の平均長さは短くなる。
細線構造が形成されるテラスのダイマー列の方向は、同一テラス上では同じであり、オフ角が小さい場合に形成されやすい単層ステップの上下ではこの方向が90°ずれるので、細線構造は90°角度が異なる2方向に成長し、ネットワーク(格子)状の細線網が形成される。このように形成される細線構造102は、シリコン基板101の結晶性を反映しているダイマー列に沿っているため非常に直線性がよく、また、欠陥が少なく、途中で切れずに形成される。
前述したように、2×1構造の表面では、テラスの状態が、ダイマー列の方向がステップ方向と平行なAテラス(第1テラス)と、ダイマー列の方向がステップ方向と垂直なBテラス(第2テラス)とに分類される。細線構造は、ステップ方向に対して平行に成長した方が、成長途中で遮られにくいため、より長く成長する。このため、Aテラスの面積の割合が大きい状態となっている方が、より長い細線構造が形成されやすい。一方、Bテラスは、ステップ端の形状が不規則に揺らいでおり、Aテラス上の細線の成長を妨げる要因となるため、Bテラスの面積の割合が小さい状態とされている方が望ましい。
Aテラスの割合を増やしてBテラスの割合を減らす方法としては、シリコン基板を450℃程度に加熱し、例えば225eV程度のエネルギーのXeイオンにより、例えば1/2MLから1ML程度(高々1ML)、基板表面をスパッタエッチングする方法がある(T.Doi, et al., "Anisotropic diffusion between the step-up and the step-down directions on a Si(001) surface", PHYSICAL REVIEW B, Vol.53, No.24, pp.16609-16614,1996.)。この方法では、スパッタエッチングをした後、シリコン基板を所定の温度でアニールしてもよい。この処理は、例えば、減圧環境下の高温加熱によりシリコン基板の表面が清浄化され、隣り合ったSi原子同士が二量体(ダイマー)列を形成して2×1構造と呼ばれる状態となった後に行えばよい。
また、Aテラスの割合を増やしてBテラスの割合を減らす他の方法としては、シリコン基板を所定の温度に保ち、所定の時間、ステップの下段方向からステップの上段方向(step-up)へ電流を流す方法がある(P.Bedrossian, and T.Klitsner, "Anisotropic Vacancy Kinetics and Single-Domain Stabilization on Si(100)-2×1", PHYSICAL REVIEW LETTERS, Vol.68, No.5, pp.646-649, 1992.)。この方法では、シリコン基板の温度を例えば800℃に加熱して行う場合、ステップの下段方向からステップの上段方向へ、例えば3.3V/cm程度の電界を印加しながら、20分程度電流を流せばよい。この処理は、例えば、減圧環境下の高温加熱によりシリコン基板の表面が清浄化され、隣り合ったSi原子同士が二量体(ダイマー)列を形成して2×1構造と呼ばれる状態となった後に行えばよい。また、電界を印加しながら、加熱による清浄化,ダイマー列の形成を行い、結果として、Aテラスの割合が増やされた状態とするようにしてもよい。
細線構造102は、長い場合、5μm以上の長さになる場合もあり、長距離まで切れずに形成可能であるため、配線として利用する場合に非常に有利である。また、一本の細線構造の中では、位置依存性が少ない均一な特性を示すため、高い信頼性を得ることができる。
上述した細線構造は、SiとAuの合金で形成されているものとも考えられ、Auは表面の数層程度の深さまで存在していることを示す報告がある(非特許文献5参照)。このため、細線構造は化学的にも安定である可能性が高く、また、たとえ表面の第一層が荒らされても量子細線としての機能を保つ可能性が高い。この細線構造は、Si(111)5×2−Au構造(非特許文献6,非特許文献7,非特許文献8参照文献)のように、金属的な性質を持つ可能性や、キャリアの伝導特性などが通常のシリコンよりも優れている可能性がある。このため、細線構造102は、配線,電子デバイスのチャネルなどへ応用できる。
また、細線構造102の表面は、濡れ性や物質との結合力が、周囲のシリコン基板101の表面の8×2構造あるいはc(8×2)構造と異なっているため、細線構造を形成した後に、これらの上に他の原子や分子を堆積した場合、選択的に細線構造の上に一次元状に堆積することが期待される。従って、細線構造102は、機能性材料よりなる一次元構造体を形成するときの鋳型(テンプレート)として活用できる。また、細線構造102を鋳型とし機能性材料の構造体を形成した場合、形成した構造体の原子・分子の性質により、金属や半導体として電子デバイス、発光素子などの光デバイス、配線、導波路(光配線)などへ利用できる。
また、細線構造102には、Auが含まれているため、硫黄(S)を含む官能基(チオール基など)をもつ有機分子などを、AuとSとの結合によって一次元状に固定化できることが期待できる。この場合、有機分子の末端にさらに色々な物質を結合させることにより、発光素子、単電子素子などの電子素子、センサーなどへ応用できる。
このように優れた特徴をもつ、長い細線構造102は、発明者らの研究によって初めて実現された。発明者らの研究以前には、Si(001)上のAuに関しては、5×3構造を表面全体に形成して表面構造を研究するか、オフ基板を用いて5×3構造の成長に伴うステップパンチングのメカニズムを研究することにしか主に興味を持たれてこなかった。特に、ステップバンチングの初期過程の研究では、細線状の構造を見い出した例も存在するが(非特許文献9参照)、オフ基板ではすぐに5×3構造が二次元的に成長してしまうため、細線構造の安定性や長距離まで成長できるかなどに関する知見は得られていなかった。
これらのため、「細線構造が安定であり材料として利用できるか」、「素子や配線を形成するのに十分な長さまで成長させることができるか」、「どこまで細い細線が実現できるか」、「細線の表面構造は本当に5×3構造であるか」などは自明では無く、量子細線としての応用も考えられてこなかった。発明者らはシリコン上の細線構造を実現するため、細線を形成する材料としてAuを用いる方法に可能性を見出し、細線作製温度の最適化、Auの蒸着量の最適化、オフ角の無いSi(001)基板の利用など、創意工夫をこらした。
これらの技術的創意により、細線構造が5μm以上の長距離まで形成可能となり、この構造が安定であることを低速電子顕微鏡(LEEM)による評価で確認し、最小の線幅が1.92nmであり、表面構造が5×3構造であることを走査トンネル顕微鏡(STM)による評価で確認して初めて上述した細線構造の実現に至った。細線構造102は、前述のように、「ありふれた材料で簡単に作製可能である」「非常に安定な構造である」「非常に細い線幅で一次元性が強く、直線性がある」「長距離に渡る形成が可能である」などの優れた特徴を有する。例えば、細線構造102によれば、非特許文献1,2に記載されたシリサイドを用いた量子細線よりも最小線幅が小さく、より長距離に渡って形成できる。
また、図1に示す作製方法により作製された細線構造102によれば、非特許文献3に記載されたBi量子細線と線幅や細線の長さが同程度であるが、構造の安定性において、より優れている。Auは大気中でも非常に安定な物質であり、化学的に不活性である。細線構造102においては、Au原子が表面の数層下まで及んでいるため、細線構造102を大気に曝す、あるいはリソグラフィーなどによって加工する場合にも、構造や機能が維持されやすい。これに対し、Bi量子細線の場合は、Bi原子が表面の1,2層にしか存在しないと考えられているため(非特許文献3)、細線を加工する際の安定性に問題が生じ得る。このため、Bi量子細線の場合は、細線の上部にキャップ層を形成しなければならない。このような構造を適切に作製するためには、作製方法を工夫する必要があり、このために作製方法が複雑になってしまう。V族の他の量子細線においても同様である。
また、細線構造102によれば、非特許文献4に記載のシリコンナノウィスカーのように形成する際に触媒を必要としないため、作製方法が簡単となり、作製工程も少なくてすむ。また、このナノウィスカーは基板から浮き上がって形成される場合が多いため、デバイスなどを作製するのが困難になる。
また、細線構造102は、シリコンデバイスを作製する際に用いられる、(001)面を主表面としたシリコン基板101を用いているため、(111)面上のSi(111)5×2−Au構造よりも既存のデバイスや加工技術との相性が良い。さらに、Si(111)5×2−Au構造の最小線幅は1.66nmであるが、複数の細線同士が接している幅の広い構造をとり易く、細線構造102のように非常に細い状態には形成され難い。また、上記以外にも、シリコン基板の上に他の原子を用いて形成した細線構造(量子細線)や、シリコンの高指数面上に形成したAuの細線構造の例もあるが、途中で切れずに長距離に渡って形成可能な細線構造はほとんどない。
ところで、細線構造102は、配線に限らず、導波路,電子・光デバイス、センサーなどに利用することができる。必要ならば、形成した細線構造102及びシリコン基板101に公知のリソグラフィー技術を適用して任意に加工して利用することもできる。なお、細線構造102を用いた素子作製の際に、表面が荒れて表面が5×3構造と異なってしまった場合も、5×3構造の細線構造102と全く同様に扱えるものであるならば、細線構造102と見なせる。
次に、細線構造102の形成位置の制御について説明する。図2は、位置制御して、細線構造102を形成した状態を示す斜視図である。まず、前述同様に、主表面が(001)面とされたシリコン基板101を用意する。このとき、シリコン基板101のオフ角は1/8(度)以下であることが望ましい。ついで、シリコン基板101の上に、例えば、酸化シリコンや酸化アルミニウム及び窒化シリコン(Si3N4)などよりなる選択保護層201が形成された状態とする。選択保護層201は、例えば蒸着法により形成し、膜厚100nm程度とすればよい。
次に、形成した選択保護層201を、公知のリソグラフィー技術とエッチング技術を用いて加工し、所望とする箇所に開口部202が形成された状態とする。開口部202の低部には、シリコン基板101の表面が露出した状態とする。開口部202は、開口寸法が例えば1μm角程度とする。なお、これらの製造工程において、シリコン基板101の表面が、金属で汚染されないことが望ましい。また、リソグラフィーによる加工で用いたレジストマスクパターンを除去した後、これらによる有機物が、表面に残らないよう、洗浄するのが望ましい。このようにして、開口部202を備えた選択保護層201がシリコン基板101の上に形成された状態とした後、前述同様に、シリコン基板101を、例えば8×10-8Pa程度の超高真空とされた処理チャンバー内に搬入し、例えば直接通電により、900℃に加熱し、シリコン基板101の露出している表面の清浄化を図る。
このように清浄面が形成されたシリコン基板101を、処理チャンバー内で700〜850℃、より好ましくは、760〜850℃に加熱された状態とし、これを維持した状態で、例えば蒸着により、開口部202内に露出しているシリコン基板101の上に0.33〜1.5ML(原子層)程度のAuの層が形成された状態とする。このことにより、図2の斜視図に示すように、開口部202内のシリコン基板101の表面には、AuとSiとから構成され、所定の方向に延在する直線状の細線構造203及び細線構造204が形成された状態となる。細線構造203と細線構造204とは、互いに垂直な関係にある。
このように、選択保護膜201を用いることで、シリコン基板101の表面が露出している部分にだけ細線構造203,細線構造204が形成された状態が得られる。
このように、選択保護膜201を用いることで、シリコン基板101の表面が露出している部分にだけ細線構造203,細線構造204が形成された状態が得られる。
このように位置制御して形成された細線構造203,細線構造204を公知のリソグラフィー技術を利用して適切に加工することによって様々な応用が実現可能である。特にセンサーなどの応用ではこの位置制御が有効である。また、加工の最後に選択保護層201を除去してもよい。超高真空中における作製例を主として述べたが、アルゴンガスあるいは水素ガスなどのガス雰囲気中でも作製できる可能性がある。
次に、上述しように形成される細線構造を元に、細線構造の表面とこの周囲のシリコン基板の表面との状態の違いを利用し、細線構造をテンプレートとして用い、選択的に細線構造の上に機能性材料を堆積して機能性材料による細線構造を形成し、これにより様々な機能素子を形成する技術について説明する。例えば、前述同様にすることで、図3の部分拡大した斜視図に示すように、選択保護層201の開口部202に露出するシリコン基板101の表面に、細線構造203が形成された状態とする。この後、鉄やコバルトなどの磁性材料など他の原子や分子を、例えばMOMBEやCVDなどの適切な条件で堆積することで、細線構造203の上に選択的に堆積細線層301が形成された状態とすることができる。このことにより、例えば、最小で線幅1.92nmとされた磁性材料からなる細線が形成可能となる。
堆積細線層301は、例えば、アルミニウム(Al)やインジウム(In)などの金属材料より構成してもよく、Bi,P,Geなどでもよい。また、堆積条件次第では、例えば、GaAsなどの化合物半導体や、ポリイミドなどの有機化合物により堆積細線層301が形成可能である。上述したように、細線構造203をテンプレートとして形成された堆積細線層301は、構成されている物質の固有の物性と一次元性とを併せ持っており、優れた機能を発揮できる。また、堆積細線層301は、細線構造203との間の格子の不整合による歪みの影響で、キャリアの移動度が通常よりも大きくなることもあり得る。
また、堆積細線層301を、公知のリソグラフィー技術などを利用して加工することにより、配線,導波路,電子素子,光素子,磁性デバイス・量子デバイス,センサーなど、様々に応用可能である。また、堆積した層の上にさらに他の物質を堆積し、積層した細線構造として利用することもできる。堆積条件などによっては、積層しようとした堆積物は量子ドット状に成長する可能性がある。
次に、細線構造203をテンプレートとした他の例について説明する。図4は、細線構造203をテンプレートとし、細線構造203を構成しているAuとSとの結合を利用した素子の構成例を示す斜視図である。前述したように、細線構造203は、Auを構成要素として含んでいる。このため、Sを含む官能基(例えばチオール基)をもつ有機分子などよりなる複合分子401を、Au−Sの結合により、細線構造203をテンプレートとして一次元状に固定化することができる。
以下、Sを含む官能基を細線構造203に結合させる方法例について説明すると、まず、末端に所望とする様々な物質を結合させた有機分子にチオール基を結合させて複合分子が形成された状態とする。次に、形成された複合分子が、細線構造203の上に堆積された状態とする。チオール基が結合している複合分子は、SとAuの結合が生じる細線構造203及びこの周辺にのみ安定に配置される。従って、基板101上の他の複合分子を適切な方法で除去することで、図4に示すように、複合分子401が、細線構造203をテンプレートして一次元状に固定化された状態とすることができる。
このようにして得られた素子においては、複合分子401に種々の機能性分子を結合させることで、様々な機能を持たせることができる。例えば、ポリイミドなどの高分子にチオール塾を結合させて複合分子401とし、これを細線構造203に固定化することによって、一次元的に固定化された複数の複合分子401より、導波路としての機能を有する構造体が形成できる。また、PPV,PEDOT,NPB,Alq3などの有機発光・導電性分子を、チオール基を介して細線構造203に結合させることもできる。
また、ZnO,ZnS,ZeSe,CdS,AlP,AlAs,AlSb,AlN,GaP,GaAs,GaSb,GaN,InP,InAs,InSb,InNなどの発光材料のナノ粒子を、チオール基をもつ分子で修飾し、細線構造203に沿って一次元状に固定化することで、一次元の発光素子が形成できる。また、Fe,Coといった磁性粒子であっても、上述同様に、細線構造203(細線構造102)に固定化することが可能である。さらに、DNAやタンパク質を固定化させればセンサーとして応用できる。上述した細線構造を用いたデバイスは優れた特性を示すため、細線構造を用いたセンサーは優れた感度を持つと期待される。またセンサー以外の機能に関しても、機能性分子を一次元の領域に高密度に配置することが可能であるため、高集積化が容易であるという利点を有する。
以下、細線構造をテンプレートして用いた他の素子の構成例について説明する。図5は、シリコン基板101の上に形成した細線構造102を用いた素子の構成例を模式的に示す断面図である。図5に示す素子は、図1を用いて説明したようにシリコン基板101の上に細線構造102を形成し、細線構造102の上に絶縁材料を堆積することで絶縁層500が形成された状態とし、この後、細線構造102の部分に当たる絶縁層500の上に選択的に半導体を堆積するとで、量子細線501が形成された状態とする。前述したように、5×3構造と呼ばれる再構成表面より構成された細線構造102は、周囲のシリコン基板101の表面とは濡れ性や他の物質との結合力が異なっている。この違いを用いることで、細線構造102の上のみに、選択的に半導体を堆積することで、量子細線501の形成が可能である。
次に、形成した細線構造102,絶縁層500,及び量子細線501を覆うように、ゲート絶縁層502が形成された状態とする。ゲート絶縁層502は、例えば、酸化シリコンから構成すればよい。また、ゲート絶縁層502は、窒化シリコンや酸化アルミニウムなどの他の高誘電率材料(High-k)材料から構成してもよい。次に、ゲート絶縁層502に所定の間隔を開けてシリコン基板101に到達する開口部を形成し、これら開口部を用い、埋め込み法によりソースコンタクト503及びドレインコンタクト504が形成された状態とする。
例えば、量子細線501がn形とされた半導体より構成されている場合、上記開口部よりp形とされた半導体を導入(堆積)することで、ソースコンタクト503及びドレインコンタクト504を形成すればよい。これらは、量子細線501と同じ半導体より構成すればよい。また、量子細線501と結晶性などの相性のより他の半導体を用いるようにしてもよい。また、量子細線501がp形の半導体より構成され、ソースコンタクト503及びドレインコンタクト504がn形の半導体より構成されていてもよい。なお、ソースコンタクト503及びドレインコンタクト504を先に形成した後、ゲート絶縁層502が形成された状態としてもよい。
次に、ソースコンタクト503及びドレインコンタクト504の上部の開口部に金属やシリサイドなどの電極材料を充填することで、ソース電極505及びドレイン電極506が形成された状態とする。加えて、ソース電極505及びドレイン電極506の間の領域のゲート絶縁層502の上に電極材料を堆積してゲート電極507が形成された状態とすれば、図5に示すように、量子細線501をチャネルとする電界効果型トランジスタが得られる。なお、ソース・ドレインコンタクト(ソース・ドレイン)に磁性材料を用いることで、スピントロニクス素子として動作させることもできる。また、細線構造102をチャネルとして用いることも考えられる。なお、シリコン基板101のかわりに、表面が(001)面とされたSOI(Silicon on Insulator)層を埋め込み絶縁層の上に備えたSOI基板を用いるようにしてもよい。また、シリコン基板101をゲートとして用いることも可能である。
次に、細線構造をテンプレートとして用いた他の素子の構成例について説明する。図6は、主表面が(001)面とされた単結晶シリコンからなるシリコン基板601の上に形成した複数の細線構造602を用いた素子の構成例を模式的に示す断面図である。図6は、細線構造602をテンプレートとして形成した量子細線を利用して発光素子(LED)を構成した例である。
以下、図6に示す発光素子について説明すると、まず、硼素などのp形不純物が高濃度に導入されたp形シリコンより構成されたシリコン基板601を用意する。次に、前述同様にすることで、シリコン基板601の上に、Au原子とSi原子とによる表面再構成である5×3構成よりなる複数の細線構造602が形成された状態とする。ついで、細線構造602をテンプレートとし、p形の半導体よりなる下部クラッド層603が形成された状態とし、さらに、下部クラッド層603の上に、i形の半導体よりなる活性層604が形成された状態とする。下部クラッド層603及び活性層604は、細線構造602をテンプレートとして成長(形成)され、最小で線幅1.92nmの細線構造に形成される。細線構造602,下部クラッド層603,活性層604は、図6の紙面の法線方向に延在する1次元の構造体である。
次に、細線構造602,下部クラッド層603,活性層604の側方を充填するように、キャップ層605が形成された状態とし、細線構造602,下部クラッド層603,活性層604及びキャップ層605の上に、n形の半導体よりなる上部クラッド層606が形成された状態とする。次に、上部クラッド層606の上に高濃度のn形の半導体よりなるコンタクト層607を形成し、コンタクト層607の上に絶縁層608を形成する。これらの後、絶縁層608の開口部を介してコンタクト層607に接続するn側電極609と、シリコン基板601に接続するp側電極610が形成された状態とする。
なお、通常のLEDのように、キャリアが活性層604に集中するように、下部クラッド層603及び上部クラッド層606は、活性層604を構成する半導体よりバンドギャップが大きい半導体より構成する。このように、バンドギャップが大きい半導体に挾まれたバンドギャップの小さい活性層604は、量子細線(一次元の量子井戸)となり、バルクの状態に比較してより大きなキャリア閉じ込め効果が得られるようになり、優れた発光特性を示すようになる。なお、上述では、活性層604を介してシリコン基板601の側をp形としたが、これに限らず、シリコン基板601の側をn形としてもよい。
また、下部クラッド層603及び上部クラッド層606が、活性層604に比較して屈折率(比屈折率)の小さい状態とすることで共振器を構成し、また、n側電極609をITO(Indium Tin Oxide:インジウムスズ酸化物)などの透明電極材料から構成することで、レーザとして利用することが可能となる。また、他の形態の共振器が構成されているようにしてもよい。
次に、シリコン基板の表面に吸着したAu原子とSi原子とが配列した再構成構造よりなる細線構造を、走査型トンネル顕微鏡(Scanning Tunneling Microscope:STM)で観察した結果について説明する。観察した試料は、加熱温度を800℃とし、Auを0,5ML程度蒸着したシリコン基板である。また、用いたシリコン基板は、規格が、オフ角1/6(度)以下とされた(001)面ジャスト基板として購入したものである。上記細線構造をSTMにより観察すると、例えば、図7の写真に示すように、幅1.92nmの細線構造が縦に成長している状態が観察される。また、図8の写真に示すように、1.92nmの3単位分の幅の細線構造が横に成長している状態が観察される。これらは、いずれも同一の基板上の観察結果であり、各写真は、30nm×30nmの範囲を示している。また、図8に示す細線構造を一部拡大して観察すると、図9の写真に示すように、長方形の枠内に示す5×3単位格子と、平行四辺形の枠内に示す√26×3単位格子とが観察される。なお、図9は、10nm×8nmの範囲を示している。
また、500nm×500nmのより広い範囲を観察すると、図10の写真に示すように、白い線として、写真中央部に縦方向に伸びる細線構造が観察され、また、横方向に伸びる細線構造も観察される。これらのように、500nmを超えて長く成長する細線構造が観察される。また、細線構造を低エネルギー電子顕微鏡(Low Energy Electron Microscope:LEEM)により観察(加速電圧4V)すると、図11の写真に示すように、直径8μmの視野内に、黒い直線として、細線構造が観察される。図11の写真から明らかなように、5μmを超える長さの細線構造が得られていることがわかる。なお、LEEMにより観察は、加熱温度を750℃とした状態でAuを徐々に蒸着する過程で行ったものである。また、用いたシリコン基板は、規格が、オフ角1/6(度)以下とされた(001)面ジャスト基板として購入したものである。
101…シリコン基板、102…細線構造。
Claims (12)
- 主表面が(001)面とされた単結晶シリコンからなるシリコン層を加熱し、このシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成された状態とする第1工程と、
加熱されている前記シリコン層の上に金を吸着させ、シリコン及び金よりなり、所定の方向に直線状に延在する細線構造が前記シリコン層の上に形成された状態とする第2工程と
を少なくとも備えることを特徴とする細線構造の作製方法。 - 請求項1記載の細線構造の作製方法において、
前記第2工程の前に、
加熱とともに前記シリコン層の表面に所定の処理をすることで、
前記隣り合うシリコン原子同士よりなる列の方向が、前記シリコン層の表面のステップの方向に対して平行な第1テラスの面積の割合が、前記列の方向が前記第1テラスと異なる第2テラスの面積の割合より多い状態とする
ことを特徴とする細線構造の作製方法。 - 請求項2記載の細線構造の作製方法において、
前記第2工程の前に、前記シリコン層の表面を高々1原子層スパッタエッチングすることで、第1テラスの面積の割合が、前記第2テラスの面積の割合より多い状態とする
ことを特徴とする細線構造の作製方法。 - 請求項2記載の細線構造の作製方法において、
前記第2工程の前に、前記シリコン層の表面のステップの下段から上段の方向に電流を流すことで、第1テラスの面積の割合が、前記第2テラスの面積の割合より多い状態とする
ことを特徴とする細線構造の作製方法。 - 請求項1〜4のいずれか1項に記載の細線構造の作製方法において、
前記細線構造は、量子効果が示される範囲の幅に形成されたものである
ことを特徴とする細線構造の作製方法。 - 請求項1〜5のいずれか1項に記載の細線構造の作製方法により作製された前記細線構造より構成された配線が前記シリコン層の上に作製された状態とすることを特徴とする配線の作製方法。
- 主表面が(001)面とされた単結晶シリコンからなるシリコン層と、
このシリコン層の上に所定の方向に直線状に延在して形成されたシリコン及び金よりなる細線構造と
を少なくとも備え、
前記細線構造は、前記シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成された状態とされた後、加熱されている前記シリコン層の上に金を吸着させることで形成されたものである
ことを特徴とする細線構造。 - 請求項7記載の細線構造において、
前記細線構造は、
前記シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成され、
かつ、
前記隣り合うシリコン原子同士よりなる列の方向が、前記シリコン層の表面のステップの方向に対して平行な第1テラスの面積の割合が、前記列の方向が第1テラスと異なる第2テラスの面積の割合より多い状態とされた後、
加熱されている前記シリコン層の上に金を吸着させることで形成されたものである
ことを特徴とする細線構造。 - 請求項8記載の細線構造において、
前記細線構造は、
前記シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成され、
かつ、
前記シリコン層の表面を高々1原子層スパッタエッチングすることで、前記第1テラスの面積の割合が、前記第2テラスの面積の割合より多い状態とされた後、
加熱されている前記シリコン層の上に金を吸着させることで形成されたものである
ことを特徴とする細線構造。 - 請求項8記載の細線構造において、
前記細線構造は、
前記シリコン層を加熱してこのシリコン層の表面に隣り合うシリコン原子同士よりなる列が形成され、
かつ、
前記シリコン層の表面のステップの下段から上段の方向に電流を流すことで、前記第1テラスの面積の割合が、前記第2テラスの面積の割合より多い状態とされた後、
加熱されている前記シリコン層の上に金を吸着させることで形成されたものである
ことを特徴とする細線構造。 - 請求項7〜10のいずれか1項に記載の細線構造において、
前記細線構造は、量子効果が示される範囲の幅に形成されたものである
ことを特徴とする細線構造。 - 請求項1〜11のいずれか1項に記載の細線構造より構成されたことを特徴とする配線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257885A JP2007073675A (ja) | 2005-09-06 | 2005-09-06 | 細線構造及び配線並びにその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257885A JP2007073675A (ja) | 2005-09-06 | 2005-09-06 | 細線構造及び配線並びにその作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007073675A true JP2007073675A (ja) | 2007-03-22 |
Family
ID=37934880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005257885A Pending JP2007073675A (ja) | 2005-09-06 | 2005-09-06 | 細線構造及び配線並びにその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007073675A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222354A (ja) * | 2011-04-05 | 2012-11-12 | Imec | 半導体デバイスおよび方法 |
-
2005
- 2005-09-06 JP JP2005257885A patent/JP2007073675A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012222354A (ja) * | 2011-04-05 | 2012-11-12 | Imec | 半導体デバイスおよび方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11264536B2 (en) | Nanowires or nanopyramids grown on a graphene substrate | |
Güniat et al. | Vapor phase growth of semiconductor nanowires: key developments and open questions | |
US11450528B2 (en) | Process for growing nanowires or nanopyramids on graphitic substrates | |
JP5437229B2 (ja) | エピタキシャル層の形成方法及び層構造 | |
US9202975B2 (en) | Light emitting diode including graphene layer | |
US9190565B2 (en) | Light emitting diode | |
JP2005532181A5 (ja) | ||
Picraux et al. | Silicon and germanium nanowires: Growth, properties, and integration | |
US20070157873A1 (en) | Method of fabrication and device comprising elongated nanosize elements | |
Sun et al. | Compositional and structural engineering of inorganic nanowires toward advanced properties and applications | |
Tomioka et al. | Rational synthesis of atomically thin quantum structures in nanowires based on nucleation processes | |
JP2007073675A (ja) | 細線構造及び配線並びにその作製方法 | |
Park et al. | Catalyst-free growth of ZnO nanorods and their nanodevice applications | |
KR101100409B1 (ko) | 탄소나노튜브 기반의 이종접합 구조체 및 이의 제조방법 | |
Tatebayashi et al. | Formation and optical characteristics of type-II strain-relieved GaSb/GaAs quantum dots by using an interfacial misfit growth mode | |
Kamins | Beyond CMOS electronics: Self-assembled nanostructures | |
Thelander et al. | Heterostructures incorporated in onedimensional semiconductor materials and devices |