JP2012222354A - 半導体デバイスおよび方法 - Google Patents

半導体デバイスおよび方法 Download PDF

Info

Publication number
JP2012222354A
JP2012222354A JP2012084779A JP2012084779A JP2012222354A JP 2012222354 A JP2012222354 A JP 2012222354A JP 2012084779 A JP2012084779 A JP 2012084779A JP 2012084779 A JP2012084779 A JP 2012084779A JP 2012222354 A JP2012222354 A JP 2012222354A
Authority
JP
Japan
Prior art keywords
layer
pattern
substrate
epitaxial semiconductor
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012084779A
Other languages
English (en)
Inventor
Kai Chen
チェン・カイ
Matty Caymax
マティー・カイマックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2012222354A publication Critical patent/JP2012222354A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】光照射に適合した、少なくとも１つの電位障壁、又は表面障壁を持つ半導体デバイスの製造または処理に関し、高い絶縁破壊電圧と、大電流で低いキヤリア密度を有するデバイスの製造方法を提供する。
【解決手段】ａ）基板１を用意するステップと、ｂ）第１エピタキシャル半導体層３を基板１の上に設けるステップと、ｃ）１次元または２次元の繰り返しパターンを形成するステップと、を含み、パターンの各部分が、０．１〜５０の範囲のアスペクト比を有するようにした方法を開示する。対応する半導体デバイス、電子回路および装置も開示している。
【選択図】図２ｄ

Description

本発明は、特に光放射に適合した、少なくとも１つの電位障壁(barrier)または表面障壁を持つ半導体デバイスおよび、それ自体またはその一部の製造または処理に特に適合したプロセスに関する。
複数の個々の半導体デバイスからなり、特に光放射に適合した、少なくとも１つの電位障壁または表面障壁を持つ半導体デバイスを含むアセンブリが知られている。同様に、一般のエレクトロルミネセント光源、発光ダイオード用の回路配置、発光素子として半導体デバイスを用いた電球が知られている。
ＩＩＩ族−窒化物ベースの発光ダイオードが、ディスプレイおよび一般の照明用途で採用されることが期待されており、その特有の高いエネルギー効率および長寿命に起因して、近い将来、従来の白熱光源および蛍光光源と置き換えられる。デバイスの内部量子効率および外部量子効率の著しい改善にも拘わらず、性能特性および製造コストの点で競争力のあるＬＥＤのための技術的および経済的な挑戦が未だ存続している。
ＬＥＤの高輝度および高出力動作に対処すべき重大な技術的挑戦の１つは、一般に効率ドループ(droop)と称される現象であり、これは、大電流密度の条件で注入電流の増加とともに発光効率の低下として観測される。今日、良好なＬＥＤは、１０〜２０ｍＡ／ｃｍ２で最大量子効率を示し、その効率は大電流密度になると減少し、これがいわゆる効率ドループである。
効率ドループは、大出力で高効率のＬＥＤを達成するのに主要なボトルネックである。一例では、大出力ＬＥＤは、３５０ｍＡまたは１Ａで動作する必要がある。一例では、大型のＬＥＤチップが１×１ｍｍ２の形状を有し、小型のものは３００×３００μｍ２だけである。１×１ｍｍ２の作動面積を持つ大型チップの場合でも、電流密度はそれぞれ３５Ａ／ｃｍ２と１００Ａ／ｃｍ２である。こうした大電流密度レベルでは、量子効率が著しく減少する。
種々の文献がＩＩＩ−Ｖ族半導体構造を記述している。
米国公開第２０１０２６４４５４（Ａ１）号は、ＩＩＩ−窒化物発光デバイスの発光層において少なくとも部分的な歪み緩和が、その上にデバイスの少なくとも１つの層が成長し、層は横方向に拡大して、少なくとも部分的に緩和するようした表面を構成することによって導入される。この層は、歪み緩和層と称される。幾つかの実施形態では、発光層自体が歪み緩和層であり、発光層が横方向に拡大して歪みを緩和できる表面の上で成長することを意味する。幾つかの実施形態では、発光層の前に成長する層が歪み緩和層である。第１グループの実施形態では、歪み緩和層は、凹凸加工(textured)された表面上で成長する。
歪み緩和の観点で、上記文献は、凹凸加工した不規則な構造に言及しており、これは、発光層の一定の距離内に設けられているだけである。機能的には、マスク層の開口部においてｎ型のポストまたは多面体(polyhedron)が歪み緩和用に設けられ、部分的に緩和され、その結果、開口部で成長した材料は、基板と接触した材料の格子定数より大きな格子定数を有する。発光層（量子井戸）は、ポスト／多面体の上で成長し、これらの拡大した格子定数を複製する。こうした構造が、例えば、選択／非選択成長などの観点で更なる特別な条件を有するか否かは明らかでない。これにマスクが設けられ、このマスクは最終構造の上／中に存在したままになる。マスクは、別に使用できない表面エリアを占有する。言及した方法は、結果として特殊なステップを必要とする。
国際公開第２００９１１１７９０（Ａ１）号は、半導体エミッタまたはその前駆体を記述している。それは、基板と、基板上に無極性配向で堆積した１つ又はそれ以上の凹凸加工された半導体層を有する。凹凸加工層は、光取り出しを改善し、無極性配向の使用は、従来のデバイスと比べて内部量子効率を大きく改善している。本開示のエミッタの内部量子効率および外部量子効率は、両方とも７０〜８０％またはそれ以上になり得る。本開示は、固体照明に適した、高効率の発光ダイオードを提供する。
この文献は、極めて特殊な基板、即ち、Ｒ面サファイアの上に堆積された構造を記述している。こうした基板は殆ど使用されず、この文献からの教示は、一般には、この分野で典型的に使用される方法および製品に適用できない。さらに、凹凸加工した構造は、更なる条件を有していない。
米国公開第２０１０００６８７８（Ａ１）号は、パターン化した基板を有する半導体発光デバイスおよびその製造方法に言及している。半導体発光デバイスは、基板と、基板上に順次形成された第１導電型の窒化物半導体層、活性層、および第２導電型の窒化物半導体層を含み、基板は、その表面に複数の凸部を有するパターンが設けられ、該パターンの複数の凸部パターンのうち、第１凸部と、隣接する１つの凸部との間の距離が、第２凸部と、隣接する１つの凸部との間の距離と相違している。
上記文献は、導波路を改善することによって光学出力の改善に言及している。導波路は、層バンプ(bump)を有する粗い表面を設けることによって改善される。こうした層バンプは、表面積を増加させる。これにより注入効率が改善され、その結果、出力が改善される。
米国公開第２０１０１５５７０４（Ａ１）号は、窒化物半導体発光デバイスに言及しており、その製造方法が開示されている。窒化物半導体発光デバイスは、基板と、基板上に堆積され、上面に複数のＶ字ピットを含むｎ型窒化物半導体層と、ｎ型窒化物半導体層の上に堆積され、複数のＶ字ピットの形状に適合した凹部を含む活性層と、活性層の上に堆積され、上面に複数の凸部を含む複数のｐ型窒化物半導体層とを含む。複数のＶ字ピットがｎ型窒化物半導体層の上面に形成されているため、凸部は、ｐ型窒化物半導体層の上に、その場(in-situ)プロセスとして形成できる。従って、ＥＳＤに対する耐性、および光取り出し効率が改善される。
Ｖ字ピットは、エッチングによって形成されるが、これにより材料内の転位(dislocation)が目立つようになる。これらの転位は、一般に不要であり、最終の半導体構造／デバイスの品質を劣化させる。さらに、転位はランダムに形成されるため、これらのピットの形成は、本来、ランダムである。前の文献では、この構造は、例えば、導波路を改善することによって、光取り出し効率を改善することを狙いとしている。こうしたＶ字のエッチングピットは、最終的に、（上部）表面にあるバンプまたは突起のように見えると思われる。
従って、本開示は、半導体デバイスを製造する方法、および導入部で説明したものと類似したデバイスに関するものであり、これらは、機能および利点を損なうことなく、上記の不具合の１つ又はそれ以上を克服している。
本発明の実施形態の目的は、良好な半導体デバイスおよびその製造方法を提供することである。本発明の実施形態の利点は、高い絶縁破壊電圧を有し、大きな電流で低いキャリア密度を有するデバイスを製造するための方法が提供されることである。
本発明の実施形態において、高い絶縁破壊電圧という場合、２５００Ｖ〜３０００Ｖの範囲の電圧を参照してもよい。本発明の実施形態において、高い電流密度という場合、３５〜１００Ａ／ｃｍ２の範囲の電流密度を参照してもよい。
本発明の実施形態において、低いキャリア密度という場合、ここで説明する表面繰り返しパターン無しで製作された、対応の従来のデバイスのキャリア密度より低いこと、例えば、５０％まで低くできることを参照してもよい。
上記目的は、本発明に係る方法およびデバイスによって達成される。
本開示は、第１態様において半導体デバイスを製造する方法に関するものであり、下記のステップを含む。
ａ）基板、例えば、Ｓｉ，ＳｉＣ，Ｇｅ，サファイア基板およびこれらの組合せ、好都合にはＳｉ基板、例えば、＜１１１＞Ｓｉ基板を用意するステップ。
ｂ）第１エピタキシャル半導体層、例えば、ＩＩＩ−Ｖ層、例えば、ＩＩＩ−Ｎ層を基板の上に設けるステップ。
ｃ）１次元または２次元の繰り返しパターンを形成するステップ。パターンの各部分が０．１〜５０の範囲のアスペクト比を有する。該パターンは、好ましくは、基板または第１エピタキシャル半導体層に形成される。
幾つかの実施形態では、ステップｃ）はステップｂ）の前に実施してもよく、パターンは基板に形成してもよく、あるいは、ステップｃ）はステップｂ）の後に実施してもよく、パターンは第１エピタキシャル半導体層に形成される。
該方法は、ステップｃ）に続いて、第２エピタキシャル半導体層、例えば、ＩＩＩ−Ｖ層を設けて、ＩＩＩ−Ｖ層の表面配向が、好都合には｛１１０１｝，｛０００２｝から選択されるステップをさらに含んでもよい。
パターンは、０．５〜５μｍの範囲の幅を有してもよく、及び／又は、パターン間のスペースが０．５〜５μｍの範囲の長さを有してもよく、及び／又は、パターンは、トレンチ、ピット、スリット、柱(pillar)、ピラミッド、正方形、長方形、六角形、多角形、円形、および楕円のうちの１つ又はそれ以上から選択してもよく、及び／又は、パターンは、０．２〜２μｍの範囲の深さを有してもよい。
該方法は、第１エピタキシャル半導体層を形成する前に、バッファ層を基板上に形成することをさらに含んでもよく、そのバッファ層は、基板上に形成された初期層、好ましくは、ＩＩＩ−Ｎ材料、例えば、ＡｌＮなどを含む層と、Ａｌ含量が底部から上部へ減少しているＡｌＧａＮを含むバッファ層を形成する第２層の１つ又はそれ以上を備える。
２つ又はそれ以上の第１のＩＩＩ−Ｖエピタキシャル半導体層を設けてもよい。２つ又はそれ以上の第１のＩＩＩ−Ｖエピタキシャル半導体層は、１つのｎ型ＩＩＩ−Ｖ層および２つ又はそれ以上の追加のＩＩＩ−Ｖ層でもよい。２つ又はそれ以上の追加のＩＩＩ−Ｖ層は、２つ又はそれ以上の型、例えば、第１型、第２型および任意の第３型の交互配列したＩＩＩ−Ｖ層のスタックを形成してもよく、スタックは多重量子井戸を提供する。
２つ又はそれ以上の第２のＩＩＩ−Ｖエピタキシャル半導体層を設けてもよい。
一態様において、本発明はまた、半導体デバイス、例えば、高い絶縁破壊電圧を有し、大電流で低キャリア密度の半導体デバイスに関する。半導体デバイスは、基板と、基板の上部にある第１エピタキシャル半導体層、例えば、ＩＩＩ−Ｖ層と、１次元または２次元の繰り返しパターンとを備え、パターンの各部分が０．１〜５０の範囲のアスペクト比を有する。
基板は、Ｓｉ，ＳｉＣ，Ｇｅ，サファイア基板およびこれらの組合せでもよい。一例では、半導体層製造方法の観点から、基板はこうしたプロセスと適合してもの、例えば、Ｓｉ，ＳＯＩ，ＳｉＣ，ＳｉＧｅ，Ｇｅ基板、好ましくは、Ｓｉ基板でもよい。一例では、＜１１１＞基板である。
詳細には、高い絶縁破壊電圧を有し、大電流で低キャリア密度の半導体デバイスが提供され、例えば、上述のような方法を用いて得られる。ＬＥＤテバイスにとって動作電圧は例えば、１〜１０Ｖから、例えば、約４Ｖのように比較的低いことに留意する。ＬＥＤもまた、本開示によって提供される。本デバイスの電流密度は、１〜５００Ａ／ｃｍ２であり、好ましくは５〜２５０Ａ／ｃｍ２、より好ましくは１０〜１５０Ａ／ｃｍ２、例えば、２５〜５０Ａ／ｃｍ２である。現時点で、良好な内部量子効率が、１０〜２０Ａ／ｃｍ２で達成される。
本開示は、高い電流密度、即ち、＞３０Ａ／ｃｍ２、または＞５０Ａ／ｃｍ２であっても高い効率を持つデバイスを実証している。一般に、高い電流密度レベルで１に近いか、可能な限り高い量子効率を得ることが好ましい。高ければ高いほど良くなる。こうしたことは、５０％より高い内部量子効率（ＩＱＥ）、好ましくは８０％より高い、例えば、９０％より高い内部量子効率で達成され、本タイプのデバイスにとって極めて高いものとされる。換言すると、本デバイスは、著しく増加した内部量子効率を提供する。また、ＩＱＥは、より高い電流密度、例えば、５Ａ／ｃｍ２超では多かれ少なかれ一定のままである。他方、ある電流について、増加した表面を提供することによって、電流密度は比較的低いままである。換言すると、キャリア密度は比較的低い。電流（表面と電流密度（単位面積当り）の積）は、デバイスの洗練された構造の結果として、本デバイスでは比較的高い。また、デバイスは、例えば、１０００Ｖ超、または２０００Ｖ超、例えば、２５００Ｖ超の極めて高い絶縁破壊電圧を有している。その結果、本デバイスは、特にハイパワーの用途に適している。
基板の上部にある第１エピタキシャル半導体層は、好ましくは、例えば、２０ｎｍ未満、好ましくは、１０ｎｍ未満、より好ましくは、５ｎｍ未満、例えば、２ｎｍまたはそれ以下の小さな量子井戸を有する。
第１エピタキシャル半導体層は、基板上部に直接形成してもよく、あるいは、中間の層または層スタック、例えば、バッファ層が存在してもよい。
用語「層」は、単一層、層スタック、段階的な組成変化を有する層、およびこれらの組合せを参照することがある。
一例では、第１エピタキシャル半導体層は、ＩＩＩ−Ｖ層、例えば、ＩＩＩ−Ｎ層である。追加の例では、この層は、後述するようなＧａＮ層である。
第１エピタキシャル層は、好ましくは、約１ＭＶ／ｃｍの低い内部ピエゾ電界、及び／又は、表面に対して垂直である小さな磁気電気成分を有する半極性表面を有してもよい。一例では、ＩＩＩ−Ｖ層が選択され、｛０００２｝面、及び／又は、内部｛１１００｝及び／又は｛１１２０｝面を有するものであり、これは、層内に存在する結晶構造の仮想(virtual)面である。
デバイスはさらに、第１エピタキシャル半導体層の上に、第２エピタキシャル半導体層を備えてもよい。パターンは、０．５〜５μｍの範囲の幅、及び／又は、パターン間のスペースが０．５〜５μｍの範囲の長さを有してもよく、及び／又は、パターンは、好ましくは、トレンチ、ピット、スリット、柱(pillar)、ピラミッド、正方形、長方形、六角形、多角形、円形、および楕円のうちの１つ又はそれ以上から選択してもよく、及び／又は、パターンは、０．２〜２μｍの範囲の深さを有してもよい。
繰り返しパターンは、一例では、リソグラフプロセスまたは電子ビーム(e-beam)によって形成される。パターンの寸法に依存して、例えば、適切な波長、化学的性質などを有する適切なリソグラフプロセスが選択できる。
「１次元または２次元の繰り返しパターン」とは、あるパターンがそれ自体を１次元または２次元で繰り返すことを示す。一例では、こうした繰り返し周期がｎ単位のパターンと等しく、ここで、ｎは整数（≧１）であり、例えば、１，２，３…等であり、ｎは好ましくは１である。２次元パターンの場合、こうした繰り返し周期がｍ単位のパターンと等しく、ここで、ｍ整数（≧１）であり、例えば、１，２，３…等である。ｍは好ましくは１である。ｎ（およびｍ）が１に等しい場合、パターンの単位は、１つのエレメントおよび、エレメント間にある１つのスペースである。パターンは、偶然によって形成したり設置したりすべきでなく、例えば、エッチピットの場合、エッチピットの場所が転位(dislocation)によって決定されることに留意する。その結果、エッチピットが、一般には表面上にランダムに分布する。
「パターンの部分」は、その繰り返し単位を参照する。
パターンの各部分が０．１〜５０の範囲のアスペクト比を有する結果、有効表面積、特に活性エリアの有効表面積が、５０％以上、好ましくは７５％以上、より好ましくは９０％以上、さらに好ましくは１００％以上、例えば、２００％増加する。一例では、アスペクト比は１〜２５の範囲であり、例えば、２〜１０の範囲である。
ある形状、例えば、本パターンの「アスペクト比」とは、長い方の寸法と短い方の寸法の比を示す。
本開示を通じて、用語「層」とは、層スタック、即ち、２つ又はそれ以上の層も参照している。こうしたスタックは、化学組成の（半）連続傾斜を有する１つ又はそれ以上の層、例えば、最初は１００％ Ａｌ（ｘ＝１）および０％ Ｇａ（ｙ＝０）を有し、最後は０％ Ａｌ（ｘ＝０）および１００％ Ｇａ（ｙ＝１）を有するＡｌｘＧａｙＮ層を含んでもよい。こうしたスタックは、特定の化学組成、例えば、第１ｎ−ＧａＮ層、第２ＩｎＧａＮ層、第３ＧａＮ層、第４ＩｎＧａＮ層などを有する、交互配列した層を含んでもよい。また、組合せも可能である。
本発明はまた、上述のような半導体デバイスを含む電子回路に関する。電子回路は、例えば、上記のいずれか、例えば、トランジスタ、ＦＥＴ、ＨＥＭＴ、ＤＨＦＥＴ、ＬＥＤ、ダイオード、パワーデバイスでもよい。
本発明はさらに、上述のような半導体デバイス、及び／又は、上述のような電子回路を含む装置に関する。装置は、例えば、電子回路、スイッチ、ハイパワー用途、高電圧用途、画像センサ、バイオセンサ、またはイオンセンサのいずれかでもよい。
本発明はまた、上述のような装置の使用、及び／又は、上述のような半導体デバイスの使用、及び／又は、ハイパワー用途及び／又は高電圧用途における上述のような電子回路の使用に関する。
一例では、３５０ｍＡまたは１Ａで動作するハイパワーＬＥＤが提供される。一例では、１×１ｍｍ２の形状を備えた大型ＬＥＤチップが提供される。一例では、２５〜２５０Ａ／ｃｍ２、例えば、３５〜１００Ａ／ｃｍ２の電流密度を備えたＬＥＤが提供される。その量子効率は著しく改善されている。
本デバイスは、増加した面積（これは、より低い面キャリア密度をもたらす）を提供し、一例では、低い内部ピエゾ電界を有する半極性の表面を使用する。これは、より厚いＩＩＩ−Ｖ族量子井戸、例えば、ＩｎＧａＮ井戸の成長を可能にする。実験的に確認されているように、強い(pronounced)ＱＣＳＥ（量子閉じ込めシュタルク効果）が少ないためである。
本説明の利点は、説明全体において詳説されている。特定の好ましい発明態様は、添付の独立および従属の請求項に記述している。従属請求項からの特徴は、単に請求項に明記しただけでなく適切なものとして、独立請求項の特徴および他の従属請求項の特徴との組合せが可能である。これらおよび他の発明態様は、以下に記載した実施形態を参照すると明らかになるであろう。
先行技術デバイスの内部量子効率と電流密度の関係を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの断面を示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの（１）基板＋ＧａＮ、（３）ｎ型ＭＱＷ、（５）ｐ型ＧａＮを備えた多重量子井戸を持つバンド図を断面で概略的に示す。 本発明の一実施形態に係る方法を用いて製造したデバイスの（１）基板＋ＧａＮ、（３）ｎ型ＭＱＷ、（５）ｐ型ＧａＮを備えた多重量子井戸を持つバンド図を断面で概略的に示す。 先行技術デバイス（１）、低い内部量子効率を有する先行技術デバイス（３）、および本発明の一実施形態に係るデバイス（２）の内部量子効率と電流密度の関係を示す。
図面は、概略に過ぎず、非限定的である。図面において、要素の幾つかのサイズは、説明目的のために、誇張したり、スケールどおり描いていないことがある。請求項中の参照符号は、範囲を限定するものとして解釈すべきでない。異なる図面において、同じ参照符号は、同じまたは類似の要素を参照している。
本発明は、特定の実施形態に関して一定の図面を参照しながら説明しているが、本発明はこれによって限定されず、請求項によってのみ限定される。記載した図面は、概略的に過ぎず、限定的なものでない。図面において、幾つかの要素のサイズは強調していることがあり、説明目的のため、スケールどおりに描いていない。寸法および相対寸法は、本発明の実際の実施品と対応していない。
さらに、説明および請求項での用語「第１」「第２」などは、類似の要素を区別するために使用しており、必ずしも時間的または空間的な順番をランキングや他の方法で記述するためではない。ここで使用した用語は、適切な状況下で交換可能であり、ここで本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
さらに、説明および請求項での用語「上(top)」、「下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していない。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段Ａ，Ｂを備えるデバイス」の範囲は、構成要素Ａ，Ｂのみから成るデバイスに限定すべきでない。それは、本発明に関して、デバイスの関連する構成要素だけがＡおよびＢであることを意味する。
本明細書を通じて「一実施形態」または「実施形態」への参照は、実施形態との関連で記載した特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書を通じていろいろな場所での「一実施形態」または「実施形態」の語句の出現は、必ずしも全て同じ実施形態を参照していないが、そうこともある。さらに、１つ又はそれ以上の実施形態において、本発明から当業者にとって明らかなように、特定の特徴、構造または特性は、いずれか適切な方法で組み合わせてもよい。
同様に、本発明の例示の実施形態の説明において、本発明を合理化し、本発明の１つ又はそれ以上の種々の態様の理解を支援する目的で、単一の実施形態、図面、または説明において、いろいろな特徴が一緒にグループ化していることがあると理解すべきである。しかしながら、この発明の方法は、請求項の発明が、各請求項で明示的に記載したものより多くの特徴を必要とするという意図を反映していると解釈すべきでない。むしろ下記の請求項が反映しているように、発明の態様は、単一の前述した実施形態の全ての特徴より少ない場合がある。こうして詳細な説明に追従する請求項は、この詳細な説明の中に明示的に組み込まれており、各請求項は、本発明の別々の実施形態として自立している。
さらに、ここで説明した幾つかの実施形態が、他の実施形態に含まれる幾つかの他でない特徴を含むとともに、当業者によって理解されるように、異なる実施形態の特徴の組合せが本発明の範囲内にあって、異なる実施形態を構成することを意味する。例えば、下記の請求項において、請求した実施形態の何れも、何れの組合せで使用可能である。
ここで提供した説明において、多数の具体的な詳細を説明している。しかしながら、本発明の実施形態は、これらの具体的な詳細なしで実施してもよいことは理解されよう。別の例では、この説明の理解を曖昧にしないために、周知の方法、構造および技法は詳細には示していない。
本開示は、第１態様において半導体デバイスを製造する方法に関するものであり、下記のステップを含む。
・基板、例えば、Ｓｉ，ＳｉＣ，Ｇｅ，サファイア基板およびこれらの組合せ、好ましくはＳｉ基板、例えば、＜１１１＞Ｓｉ基板を用意するステップ。
・第１エピタキシャル半導体層、例えば、ＩＩＩ−Ｖ層、例えば、ＩＩＩ−Ｎ層を基板の上に設けるステップ。
・１次元または２次元の繰り返しパターンを形成するステップ。パターンの各部分が０．１〜５０の範囲のアスペクト比を有する。該パターンは、好ましくは、基板または第１エピタキシャル半導体層に形成される。
一例では、第１エピタキシャル半導体ＩＩＩ−Ｖ層は、ＡｌｘＧａｙＮ層（ｘ，ｙ∈｛０，１｝）、例えばＧａＮである。一例では、この層は、ドープ、例えば、ｎ型ドープされる。ドーピング濃度は、１０１４／ｃｍ３〜１０１７／ｃｍ３の範囲でもよい。一例では、ドーピング濃度は、１×１０１５／ｃｍ３〜６×１０１６／ｃｍ３の範囲でもよい。こうしたドーピング密度は、ｐ型ドープに用いてもよい。
一例では、パターンは、１〜３０の範囲、例えば、２〜２５の範囲、例えば、５〜１０の範囲のアスペクト比を有する。このアスペクト比は、パターンの表面積を都合良く増加させる。この点でアスペクト比は大きくてもよい。しかしながら、アスペクト比の上限は、他の特性の観点から規定してもよい。
パターンは、任意の適切なテクニック、例えば、リソグラフィ、ウェットエッチング、ドライエッチングなどを用いて形成してもよい。パターンは、マスキングおよびエッチングの２ステップ・シーケンスで作製できる。マスキングでは、典型的には感光性レジスト層が堆積され、これは光リソグラフィまたは電子ビームを用いてエッチングマスクへに成形できる。この成形では、標準的なマスク、例えば、ＳｉＯ２マスクまたはＳｉＮマスクが使用できる。より安価な代替方法は、ナノエンボス加工であり、パターンは、柔軟で展性のある層に対して、所望のマスクパターンのネガを備えた原盤金型を押し付けることによって、ポリマーなどの柔軟な層に形成される。ホットまたはコールドのナノエンボス加工が使用でき、そのうちホットエンボス加工は単層プリンティングに最も適している。従来型のスタンプが最も適している。
次のステップにおいて、その表面は、このマスキング層の開口を介してエッチングされる。エッチングは、当業者に周知の適切なウェットエッチング手法、または当業者に周知の手法に従うドライエッチング技術を用いて実施できる。こうしたアスペクト比を提供するために、適切な化学的性質(chemistry)が選択される。適切なエッチングのプロセスは、好ましくは非等方性または一方向性であり、これは、基板またはエピタキシャル層の結晶配向に関係なく垂直方向にのみエッチングすることを意味する。エッチング化学反応は、エッチングすべき材料、例えば、基板中のＳｉ、またはエピタキシャル層がパターン化される場合はＩＩＩ−Ｎに適応させる必要がある。幾つかの例は、ＧａＮ用のＴＭＡＨ（水酸化テトラメチルアンモニウム）エッチャント、またはＳｉ用のＫＯＨ（水酸化カリウム）エッチャントとしてなどがある。
本発明の一実施形態の一例によれば、第１エピタキシャル半導体層の堆積前にパターン形成が適用されて、パターンが基板に形成されるようにした方法が提供される。本発明の一実施形態の他の例によれば、第１エピタキシャル半導体層の形成後にパターン形成が実施され、パターンが第１エピタキシャル半導体層に形成される。
上記２つの状況は、例を用いて説明しており、その例に応じて、最初に第１パターンが、例えば基板に設けられ、あるいは、最初に第エピタキシャル層が設けられ、そこにパターンが設けられる。
第１の場合、突出した形状を有する表面が形成され、続いてエピタキシャル成長が行われる。第２の場合、パターン化した第１エピタキシャル層が設けられ、続いて等角成長(conformal growth)が行われ、更なるステップ後にフラットな表面が得られる。しかしながら、両方の場合、活性表面エリアは著しく増加する。
その例に応じて、例えば、リソグラフィ、化学的性質などの観点から、相応しいパターニングが提供される。任意の更なるステップに応じて、使用する製造技術などのオプション、例えば、その技術と適合するものが選択できる。
他の例では、本発明の一実施形態は、パターンを形成し、第１エピタキシャル半導体層を設けるステップと、第２エピタキシャル半導体層、例えばＩＩＩ−Ｖ層を設けるステップとをさらに含み、好ましくは、ＩＩＩ−Ｖ層の表面配向は｛１１０１｝，｛０００２｝から選択されるようにした方法に関する。
一例では、第２エピタキシャル半導体層はＩＩＩ−Ｎ層、例えば、ＡｌｘＧａｙＮ層（ｘ，ｙ∈｛０，１｝）、例えば、ＧａＮである。一例では、この層は、ドープ、例えば、ｐ型ドープされる。ドーピング濃度は、１０１４／ｃｍ３〜１０１７／ｃｍ３のオーダーである。一例では、ドーピング濃度は、１×１０１５／ｃｍ３〜６×１０１６／ｃｍ３である。
第２エピタキシャル半導体層は、第１エピタキシャル半導体の上部に直接設けてもよく、あるいは追加の中間層が存在してもよい。
例えば、（１１１）Ｓｉ基板におけるトレンチが基板の＜１１０＞方向と平行に配向している場合、第１エピタキシャル層はファセット(facet)形成を示す。５８度の角度が、（１１０１）ファセットと（０００２）ファセットの間に形成される。こうして第１エピタキシャル層の表面積は約２倍になる。この第１エピタキシャル層の上に位置し、これと接触する等角の量子井戸層は、平面な層のものの約２倍大きい活性エリアを有する。
一例では、例えば、第２エピタキシャル半導体エリアを設けることによって、活性エリアを設ける。第２および第１のエピタキシャル層の性質は、ある程度似ていることが好ましく、即ち、類似の材料が好ましい。例えば、類似または同じ材料のｎ型およびｐ型の材料、例えば、それぞれｎ型ＧａＮおよびｐ型ＧａＮを使用してもよい。
一例では、基板及び／又は第１エピタキシャル層は、｛０００２｝面が設けられるように選択される。こうした表面が、大きな表面積、例えば、２５％より大きく、約２００％に達するほど大きな表面積を提供し、さらに低い内部ピエゾ電界をある構造に提供する。これによって、より厚いＩＩＩ−Ｖ層が成長可能になり、実験的に確認されているように、強いＱＣＳＥが少なくなる。
一例では、ある方法が開示されており、パターンは、適応される技術に依存して、０．５〜５μｍの範囲、例えば、１〜２μｍの範囲の幅を有し、及び／又は、パターン間のスペースが、０．５〜５μｍの範囲、例えば、１〜２μｍの範囲の長さを有し、及び／又は、パターンは、好ましくは、トレンチ、、ピット、スリット、柱(pillar)、ピラミッド、正方形、長方形、六角形、多角形、円形、および楕円のうちの１つ又はそれ以上から選択され、及び／又は、パターンは、０．２〜２μｍの範囲、例えば、０．５〜１μｍの範囲の深さを有する。
より旧式の技術がより大きな寸法、例えば、１〜５μｍの範囲の幅に関係し、一方、必要であれば、より新式の技術がより小さな寸法、例えば、０．５〜１μｍの範囲に関係するであろう。同様な考察が幅および深さにもあてはまる。
パターンの形状を慎重に選択することによって、例えば、六角形を選択することによって、表面積の更なる相対増加が得られる。薄い壁が存続でき、パターンの内壁が表面積に追加される。
一例では、パターンの形状およびエピタキシャル層の表面配向が適合しており、例えば、ＧａＮファセット、例えば、（１１０１）ファセット、（０００２）ファセットと組み合わせた六角形、ピラミッドまたは三角形の形状である。
またパターンは、３次元構造、例えば、ピラミッドに関係してもよく、これにより表面積を相対的にさらに増加させる。
一例では、あるパターンの幅、深さ、長さが、多かれ少なかれ同じ大きさ、例えば、０．５〜２μｍの範囲である。
一例では、第１エピタキシャル半導体層を形成する前に、バッファ層を基板上に形成することをさらに含む方法が開示されている。このバッファ層は、基板上に形成された初期層、好ましくは、ＩＩＩ−Ｎ材料、例えば、ＡｌＮを含む層と、ＡｌＧａＮを含み、Ａｌ含量は底部から上部へ減少しているバッファを形成する第２層との１つ又はそれ以上を備える。
初期層を表面と追加層との間の格子差を克服するように設けてもよい。
バッファ層が、本デバイスの更なる特徴を提供できる。
追加の層を設けることによって、最終デバイスの特徴をこうしたデバイスの１つ又はそれ以上の要求に合うように調整できる。
一例では、ある方法では、パターン化した柱／ピット／スリットを鋳型(template)として使用する。ＩＩＩ−Ｖ構造、例えば、ＩｎＧａＮ／ＧａＮ ＭＱＷが側壁において成長でき、全体活性エリアを増加させてもよい。こうして効率ドループ(droop)が克服される。パターン化した構造は、ピット、柱、スリット、ピラミッドなどにできる。パターン化した構造は、標準のリソグラフまたは自己集合マスクを用いて製造できる。例えば、Ｎｉを高温でアニール処理した場合、Ｎｉ膜がナノ粒子に変化するようになる。ＳｉＯ２マイクロ粒子(microspheres)を使用し、表面をコートして天然マスクを形成できる。
一例では、ＩＩＩ−Ｖ層の特定の表面配向｛１１０１｝，｛０００２｝を設けることによって、比較的低い内部ピエゾ電界が提供される。また、量子井戸効果が改善される。同時に、厚い層が成長可能であり、これにより大電流であっても低い電荷キャリア密度を提供できる。その結果、高い絶縁破壊電圧を有し、大きな電流で低いキャリア密度の半導体デバイスが製造できる。
効率ドループが活性領域（量子井戸）でのキャリア密度に関連することが判った。そのため、活性領域での有効キャリア密度を低減するように、厚いＩｎＧａＮ（〜１０ｎｍ）を備えたダブルヘテロ構造ＬＥＤが先行技術において提案されている。しかしながら、量子井戸内の強い内部電界が量子閉じ込めシュタルク効果を導くため、内部量子効率が厚いＩｎＧａＮ井戸において著しく減少し、換言すると不利になる。幾つかの会社がより大きなチップを使用して電流密度を低減しているが、これは技術的な解決法に関係するだけであり、実用的な解決法ではない。さらに、大型チップサイズを用いることで、コストは著しく増加する。
一例では、本開示は、２つの第１のＩＩＩ−Ｖエピタキシャル半導体層が設けられ、好ましくは、１つのｎ型ＩＩＩ−Ｖ層および２つ又はそれ以上の追加のＩＩＩ−Ｖ層が設けられ、及び／又は、２つ又はそれ以上の第２のＩＩＩ−Ｖエピタキシャル半導体層が設けられる方法に関する。
こうした層は、いわゆる多重量子井戸スタックを形成するために設けることができる。
ＩＩＩ−Ｖ層は、一例では、ＩＩＩ−Ｎ層、例えば、ＡｌｘＧａｙＮ層（ｘ，ｙ∈｛０，１｝）、例えば、ＧａＮである。更なる例では、この層は、ＩｎｘＧａｙＮ（ｘ，ｙ∈｛０，１｝）、例えば、ＩｎＧａＮである。一例では、この層は、交互配列したＧａＮ層およびＩｎＧａＮ層（必要に応じてドープ）のスタックに関係してもよい。
こうした追加の層は、本デバイスの特性をさらに改善できる。
層は、好ましくは、２０〜５００ｎｍ、例えば、５０〜２５０ｎｍ、例えば、１００ｎｍの厚さを有してもよい。一例では、ＧａＮの厚さは、ＩｎＧａＮよりいくらか厚くてもよく、例えば、それぞれ２５０ｎｍおよび１００ｎｍでもよい。一例では、交互配列スタックは、交互配列した比較的厚い層および薄い層を含み、例えば、それぞれ２５０ｎｍおよび１００ｎｍである。
追加の層を設けることによって、最終デバイスの特性が、こうしたデバイスの１つ又はそれ以上の要求に調整できる。一例では、該方法は、２つ又はそれ以上の追加の層は、２つ又はそれ以上の型、例えば、第１型および第２型および任意の第３型の交互配列したＩＩＩ−Ｖ層のスタックを形成し、スタックは多重量子井戸を提供することを開示する。
追加の層を設けることによって、最終デバイスの特性が、こうしたデバイスの１つ又はそれ以上の要求に調整できる。
本開示は、第２態様において、高い絶縁破壊電圧を有し、大電流で低キャリア密度の半導体デバイスに関し、該デバイスは、基板、例えば、Ｓｉ，ＳｉＣ，Ｇｅ，サファイア基板およびこれらの組合せ、好ましくは、Ｓｉ基板、例えば、＜１１１＞Ｓｉ基板と、基板上の第１エピタキシャル半導体層、例えば、ＩＩＩ−Ｖ層と、１次元または２次元の繰り返しパターンを有し、パターンの各部分が０．１〜５０の範囲のアスペクト比を有する。本デバイスの詳細および利点は、前述および後述している。
本開示は、第３態様において、本開示に係る半導体デバイス、例えば、トランジスタ、ＦＥＴ、ＨＥＭＴ、ＤＨＦＥＴ、ＬＥＤ、ダイオード、パワーデバイスを備えた電気回路に関する。
本開示は、第４態様において、本開示に係る半導体デバイス、及び／又は、本開示に係る電気回路を含む装置、例えば、電子回路、スイッチ、ハイパワー用途、高電圧用途、画像センサ、バイオセンサ、またはイオンセンサなどに関する。
本開示は、第５態様において、本開示に係る装置の使用、及び／又は、本開示に係る半導体デバイスの使用、及び／又は、ハイパワー用途及び／又は高電圧用途における本開示に係る電子回路の使用に関する。
本開示は、添付図面によってさらに詳説するが、図面は本来、例示的で説明的であり、本開示の範囲を限定するものでない。当業者にとって、自明または自明でない多くの変形例が、本請求項によって規定される保護範囲内に入るものとして想定できることは明らかであろう。
図１は、先行技術デバイスの内部量子効率と電流密度の関係を示す。
図２ａ〜図２ｄは、本開示に係る方法に従って製造したデバイスの断面を示す。
ここで最初に、Ｓｉ、サファイアまたはＳｉＣ基板（１）を用意する。この基板の上に、ＩＩＩ−Ｖ層（２）、例えば、ＩＩＩ−Ｖバッファ層が設けられる。バッファ層は、種々のサブ層を含んでもよい。一例では、最初に、ＩＩＩ−Ｎ層、例えば、ＡｌＮ層が設けられ、基板および後続の付着層についての格子寸法の差を補償している。そして、追加の例では、他のＩＩＩ−Ｖ層、例えば、ＧａＮ／ＡｌＧａＮ層を設けてもよい。
次に、第１エピタキシャル半導体層（３）、例えば、ＩＩＩ−Ｖ層が設けられ、好ましくは、ＩＩＩ−Ｖ層の表面配向は｛１１０１｝，｛０００２｝から選択される。一例では、この層は、ｎ型ＩＩＩ−Ｖ層、例えば、ｎ型ＧａＮ層である。一例では、層厚は、５００ｎｍ〜５μｍ、例えば、２〜３μｍである。
そして、マスクを用いて、ＩＩＩ−Ｖ層をエッチングすることによって、一例では、ドライエッチングを用いて、ピットの規則的パターンが設けられる。一例では、そのピッチは、１μｍの幅、および１μｍの長さ、および１μｍの深さを有する。例えば、ＧａＮをエッチングするには、Ｃｌベースのプラズマ化学反応がＳｉＮマスクとの組合せで使用できる。
増加した表面積は、アスペクト比 ２ｈ／（ｄ１＋ｄ２）によって決定される。ここで、ｈは、トレンチ深さ／柱高さであり、ｄ１とｄ２は、上部間隔と底部間隔の個々の特徴部サイズである。例えば、ｄ１，ｄ２，ｈは、全て１μｍであり、その結果、活性エリアに関する表面積は２倍になる。基板中に浅いトレンチを、特別な配向、例えば、Ｓｉ（１１１）基板の＜１１０＞方向に製作することも可能である。トレンチ深さは、トレンチ幅、例えば、０．５μｍ深さおよび２μｍ幅よりもかなり小さくできる。Ｓｉ（１１１）基板の＜１１０＞方向が、ＧａＮの＜１１２０＞方向に対して平行である。例えば、ストライプがこの方向に沿っている場合、最も安定なファセットは｛１１０１｝である。
そして、薄い１００ｎｍ厚の中間層（４）、一例では、等角成長のＩｎＧａＮ層が設けられる。
さらに、第２エピタキシャル半導体ｐ型ＩＩＩ−Ｖ層（５）、例えば、ｐ型ＩＩＩ−Ｎ層が設けられる。一例では、ｐ型ＧａＮが設けられ、５００ｎｍ〜５μｍ、例えば、２〜３μｍの厚さを有する。
図３ａ〜図３ｄは、本発明の一実施形態の方法に従って製造したデバイスの断面を示す。ここで、最初にＳｉ、サファイアまたはＳｉＣ基板（１）を用意する。そして、マスクを用いて、基板をエッチングすることによって、一例では、ドライエッチングを用いて、ピットの規則的パターンが設けられる。一例では、そのピッチは、１μｍの幅、および１μｍの長さ、および１μｍの深さを有する。
基板上に、第１のＩＩＩ−Ｖ層（３）、例えば、ＩＩＩ−Ｖ層が設けられる。この層は、種々のサブ層を含んでもよい。一例では、最初にＩＩＩ−Ｎ層、例えば、ＧａＮ層が設けられ、好ましくは、ＩＩＩ−Ｖ層の表面配向は｛１１０１｝，｛０００２｝から選択される。
一例では、この層は、ｎ型ＩＩＩ−Ｖ層、例えば、ｎ型ＧａＮ層である。一例では、層厚は、５００ｎｍ〜５μｍ、例えば、２〜３μｍである。
そして、薄い１００ｎｍ厚の層（４）、一例では、等角成長のＩｎＧａＮ／ＧａＮ層が設けられる。
さらに、ｐ型ＩＩＩ−Ｖ層（５）、例えば、ｐ型ＩＩＩ−Ｎ層が設けられる。一例では、ｐ型ＧａＮが設けられ、５００ｎｍ〜５μｍ、例えば、２〜３μｍの厚さを有する。（１１０１）と（０００２）との間の角度が５８°であるため、活性エリアはほぼ２倍になる。
さらに、半極性方向が低い内部ピエゾ電界を有することが判った。これは、強いＱＣＳＥ（量子閉じ込めシュタルク効果）の小ささのため、より厚い量子井戸（例えば、ＩｎＧａＮ井戸）の成長を可能にする。厚い量子井戸が、有効キャリア密度をさらに低減するようになる。
全体の活性領域面積を増加させることによって、活性領域での有効キャリア密度が減少し、その結果、効率ドループを低減できる。
パターン化した構造は、特定の形状または配向を備えた、ＧａＮ鋳型(template)または基板の上に形成できる。
増加した面積は、とりわけパターン化した構造のアスペクト比によって決定される。
図４ａ〜図４ｂは、本発明の一実施形態に係る方法を用いて製造したデバイスの（１）基板＋ＧａＮ、（３）ｎ型ＭＱＷ、（５）ｐ型ＧａＮを備えた多重量子井戸を持つバンド図を断面で概略的に示す。このデバイスは、一例では、基板（１）、第１のＩＩＩ−Ｖ層（３ａ，３ｂ，３ｃ）、および第２のＩＩＩ−Ｖ（５ａ，５ｂ）に関して、図２と図３にそれぞれ示したデバイスと同様な方法で製造できる。矢印は、後続の層を示す。
効率ドループを最小化するための他の可能性が、ＩｎＧａＮ／ＩｎＧａＮ ＭＱＷを使用することである。ＧａＮにおける正孔の短い拡散距離および低い移動度に起因して、光の大部分が上部の単一量子井戸において放射される。ＭＱＷにおけるＧａＮ障壁が高いため、注入された正孔が、例えば、上部のＩｎＧａＮ井戸に蓄積されることが判った。ＩｎＧａＮ／ＩｎＧａＮ量子井戸を使用することによって、障壁高さは減少し、正孔が下部のＩｎＧａＮ井戸に到達する機会が多くなる。こうして上部の単一量子井戸における全体キャリア密度は著しく減少する。
図５は、先行技術デバイス（１）、低い内部量子効率を有する先行技術デバイス（３）、および本デバイス（２）の内部量子効率と電流密度の関係を示す。本開示の一例の結果はカーブ（２）として示す。ＭＱＷにおいて欠陥が多い場合、効率ドループはあまり顕著ではないが、絶対量子効率が低いため、これは心配するほどではない。

Claims (15)

  1. 半導体デバイスを製造する方法であって、
    ａ）基板（１）を用意するステップと、
    ｂ）第１エピタキシャル半導体層（３）を基板（１）の上に設けるステップと、
    ｃ）１次元または２次元の繰り返しパターンを形成するステップと、を含み、
    パターンの各部分が、０．１〜５０の範囲のアスペクト比を有するようにした方法。
  2. １次元または２次元の繰り返しパターンを形成するステップは、該パターンを基板（１）または第１エピタキシャル半導体層（３）に形成することを含む請求項１記載の方法。
  3. ステップｃ）はステップｂ）の前に実施し、パターンは基板（１）に形成し、あるいは、ステップｃ）はステップｂ）の後に実施し、パターンは第１エピタキシャル半導体層（３）に形成するようにした請求項１または２記載の方法。
  4. ステップｃ）に続いて、ｄ）第２エピタキシャル半導体層を設けるステップと、をさらに含む請求項１〜３のいずれかに記載の方法。
  5. 該パターンは、０．５〜５μｍの範囲の幅を有し、及び／又は、パターン間のスペースが０．５〜５μｍの範囲の長さを有し、及び／又は、該パターンは、トレンチ、ピット、スリット、柱、ピラミッド、正方形、長方形、六角形、多角形、円形、および楕円のうちの１つ又はそれ以上から選択され、及び／又は、該パターンは、０．２〜２μｍの範囲の深さを有するようにした請求項１〜４のいずれかに記載の方法。
  6. 第１エピタキシャル半導体層（３）を形成する前に、バッファ層を基板（１）上に形成することをさらに含み、
    そのバッファ層は、基板上に形成された初期層と、Ａｌ含量が底部から上部へ減少しているＡｌＧａＮを含むバッファ層を形成する第２層の１つ又はそれ以上を備える請求項１〜５のいずれかに記載の方法。
  7. ２つ又はそれ以上の第１のＩＩＩ−Ｖエピタキシャル半導体層（３）が設けられ、及び／又は、２つ又はそれ以上の第２のＩＩＩ−Ｖエピタキシャル半導体層（５）が設けられる請求項１〜６のいずれかに記載の方法。
  8. 該２つ又はそれ以上の第１のＩＩＩ−Ｖエピタキシャル半導体層（３）は、２つ又はそれ以上の型の交互配列したＩＩＩ−Ｖ層のスタックを形成する２つ又はそれ以上の追加のＩＩＩ−Ｖ層であり、該スタックは多重量子井戸を提供するようにした請求項７記載の方法。
  9. 高い絶縁破壊電圧を有し、大電流で低キャリア密度の半導体デバイスであって、
    基板（１）と、
    基板（１）の上部にある第１エピタキシャル半導体層（３）と、
    １次元または２次元の繰り返しパターンと、を備え、
    パターンの各部分が０．１〜５０の範囲のアスペクト比を有するデバイス。
  10. 第１エピタキシャル半導体層（３）の上に、第２エピタキシャル半導体層（５）をさらに備える請求項９記載のデバイス。
  11. 該パターンは、０．５〜５μｍの範囲の幅を有し、及び／又は、パターン間のスペースが０．５〜５μｍの範囲の長さを有し、及び／又は、該パターンは、トレンチ、ピット、スリット、柱、ピラミッド、正方形、長方形、六角形、多角形、円形、および楕円のうちの１つ又はそれ以上から選択され、及び／又は、該パターンは、０．２〜２μｍの範囲の深さを有するようにした請求項９〜１０のいずれかに記載のデバイス。
  12. 請求項９〜１１のいずれかに記載の半導体デバイスを備えた電子回路。
  13. 電子回路は、トランジスタ、ＦＥＴ、ＨＥＭＴ、ＤＨＦＥＴ、ＬＥＤ、ダイオード、およびパワーデバイスのいずれかである請求項１２記載の電子回路。
  14. 請求項９〜１１のいずれかに記載の半導体デバイス、及び／又は、請求項１２〜１３のいずれかに記載の電子回路を備えた装置であって、電子回路、スイッチ、ハイパワー用途、高電圧用途、画像センサ、バイオセンサ、またはイオンセンサのいずれかである装置。
  15. 請求項１４記載の装置、及び／又は、請求項９〜１１のいずれかに記載の半導体デバイス、及び／又は、請求項１２〜１３のいずれかに記載の電子回路の、ハイパワー用途及び／又は高電圧用途における使用。
JP2012084779A 2011-04-05 2012-04-03 半導体デバイスおよび方法 Pending JP2012222354A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161472080P 2011-04-05 2011-04-05
US61/472,080 2011-04-05

Publications (1)

Publication Number Publication Date
JP2012222354A true JP2012222354A (ja) 2012-11-12

Family

ID=46149135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012084779A Pending JP2012222354A (ja) 2011-04-05 2012-04-03 半導体デバイスおよび方法

Country Status (3)

Country Link
US (1) US9196477B2 (ja)
EP (1) EP2509120A1 (ja)
JP (1) JP2012222354A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374128B2 (en) * 2013-12-12 2019-08-06 Terahertz Device Corporation Electrical contacts to light-emitting diodes for improved current spreading and injection
CN108231908B (zh) * 2017-11-24 2020-08-18 西安电子科技大学 GaN/AlGaN横向超级结二极管及其制作方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180283A (ja) * 1990-11-14 1992-06-26 Mitsubishi Electric Corp 半導体光素子及びその製造方法
JPH0529714A (ja) * 1991-07-24 1993-02-05 Mitsubishi Electric Corp 量子細線または量子箱
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2002204033A (ja) * 2000-12-27 2002-07-19 National Institute Of Advanced Industrial & Technology 量子細線または量子井戸層の形成方法、及び該形成方法により形成された量子細線または量子井戸層を用いた分布帰還半導体レーザ
JP2004111710A (ja) * 2002-09-19 2004-04-08 Fujitsu Ltd 量子光半導体装置
JP2005203442A (ja) * 2004-01-13 2005-07-28 National Institute Of Advanced Industrial & Technology 量子細線電界効果トランジスタ
JP2006165051A (ja) * 2004-12-02 2006-06-22 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2007073675A (ja) * 2005-09-06 2007-03-22 Nippon Telegr & Teleph Corp <Ntt> 細線構造及び配線並びにその作製方法
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008226868A (ja) * 2007-03-08 2008-09-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2009246247A (ja) * 2008-03-31 2009-10-22 Nec Corp 窒化物半導体トランジスタ
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010080633A (ja) * 2008-09-25 2010-04-08 Furukawa Electric Co Ltd:The 半導体装置、ウエハ構造体および半導体装置の製造方法
JP2010258455A (ja) * 2009-04-27 2010-11-11 Aurotek Corp 周期構造を有するサファイア基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US20030047746A1 (en) * 2001-09-10 2003-03-13 Fuji Photo Film Co., Ltd. GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
US7858996B2 (en) * 2006-02-17 2010-12-28 The Regents Of The University Of California Method for growth of semipolar (Al,In,Ga,B)N optoelectronic devices
US7982205B2 (en) 2006-01-12 2011-07-19 National Institute Of Advanced Industrial Science And Technology III-V group compound semiconductor light-emitting diode
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20080149946A1 (en) 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
JP2009059851A (ja) 2007-08-31 2009-03-19 National Institute Of Advanced Industrial & Technology 半導体発光ダイオード
US8592800B2 (en) 2008-03-07 2013-11-26 Trustees Of Boston University Optical devices featuring nonpolar textured semiconductor layers
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101533296B1 (ko) 2008-07-08 2015-07-02 삼성전자주식회사 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
KR101009651B1 (ko) 2008-10-15 2011-01-19 박은현 3족 질화물 반도체 발광소자
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180283A (ja) * 1990-11-14 1992-06-26 Mitsubishi Electric Corp 半導体光素子及びその製造方法
JPH0529714A (ja) * 1991-07-24 1993-02-05 Mitsubishi Electric Corp 量子細線または量子箱
JP2002185040A (ja) * 2000-12-15 2002-06-28 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP2002204033A (ja) * 2000-12-27 2002-07-19 National Institute Of Advanced Industrial & Technology 量子細線または量子井戸層の形成方法、及び該形成方法により形成された量子細線または量子井戸層を用いた分布帰還半導体レーザ
JP2004111710A (ja) * 2002-09-19 2004-04-08 Fujitsu Ltd 量子光半導体装置
JP2005203442A (ja) * 2004-01-13 2005-07-28 National Institute Of Advanced Industrial & Technology 量子細線電界効果トランジスタ
JP2006165051A (ja) * 2004-12-02 2006-06-22 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法
JP2007073675A (ja) * 2005-09-06 2007-03-22 Nippon Telegr & Teleph Corp <Ntt> 細線構造及び配線並びにその作製方法
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2008226868A (ja) * 2007-03-08 2008-09-25 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体
WO2009001888A1 (ja) * 2007-06-27 2008-12-31 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2009246247A (ja) * 2008-03-31 2009-10-22 Nec Corp 窒化物半導体トランジスタ
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010080633A (ja) * 2008-09-25 2010-04-08 Furukawa Electric Co Ltd:The 半導体装置、ウエハ構造体および半導体装置の製造方法
JP2010258455A (ja) * 2009-04-27 2010-11-11 Aurotek Corp 周期構造を有するサファイア基板

Also Published As

Publication number Publication date
US9196477B2 (en) 2015-11-24
US20130001507A1 (en) 2013-01-03
EP2509120A1 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
JP5048076B2 (ja) 電流拡散層を含む発光ダイオードの製造方法
US8030664B2 (en) Light emitting device
KR101533296B1 (ko) 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
US9634189B2 (en) Patterned substrate design for layer growth
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
KR20070058612A (ko) 텍스쳐화된 발광 다이오드
WO2012059837A1 (en) Solid state light emitting devices based on crystallographically relaxed structures
KR20080110340A (ko) 반도체 발광소자 및 그의 제조방법
JP5306779B2 (ja) 発光素子及びその製造方法
CN112470281A (zh) 单片led阵列及其前体
KR20120083084A (ko) 나노 로드 발광 소자 및 그 제조 방법
US8785955B2 (en) Light emitting diode
CN111129026A (zh) 多色发光器件及制造这种器件的方法
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
JP5818766B2 (ja) 発光ダイオード
JP5794963B2 (ja) 発光ダイオード
KR102264678B1 (ko) 다공성 투명 전극을 포함하는 발광 소자
JP2012222354A (ja) 半導体デバイスおよび方法
KR100812738B1 (ko) 표면 요철 형성방법 및 그를 이용한 질화물계 반도체발광소자의 제조방법
EP2450971A2 (en) Solid state light emitting device and method for making the same
JP2023541295A (ja) 単一ウエハ上に集積された三色光源
KR20090017945A (ko) 반도체 발광소자 및 그 제조방법
KR102192086B1 (ko) 질화물 양자점을 갖는 소자 및 그 제조방법
KR100867499B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP5980668B2 (ja) 発光ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180109