JP5107092B2 - 半導体受光素子の製造方法 - Google Patents

半導体受光素子の製造方法 Download PDF

Info

Publication number
JP5107092B2
JP5107092B2 JP2008044722A JP2008044722A JP5107092B2 JP 5107092 B2 JP5107092 B2 JP 5107092B2 JP 2008044722 A JP2008044722 A JP 2008044722A JP 2008044722 A JP2008044722 A JP 2008044722A JP 5107092 B2 JP5107092 B2 JP 5107092B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
region
receiving element
modified region
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008044722A
Other languages
English (en)
Other versions
JP2009206170A (ja
Inventor
徳之 村松
智也 田口
義磨郎 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2008044722A priority Critical patent/JP5107092B2/ja
Publication of JP2009206170A publication Critical patent/JP2009206170A/ja
Application granted granted Critical
Publication of JP5107092B2 publication Critical patent/JP5107092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体受光素子の製造方法に関する。
半導体受光素子の製造方法として、光入射面側に形成されたフォトダイオードを含む画素部が複数配置されている半導体基板に対し、隣接する画素部間の所定位置に集光点を合わせ、光入射面側からレーザ光を照射して改質領域を形成するものが知られている(例えば、特許文献1参照)。特許文献1に記載された製造方法により製造された半導体受光素子では、入射光によって発生するキャリアを改質領域がトラップすることにより、隣接する画素部間のクロストークを抑制している。
特開2005−19465号公報
ところで、特許文献1に記載された半導体受光素子の製造方法に対し、半導体基板の耐久性の低下を抑制すると共に、画素部間のクロストークを抑制することが可能な改質領域を更に容易に形成することが望まれている。特許文献1に記載された半導体受光素子の製造方法では、半導体基板の光入射面側からレーザ光が照射されており、レーザ光の集光点から半導体基板の光入射面側に改質領域が拡がって形成されるため、この拡がりをレーザ光の集光位置や照射強度により予測して、所望の位置に改質領域を形成することには限界があった。
そこで、本発明はこのような事情に鑑みてなされたものであり、半導体基板の光入射面側の所望の位置に改質領域を容易に形成することが可能な半導体受光素子の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明に係る半導体受光素子の製造方法は、互いに対向する第1及び第2の主面を有し、第1の主面側に形成されたフォトダイオードを含む画素部が複数配置されている半導体基板を準備する工程と、隣接する画素部間の所定位置に集光点を合わせて半導体基板の第2の主面側からレーザ光を照射することによって改質領域を形成する工程と、を備えることを特徴とする。
本発明に係る半導体受光素子の製造方法では、半導体基板の第2の主面側からレーザ光を照射することによって改質領域を形成している。この場合、改質領域は集光点から半導体基板の第2の主面側へ拡がって形成されるため、第1の主面近傍に改質領域を形成する場合において、この拡がりを予測する必要性が低下する。従って、第1の主面側の所望の位置に改質領域を容易に形成することができる。
本発明によれば、半導体基板の光入射面側の所望の位置に改質領域を容易に形成することが可能な半導体受光素子の製造方法を提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1及び図2を参照して、本実施形態に係る製造方法が適用される半導体受光素子について説明する。図1は、本実施形態に係る製造方法が適用される半導体受光素子の断面図である。図2は、本実施形態に係る製造方法が適用される半導体受光素子の平面図である。
図1及び図2に示すように、半導体受光素子1は、半導体基板3と、絶縁層5と、画素部7と、アノード電極15と、カソード電極(図示せず)と、を備えている。以下の説明においては、半導体基板3における光L1の入射面を表面(第1の主面)3aとし、その反対側の面を裏面(第2の主面)3bとしている。
半導体基板3は、半導体材料(例えば、Si(シリコン)等)からなり、厚さが例えば300μmである。半導体基板3は、不純物(例えば、リン等)を含み、その濃度は例えば1×1012〜1×1016/cmのn型半導体である。半導体基板3は、後述する改質領域20を有している。
絶縁層5は、シリコン酸化物(SiO)又はシリコン窒化物(SiN)からなり、半導体基板3の表面3a上に形成されている。絶縁層5は、表面3aを保護するための保護膜として機能する。
画素部7は、半導体基板3の表面3a側において、例えば1次元に並んで複数形成されている。画素部7は、半導体材料(例えば、Si等)によって矩形状に形成されており、厚さが例えば0.5μmである。画素部7は、不純物(例えば、ボロン等)を含み、その濃度が例えば1×1012〜1×1016/cmのp型半導体領域によって形成されている。画素部7は、半導体基板3とのpn接合11によりフォトダイオード13を構成している。pn接合11は、電圧が印加され、半導体基板3に空乏層が広がることによりフォトダイオード13の光感応領域として機能する。
アノード電極15は、金属材料(例えば、Al又はAu等)からなり、例えばスパッタ法又は蒸着法等によって形成されている。アノード電極15は、絶縁層5上において、画素部7の並列方向と垂直な方向の両端に対応する位置に形成されている。アノード電極15は、絶縁層5に設けられたコンタクトホールを介して、画素部7と電気的に接続されている。図示しないカソード電極は、絶縁層5に設けられたコンタクトホールを介して、半導体基板3と電気的に接続されている。
次に、改質領域20について説明する。改質領域20は、隣接する画素部7間の中央において、半導体基板3の表面3aから所定の深さ位置(例えば、20〜50μm)に複数形成されている。複数の改質領域20の形状は、例えば長手方向及び該長手方向に直交する短手方向を有しており、複数の改質領域20は、隣接する改質領域20同士が連なって、連続的な直線状をなしている。複数の改質領域20は、長手方向に沿った平面で切断した断面が深さ方向に長軸を有する楕円状を呈していると共に、短軸方向の幅が例えば3μmに形成されている。改質領域20は、後述するように半導体基板3の内部の所定位置に集光点Fを合わせてレーザ光Laを照射することによって、例えば多光子吸収により形成されている。なお、集光点Fとはレーザ光Laが集光した箇所のことである。
次に、図3及び図4を用いて、多光子吸収により改質領域20を形成するためのレーザ加工方法について説明する。図3は、改質領域の形成方法を説明するための半導体受光素子の背面図である。図4は、改質領域の形成方法を説明するための半導体受光素子の断面図である。
多光子吸収について簡単に説明する。光子のエネルギーhνが、材料の吸収のバンドギャップEよりも小さい場合、光学的に透明となる。よって、hν>Eである場合には、材料に吸収が生じる。しかし、光学的に透明であっても、レーザ光の強度を非常に大きくした場合には、nhν>Eの条件(n=2,3,4,・・・)において材料に吸収が生じる。この現象を多光子吸収という。パルス波の場合、レーザ光の強度はレーザ光の集光点のピークパワー密度(W/cm)で決まり、例えばピークパワー密度が1×10(W/cm)以上の条件で多光子吸収が生じる。ピークパワー密度は、(集光点におけるレーザ光の1パルス当たりのエネルギー)÷(レーザ光のビームスポット断面積×パルス幅)により求められる。また、連続波の場合、レーザ光の強度はレーザ光の集光点の電界強度(W/cm)で決まる。
まず、半導体受光素子1において改質領域20を除く部分が形成されている構成を有する加工対象物25を準備する。改質領域20は、図3に示すように、加工対象物25の裏面3bに形成されている形成予定ライン30に沿って、レーザ光Laの集光点Fを相対移動させることにより形成される。形成予定ライン30は、直線状に延びた仮想線である。
レーザ光Laを多光子吸収が生じる条件に設定し、図4に示すように、加工対象物25における表面3aから所定の深さ位置に対し、加工対象物25の裏面3bよりレーザ光Laの集光点Fを合わせる。改質領域20は、集光点Fより加工対象物25の裏面3b側に向かって拡がることにより、断面が深さ方向に長軸を有する楕円状を呈して形成される。
次に、集光点Fを形成予定ライン30に沿って、例えばA方向に直線状に相対移動させる。その後、同様に他の形成予定ライン30に沿って集光点Fを相対移動させ、隣接する画素部7間のそれぞれに改質領域20を形成する。以上により、図1及び図2に示されるような改質領域20が形成される。
本実施形態に係るレーザ加工では、加工対象物25がレーザ光Laを吸収することにより、加工対象物25を発熱させて改質領域20を形成するのではない。加工対象物25にレーザ光Laを透過させ加工対象物25の内部に多光子吸収を発生させて改質領域20を形成している。よって、加工対象物25の裏面3bではレーザ光Laがほとんど吸収されないので、加工対象物25の裏面3bが溶融することはない。
本実施形態において多光子吸収により形成される改質領域20の一つの例として、溶融処理領域がある。
この場合には、レーザ光を加工対象物25の内部に集光点Fを合わせて、集光点Fにおける電界強度が1×10(W/cm)以上でかつパルス幅が1μs以下の条件で照射する。これにより、加工対象物25の内部は多光子吸収によって局所的に加熱される。この加熱により、加工対象物25の内部に溶融処理領域が形成される。
溶融処理領域とは一旦溶融後再固化した領域、溶融状態中の領域及び溶融から再固化する状態中の領域のうち少なくともいずれか一つを意味する。溶融処理領域は、相変化した領域や結晶構造が変化した領域ということもできる。溶融処理領域は、単結晶構造、非晶質構造又は多結晶構造において、ある構造が別の構造に変化した領域ということもできる。つまり、例えば、単結晶構造から非晶質構造に変化した領域、単結晶構造から多結晶構造に変化した領域、単結晶構造から非晶質構造及び多結晶構造を含む構造に変化した領域を意味する。加工対象物25がシリコン単結晶構造の場合、溶融処理領域は例えば非晶質シリコン構造である。なお、電界強度の上限値としては、例えば1×1012(W/cm)である。パルス幅は例えば1〜200nsが好ましい。
以上のように、本実施形態では、半導体基板3の裏面3b側からレーザ光Laを照射することによって改質領域20を形成している。この場合、改質領域20は集光点Fから半導体基板3の裏面3b側へ拡がって形成されるため、表面3a近傍に改質領域20を形成する場合において、この拡がりを予測する必要性が低下する。従って、表面3a側の所望の位置に改質領域20を容易に形成することができる。
本実施形態では、改質領域20が半導体基板3の表面3aに露出することなく形成されているため、半導体基板3の耐久性の低下を抑制することができる。また、ダイシング工程や実装工程における半導体基板3の割れを防止することができるため、半導体受光素子1の製造における歩留まりを向上させることもできる。
本実施形態では、改質領域20が半導体基板3の表面3a近傍に形成されていることから、半導体基板3の表面3aと改質領域20との間から隣接する画素部7へキャリアが拡散することを妨げることとなり、隣接する画素部7間のクロストークを抑制することができる。さらに、集光点Fの近くに位置しており十分に改質が進行している領域が、半導体基板3の表面3a近傍に形成されているため、光L1の入射によるキャリア発生量の多い半導体基板3の表面3a近傍において、隣接する画素部7に流れ込もうとするキャリアを効率良くトラップし、クロストークを確実に抑制することができる。
本実施形態では、半導体基板3の裏面3b側からレーザ光Laを照射しているため、半導体基板3の表面3a側に金属材料(例えば、Al等)からなる被膜が形成されている場合であっても、レーザ光Laを半導体基板3の内部へ照射し、改質領域20を形成することができる。
ところで、図5及び図6のように、改質領域20が半導体基板3の表面3a側の所定の位置に形成されていない場合には、上述した本実施形態と同様の効果を得ることはできない。図5は、半導体基板の表面から浅い位置に集光点を合わせて表面側からレーザ光を照射した場合の改質領域を示す断面図である。図6は、半導体基板の表面から深い位置に集光点を合わせて表面側からレーザ光を照射した場合の改質領域を示す断面図である。
図5のように、表面3aから浅い位置に集光点を合わせて表面側からレーザ光Laを照射した場合には、集光点Fから表面3a側へ改質領域20が拡がって形成されることとなり、表面3aが広範囲に改質されて表面3aが削りとられてしまう。従って、半導体基板3の耐久性の低下を抑制することには限界がある。
図6のように、表面3aから深い位置に集光点を合わせて表面側からレーザ光Laを照射した場合には、半導体基板3の表面3aと改質領域20との間から隣接する画素部7へキャリアが拡散してしまうため、隣接する画素部7間のクロストークを十分に抑制することができない。また、集光点Fから離れており十分に改質が進行していない領域が、半導体基板3の表面3a側に形成されているため、隣接する画素部7間のクロストークを確実に抑制することには限界がある。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。例えば、加工対象物25を形成した後に改質領域20を形成することに限定されず、半導体基板3に改質領域20を形成した後に、画素部7等を形成してもよい。
複数の改質領域20は、形状、半導体基板3の表面3aからの深さ位置、断面における短軸方向の幅は、上述した形態に限定されるものではない。複数の改質領域20は、隣接する改質領域20が連続して直線状に形成されていることに限定されるものではなく、例えば断続的な直線状に形成されていてもよい。複数の改質領域20は、すべての部分が半導体基板3の内部に形成されていることに限定されず、表面3aに改質領域20が露出した部分を有して形成されていてもよい。複数の改質領域20は、多光子吸収以外によって改質されて形成されていてもよい。
本実施形態に係る製造方法が適用される半導体受光素子の断面図である。 本実施形態に係る製造方法が適用される半導体受光素子の平面図である。 改質領域の形成方法を説明するための半導体受光素子の背面図である。 改質領域の形成方法を説明するための半導体受光素子の断面図である。 半導体基板の表面から浅い位置に集光点を合わせて表面側からレーザ光を照射した場合の改質領域を示す断面図である。 半導体基板の表面から深い位置に集光点を合わせて表面側からレーザ光を照射した場合の改質領域を示す断面図である。
符号の説明
1…半導体受光素子、3…半導体基板、3a…半導体基板の表面(第1の主面)、3b…半導体基板の裏面(第2の主面)、7…画素部、13…フォトダイオード、20…改質領域、F…集光点、La…レーザ光。

Claims (1)

  1. 互いに対向する第1及び第2の主面を有し、前記第1の主面側に形成されたフォトダイオードを含む画素部が複数配置されている半導体基板を準備する工程と、
    隣接する前記画素部間の所定位置に集光点を合わせて前記半導体基板の前記第2の主面側からレーザ光を照射することによって、隣接する画素部へキャリアが拡散することを妨げる改質領域を形成する工程と、を備え、
    前記改質領域が、前記第1の主面に露出することなく、前記集光点から前記第2の主面側へ拡がって形成されていることを特徴とする半導体受光素子の製造方法。
JP2008044722A 2008-02-26 2008-02-26 半導体受光素子の製造方法 Active JP5107092B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008044722A JP5107092B2 (ja) 2008-02-26 2008-02-26 半導体受光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008044722A JP5107092B2 (ja) 2008-02-26 2008-02-26 半導体受光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2009206170A JP2009206170A (ja) 2009-09-10
JP5107092B2 true JP5107092B2 (ja) 2012-12-26

Family

ID=41148177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008044722A Active JP5107092B2 (ja) 2008-02-26 2008-02-26 半導体受光素子の製造方法

Country Status (1)

Country Link
JP (1) JP5107092B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3624909B2 (ja) * 2002-03-12 2005-03-02 浜松ホトニクス株式会社 レーザ加工方法
JP4394904B2 (ja) * 2003-06-23 2010-01-06 浜松ホトニクス株式会社 フォトダイオードアレイの製造方法
JP4322881B2 (ja) * 2006-03-14 2009-09-02 浜松ホトニクス株式会社 レーザ加工方法及びレーザ加工装置

Also Published As

Publication number Publication date
JP2009206170A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
JP5185208B2 (ja) フォトダイオード及びフォトダイオードアレイ
TWI380867B (zh) Laser processing methods and semiconductor wafers
JP5462936B2 (ja) シリコン太陽電池の個別化方法
JP5805680B2 (ja) フォトダイオード及びフォトダイオードアレイ
WO2010140621A1 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
KR101155563B1 (ko) 레이저를 이용한 태양전지 제조방법
US8628993B2 (en) Method for using laser ablation process for forming solar cell components
US8809130B2 (en) Reverse block-type insulated gate bipolar transistor manufacturing method
JP4394904B2 (ja) フォトダイオードアレイの製造方法
CN107750398A (zh) 具有精细线金属化的光电设备及制造方法
JP4951551B2 (ja) 半導体光検出装置
JP5107092B2 (ja) 半導体受光素子の製造方法
JP5363222B2 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
JP5087426B2 (ja) フォトダイオードアレイ
JP5247486B2 (ja) 裏面入射型フォトダイオードアレイ及び放射線検出器
JP4951553B2 (ja) 半導体受光素子
TWI495134B (zh) Method for manufacturing photodiode and photodiode
JP4951552B2 (ja) 半導体光検出装置
JP5611455B2 (ja) レーザ加工装置及び方法
JP5247488B2 (ja) フォトダイオードアレイ及び放射線検出器
JP5261304B2 (ja) 半導体光検出素子及び半導体光検出素子の製造方法
JP5247484B2 (ja) 裏面入射型フォトダイオードアレイ及び放射線検出器
JP5247483B2 (ja) フォトダイオードアレイ及び放射線検出器
JP2006114554A (ja) 熱電変換モジュールおよびその製造方法
JP6254764B2 (ja) 半導体素子形成用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111209

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Ref document number: 5107092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3