JP5097220B2 - 基準電圧回路を具える信号プロセッサ及び基準電圧の印加方法 - Google Patents
基準電圧回路を具える信号プロセッサ及び基準電圧の印加方法 Download PDFInfo
- Publication number
- JP5097220B2 JP5097220B2 JP2009552316A JP2009552316A JP5097220B2 JP 5097220 B2 JP5097220 B2 JP 5097220B2 JP 2009552316 A JP2009552316 A JP 2009552316A JP 2009552316 A JP2009552316 A JP 2009552316A JP 5097220 B2 JP5097220 B2 JP 5097220B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- reference voltage
- transistor
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45344—At least one of the AAC sub-circuits being a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
Description
【0001】
本発明の一つの態様は、基準回路を具える信号プロセッサに関する。信号プロセッサは、例えば単一の電源電圧で動作しうるオーディオ増幅器とすることができる。基準電圧回路は、例えば単一電源電圧と信号接地との間の中間の基準電圧を供給することができる。本発明の他の態様は、基準電圧を供給する方法及びコンピュータプログラム製品に関する。
【背景技術】
【0002】
単一電源電圧で動作しうる信号処理回路は、一般に基準電圧が供給されるべき基準電圧入力端子を有する。多くのアプリケーション(用途、応用)においては、基準電圧入力端子は、目的の周波数範囲において短絡回路を構成する比較的大きなキャパシタンスを経て信号接地に結合すべきである。比較的大きなキャパシタンスは以後基準電圧キャパシタンスという。基準電圧回路は基準電圧を基準電圧キャパシタンスに印加する。基準電圧は一般に電源電圧と信号接地との間にある。
【0003】
信号処理回路は、単一電源電圧のスイッチオン時に過渡的挙動を示す。単一電源電圧のスイッチオフ時にも同じことが言える。この過渡的挙動は基準電圧キャパシタンスの充電又は放電と関連する。過渡的挙動は信号処理回路に不所望な信号を生じさせる。例えば、オーディオアプリケーションにおいては、過渡的挙動は単一電源電圧のスイッチオン又はスイッチオフ時に不所望の可聴音「プツプツ」又は「カチカチ」を生じさせうる。このような不所望の過渡的挙動は基準電圧キャパシタンスの充電又は放電をどちらもS字曲線特性に従って行わせることによって阻止することができる。
【0004】
特許文献1は、オーディオ電力増幅器内の信号接地電圧発生回路を開示している。信号接地電圧発生回路は、基準電圧源と信号接地端子との間に結合された電圧ホロワ増幅器を具える。電圧ホロワ増幅器は、信号接地端子に結合されたキャパシタを充電する電流を出力する。電流制御回路がこの出力電流が最大電流に等しくなるようにこの出力電流を制御する。
【0005】
この電流制御回路は、各対が信号接地端子に結合されたゲートを有する2つの差動MOSFET対を具える。一方の差動MOSFET対は第1の中間点電圧を受信する。他方の差動MOSFET対は第2の中間点電圧を受信する。最大出力電流は一方の差動MOSFET対のドレイン電流間の差と他方の差動MOSFET対のドレイン電流間の差との和である。つまり、最大電流は信号接地端子の電圧の関数として変化する複数の電流に加算及び減算処理する結果として生じる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】
米国特許出願公開第2005/0084120号明細書
【発明の概要】
【0007】
本発明の目的は、基準電圧の過渡的挙動を改善してオーディオアプリケーションにおける「プツプツ」及び「カチカチ」音を抑えることにある。独立請求項は本発明の種々の態様を特定している。従属請求項は本発明を有利に実施するための追加の特徴を特定している。
【0008】
本発明は、以下の点を考慮している。前記特許文献1に記載された信号接地電圧発生回路は電流領域において比較的複雑な加算及び減算によって最大電流を制御している。更に、最大電流は、精密に定める必要がある2つのいわゆる中間点電圧の関数として変化する。その結果、最大電流は構成要素の公差、不整合、周囲状態及び経年劣化に比較的敏感である。それゆえ、最大電流は、上述したS字曲線特性の十分精密な近似を提供することができない。従って、オーディオアプリケーションは依然として「プツプツ」又は「カチカチ」音に悩まされうる。
【0009】
更に、前記特許文献1に記載された信号接地電圧発生回路は、電源電圧のスイッチオン時にS字曲線特性を発生し得るのみである。つまり、この回路は電源電圧のスイッチオフ時に、例えば「プツプツ」又は「カチカチ」音のような不所望の過渡的効果の発生を阻止しない。この回路は「一方向」にのみ働くものである。
【0010】
本発明によれば、信号プロセッサは基準電圧をキャパシタンスに印加する基準電圧回路を具え、該基準電圧回路は以下の特徴を有する。負傾斜モジュールが、前記キャパシタンスに存在する電圧が増大するとき、減少する値を有する負傾斜信号を供給する。正傾斜モジュールが、前記キャパシタンスに存在する電圧が増大するとき、増大する値を有する正傾斜信号を供給する。最小値選択モジュールが、前記負傾斜信号の値が前記正傾斜信号の値より小さい場合には、前記基準電圧回路が前記キャパシタンスに供給し得る最大電流をほぼ前記負傾斜信号に依存して制御する。前記最小値選択モジュールが、前記正傾斜信号の値が前記負傾斜信号の値より小さい場合には、前記最大電流をほぼ前記正傾斜信号に依存して制御する。
【0011】
従って、本発明は、基準電圧キャパシタンスを充電及び放電する最大電流を制御するための基本的に異なる技術を提供する。最小値選択を含むこの技術は、比較的複雑な減算及び加算セットを必要とせず、また正確に規定する必要のある中間点電圧に頼る必要もない。従って、前述のS字曲線特性を比較的正確に達成することができる。その上、本発明は基準電圧キャパシタンスをS字曲線特性に従って充電のみならず放電することもできる。つまり、本発明は「双方向」動作を可能にする。これらの理由により、本発明によれば基準電圧の過渡的挙動を改善でき、オーディオアプリケーションにおいて「プツプツ」又は「カチカチ」音を抑えることができる。
【0012】
本発明の他の利点は、基準電圧回路を比較的低いコストで実現できる点にある。これは、比較的複雑な加減算セットを必要としないためである。
【0013】
本発明の実施に当たっては、それぞれの従属請求項と対応する以下のそれぞれの段落に記載される追加の特徴の1つ以上を具えるのが有利である。
【0014】
前記負傾斜モジュールは、前記キャパシタンスに存在する電圧を所望の基準電圧と比較する比較器を具えるのが好ましい。前記最大電流は、前記キャパシタンスに存在する電圧が前記所望の基準電圧にほぼ等しい場合に最低の値を有する。
【0015】
前記正傾斜モジュールは、前記キャパシタンスに存在する電圧を信号接地電圧と比較する比較器を具えるのが好ましい。前記最大電流は、前記キャパシタンスに存在する電圧が前記信号接地電圧にほぼ等しい場合に最低の値を有する。これらの追加の特徴並びに前段落に記載された追加の特徴は、S字曲線特性を比較的高い精度で達成するのに寄与する。
【0016】
前記負傾斜モジュールは、電流の形の前記負傾斜信号(以後負傾斜電流という)を供給する相互コンダクタンス回路を具えるのが好ましい。前記正傾斜モジュールは、電流の形の前記正傾斜信号(以後正傾斜電流という)を供給する相互コンダクタンス回路を具えるのが好ましい。前記最小値選択モジュールは、前記負傾斜電流が前記正傾斜電流より小さい場合には前記負傾斜電流に基づく選択された制御電流を供給し、前記正傾斜電流が前記負傾斜電流より小さい場合には前記正傾斜電流に基づく選択された制御電流を供給する電流スイッチを具えるのが好ましい。
【0017】
前記基準電圧回路は、前記キャパシタンスに存在する電圧を所望の基準電圧と比較する差動トランジスタ対を具えるのが好ましい。この差動トランジスタ対は、前記選択された制御電流をテール電流として受ける。電流ミラー回路が前記差動トランジスタ対から得られた差動電流に基づく出力電流を供給する。基準電圧キャパシタンスがこの出力電流を受け取る。これらの並びに前段落に記載された追加の特徴は抵コスト実現を可能にする。
【0018】
前記電流ミラー回路は、前記差動トランジスタ対から得られた差動電流を増幅するように交差結合構成に配置された1つの電流ミラーを具えるのが好ましい。
【0019】
前記基準電圧回路は、前記キャパシタンスに出力電流を供給する出力段を具えるのが好ましい。この出力段は前記出力電流を前記選択された制御電流の関数として制限するバイアス回路を具える。これらの並びに前段落に記載された追加の特徴は、S字曲線特性を比較的高い精度で達成するのに寄与する。
【0020】
前記最小値選択モジュールは、前記負傾斜電流の複製を供給するように結合された第1の電流複製トランジスタ及び前記正傾斜電流の複製を供給するように結合された第2の電流複製トランジスタを具えるのが好ましい。前記最小値選択モジュールは、更に、第1のカスコードトランジスタ及び第2のカスコードトランジスタを具える。前記第1のカスコードトランジスタは、前記第1の電流複製トランジスタの主端子に結合された主端子及び前記第2の電流複製トランジスタの制御端子に結合された制御端子を有する。前記第2のカスコードトランジスタは、前記第2の電流複製トランジスタの主端子に結合された主端子及び前記第1の電流複製トランジスタの制御端子に結合された制御端子を有する。これらの追加の特徴は低コスト実現を可能にする。
【0021】
図面を参照する詳細な説明により、以上に要約した本発明並びに追加の特徴が明らかになる。
【図面の簡単な説明】
【0022】
【図1】オーディオシステムを示すブロック図である。
【図2】前記オーディオシステムの一部分を構成する基準電圧回路を示すブロック図である。
【図3】前記基準電圧回路の過渡的挙動を示す信号図である。
【図4】前記基準電圧回路の種々のブロックの実施形態を示す回路図である。
【図5】前記基準電圧回路の一部分を構成する電圧バッファの基本的な実施形態を示す回路図である。
【図6】前記電圧バッファの高ループ利得の実施形態を示す回路図である。
【図7】前記電圧バッファの定ループ利得の実施形態を示す回路図である。
【図8】前記基準電圧回路の実現に使用できる最小電圧セレクタの一例を示す回路図である。
【図9】前記基準電圧回路の実現に使用できる最小電圧セレクタの他の例を示す回路図である。
【発明を実施するための形態】
【0023】
図1はオーディオシステムASYを示す。オーディオシステムASYは、オーディオソースAS、ステレオ増幅器回路SAA、コントローラCTRL、2つの直流(DC)阻止キャパシタC1,C2及び2つのスピーカLS1,LS2を具える。オーディオシステムASYは、例えばMP3プレーヤ又はパーソナルコンピュータのような携帯装置の形態にすることができる。オーディオソースASは、例えば光ディスクプレーヤ、ハードディスクドライブ、固体メモリ又は通信ネットワークインターフェースの形態にすることができる。ステレオ増幅器回路SAAは、例えば集積回路の形態にすることができる。コントローラCTRLは典型的には適切にプログラムされたプロセッサの形態にすることができる。
【0024】
ステレオ増幅器回路SAAは、基準電圧回路RVC、基準電圧キャパシタンスCr及び2つの増幅器AMP1,AMP2を具え、一方の増幅器AMP1は左チャネル用、他方の増幅器AMP2は右チャネル用である。各増幅器はオーディオ入力端子AI及び基準電圧入力端子VIを有する。ステレオ増幅器回路SAAは単一電源電圧VCCを受ける。この電源電圧VCCはステレオ増幅器回路SAAの上記の素子の各々に供給される。好ましくはコントローラCTRLがこの電源電圧VCCの供給を制御する。
【0025】
オーディオシステムASYは基本的には次のように動作する。オーディオソースASが左チャネルオーディオ信号LIおよび右チャネルオーディオ信号RIを供給する。ステレオ増幅器回路SAA内の増幅器AMP1は左チャネルオーディオ信号LIをそのオーディオ入力端子AIで受信し、増幅された左チャネルオーディオ信号LOを出力する。増幅器AMP2は右チャネルオーディオ信号RIをそのオーディオ入力端子AIで受信し、増幅された右チャネルオーディオ信号ROを出力する。増幅された左チャネルオーディオ信号LOは該信号に存在しうる直流成分を除去するDC阻止キャパシタC1を経てスピーカLS1に到達する。同様に、増幅された右チャネルオーディオ信号はDC阻止キャパシタC2を経てスピーカLS2に到達する。
【0026】
2つの増幅器AMP1,AMP2の各々は正しい動作のために基準電圧VRをその基準電圧入力端子VIで受信する。定常動作モードにおいて、基準電圧VRは典型的には電源電圧VCCと信号接地との中間である。基準電圧回路RVCは基準電圧VRを基準電圧キャパシタンスCrに加える。つまり、シングルエンデッド電源に結合されたステレオ増幅器回路SAAは基準電圧回路RVCによって基準電圧を内部的に発生する。
【0027】
基準電圧VRは、ステレオ増幅器回路SAAがスイッチオンされるときに過渡的挙動を示す。基準電圧VRは、ステレオ増幅器回路SAAがスイッチオフされるときにも過渡的挙動を示す。これらのそれぞれの過渡的挙動は可聴音「プツプツ」又は「カチカチ」を生じる可能性がある。以下に詳細に記載する基準電圧回路RVCはこれを阻止する。
【0028】
図2は基準電圧回路RVCを示す。基準電圧回路RVCは、基準電圧発生器VRG、スイッチSW及び電圧バッファVBFを具える。基準電圧回路RVCは、更に、負傾斜モジュールNSM、正傾斜モジュールPSM及び最小値選択モジュールMSMを具える。基準電圧回路RVCはオプションとしてサンプルホールド回路SHC(破線で示されている)を具えることもできる。
【0029】
電圧バッファVBFは典型的には演算増幅器を具える。この演算増幅器は非反転入力端子、反転入力端子及び出力端子を有し、その出力端子がユニティ電圧利得帰還路を構成する短絡回路を経て反転入力端子に結合されている。この演算増幅器の非反転入力端子は電圧バッファVBFの入力端子を構成し、スイッチSWを介して基準電圧発生器VRGに結合される。この演算増幅器の出力端子は電圧バッファVBFの出力端子を構成し、基準電圧キャパシタンスCrに結合される。
【0030】
基準電圧回路RVCは基本的に次のように動作する。基準電圧発生器VRGが内部基準電圧VRIを供給する。基準電圧発生器VRGは、内部基準電圧VRIを例えばいわゆるバンドギャップ基準から導出することができる。スイッチSWは「オン」位置及び「オフ」位置を有する。オン位置では、スイッチSWは内部基準電圧VRIを電圧バッファVBFの非反転入力端子に供給する。オフ位置では、スイッチSWは電圧バッファVBFの非反転入力端子を信号接地に結合する。
【0031】
電圧バッファVBFは出力電流で基準電圧キャパシタンスCrを充電又は放電することができる。従って、電圧バッファVBFは基準電圧キャパシタンスCrに存在する電圧を制御する。この電圧が基準電圧VRであり、この電圧を図1に示す2つの増幅器AMP1,AMP2が受け取る。基準電圧キャパシタンスCrに存在する電圧を以後出力基準電圧VROという。
【0032】
スイッチSWがオフ位置からオン位置へスイッチされるものと仮定する。これは図1の示すステレオ増幅器回路SAAのパワーオン状態を構成する。電圧バッファVBFの入力端子の電圧は比較的短い期間内に信号接地から内部基準電圧VRIへ上昇する。出力基準電圧VROは、ステレオSWがオフ位置からオン位置へスイッチされるとき、通常は内部基準電圧より小さい。その結果、電圧バッファVBFの出力電流は正極性であり、基準電圧キャパシタンスCrを充電する。出力電流は、出力基準電圧VROが内部基準電圧VRIにほぼ等しくなるまで、基準電圧キャパシタンスCrを充電し続ける。
【0033】
次に、スイッチSWがON位置からオフ位置へスイッチされものと仮定する。これは図1の示すステレオ増幅器回路SAAのパワーオフ状態を構成する。電圧バッファVBFの入力端子の電圧は比較的短い期間内に零値に低下する。出力基準電圧VROは、入力端子の電圧が零に低下したとき、依然として零より大きい。その結果、電圧バッファVBFの出力電流は負極性であり、基準電圧キャパシタンスCrを放電する。この出力電流は、出力基準電圧VROが零値にほぼ等しくなるまで、基準電圧キャパシタンスCrを放電し続ける。上記の動作は、ステレオ増幅器回路SAAがスイッチオフされてから比較的短時間後にスイッチオンされない限り、あてはまる。
【0034】
上述のパワーオン又はパワーオフ状態のいずにおいても、電圧バッファVBFの出力電流は所定の瞬時に所定の大きさを有する。この出力電流の大きさは、基準電圧キャパシタンスCrがそれぞれ充電又は放電されるレートを決定する。つまり、出力電流の大きさは出力基準電圧VROがそれぞれ増大又は減少するレートを決定する。
【0035】
図3はパワーオン状態を示す。図3は時間Tを表わす横軸と電圧Vを表わす縦軸を有するグラフを示す。太い実線の曲線は電圧バッファVBFの入力端子の電圧を表わす。VINで示すこの電圧は以後入力電圧VINという。太い破線の曲線は出力基準電圧VROを表わす。パワーオン状態は、ステレオ増幅器回路SAAがスイッチオンする瞬時t0から定常状態に達する瞬時t1まで延在する。入力電圧VINは瞬時t1よりずっと前に、比較的急速に定常状態値VREFに到達する。定常状態値VREFは内部基準電圧VRIと一致する。
【0036】
出力基準電圧VROは零値から定常状態値へS字曲線特性に従って徐々に増大する。つまり、出力基準電圧VROを表わす曲線はS字型である。この曲線は、出力基準電圧VROが零値から出発する瞬時t0において零にほぼ等しい一次導関数を有する。この一次導関数は、また出力基準電圧VROが定常状態値VREFに達する瞬時t1においてほぼ零に等しい。一般向けに言うと、出力基準電圧VROは滑らかな離陸及び滑らかな着陸を示す。出力基準電圧VROはパワーオフ状態においても類似のS字型挙動を示す。これは、以下に記載するように、電圧バッファVBFの出力電流を適切に制御することによって達成される。
【0037】
図1に示すコントローラCTRLは好ましくはスイッチSWを以下のように制御する。オーディオシステムASYがスイッチオンされるものと仮定する。この場合には、コントローラCTRLは、内部基準電圧VRIが得られると同時にスイッチSWをオン位置にする。これは図3の瞬時t0と一致する。次に、オーディオシステムASYがスイッチオフされるものとする。この場合には、コントローラCTRLは、電源電圧VCCを比較的短い期間の間維持したまま、スイッチSWをオフ位置にする。出力基準電圧VROはこの期間中にS字型曲線に従って滑らかに零値に低下する。
【0038】
基準電圧回路RVCを示す図2を再び参照する。負傾斜モジュールNSM、正傾斜モジュールPSM及び最小値選択モジュールMSMは、電圧バッファVBFの出力電流を最大値IMXに制限する電流制限回路を構成する。従って、この電流制限回路は、出力基準電圧VROが増大する場合又は減少する場合のどちらでも、その増大又は減少レートに制限を与える。電流制限回路は電圧バッファVBFの出力電流の最大値を出力基準電圧VROの関数として制御する。
【0039】
より詳細に説明すると、負傾斜モジュールNSMは出力基準電圧VROに基づいて負傾斜信号SNを供給する。負傾斜信号SNは、出力基準電圧VROが増大するとき減少する値を有する。負傾斜信号SNは、出力基準電圧VROが内部基準電圧VRIになるとき零にするのが好ましい。これは図2に破線で示されており、この接続を経て負傾斜モジュールNSMは内部基準電圧VRIを受信する。
【0040】
正傾斜モジュールPSMは出力基準電圧VROに基づいて正傾斜信号SPを供給する。正傾斜信号SPは、出力基準電圧VROが増大するとき増大する値を有する。パワーオフ状態において、正傾斜信号SPは、出力基準電圧VROが零になるとき零にするのが好ましい。パワーオン状態においては、正傾斜信号SPはパワーオン状態が開始するとき、即ちステレオ増幅器回路SAAがスイッチオンされるときに零にするのが好ましい。出力基準電圧VROは、パワーオン状態が開始するとき通常零である。
【0041】
出力基準電圧VROは、ステレオ増幅器回路SAAがスイッチオフされてから比較的短時間後にスイッチオンされる場合、零よりかなり大きくなる。これは、この場合には基準電圧キャパシタンスCrが依然として電荷を含んでいるためである。オプションであるサンプルホールド回路SHCは、この初期非零値を保持し、この値を正傾斜モジュールPSMに供給することができる。この場合、正傾斜モジュールPSMは正傾斜信号SPの大きさを出力基準電圧VROと初期非零値との差の関数として変化させることができる。
【0042】
最小値選択モジュールMSMは負傾斜信号SN及び正傾斜信号SPを受信する。最小値選択モジュールMSMはこれらの信号のどちらが最小値を有するかを有効に決定する。もっと正確に言えば、最小値選択モジュールMSMは電圧バッファVBFの出力電流の最大値IMXを最小値を有する信号に基づいて制御する。従って、負傾斜信号SNの値が正傾斜信号SPの値より小さい場合には出力電流の最大値IMXは負傾斜信号SNの値の関数として変化する。逆に、正傾斜信号SPの値が負傾斜信号SNの値より小さい場合には出力電流の最大値IMXは正傾斜信号SPの値の関数として変化する。
【0043】
換言すれば、最小値選択モジュールMSMは、負傾斜信号SN又は正傾斜信号SPの何れかに対する出力電流の最大値IMXの制御を、これらの両信号のどちらが最小値を有するかに依存して有効に行う。これはパワーオン状態及びパワーオフ状態における出力基準電圧VROの滑らかな離陸及び滑らかな着陸を可能にする。
【0044】
図4は、電圧バッファVBFのための電流制限回路を構成する種々のモジュールNSM,PSM,MSMの実施例を示す。この実施例は、3つの演算増幅器A1,A2,A3、7個のトランジスタM1−M7及び2つの抵抗R1,R2を具える。各トランジスタは、例えばゲート、ソース及びドレインを有する電界効果型とすることができる。各演算増幅器は反転入力端子(−)、非反転入力端子(+)及び出力端子を有する。
【0045】
もっと具体的にいうと、負傾斜モジュールNSMは、演算増幅器A1,A2、トランジスタM1,M2及び抵抗R1を具える。演算増幅器A1は内部基準電圧VRIをその反転入力端子に受信する。この演算増幅器の出力端子はトランジスタM1のゲートに結合され、そのドレインは演算増幅器A1の非反転入力端子に結合される。演算増幅器A2は出力基準電圧VROをその反転入力端子に受信する。演算増幅器A1と同様に、演算増幅器A2の出力はトランジスタM2のゲートに結合され、そのドレインは非反転入力端子に結合される。抵抗R1はトランジスタM1及びトランジスタM2のそれぞれのドレイン間に結合される。
【0046】
正傾斜モジュールPSMは、演算増幅器A3、トランジスタM3及び抵抗R2を具える。演算増幅器A3は出力基準電圧VROをその反転入力端子に受信する。演算増幅器A3の出力はゲートトランジスタM3のゲートに結合され、そのドレインは演算増幅器A3の非反転入力端子に結合される。抵抗R2はトランジスタM3のドレインと信号接地との間に結合される。
【0047】
最小値選択モジュールMSMはトランジスタM4−M7を具える。トランジスタM4のゲート及びソースはトランジスタM1のゲート及びソースに結合される。同様にトランジスタM5のゲート及びソースはトランジスタM3のゲート及びソースに結合される。実際上、トランジスタM4とトランジスタM5は負傾斜モジュールNSMと正傾斜モジュールPSMにそれぞれ結合された最小値選択モジュールMSMのそれぞれの入力部を構成する。トランジスタM6のソースはトランジスタM4のドレインに結合されるが、トランジスタM6のゲートはトランジスタM5のゲートに結合される。同様に、トランジスタM7のソースはトランジスタM5のドレインに結合されるが、トランジスタM7のゲートはトランジスタM4のゲートに結合される。トランジスタM4−M7はいわゆる公差結合カスコード構成に配置される。トランジスタM6及びトM7のそれぞれのドレインは相互結合され、最小値選択モジュールMSMの出力端子を構成する。
【0048】
図4に示す実施例は次のように動作する。負傾斜モジュールNSMにおいて、演算増幅器A1及びトランジスタM1が電圧ホロワ回路を構成し、これが内部基準電圧VRIをトランジスタM1のドレインに印加する。演算増幅器A2及びトランジスタM2が同様に電圧ホロワ回路を構成し、これが出力基準電圧VROをトランジスタM2のドレインに印加する。従って、電流が抵抗R1を経て流れ、この電流は内部基準電圧VRIと出力基準電圧VROとの差の関数として変化する。この電流は出力基準電圧VROが増大するにつれて減少する。よって、抵抗R1を経て流れる電流は以後負傾斜電流ISNという。負傾斜電流ISNはトランジスタM1のソース及びドレインを経て流れる。
【0049】
正傾斜モジュールPSMにおいて、演算増幅器A3及びトランジスタM3が電圧ホロワ回路を構成し、これが出力基準電圧VROをトランジスタM3のドレインに印加する。従って、電流が抵抗R2を経て流れ、この電流は出力基準電圧VR0が増大するにつれて増大する。よって、この電流は以後正傾斜電流ISPという。正傾斜電流ISPはトランジスタM3のソース及びドレインを経て流れる。
【0050】
最小値選択モジュールMSMにおいて、トランジスタM4がトランジスタM1を流れる負傾斜電流ISNを複製しようとする。トランジスタM5がトランジスタM3を流れる正傾斜電流ISPを複製しようとする。トランジスタM6及びトランジスタM7は電流セレクタを構成する。トランジスタM7がそのゲートに受信する電圧よりかなり低い電圧をトランジスタM6がそのゲートに受信するものと仮定する。この場合には、トランジスタM6が電流ホロワを構成する一方、トランジスタM7が有効に電流遮断器を構成する。逆に、トランジスタM6がそのゲートに受信する電圧よりかなり低い電圧をトランジスタM7がそのゲートに受信する場合には、トランジスタM7が電流ホロワを構成する一方、トランジスタM6が有効に電流遮断器を構成する。その結果、最小値選択回路MSMは選択された制御電流ISELを出力し、この電流は負傾斜電流ISNの複製又は正傾斜電流IPSの複製のいずれかである。これは、それぞれのゲート電圧がほぼ等しい比較的狭いテイクオーバ領域を除いて当てはまる。
【0051】
負傾斜電流ISNが正傾斜電流ISPの値よりかなり大きい値を有するものとする仮定する。この場合には、トランジスタM1のゲート及びソース間の電圧差がトランジスタM3のゲート及びソース間の電圧差よりかなり大きい。その結果、トランジスタM7はトランジスタM6よりかなり低い電圧をそのゲートに受信する。この場合、トランジスタM7は電流ホロワであり、トランジスタM6は電流遮断器である。トランジスタM5が供給する正傾斜電流ISPの複製が選択された制御電流ISELを構成する。最小値選択モジュールMSMは負傾斜電流ISNより小さい値を有する正傾斜電流ISPを有効に選択する。同様に、負傾斜電流ISNの大きさが正傾斜電流ISPの値よりかなり小さい場合には最小値選択モジュールMSMは負傾斜電流ISNを選択する。この場合には、負傾斜電流ISNが選択された制御電流ISELを構成する。
【0052】
選択された制御電流ISELによって図2に示す電圧バッファVBFの出力電流の最大値を設定することができる種々の方法がある。それぞれの方法は電圧バッファVBFのそれぞれの実施形態と関連する。種々の実施形態を以下に一例として記載する。
【0053】
図5は、電圧バッファVBFの基本的な実施形態を示し、これを以後基本電圧バッファという。基本電圧バッファは、8個のトランジスタM101−M108を具え、これらは電界効果型とすることができる。トランジスタM101及びM102は、選択された制御電流ISELをテール電流として受ける差動対を構成する。トランジスタM102のゲートは内部基準電圧VRIを受信する。トランジスタM101のゲートは出力基準電圧VROが存在する基本電圧バッファの出力端子に結合さる。互いに結合されたトランジスタM106及びトランジスタM108のそれぞれのドレインがこの出力端子を構成する。トランジスタM101,M102は同じサイズとする。トランジスタM103,M104、トランジスタM105,M10及びトランジスタM107,M108も同様に同じサイズとする。
【0054】
基本電圧バッファは次のように動作する。トランジスタM101,M102により形成される差動対はトランジスタM101のドレイン電流とトランジスタM102のドレイン電流の2つの成分を有する差動電流を出力する。この差動電流は、内部基準電圧VRIと基本電圧バッファの出力端子に存在する出力基準電圧VROとの差の関数として変化する。トランジスタM101のドレイン電流はトランジスタM103,M104,M107,M108により2度ミラー複製される。もっと具体的にいうと、トランジスタM103,M104が第1の電流ミラーを構成し、このドレイン電流の1度目のミラー複製を提供する。トランジスタM107,M108が第2の電流ミラーを構成し、トランジスタM101のドレイン電流の2度目のミラー複製を提供する。トランジスタM105,M106はトランジスタM102のドレイン電流のミラー複製を提供する電流ミラーを構成する。出力端子は、トランジスタM101のドレイン電流の2度目のミラー複製からトランジスタM102のドレイン電流のミラー複製が差し引かれる電流減算点を構成する。
【0055】
基本電圧バッファVBFは、出力基準電圧VROが内部基準電圧VRIにほぼ等しくなる定常状態を達成しようとする。つまり、基本電圧バッファは内部基準電圧を出力端子に印加しようとする。電圧バッファVBFの出力端子に存在する出力基準電圧VROが内部基準電圧VRIより小さいものと仮定しよう。この場合には、トランジスタM101のドレイン電流がトランジスタM102のドレイン電流より大きく、充電電流が基本電圧バッファの出力端子から図2に示す基準電圧キャパシタンスCrへと流れる。逆に、出力基準電圧VROが内部基準電圧VRIより大きい場合には、放電電流が基準電圧キャパシタンスCrから出力端子へと流れる。いずれの場合にも、この電流の値は最小値選択モジュールMSMが供給する選択された制御電流ISELの大きさを超えることができない。
【0056】
図6は図2に示す電圧バッファVBFの高ループ利得の実施形態を示す。この実施形態を以後高ループ利得電圧バッファという。高ループ利得電圧バッファは、図5に示す基本電圧バッファに2つのトランジスタM1019,M110を追加することによって得られる。高ループ電圧バッファの他のトランジスタM101−108の各々は図5に示す基本電圧バッファ内のトランジスタM101−108に対応する。
【0057】
高ループ利得電圧バッファは基本電圧バッファとほぼ同様に動作する。トランジスタM109,M110は、トランジスタM101,M102が構成する差動対からの差動電流を有効に増幅する。もっと詳しく説明すれば、トランジスタM103、M104、M105,M106,M109,M110は一緒に差動電流増幅器を構成し、この増幅器は交差結合された2つの電流ミラーを具える。トランジスタM103とトランジスタM109はこれらの電流ミラーの一方を構成する。トランジスタM105とトランジスタM110は他方の電流ミラーを構成する。各電流ミラーは1より幾分小さい電流利得を提供する。これらの電流ミラーを交差結合することによって正帰還ループが形成される。この正帰還ループによって、トランジスタM103,M104,M105,M106,M109,M110により形成される差動電流増幅器は上記の電流ミラーの電流利得の逆数にほぼ等しい電流利得をもたらす。従って、高ループ利得電圧バッファは基本電圧バッファよりかなり高いループ利得を有する。高ループ利得は出力基準電圧VROのより精密な制御を可能にする。
【0058】
図7は電圧バッファVBFの定ループ利得の実施形態を示す。この実施形態を以後定ループ利得電圧バッファという。定ループ利得電圧バッファは15個のトランジスタM201−M215を具え、これらのトランジスタは例えば電界効果型とすることができる。トランジスタM201及びM202差動対を構成し、その共通ソースノードにトランジスタM209が結合される。トランジスタM209は固定バイアス電圧VBを受信する。トランジスタM202のゲートは内部基準電圧VRIを受信する。他方のトランジスタM201のゲートは出力基準電圧VROが存在する出力端子に結合される。トランジスタM210のソースがこの出力端子を構成する。トランジスタM201,M202は同じサイズとする。同様に、トランジスタM203,M204,トランジスタM205,M206,トランジスタM207,M208及びトランジスタM213,M214,M215も同じサイズとする。トランジスタM211のいわゆるW/L比はトランジスタM212のW/L比の2倍にする。
【0059】
定ループ利得電圧バッファは次のように動作する。トランジスタM209はトランジスタM201,M202からなる差動対に固定バイアス電流IBを供給する。その結果、この差動対は、選択された制御電流ISELの関数として変化する相互コンダクタンス利得を有する図5及び図6の差動対M101,M102に反して、固定の相互コンダクタンス利得を有する。差動対M201,M202は、トランジスタM201のドレイン電流とトランジスタM202のドレイン電流の2つの成分を有する差動電流を供給する。この差動電流は内部基準電圧VRIと基本電圧バッファの出力端子に存在する出力基準電圧VROとの差の関数として変化する。
【0060】
トランジスタM203,M204は第1の電流ミラーを構成し、トランジスタM201のドレイン電流の1度目のミラー複製を供給する。トランジスタM207,M208は第2の電流ミラーを構成し、トランジスタM201のドレイン電流の2度目のミラー複製を供給する。トランジスタM205,M206は他の電流ミラーを構成し、トランジスタM202のドレイン電流のミラー複製を供給する。トランジスタM208,M206のそれぞれのドレイン及びトランジスタM210のゲートはトランジスタM210のドレイン電流の2度目のミラー複製電流からトランジスタM202のドレイン電流が減算される電流減算点を構成する。共通ソース構成に配置されたトランジスタM210は上記の電流減算点と定ループ利得電圧バッファの出力端子との間に結合された電圧ホロワを構成する。
【0061】
定ループ利得電圧バッファは、出力基準電圧VROが内部基準電圧VRIにほぼ等しい定常状態を達成しようとする。定ループ利得電圧バッファは、図5及び図6に示す実施例がこの定常状態を達成しようとする動作と同じ動作でこの定常状態を達成しようとする。違いは、図5に示す基本電圧バッファと比較して比較して高い利得を可能にするトランジスタM210の存在にある。
【0062】
実際には、定ループ利得電圧バッファは、図5に示す基本電圧バッファに以下の2つの変更を加えることによって部分的に得ることができ、これについて言及する。第1に、図7のトランジスタM210に相当する出力トランジスタを付加する。この出力トランジスタのゲートを互いに結合されたトランジスタM106,M108のそれぞれのドレインに結合する。トランジスタM101のゲートを、トランジスタM106,M108のそれぞれのドレインに結合する代わりにこの出力トランジスタのソースに結合する。第2に、最小値選択モジュールMSMから図5に示される差動対への選択された制御電流ISELの供給を固定のテール電流源(図7のトランジスタM209に相当する)と置き換える。この定ループ利得電圧バッファでは、選択された制御電流ISELが出力電流の最大値を異なる態様に制御する。
【0063】
定ループ利得電圧バッファを示す図7を再び参照する。トランジスタM211−M215は出力電流制限回路を構成し、この回路は出力電流の最大値を最小値選択モジュールMSMからの選択された制御電流ISELの関数として定める。もっと詳しくいうと、トランジスタM213とトランジスタM215は選択された制御電流ISELのミラー複製電流を出力する電流ミラーを構成する。この選択された制御電流ISELのミラー複製電流は、上述の出力トランジスタであるトランジスタM210のためのバイアス電流を構成する。トランジスタM213が供給するバイアス電流は、定ループ利得電圧バッファが図2に示す基準電圧キャパシタンスCrから引き出すことができる最大放電電流を構成する。このバイアス電流は選択された制御電流ISELのミラー複製電流であるため、選択された制御電流ISELはこの最大放電電流を定める。
【0064】
トランジスタM214とトランジスタM215は、同じく、選択された制御電流ISELの別のミラー複製電流を出力する電流ミラーを構成する。この選択された制御電流ISELのミラー複製電流は、ゲートとドレインが互いに結合されたトランジスタM212を経て流れる。即ち、トランジスタM212はダイオード接続され、そのゲートとソースの間に選択された制御電流ISELの関数として変化する電圧を発生する。この電圧がトランジスタM211のゲートとソースの間にかかる。このようにバイアスされ且つトランジスタM212の2倍のW/L比を有するトランジスタM211は、図2に示す基準電圧キャパシタンスCrが選択された制御電流ISELを超える充電電流を受けることを有効に阻止する。
【0065】
定ループ利得電圧バッファが選択された制御電流ISELよりかなり小さい充電電流を供給するものと仮定しよう。この場合には、トランジスタM210は充電電流とトランジスタM213が供給するバイアス電流(選択された制御電流ISELにほぼ等しい)との和に等しいドレイン電流を有する。この場合には、このドレイン電流は選択された制御電流ISELの2倍よりかなり小さい。このような場合には、トランジスタM211が抵抗を構成し、ドレイン電流がこれを経て流れる。トランジスタM210は前述したように電圧ホロワを構成する。
【0066】
定ループ利得電圧バッファが選択された制御電流ISELに等しい充電電流を供給するものと仮定しよう。この場合には、選択された制御電流ISELの2倍に等しい電流がトランジスタM210を流れる。このような場合には、トランジスタM210がそのソースとドレイン間で抵抗を構成するが、トランジスタM211が電流源を構成し、選択された制御電流ISELの2倍の固定電流を供給する。トランジスタM213がトランジスタM211からのこの固定電流のいわば半分を吸収する。従って、充電電流は選択された制御電流ISELを超えることはできない。この電流制限状態は、充電電流が選択された制御電流ISELより小さくなると、終わる。電流制限状態は、充電電流が選択された制御電流ISELに等しい点まで増大すると再び始まる。
【0067】
定ループ利得電圧バッファの利点は、ループ利得が選択された制御電流ISELに依存しない点にある。これは正確で安定な動作に寄与する。
【0068】
最小値選択モジュールの実施例MSMを示す図4を再度参照する。この特定の実施形態は電流領域で最小値選択を実施する。最小信号選択は電圧領域で達成することもできる。つまり、図2に示す負傾斜信号SN及び正傾斜信号SPは電流の変わりに電圧にすることもできる。
【0069】
図8は、最小値選択モジュールMSMの電圧ベースの実施形態の一部分を構成する最小電圧セレクタの一例を示す。この最小電圧セレクタは、例えば電界効果型を可とする2つのトランジスタM301,M302を具える。各トランジスタは、ドレインとゲートが相互接続されたダイオード構成に配置される。トランジスタM301のソースは第1の信号電圧V1を受信する。トランジスタM302のソースは第2の信号電圧V2を受信する。2つのトランジスタM301,M302のそれぞれのゲート及びドレインは共通のソース−ドレインノードを形成するように相互接続される。バイアス電流IDがこの共通ゲート−ドレインノードに供給され、2つのトランジスタM301,M302を経て信号接地へ流れる。共通ゲート−ドレインノードが上記の2つの信号電圧V1,V2のうちの小さい方により決まる選択された電圧VSELを供給する。つまり、最小電圧セレクタは上記の2つの信号電圧V1,V2の小さい方を選択する。
【0070】
図9は最小電圧セレクタの別の例を示す。この最小電圧セレクタは差動対を構成する2つのトランジスタM401,M402を具える。トランジスタM401はそのゲートに第1の信号電圧V1を受信する。トランジスタM402はそのゲートに第2の信号電圧V2を受信する。差動対はテール電流ITを受け取る共通ソースノードを具える。共通ソースノードが上記の2つの信号電圧のうちの小さい方により決まる選択された電圧VSELを供給する。従って、この最小電圧セレクタは上記の2つの信号電圧V1,V2の小さい方を選択する。
【0071】
結び
図面に関する上記の詳細な説明は特許請求の範囲に特定された本発明及び追加の特徴の説明にすぎない。本発明は多くの異なる態様に実施することができる。これを説明するために、いくつかの変更例を簡単に示す。
【0072】
本発明は、基準電圧をキャパシタンスに供給する必要がある任意のタイプの製品又は方法に有利に適用できる。図1に示すオーディオシステムASYは一例にすぎない。本発明は、例えばビデオシステム又は信号を処理する他の任意のタイプのシステムに等しく有利に適用できる。基準電圧は電源電圧と信号接地との間の任意の所定の値を有するものとし得る。つまり、基準電圧は必ずしも電源電圧の半分にする必要はない。
【0073】
制御可能な最大値を有する出力電流を供給し得る回路を実施する多くの異なる形態がある。図5、図6及び図7はそのいくつかの実施例を提供する。多くの他の実施形態が可能である。
【0074】
最小値選択モジュールMSMを実施する多くの異なる形態がある。図4は最小値選択を電流領域で行う実施例を示す。他の実施例は最小値選択を電圧領域で行うことができる。図8及び図9はこのような実施例に使用できる回路の例を提供する。
【0075】
以上の説明は電解効果トランジスタを具える実施例を提供している。バイポーラトランジスタを具える実施例も可能である。図2に示す負傾斜モジュールVSM、正傾斜モジュールPSM及び最小値選択モジュールMSMは適切にプログラムされたプロセッサ及び1つ以上のアナログ−ディジタル変換器を用いて実現することができる。即ち、最小値選択は、上記のモジュールに関して記載された動作をプロセッサに実行させるコンピュータプログラム製品によってディジタル領域で行うことができる。
【0076】
種々の機能を種々のハードウェア又はソフトウェアアイテム又はその両方で実行する多くの方法がある。この点において、図は極めて概略的であり、各図は本発明の一つの可能な実施例を表しているにすぎない。従って、図は異なる機能を異なるブロックで示しているが、これはハードウェア又はソフトウェアの単一アイテムがいくつかの機能を実行することを決して除外するものではない。また、ハードウェア又はソフトウェアアイテム又はその両方の組み合わせが一つの機能を実行することを除外しない。
【0077】
以上の見解から、図面についての詳細な説明は本発明を限定するものでないこと明らかであろう。添付の特許請求の範囲に入る多くの変更例がある。請求項内の参照符号は請求項を限定するものと理解すべきでない。「具える」は請求項に記載された要素又はステップ以外の要素又はステップの存在を除外しない。要素又はステップの単数表現は該要素又はステップの複数の存在を除外しない。
Claims (10)
- 基準電圧をキャパシタンスに印加する基準電圧回路を具える信号プロセッサであって、前記基準電圧回路は、
前記キャパシタンスに存在する電圧が増大するとき、減少する値を有する負傾斜信号を供給する負傾斜モジュールと、
前記キャパシタンスに存在する電圧が増大するとき、増大する値を有する正傾斜信号を供給する正傾斜モジュールと、
前記負傾斜信号の値が前記正傾斜信号の値より小さい場合には、前記基準電圧回路が前記キャパシタンスに供給し得る最大電流を前記負傾斜信号に依存して制御し、前記正傾斜信号の値が前記負傾斜信号の値より小さい場合には、前記最大電流を前記正傾斜信号に依存して制御する最小値選択モジュールと、
を具えることを特徴とする信号プロセッサ。 - 前記負傾斜モジュールは、前記キャパシタンスに存在する電圧を所望の基準電圧と比較する比較器を具え、前記キャパシタンスに存在する電圧が前記所望の基準電圧に等しい場合に前記最大電流は最低の値を有することを特徴とする請求項1記載の信号プロセッサ。
- 前記負傾斜モジュールは、電流の形の前記負傾斜信号(以後負傾斜電流という)を供給する相互コンダクタンス回路を具え、
前記正傾斜モジュールは、電流の形の前記正傾斜信号(以後正傾斜電流という)を供給する相互コンダクタンス回路を具え、
前記最小値選択モジュールは、前記負傾斜電流が前記正傾斜電流より小さい場合には前記負傾斜電流に基づく選択された制御電流を供給し、前記正傾斜電流が前記負傾斜電流より小さい場合には前記正傾斜電流に基づく選択された制御電流を供給する電流スイッチを具える、
ことを特徴とする請求項1記載の信号プロセッサ。 - 前記基準電圧回路は、
前記キャパシタンスに存在する電圧を所望の基準電圧と比較する差動トランジスタ対であって、前記選択された制御電流をテール電流として受け取るように結合された差動トランジスタ対と、
前記差動トランジスタ対から得られた差動電流に基づく出力電流を供給する電流ミラー回路とを具え、
前記キャパシタンスが前記出力電流を受け取るように結合されている、
ことを特徴とする請求項3記載の信号プロセッサ。 - 前記電流ミラー回路は前記差動トランジスタ対から得られた差動電流を増幅するように交差結合構成に配置された1つの電流ミラーを具えることを特徴とする請求項4記載の信号プロセッサ。
- 前記基準電圧回路は、前記キャパシタンスに出力電流を供給するように結合された出力段を具え、該出力段は前記出力電流を前記選択された制御電流の関数として制限するバイアス回路を具えることを特徴とする請求項3記載の信号プロセッサ。
- 前記最小値選択モジュールは、
前記負傾斜電流の複製を供給するように結合された第1の電流複製トランジスタと、
前記正傾斜電流の複製を供給するように結合された第2の電流複製トランジスタと、
前記第1の電流複製トランジスタの主端子に結合された主端子及び前記第2の電流複製トランジスタの制御端子に結合された制御端子を有する第1のカスコードトランジスタと、
前記第2の電流複製トランジスタの主端子に結合された主端子及び前記第1の電流複製トランジスタの制御端子に結合された制御端子を有する第2のカスコードトランジスタと、
を具えることを特徴とする請求項3記載の信号プロセッサ。 - 前記信号プロセッサは、前記キャパシタンスに存在する電圧を基準電圧として受け取るように結合された増幅器を具えることを特徴とする請求項1記載の信号プロセッサ。
- 基準電圧をキャパシタンスに印加する方法であって、該方法は、
前記キャパシタンスに存在する電圧が増大するとき、減少する値を有する負傾斜信号を発生させる負傾斜信号発生ステップと、
前記キャパシタンスに存在する電圧が増大するとき、増大する値を有する正傾斜信号を発生させる正傾斜信号発生ステップと、
前記負傾斜信号の値が前記正傾斜信号の値より小さい場合には、前記キャパシタンスに供給し得る最大電流を前記負傾斜信号に依存して制御し、前記正傾斜信号の値が前記負傾斜信号の値より小さい場合には、前記最大電流を前記正傾斜信号に依存して制御する最小値選択ステップと、
を具えることを特徴とする方法。 - プログラマブルプロセッサにロードされたとき、該プログラマブルプロセッサに請求項9に記載の方法を実行させるプログラマブルプロセッサ用のコンピュータプログラム製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07103683 | 2007-03-07 | ||
EP07103683.4 | 2007-03-07 | ||
PCT/IB2008/050797 WO2008107849A1 (en) | 2007-03-07 | 2008-03-05 | Signal processor comprising a reference voltage circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010520546A JP2010520546A (ja) | 2010-06-10 |
JP5097220B2 true JP5097220B2 (ja) | 2012-12-12 |
Family
ID=39548314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009552316A Active JP5097220B2 (ja) | 2007-03-07 | 2008-03-05 | 基準電圧回路を具える信号プロセッサ及び基準電圧の印加方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8179192B2 (ja) |
EP (1) | EP2132871B1 (ja) |
JP (1) | JP5097220B2 (ja) |
KR (1) | KR101151988B1 (ja) |
CN (1) | CN101627534B (ja) |
WO (1) | WO2008107849A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110007912A1 (en) * | 2009-07-07 | 2011-01-13 | Mediatek Singapore Pte. Ltd. | Double integral method of powering up or down a speaker |
CN101977084B (zh) * | 2010-01-27 | 2013-08-07 | 国家广播电影电视总局无线电台管理局 | 音频信号的调制方法、调制控制设备及发射机 |
US9225294B2 (en) * | 2013-06-28 | 2015-12-29 | Qualcomm Incorporated | Amplifier with improved noise reduction |
CN111399582B (zh) * | 2019-01-02 | 2022-08-09 | 钜泉光电科技(上海)股份有限公司 | 一种可编程电流源 |
CN110225425A (zh) * | 2019-07-09 | 2019-09-10 | 深圳市中科蓝讯科技有限公司 | 一种麦克风输入电路 |
CN114441890B (zh) * | 2022-04-08 | 2022-06-24 | 深圳市鼎阳科技股份有限公司 | 一种具有超宽带检波增益控制的网络分析仪 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0570655B1 (en) | 1992-05-22 | 2000-12-27 | STMicroelectronics S.r.l. | Audio amplifier on-off control circuit |
JPH0869332A (ja) | 1994-08-30 | 1996-03-12 | Sanyo Electric Co Ltd | 電圧発生回路 |
US6316993B1 (en) | 1999-02-22 | 2001-11-13 | Texas Instruments Incorporated | Analog circuitry for start-up glitch suppression |
US6775387B1 (en) | 1999-11-30 | 2004-08-10 | Texas Instruments Incorporated | Three-step ramped reference to reduce popping noises on audio circuit |
WO2002015388A2 (en) | 2000-08-11 | 2002-02-21 | Maxim Integrated Products, Inc. | Amplifier circuits and methods to provide smooth transition of amplifier outputs during powering sequences |
US20050014432A1 (en) * | 2003-06-20 | 2005-01-20 | Jain Mukesh K. | Waterproof and high moisture vapor permeable fabric laminate |
JP4133716B2 (ja) | 2003-09-29 | 2008-08-13 | 株式会社リコー | ポップ音低減回路 |
US6940345B2 (en) * | 2003-12-31 | 2005-09-06 | Intel Corporation | Supplying a ramp voltage to an amplifier |
FR2866763B1 (fr) * | 2004-02-19 | 2006-05-26 | St Microelectronics Sa | Dispositif d'amplification audio avec circuiterie d'antipop |
US7567063B1 (en) * | 2004-05-05 | 2009-07-28 | National Semiconductor Corporation | System and method for minimizing power consumption of a reference voltage circuit |
CN1985438B (zh) | 2004-05-17 | 2011-01-19 | Nxp股份有限公司 | 避免启动放大器时不希望的噪声的方法及装置 |
US7573252B1 (en) * | 2004-06-07 | 2009-08-11 | National Semiconductor Corporation | Soft-start reference ramp and filter circuit |
-
2008
- 2008-03-05 CN CN2008800072286A patent/CN101627534B/zh active Active
- 2008-03-05 KR KR1020097020964A patent/KR101151988B1/ko active IP Right Grant
- 2008-03-05 JP JP2009552316A patent/JP5097220B2/ja active Active
- 2008-03-05 WO PCT/IB2008/050797 patent/WO2008107849A1/en active Application Filing
- 2008-03-05 US US12/529,763 patent/US8179192B2/en active Active
- 2008-03-05 EP EP08719564.0A patent/EP2132871B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2132871A1 (en) | 2009-12-16 |
CN101627534B (zh) | 2011-12-28 |
CN101627534A (zh) | 2010-01-13 |
JP2010520546A (ja) | 2010-06-10 |
KR20090123942A (ko) | 2009-12-02 |
EP2132871B1 (en) | 2015-02-11 |
WO2008107849A1 (en) | 2008-09-12 |
KR101151988B1 (ko) | 2012-06-01 |
US8179192B2 (en) | 2012-05-15 |
US20100109614A1 (en) | 2010-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5097220B2 (ja) | 基準電圧回路を具える信号プロセッサ及び基準電圧の印加方法 | |
US8310279B2 (en) | Comparator with hysteresis | |
US20100128898A1 (en) | Method and apparatus for operation sequencing of audio amplifiers | |
WO2012096834A1 (en) | Apparatus and method for miller compensation for multi-stage amplifier | |
JP2007048283A (ja) | マルチループ電圧調整器制御スキームにおける零消去 | |
WO2006125063A2 (en) | Increasing the linearity of a transconductance cell | |
EP3161960A1 (en) | Phase-dependent operational amplifiers employing phase-based frequency compensation, and related systems and methods | |
SE519691C2 (sv) | Operationsförstärkare med hög hastighet och hög förstärkning | |
US10063249B2 (en) | Audio circuit for suppressing DC shock noise | |
KR102488324B1 (ko) | 고선형 입력 및 출력 레일-투-레일 증폭기 | |
US8400214B2 (en) | Class AB output stage | |
US9225294B2 (en) | Amplifier with improved noise reduction | |
JP6063643B2 (ja) | 半導体装置および通信装置 | |
TWI681623B (zh) | 差動反相放大器總成、差動反相放大器及實施差動反相放大器拓撲之方法 | |
KR101092699B1 (ko) | 동적 바이어스 작동하는 전류기근형 인버터 및 이를 이용한 저전력 델타 시그마 모듈레이터 | |
US9847762B1 (en) | Low voltage high speed CMOS line driver without tail current source | |
US20190052228A1 (en) | Rail-To-Rail Source Follower | |
CN110603732A (zh) | 运算放大器及其控制方法 | |
JP2007300632A (ja) | 低電流、高利得、単動および差動バッファ | |
JP7453562B2 (ja) | 差動増幅回路、受信回路及び半導体集積回路 | |
US11233513B2 (en) | Reference voltage buffer with settling enhancement | |
US11146262B1 (en) | Low-noise reference voltage generator | |
JP2005354237A (ja) | 増幅装置およびミキサ装置 | |
US20120188110A1 (en) | Track and Hold Circuit | |
JP2010063072A (ja) | 電圧電流変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120918 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5097220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |