KR20090123942A - 신호 프로세서, 기준 전압 부과 방법 및 컴퓨터 판독가능 저장 매체 - Google Patents

신호 프로세서, 기준 전압 부과 방법 및 컴퓨터 판독가능 저장 매체 Download PDF

Info

Publication number
KR20090123942A
KR20090123942A KR1020097020964A KR20097020964A KR20090123942A KR 20090123942 A KR20090123942 A KR 20090123942A KR 1020097020964 A KR1020097020964 A KR 1020097020964A KR 20097020964 A KR20097020964 A KR 20097020964A KR 20090123942 A KR20090123942 A KR 20090123942A
Authority
KR
South Korea
Prior art keywords
current
reference voltage
signal
voltage
transistor
Prior art date
Application number
KR1020097020964A
Other languages
English (en)
Other versions
KR101151988B1 (ko
Inventor
파울루스 피 에프 엠 브루인
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20090123942A publication Critical patent/KR20090123942A/ko
Application granted granted Critical
Publication of KR101151988B1 publication Critical patent/KR101151988B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45344—At least one of the AAC sub-circuits being a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

신호 프로세서는 기준 전압(reference voltage)(VR)을 캐패시턴스(Cr)에 부과하는 기준 전압 회로(RVC)를 포함한다. 이 기준 전압 회로(RVC)는, 상기 캐패시턴스(Cr) 상에 존재하는 전압이 증가하는 경우 감소하는 크기를 갖는 음의 기울기 신호(SN)를 제공하는 음의 기울기 모듈(NSM)을 포함한다. 양의 기울기 모듈(PSM)은 캐패시턴스(Cr) 상에 존재하는 전압이 증가하는 경우 증가하는 크기를 갖는 양의 기울기 신호(SP)를 제공한다. 최소 선택 모듈(MSM)은 음의 기울기 신호(SN)의 크기가 양의 기울기 신호(SP)의 크기보다 작은 경우에는 기준 전압 회로(RVC)가 캐패시턴스(Cr)에 인가할 수 있는 최대 전류(IMX)를 음의 기울기 신호(SN)에 실질적으로 의존하여 제어한다. 최소 선택 모듈(MSM)은 양의 기울기 신호(SP)의 크기가 음의 기울기 신호(SN의 크기보다 작은 경우에는 최대 전류를 양의 기울기 신호에 실질적으로 의존하여 제어한다.

Description

신호 프로세서, 기준 전압 부과 방법 및 컴퓨터 프로그램 제품{SIGNAL PROCESSOR COMPRISING A REFERENCE VOLTAGE CIRCUIT}
본 발명의 일 측면은 기준 전압 회로를 포함하는 신호 프로세서에 관한 것이다. 이 신호 프로세서는 예를 들어 단일 공급 전압으로 동작할 수 있는 오디오 증폭기일 수 있다. 기준 전압 회로는 예를 들어 단일 공급 전압과 신호 접지 사이의 중간인 기준 전압을 제공할 수 있다. 본 발명의 다른 측면은 기준 전압을 제공하는 방법 및 컴퓨터 프로그램 제품에 관한 것이다.
단일 공급 전압으로 동작할 수 있는 신호 처리 회로는 전형적으로 기준 전압이 인가되어야 하는 기준 전압 입력을 갖는다. 다수의 애플리케이션에 있어서, 기준 전압 입력은 관심 주파수 범위 내에서 단락 회로를 구성하는 비교적 큰 캐패시턴스를 통해 신호 접지에 결합되어야 한다. 이러한 비교적 큰 캐패시턴스는 이하에서 기준 전압 캐패시턴스로 지칭될 것이다. 기준 전압 회로는 기준 전압을 기준 전압 캐패시턴스에 부과한다. 기준 전압은 전형적으로 공급 전압과 신호 접지 사이의 전압이다.
신호 처리 회로는 단일 공급 전압이 스위치 온되는 경우, 과도기적 동작(transitional behavior)을 보인다. 단일 공급 전압이 스위치 오프되는 경우에도 마찬가지로 과도기적 동작을 나타낸다. 이러한 과도기적 동작은 기준 전압 캐패시턴스의 충전 또는 방전 중 해당되는 것과 관련된다. 과도기적 동작으로 인해, 신호 처리 회로는 원하지 않는 출력 신호를 생성할 수 있다. 예를 들어, 오디오 애플케이션의 경우, 과도기적 동작으로 인해 단일 공급 전압의 스위칭 온 또는 오프시 펑 또는 딸깍과 같은 들을 수 있는 소리가 발생할 수 있다. 이와 같이 원하지 않는 과도기적 동작은 S-곡선 특성에 따라 기준 전압 캐패시턴스를 충전하든지 방전시키든지 함으로써 방지될 수 있다.
미국 공개 특허 출원 제 2005/0084120 호는 오디오 전력 증폭기 내의 신호 접지 전압 생성 회로를 개시한다. 이 신호 접지 전압 생성 회로는 기준 전압원과 신호 접지 단자 사이에 결합되는 전압 팔로워 증폭기를 포함한다. 전압 팔로워 증폭기는 신호 접지 단자에 결합된 캐패시터를 충전하는 전류를 출력한다. 전류 제어 회로가 이 출력 전류를 제어하여 출력 전류가 최대 전류와 등가이도록 한다.
전류 제어 회로는 각각이 신호 접지 단자에 결합된 게이트를 갖는 두 개의 차동 MOSFET 쌍을 포함한다. 하나의 차동 MOSFET 쌍은 제 1 중간지점 전압을 수신한다. 다른 차동 MOSFET 쌍은 제 2 중간지점 전압을 수신한다. 최대 출력 전류는 하나의 차동 MOSFET 쌍의 드레인 전류 간의 차이와 다른 차동 MOSFET 쌍의 드레인 전류 간의 차이의 합이다. 즉, 최대 전류는, 신호 접지 단자 상의 전압의 함수로 변동되는 다수의 전류에 대해 덧셈 연산 및 뺄셈 연산을 적용함으로써 얻어진다.
본 발명의 목적은 기준 전압의 과도기적 동작(transition behavior)을 개선하여 오디오 애플리케이션에서 펑 및 딸깍하는 소리를 제거하는 것이다. 독립 청구항은 본 발명의 다양한 양상을 정의한다. 종속 청구항은 본 발명을 유리하게 구현하기 위한 추가의 특징들을 정의한다.
본 발명은 다음의 관점을 고려한다. 앞서 언급한 특허 출원에 기술되어 있는 신호 접지 전압 생성 회로는 전류 도메인에서 비교적 복잡한 가산 및 감산 세트를 이용하여 최대 전류를 제어한다. 또한, 최대 전류는 정확히 정의될 필요가 있는 두 개의 소위 중간지점 전압의 함수로서 변동된다. 그 결과, 최대 전류는 구성요소 허용오차, 부정합, 주변 상황 및 에이징에 비교적 민감할 것이다. 따라서, 최대 전류는 앞서 언급한 S-곡선 특성에 대해 충분히 정확한 근사화를 제공하지 않을 수 있다. 따라서, 오디오 애플리케이션은 들을 수 있는 펑 또는 딸깍하는 소리를 여전히 겪을 수 있다.
또한, 앞서 언급한 특허 출원에서 기술되어 있는 신호 접지 전압 생성 회로는 공급 전압을 스위칭 온하는 경우에만 S-곡선 특성을 생성할 수 있다. 즉, 이 회로는 공급 전압을 스위칭오프할 때 발생하는 예를 들어 펑 또는 딸깍하는 소리와 같은 원치 않는 과도기적 결과를 방지하지 못한다. 이 회로는 오직 "일방향"으로만 동작한다.
본 발명에 따르면, 신호 프로세서는 기준 전압을 캐패시턴스 상에 부과하는 기준 전압 회로를 포함하되, 후속하는 특성을 갖는다. 음의 기울기 모듈(negative slope module)은 캐패시턴스 상에 존재하는 전압이 증가하는 경우 그의 크기가 감소하는 음의 기울기 신호를 제공한다. 양의 기울기 모듈은 캐패시턴스 상에 존재하는 전압이 증가하는 경우 그의 크기가 증가하는 양의 기울기 신호를 제공한다. 최소 선택 모듈(minimum selection module)은 음의 기울기 신호의 크기가 양의 기울기 신호의 크기보다 작은 경우 기준 전압 회로가 캐패시턴스에 인가할 수 있는 최대 전류를 실질적으로 음의 기울기 신호에 의존하여 제어한다. 최소 선택 모듈은 양의 기울기 신호의 크기가 음의 기울기 신호의 크기보다 작은 경우 실질적으로 양의 기울기 신호에 의존하여 최대 전류를 제어한다.
따라서, 본 발명은 기준 전압 캐패시턴스를 충전 및 방전시킬 수 있는 최대 전류를 제어하기 위한 근본적으로 다른 기법을 제공한다. 최소 선택을 포함하는 이 기법은 비교적 복잡한 감산 및 가산 세트를 필요로 하지 않으며, 또한 정확하게 규정되어야 할 필요가 있는 임의의 중간 지점 전압에 의존하지 않는다. 따라서, 앞서 언급한 S-곡선 특성이 비교적 매우 정확하게 얻어질 수 있다. 게다가, 본 발명은 S-곡선 특성에 따른 기준 전압 캐패시턴스의 충전 및 방전을 가능하게 한다. 즉, 본 발명은 "양 방향(two-way)" 동작을 가능하게 한다. 이러한 이유로, 본 발명은 기준 전압의 과도기적 동작을 개선함으로써, 오디오 애플리케이션에서 펑 및 딸깍하는 소리를 방지한다.
본 발명의 또 다른 장점은 기준 전압 회로가 비교적 적절한 비용으로 구현될 수 있다는 것이다. 그 이유는 비교적 복잡한 감산 및 가산 세트가 필요 없기 때문이다.
본 발명의 실시예는 바람직하게 후속하는 추가의 특징들(features) 중 하나 이상을 포함하는데, 이들 특징들은 개별 종속 청구항에 대응하는 별도의 단락에서 기술된다.
음의 기울기 모듈은, 바람직하게는 기준 전압 캐패시턴스 상에 존재하는 전압을 원하는 기준 전압과 비교하는 비교기를 포함한다. 캐패시턴스 상에 존재하는 전압이 원하는 기준 전압과 실질적으로 동일한 경우, 최대 전류가 최저 값을 갖는다.
양의 기울기 모듈은 바람직하게 기준 전압 캐패시턴스 상에 존재하는 전압을 신호 접지 전압과 비교하는 비교기를 포함한다. 캐패시턴스 상에 존재하는 전압이 신호 접지 전압과 실질적으로 동일한 경우, 최대 전류가 최저 값을 갖는다. 이들 추가적인 특징들 및 선행 단락에서 기술한 특징들은 비교적 높은 정확도로 S-곡선 특성을 달성하는데 기여한다.
음의 기울기 모듈은 바람직하게 음의 기울기 전류로서 지칭되는 전류의 형태로 음의 기울기 신호를 제공하기 위한 트랜스컨덕턴스(transconductance) 회로를 포함한다. 양의 기울기 모듈은, 바람직하게는, 양의 기울기 전류로서 지칭되는 전류의 형태로 양의 기울기 신호를 제공하기 위한 트랜스컨덕턴스 회로를 포함한다. 최소 선택 모듈은 바람직하게 음의 기울기 전류가 양의 기울기 전류보다 작은 경우에는 음의 기울기 전류에 기초하고 양의 기울기 전류가 음의 기울기 전류보다 작은 경우에는 양의 기울기 전류에 기초하는 선택된 제어 전류를 제공하는 전류 스위치를 포함한다.
기준 전압 회로는 바람직하게 기준 전압 캐패시턴스 상에 존재하는 전압을 원하는 기준 전압과 비교하는 차동 트랜지스터 쌍을 포함한다. 이 차동 트랜지스터 쌍은 선택된 제어 전류를 꼬리 전류(tail current)로서 수신한다. 전류 미러 배열(current mirror arrangement)이 차동 트랜지스터 쌍으로부터 획득된 차동 전류에 기초한 출력 전류를 제공한다. 기준 전압 캐패시턴스는 이 출력 전류를 수신한다. 이들 추가적인 특징들 및 선행 단락에서 언급한 특징들은 저비용의 구현을 가능하게 한다.
전류 미러 배열은 바람직하게 차동 트랜지스터 쌍으로부터 획득된 차동 전류를 증폭하기 위해 교차 결합된 구성으로 배열된 한 쌍의 전류 미러를 포함한다.
기준 전압 회로는 바람직하게 출력 전류를 기준 전압 캐패시턴스에 제공하는 출력 단(output stage)을 포함한다. 이 출력 단은 출력 전류를 선택된 제어 전류의 함수로서 제한하는 바이어싱 회로를 포함한다. 이들 추가적인 특징들 및 선행 단락에서 기술한 특징들은 비교적 높은 정확도로 S-곡선 특성을 달성하는데 기여한다.
최소 선택 모듈은 바람직하게 음의 기울기 전류의 카피(copy)를 제공할 수 있는 제 1 전류 카피 트랜지스터와, 양의 기울기 전류의 카피를 제공할 수 있는 제 2 전류 카피 트랜지스터를 포함한다. 최소 선택 모듈은 제 1 캐스코드 트랜지스터 및 제 2 캐스코드 트랜지스터를 더 포함한다. 제 1 캐스코드 트랜지스터는 제 1 전류 카피 트랜지스터의 주 단자(main terminal)에 결합되는 주 단자와, 제 2 전류 카피 트랜지스터의 제어 단자에 결합되는 제어 단자를 구비한다. 제 2 캐스코드 트랜지스터는 제 2 전류 카피 트랜지스터의 주 단자에 결합되는 주 단자와 제 1 전류 카피 트랜지스터의 제어 단자에 결합되는 제어 단자를 구비한다. 이들 추가의 특징들은 저비용의 구현을 가능하게 한다.
상세한 설명은 도면을 참조하여 앞서 요약한 본 발명 및 추가의 특징들을 예시한다.
도 1은 오디오 시스템을 나타내는 블록도,
도 2는 오디오 시스템의 일부분을 형성하는 기준 전압 회로를 나타내는 블록도,
도 3은 기준 전압 회로의 과도기적 동작을 나타내는 신호도,
도 4는 기준 전압 회로에서의 다양한 블록의 구현을 나타내는 회로도,
도 5는 기준 전압 회로의 일부분을 형성하는 전압 버퍼의 기본 구현을 나타내는 회로도,
도 6은 전압 버퍼의 높은 루프-이득 구현을 나타내는 회로도,
도 7은 전압 버퍼의 일정한 루프-이득 구현을 나타내는 회로도,
도 8은 기준 전압 회로의 구현에 사용될 수 있는 최소 전압 선택기의 예를 나타내는 회로도,
도 9는 기준 전압 회로의 구현에 사용될 수 있는 최소 전압 선택기의 또 다른 예를 나타내는 회로도.
도 1은 오디오 시스템(audio system)(ASY)을 나타낸다. 오디오 시스템(ASY)은 오디오 소스(audio source)(AS), 스테레오 증폭기 장치(stereo amplifier arrangement)(SAA), 제어기(CTRL), 두 개의 직류(DC) 차단 캐패시터(C1,C2) 및 두 개의 확성기(LS1,LS2)를 포함한다. 오디오 시스템(ASY)은 예를 들어 MP3 플레이어와 같은 휴대용 장치 또는 개인용 컴퓨터의 형태를 가질 수 있다. 오디오 소스(AS)는 예를 들어 광학 디스크 플레이어, 하드 디스크 드라이브, 고체 상태 메모리, 또는 통신 네트워크 인터페이스의 형태를 가질 수 있다. 스테레오 증폭기 장치(SAA)는 예를 들어 집적 회로 장치의 형태를 가질 수 있다. 제어기(CTRL)는 전형적으로 적절히 프로그래밍된 프로세서의 형태를 가질 수 있다.
스테레오 증폭기 장치(SAA)는 기준 전압 회로(RVC), 기준 전압 캐패시터(Cr) 및 두 개의 증폭기(AMP1,AMP2)를 포함하되, 하나의 증폭기(AMP1)는 좌측 채널용이고 다른 증폭기(AMP2)는 우측 채널용이다. 각 증폭기는 오디오 입력(AI) 및 기준 전압 입력(VI)을 갖는다. 스테레오 증폭기 장치(SAA)는 단일 공급 전압(VCC)을 수신한다. 이 공급 전압(VCC)은 스테레오 증폭기 장치(SAA)의 전술한 소자의 각각에 인가된다. 제어기(CTRL)는 바람직하게 공급 전압(VCC)의 이러한 인가를 관리한다.
오디오 시스템(ASY)은 기본적으로 다음과 같이 동작한다. 오디오 소스(AS)는 좌측 채널 오디오 신호(LI) 및 우측 채널 오디오 신호(RI)를 제공한다. 스테레오 증폭기 장치(SAA) 내의 증폭기(AMP1)는 그의 오디오 입력(AI)에서 좌측 채널 오디오 신호(LI)를 수신하고 증폭된 좌측 채널 오디오 신호(LO)를 제공한다. 증폭 기(AMP2)는 그의 오디오 입력(AI)에서 우측 채널 오디오 신호(RI)를 수신하고 증폭된 우측 오디오 채널 신호(RO)를 제공한다. 증폭된 좌측 채널 오디오 신호(LO)는 증폭된 좌측 채널 오디오 신호(LO)에 존재할 수 있는 임의의 DC 성분을 제거하는 DC 차단 캐패시터(C1)를 거쳐 확성기(LS1)에 도달한다. 유사하게, 증폭된 우측 채널 오디오 신호(RO)는 DC 차단 캐패시터(C2)를 거쳐 확성기(LS2)에 도달한다.
두 증폭기(AMP1,AMP2) 각각은 올바르게 동작하기 위해 그의 기준 전압 입력(VI)에서 기준 전압(VR)을 수신할 필요가 있다. 동작의 정상 상태 모드에서, 기준 전압(VR)은 전형적으로 공급 전압(VCC)과 신호 접지 사이의 중간이다. 기준 전압 회로(RVC)는 기준 전압(VR)을 기준 전압 캐패시턴스(Cr)에 부과한다. 즉, 단일 종단 전원 공급 장치(single ended power supply)에 결합된 스테레오 증폭기 장치(SAA)는 기준 전압 회로(RVC)를 통해 기준 전압(VR)을 내부적으로 생성한다.
기준 전압(VR)은 스테레오 증폭기 장치(SAA)가 스위치 온 되는 경우 과도기적 동작을 갖는다. 기준 전압(VR)은 또한 스테레오 증폭기 장치(SAA)가 스위치 오프되는 경우에도 과도기적 동작을 갖는다. 이들 제각기의 과도기적 동작은 잠재적으로 펑 또는 딸깍하는 들을 수 있는 소리를 야기할 수 있다. 이하에서 보다 자세히 기술되는 바와 같이, 기준 전압 회로(RVC)는 이러한 것을 방지한다.
도 2는 기준 전압 회로(RVC)를 나타낸다. 기준 전압 캐패시턴스(Cr)도 도 2에 도시되어 있다. 기준 전압 회로(RVC)는 기준 전압 생성기(VRG), 스위치(SW) 및 전압 버퍼(VBF)를 포함한다. 기준 전압 회로(RVC)는 음의 기울기 모듈(NSM), 양의 기울기 모듈(PSM) 및 최소 선택 모듈(MSM)을 더 포함한다. 기준 전압 회로(RVC)는 점선으로 도시되어 있는 샘플 앤 홀드 회로(sample-and-hold circuit)(SHC)를 선택적으로 포함할 수 있다.
전압 버퍼(VBF)는 전형적으로 비반전 입력(+), 반전 입력(-) 및 출력을 구비한 연산 증폭기를 포함한다. 출력은 유니티(unity) 전압 이득 피드백 경로를 구성하는 단락 회로를 통해 반전 입력에 결합된다. 연산 증폭기의 비반전 입력은 스위치(SW)를 통해 기준 전압 생성기(VRG)에 결합되는 전압 버퍼(VBF)의 입력을 구성한다. 연산 증폭기의 출력은 기준 전압 캐패시턴스(Cr)에 결합된 전압 버퍼(VBF)의 출력을 구성한다.
기준 전압 회로(RVC)는 기본적으로 다음과 같이 동작한다. 기준 전압 생성기(VRG)는 내부 기준 전압(VRI)을 제공한다. 기준 전압 생성기(VRG)는 예를 들어 소위 밴드 갭 기준으로부터 내부 기준 전압(VRI)을 유도할 수 있다. 스위치(SW)는 "온" 위치 및 "오프" 위치를 갖는다. 온 위치에서, 스위치(SW)는 내부 기준 전압(VRI)을 전압 버퍼(VBF)의 비반전 입력에 인가한다. 오프 위치에서, 스위치(SW)는 전압 버퍼(VBF)의 비반전 입력을 신호 접지에 결합한다.
전압 버퍼(VBF)는 출력 전류를 통해 기준 전압 캐패시턴스(Cr)를 충전 또는 방전시킬 수 있다. 따라서, 전압 버퍼(VBF)는 기준 전압 캐패시턴스(Cr) 상에 존재하는 전압을 제어한다. 이 전압은 도 1에 도시되어 있는 두 개의 증폭기(AMP1,AMP2)가 수신하는 기준 전압(VR)이다. 기준 전압 캐패시턴스(Cr) 상에 존재하는 전압은 이하에서 인가 기준 전압(VRO)으로서 지칭될 것이다.
스위치(SW)가 오프 위치에서 온 위치로 스위칭되는 것을 가정해본다. 이것 은 도 1에 도시되어 있는 스테레오 증폭기 장치(SAA)를 위한 파워 온 상황을 설정한다. 전압 버퍼(VBF)의 입력은 비교적 짧은 시간 간격 내에서 신호 접지로부터 내부 기준 전압(VRI)으로 상승하는 전압을 가질 것이다. 스위치(SW)가 오프 위치에서 온 위치로 스위칭되는 경우, 인가 기준 전압(VRO)은 전형적으로 내부 기준 전압(VRI)보다 작을 것이다. 그 결과, 전압 버퍼(VBF)의 출력 전류는 기준 전압 캐패시턴스(Cr)를 충전시키는 양의 극성을 가질 것이다. 출력 전류는 인가 기준 전압(VRO)이 내부 기준 전압(VRI)과 실질적으로 동일하게 될 때까지 기준 전압 캐패시턴스(Cr)를 지속적으로 충전시킬 것이다.
이제 스위치(SW)가 온 위치에서 오프 위치로 스위치되는 것으로 가정해본다. 이것은 도 1에 도시되어 있는 스테레오 증폭기 장치(SAA)를 위한 파워 오프 상황을 설정한다. 전압 버퍼(VBF)의 입력에서의 전압은 비교적 짧은 기간에 0으로 떨어질 것이다. 입력에서의 전압이 0으로 떨어지면 인가 기준 전압(VRO)은 여전히 0보다 클 것이다. 그 결과, 전압 버퍼(VBF)의 출력 전류는 기준 전압 캐패시턴스(Cr)를 방전시키는 음의 극성을 가질 것이다. 인가 기준 전압(VRO)이 실질적으로 0과 동일하게 될 때까지 출력 전류는 계속 기준 전압 캐패시턴스(Cr)를 방전시킬 것이다. 스테레오 증폭기 장치(SAA)가 스위치 오프된 이후 비교적 짧은 시간 내에 스위치 온되지 않는 다면, 전술한 사항이 적용된다.
전술한 상황 중 하나, 즉 파워 온 또는 파워 오프 상황에서, 전압 버퍼(VBF)의 출력 전류는 주어진 순간에 주어진 크기를 갖는다. 출력 전류의 크기는 기준 전압 캐패시턴스(Cr)가 충전 또는 방전되는 속도를 결정한다. 즉, 출력 전류의 크 기는 인가 기준 전압(VRO)이 증가 또는 감소하는 속도를 결정한다.
도 3은 파워 온 상황을 나타낸다. 도 3은 시간(T)을 나타내는 수평축과, 전압(V)을 나타내는 수직축을 갖는 그래프를 포함한다. 비교적 두꺼운 실선의 형태를 갖는 곡선은 전압 버퍼(VBF)의 입력에서의 전압을 나타낸다. VIN으로 표시된 이 전압은 이하에서 입력 전압(VIN)으로서 지칭될 것이다. 비교적 두꺼운 점선의 형태를 갖는 또 다른 곡선은 인가 기준 전압(VRO)을 나타낸다. 파워 온 상황은 스테레오 증폭기 장치(SAA)가 스위치 온되는 시점(t0)에서부터 정상 상태 상황에 도달하는 시점(t1)까지 계속된다. 입력 전압(VIN)은 t1 훨씬 전에 비교적 신속하게 정상 상태 값(VREF)에 도달한다. 정상 상태 값(VREF)은 내부 기준 전압(VRI)에 대응한다.
인가 기준 전압(VRO)은 S-곡선 특성에 따라 0에서부터 정상 상태 값(VREF)으로 점진적으로 증가한다. 즉, 인가 기준 전압(VRO)을 나타내는 곡선은 S-형상을 갖는다. 이 곡선은 인가 기준 전압(VRO)이 0으로부터 출발하는 시점(t0)에서 0과 실질적으로 동일한 1차 도함수를 갖는다. 이 1차 도함수는 또한 인가 기준 전압(VRO)이 정상 상태 전압(VREF)에 도달하는 시점(t1)에서 실질적으로 0과 동일하다. 쉽게 말하면, 인가 기준 전압(VRO)은 매끄러운 출발 및 매끄러운 도달을 나타낸다. 인가 기준 전압(VRO)은 파워 오프 상황에서 유사한 S-형상의 동작을 나타낸다. 이것은 이후에 설명하는 바와 같이 전압 버퍼(VBF)의 출력 전류를 적절히 제어함으로 써 달성된다.
도 1에 도시되어 있는 제어기(CTRL)는 바람직하게 다음과 같은 방식으로 스위치(SW)를 제어한다. 오디오 시스템(ASY)이 스위치 온되는 것으로 가정한다. 이 경우, 제어기(CTRL)는 내부 기준 전압(VRI)이 이용가능해지면 곧바로 스위치(SW)를 온 위치로 놓는다. 이것은 도 3의 시점(t0)에 대응한다. 이제 오디오 시스템(ASY)이 스위치 오프되는 것으로 가정한다. 이 경우, 제어기(CTRL)는 비교적 짧은 시간 간격 동안 공급 전압(VCC)을 유지하면서 스위치를 오프 위치로 놓는다. 인가 기준 전압(VRO)은 이 시간 간격 동안 S-형상의 곡선을 따라 0으로 매끄럽게 강하된다.
기준 전압 회로(RVC)를 나타내는 도 2를 또 다시 참조한다. 음의 기울기 모듈(NSM), 양의 기울기 모듈(PSM) 및 최소 선택 모듈(MSM)은 전압 버퍼(VBF)의 출력 전류를 최대 크기(IMX)로 제한하는 전류 제한 장치를 구성한다. 따라서, 이 전류 제한 장치는 인가 기준 전압(VRO)이 증가하든지 감소하든지 하는 속도에 제한을 부과한다. 전류 제한 장치는 인가 기준 전압(VRO)의 함수로서 전압 버퍼(VBF)의 출력 전류의 최대 크기(IMX)를 제어한다.
보다 구체적으로, 음의 기울기 모듈(NSM)은 인가 기준 전압(VRO)에 기초하여 음의 기울기 신호(SN)를 제공한다. 음의 기울기 신호(SN)는 인가 기준 전압(VRO)이 증가하는 경우 크기가 감소한다. 음의 기울기 신호(SN)는 바람직하게 인가된 전압(VRO)이 내부 기준 전압(VRI)과 동일한 경우 0과 동일하다. 도 2는 이것을 점선으로 나타내고 있는데, 이 점선을 통해, 음의 기울기 모듈(NSM)은 내부 기준 전 압(VRI)을 수신한다.
양의 기울기 모듈(PSM)은 인가 기준 전압(VRO)에 기초하여 양의 기울기 신호(SP)를 제공한다. 양의 기울기 신호(SP)는 인가 기준 전압(VRO)이 증가하는 경우 크기가 증가한다. 파워 오프 상황에 있어서, 인가 기준 전압(VRO)이 0과 동일한 경우 양의 기울기 신호(SP)는 바람직하게 0과 동일하다. 파워 온 상황에서, 파워 온 상황이 시작되는 때, 즉, 스테레오 증폭기 장치(SAA)가 스위치 온되는 때에, 양의 기울기 신호(SP)는 바람직하게 0과 동일하다. 파워 온 상황이 시작되는 때에 인가 기준 전압(VRO)은 전형적으로 0일 것이다.
스테레오 증폭기 장치(SAA)가 스위치 오프된 이후 비교적 금방 스위치 온되는 경우 인가 기준 전압(VRO)은 0보다 실질적으로 큰 초기 값을 가질 수 있다. 이 경우 기준 전압 캐패시턴스(Cr)가 전하를 여전히 포함할 것이기 때문이다. 선택사항인 샘플 앤 홀드 회로(SHC)는 0이 아닌 이 초기 값을 유지할 수 있고 이 값을 양의 기울기 모듈(PSM)에 인가할 수 있다. 그러면, 양의 기울기 모듈(PSM)은 인가 기준 전압(VRO)과 0이 아닌 초기 값 사이의 차이의 함수로서 양의 기울기 신호(SP)의 크기가 변동되도록 한다.
최소 선택 모듈(MSM)은 음의 기울기 신호(SN) 및 양의 기울기 신호(SP)를 수신한다. 최소 선택 모듈(MSM)은 사실상 이들 신호들 중 어느 신호가 최소 크기를 갖는지를 결정한다. 보다 구체적으로, 최소 선택 모듈(MSM)은 최소 크기를 갖는 신호에 기초하여 전압 버퍼(VBF)의 출력 전류의 최대 크기(IMX)를 제어한다. 따라서, 출력 전류의 최대 크기(IMX)는, 음의 기울기 신호(SN)의 크기가 양의 기울기 신호(SP)의 크기보다 작은 경우 음의 기울기 신호(SN)의 크기의 함수로서 변동된다. 역으로, 출력 전류의 최대 크기(IMX)는 양의 기울기 신호(SP)의 크기가 음의 기울기 신호(SN)의 크기보다 작은 경우 양의 기울기 신호(SP)의 크기의 함수로서 변동된다.
달리 말하면, 최소 선택 모듈(MSM)은 사실상 음의 기울기 신호(SN)와 양의 기울기 신호(SP) 중 어느 신호가 최소 크기를 갖느냐에 따라, 출력 전류의 최대 크기(IMX)의 제어를 음의 기울기 신호(SN) 또는 양의 기울기 신호(SP)로 떠넘긴다. 이것은 파워 오프 상황뿐 아니라 파워 온 상황에서 인가 기준 전압(VRO)의 매끄러운 출발 및 매끄러운 도달을 가능하게 한다.
도 4는 전압 버퍼(VBF)를 위한 전류 제한 장치를 구성하는 다양한 모듈(NSM, PSM, MSM)의 구현을 나타낸다. 이 구현은 세 개의 연산 증폭기(A1, A2, A3), 7개의 트랜지스터(M1-M7) 및 두 개의 저항(R1,R2)을 포함한다. 각 트랜지스터는 예를 들어 게이트, 소스 및 드레인을 갖는 전계 효과 유형일 수 있다. 각 연산 증폭기는 반전 입력(-), 비반전 입력(+) 및 출력을 구비한다.
보다 구체적으로, 음의 기울기 모듈(NSM)은 연산 증폭기(A1,A2), 트랜지스터(M1,M2) 및 저항(R1)을 포함한다. 연산 증폭기(A1)는 그의 반전 입력에서 내부 기준 전압(VRI)을 수신한다. 연산 증폭기의 출력은 연산 증폭기(A1)의 반전 입력에 결합된 드레인을 갖는 트랜지스터(M1)의 게이트에 결합된다. 연산 증폭기(A2)는 그의 반전 입력에서 인가 기준 전압(VRO)을 수신한다. 연산 증폭기(A1)와 유사하게, 연산 증폭기(A2)의 출력은 연산 증폭기(A2)의 반전 입력에 결합된 드레인을 갖는 트랜지스터(M2)의 게이트에 결합된다. 저항(R1)은 트랜지스터(M1) 및 트랜지스터(M2)의 각 드레인 사이에 결합된다.
양의 기울기 모듈(PSM)은 연산 증폭기(A3), 트랜지스터(M3) 및 저항(R2)을 포함한다. 연산 증폭기(A3)는 인가 기준 전압(VRO)을 그의 반전 입력에서 수신한다. 연산 증폭기(A3)의 출력은 연산 증폭기(A3)의 반전 입력에 결합된 드레인을 갖는 트랜지스터(M3)의 게이트에 결합된다. 트랜지스터(M3)의 드레인과 신호 접지 사이에 저항(R2)이 결합된다.
최소 선택 모듈(MSM)은 트랜지스터(M4-M7)를 포함한다. 트랜지스터(M4)의 게이트 및 소스는 트랜지스터(M1)의 게이트 및 소스에 결합된다. 마찬가지로, 트랜지스터(M5)의 게이트 및 소스는 트랜지스터(M3)의 게이트 및 소스에 결합된다. 사실상, 트랜지스터(M4) 및 트랜지스터(M5)는, 음의 기울기 모듈(NSM) 및 양의 기울기 모듈(PSM)에 제각각 결합된 최소 선택 모듈(MSM)의 각 입력을 구성한다. 트랜지스터(M6)의 소스는 트랜지스터(M4)의 드레인에 결합되는 한편, 트랜지스터(M6)의 게이트는 트랜지스터(M5)의 게이트에 결합된다. 유사하게, 트랜지스터(M7)의 소스는 트랜지스터(M5)의 드레인에 결합되는 한편, 트랜지스터(M7)의 게이트는 트랜지스터(M4)의 게이트에 결합된다. 트랜지스터(M4-M7)는 소위 교차 결합 캐스코드 구성으로 배열된다. 트랜지스터(M6) 및 트랜지스터(M7)의 각 드레인은 상호 결합되고 최소 선택 모듈(MSM)의 출력을 구성한다.
도 4에 도시되어 있는 구현은 다음과 같이 동작한다. 음의 기울기 모듈(NSM)에서, 연산 증폭기(A1) 및 트랜지스터(M1)는 트랜지스터(M1)의 드레인에 내 부 기준 전압(VRI)을 부과하는 전압 팔로워 회로를 구성한다. 연산 증폭기(A2) 및 트랜지스터(M2)는 똑같이 트랜지스터(M2)의 드레인에 인가 기준 전압(VRO)을 부과하는 전압 팔로워 회로를 구성한다. 따라서, 내부 기준 전압(VRI) 및 인가 기준 전압(VRO) 간의 차이의 함수로서 변동되는 전류가 저항(R1)을 통해 흐를 것이다. 이러한 전류는 인가 기준 전압(VRO)이 증가함에 따라 감소한다. 따라서, 저항(R1)을 통과하여 흐르는 전류는 이하에서는 음의 기울기 전류(ISN)로 지칭될 것이다. 음의 기울기 전류(ISN)는 트랜지스터(M1)의 소스 및 드레인을 통해 트랜지스터(M1)를 통과하여 흐른다.
양의 기울기 모듈(PSM)에서, 연산 증폭기(A3) 및 트랜지스터(M3)는 트랜지스터(M3)의 드레인에 인가 기준 전압(VRO)을 부과하는 전압 팔로워 회로를 구성한다. 따라서, 인가 기준 전압(VRO)이 증가함에 따라 감소하는 전류가 저항(R2)을 통과하여 흐를 것이다. 따라서, 이러한 전류는 이하에서 양의 기울기 전류(ISP)로서 지칭될 것이다. 양의 기울기 전류(ISP)는 트랜지스터(M3)의 소스 및 드레인을 통해 트랜지스터(M3)를 통과하여 흐른다.
최소 선택 모듈(MSM)에서, 트랜지스터(M4)는 트랜지스터(M1)를 통해 흐르는 음의 기울기 전류(ISN)를 복제하려 한다. 트랜지스터(M5)는 트랜지스터(M3)를 통해 흐르는 양의 기울기 전류(ISP)를 복제하려 한다. 트랜지스터(M6) 및 트랜지스터(M7)는 전류 선택기를 구성한다. 트랜지스터(M7)가 그의 게이트에서 수신하는 전압보다 실질적으로 낮은 전압을 트랜지스터(M6)가 그의 게이트에서 수신하는 것으로 가정한다. 이 경우, 트랜지스터(M6)는 전류 팔로워를 구성하는 반면, 트랜지스터(M7)는 사실상 전류 차단기(current blocker)를 구성한다. 역으로, 트랜지스터(M6)가 그의 게이트에서 수신하는 전압보다 실질적으로 낮은 전압을 트랜지스터(M7)가 그의 게이트에서 수신하는 경우, 트랜지스터(M7)는 전류 팔로워를 구성하는 반면, 트랜지스터(M6)는 사실상 전류 차단기(blocker)를 구성할 것이다. 따라서, 최소 선택 모듈(MSM)은 음의 기울기 전류(ISN)의 복제 또는 양의 기울기 전류(ISP)의 복제인 선택된 제어 전류(ISEL)를 제공할 것이다. 전술한 내용은 제각기의 게이트 전압이 실질적으로 동일한 비교적 좁은 연결(takeover) 영역에서는 적용되지 않는다. 이 영역에서는 원활한 연결이 이루어진다.
음의 기울기 전류(ISN)가 양의 기울기 전류(ISP)의 크기보다 실질적으로 큰 크기를 갖는 것으로 가정한다. 이 경우, 트랜지스터(M1)의 게이트와 소스 사이에는 전압 차이가 존재할 것이며, 이러한 전압 차이는 트랜지스터(M3)의 게이트와 소스 사이의 전압 차이보다 실질적으로 더 클 것이다. 따라서, 트랜지스터(M7)는 트랜지스터(M6)보다 실질적으로 낮은 전압을 그의 게이트에서 수신한다. 이 경우 트랜지스터(M7)는 전류 팔로워일 것이며 트랜지스터(M6)는 전류 차단기일 것이다. 트랜지스터(M5)가 제공하는 양의 기울기 전류(ISP)의 복제는 선택된 제어 전류(ISEL)를 구성할 것이다. 최소 선택 모듈(MSM)은 사실상 음의 기울기 전류(ISN)보다 작은 크기를 갖는 양의 기울기 전류(ISP)를 선택한다. 유사한 방식으로, 최소 선택 모듈(MSM)은 음의 기울기 전류(ISN)의 크기가 양의 기울기 전류(ISP)의 크기보다 실질적으로 작은 경우 이 음의 기울기 전류(ISN)를 선택할 것이다. 이 경우, 음의 기울기 전류(ISN)는 선택된 제어 전류(ISEL)를 구성할 것이다.
선택된 제어 전류(ISEL)가 도 2에 도시되어 있는 전압 버퍼(VBF)의 출력 전류의 최대 크기(IMX)를 설정할 수 있는 방식에는 여러 가지가 있다. 각 방식은 전압 버퍼(VBF)의 특정 유형의 구현과 연관된다. 다양한 구현이 이하에서 예시적으로 기술된다.
도 5는 이하에서 기본 전압 버퍼로서 지칭될 전압 버퍼(VBF)의 기본 구현을 나타낸다. 이 기본 전압 버퍼는 예를 들어 전계 효과 유형일 수 있는 8개의 트랜지스터(M101-M108)를 포함한다. 트랜지스터(M101) 및 트랜지스터(M102)는 선택된 제어 전류(ISEL)를 꼬리 전류로서 수신하는 차동 쌍을 구성한다. 트랜지스터(M102)의 게이트는 내부 기준 전압(VRI)을 수신한다. 트랜지스터(M101)의 게이트는 인가 기준 전압(VRO)이 존재하는 기본 전압 버퍼의 출력에 결합된다. 서로 결합되어 있는 트랜지스터(M106) 및 트랜지스터(M108)의 각 드레인은 이 출력을 구성한다. 트랜지스터(M101, M102)는 그 크기가 동일하다. 이들 사항은 트랜지스터(M103, M104), 트랜지스터(M105, M106) 및 트랜지스터(M107, M108)에도 적용된다.
기본 전압 버퍼는 다음과 같이 동작한다. 트랜지스터(M101,M102)에 의해 형 성되는 차동 쌍은 두 개의 성분, 즉 트랜지스터(M101)의 드레인 전류와 트랜지스터(M102)의 드레인 전류를 갖는 차동 전류를 제공한다. 이 차동 전류는 기본 전압 버퍼의 출력에 존재하는 인가 기준 전압(VRO)과 내부 기준 전압(VRI) 간의 차이의 함수로서 변동된다. 트랜지스터(M101)의 드레인 전류는 트랜지스터(M103,M104,M107,M108)에 의해 두 번 미러링된다. 보다 구체적으로, 트랜지스터(M103,M104)는 이 드레인 전류의 한번 미러링된 버전을 제공하는 제 1 전류 미러를 구성한다. 트랜지스터(M107,M108)는 트랜지스터(M101)의 드레인 전류의 두 번 미러링된 버전을 제공하는 제 2 전류 미러를 구성한다. 트랜지스터(M105,M106)는 트랜지스터(M102)의 드레인 전류의 미러링된 버전을 제공하는 전류 미러를 구성한다. 출력은 트랜지스터(M102)의 드레인 전류의 미러링된 버전이 트랜지스터(M101)의 드레인 전류의 두 번 미러링된 버전으로부터 감산되는 전류 감산 지점을 구성한다.
기본 전압 버퍼는 인가 기준 전압(VRO)이 내부 기준 전압(VRI)과 실질적으로 동일한 정상 상태 조건을 달성하려 한다. 즉, 기본 전압 버퍼는 내부 기준 전압(VRI)을 출력에 부과하려 한다. 전압 버퍼(VBF)의 출력에 존재하는 인가 기준 전압(VRO)이 내부 기준 전압(VRI)보다 작은 것으로 가정한다. 이 경우, 트랜지스터(M101)의 드레인 전류는 트랜지스터(M102)의 드레인 전류보다 클 것이다. 기본 전압 버퍼의 출력으로부터 도 2에 도시되어 있는 기준 전압 캐패시턴스(Cr)로 충전 전류가 흐를 것이다. 역으로, 인가 기준 전압(VRO)이 내부 기준 전압(VRI)보다 큰 경우 기준 전압 캐패시턴스(Cr)로부터 출력으로 방전 전류가 흐를 것이다. 어떠한 경우에도, 전류는 최소 선택 모듈(MSM)이 제공하는 선택된 제어 전류(ISEL)의 크기를 초과할 수 없는 크기를 갖는다.
도 6은 도 2에 도시되어 있는 전압 버퍼(VBF)의 높은 루프-이득 구현을 나타낸다. 이 구현은 이하에서 높은 루프-이득 전압 버퍼로서 지칭될 것이다. 높은 루프-이득 전압 버퍼는 두 개의 트랜지스터(M109,M110)를 도 5에 도시되어 있는 기본 전압 버퍼에 추가함으로써 얻어진다. 이들 두 개의 추가의 트랜지스터(M109,M110)는 도 6에 강조되어 있다. 높은 루프-이득 전압 버퍼의 다른 트랜지스터(M101-M108) 각각은 도 5에 도시되어 있는 기본 전압 버퍼 내의 대응 트랜지스터를 갖는다. 이들 대응 트랜지스터는 동일한 참조 부호를 갖는다.
높은 루프-이득 전압 버퍼는 기본 전압 버퍼가 동작하는 방식과 실질적으로 유사한 방식으로 동작한다. 트랜지스터(M109,M110)는 트랜지스터(M101,M102)가 구성하는 차동 쌍으로부터의 차동 전류를 효과적으로 증폭시킨다. 보다 정확히 말하면, 트랜지스터(M103,M104,M105,M106,M109,M110)는 집합적으로, 교차 결합되는 두 개의 전류 미러를 포함하는 차동 전류 증폭기를 구성한다. 트랜지스터(M103) 및 트랜지스터(M109)는 이들 두 개의 전류 미러 중 하나를 형성한다. 트랜지스터(M105) 및 트랜지스터(M110)는 다른 전류 미러를 형성한다. 각 전류 미러는 1(unity)보다 다소 작은 전류 이득을 제공한다. 양의 피드백 루프는 이들 전류 미러를 교차 결합시킴으로써 형성된다. 양의 피드백 루프는 트랜지스터(M103,M104,M105,M106,M109,M110)로 형성된 차동 전류 증폭기가 앞서 언급한 전 류 미러의 전류 이득의 역과 실질적으로 동일한 전류 이득을 제공하게 끔한다. 따라서, 높은 루프 이득 전압 버퍼는 기본 전압 버퍼의 루프 이득보다 실질적으로 높은 루프 이득을 가질 것이다. 루프 이득이 보다 높을수록, 인가 기준 전압(VRO)의 제어는 보다 정확해진다.
도 7은 전압 버퍼(VBF)의 일정한 루프 이득 구현을 나타낸다. 이 구현은 이하에서 일정한 루프 이득 전압 버퍼로서 지칭될 것이다. 일정한 루프 이득 전압 버퍼는 예를 들어 전계 효과 유형일 수 있는 15개의 트랜지스터(M201-M215)를 포함한다. 트랜지스터(M201, M202)는 트랜지스터(M209)가 결합되는 공통 소스 노드를 갖는 차동 쌍을 구성한다. 트랜지스터(M209)는 고정된 바이어스 전압(VB)을 수신한다. 트랜지스터(M202)의 게이트는 내부 기준 전압(VRI)을 수신한다. 다른 트랜지스터(M201)의 게이트는 인가 기준 전압(VRO)이 존재하는 출력에 결합된다. 트랜지스터(M210)의 소스는 이 출력을 구성한다. 트랜지스터(M201,M202)는 크기가 동일하다. 동일한 사항이 트랜지스터(M203,M204), 트랜지스터(M205,M206), 트랜지스터(M207,M208) 및 트랜지스터(M213,M214,M215)에도 적용된다. 트랜지스터(M211)는 트랜지스터(M212)의 소위 W/L 비율의 두 배인 W/L 비율을 갖는다.
일정한 루프 이득 전압 버퍼는 다음과 같이 동작한다. 트랜지스터(M209)는 고정된 바이어스 전류(IB)를 트랜지스터(M201,M202)로 구성된 차동 쌍에 제공한다. 그 결과, 이 차동 쌍은 선택된 제어 전류(ISEL)의 함수로서 변동되는 트랜스컨덕턴스 이득을 갖는 도 5 및 도 6의 차동 쌍(M101,M102)과 달리, 고정된 트랜스컨덕턴 스 이득을 갖는다. 차동 쌍(M201,M202)은 두 구성요소, 즉 트랜지스터(M201)의 드레인 전류 및 트랜지스터(M202)의 드레인 전류를 갖는 차동 전류를 제공한다. 이 차동 전류는 기본 전압 버퍼의 출력에 존재하는 인가 기준 전압(VRO)과 내부 기준 전압(VRI) 사이의 차이의 함수로서 변동된다.
트랜지스터(M203,M204)는 트랜지스터(M201)의 드레인 전류의 한번 미러링된 버전을 제공하는 제 1 전류 미러를 구성한다. 트랜지스터(M207,M208)는 트랜지스터(M201)의 드레인 전류의 두 번 미러링된 버전을 제공하는 제 2 전류 미러를 구성한다. 트랜지스터(M205,M206)는 트랜지스터(M202)의 드레인 전류의 미러링된 버전을 제공하는 추가의 전류 미러를 구성한다. 트랜지스터(M208,M209)의 각 드레인과 트랜지스터(M210)의 게이트는 트랜지스터(M202)의 드레인 전류의 미러링된 버전이 트랜지스터(M201)의 드레인 전류의 두 번 미러링된 버전으로부터 감산되는 전류 감산 지점을 구성한다. 공통 소스 구성으로 배열된 트랜지스터(M210)는 전술한 전류 감산 지점과 일정한 루프 이득 전압 버퍼의 출력 사이에 결합된 전압 팔로워를 구성한다.
일정한 루프 이득 전압 버퍼는 인가 기준 전압(VRO)이 내부 기준 전압(VRI)과 실질적으로 동일한 정상 상태 상황을 달성하려 한다. 일정한 루프 이득 전압 버퍼는 도 5 및 도 6에 예시되어 있는 구현이 동일한 정상 상태 상황을 달성하려는 방식과 유사한 방식으로 이 정상 상태 조건을 달성하려 한다. 한 가지 차이는 도 5에 도시되어 있는 기본 전압 버퍼와 비교해 비교적 높은 이득을 가능하게 하는 트랜지스터(M210)가 존재한다는 것이다.
사실, 일정한 루프 이득 전압 버퍼는 이제 참조하려는 도 5에 도시되어 있는 기본 전압 버퍼에 이하에서와 같은 2가지 수정을 적용함으로써 부분적으로 얻어진다. 첫째로, 도 7의 트랜지스터(M210)에 대응하는 출력 트랜지스터가 추가된다. 이 출력 트랜지스터의 게이트는 서로 결합되어 있는 트랜지스터(M106,M108)의 각 드레인에 결합된다. 트랜지스터(M101)의 게이트는 트랜지스터(M106,M108))의 각 드레인에 결합되는 대신 이 출력 트랜지스터의 소스에 결합된다. 둘째로, 최소 선택 모듈(MSM)로부터 도 5에 도시되어 있는 차동 쌍으로 선택된 제어 전류(ISEL)를 공급하는 것은 도 7의 트랜지스터(M209)를 포함하는 고정된 꼬리 전류원으로 교체된다. 일정한 루프 이득 전압 버퍼에서, 선택된 제어 전류(ISEL)는 상이한 방식으로 출력 전류의 최대 크기를 제어한다.
일정한 루프 이득 전압 버퍼를 예시하는 도 7을 또 다시 참조한다. 트랜지스터(M211-M215)는 최소 선택 모듈(MSM)로부터의 선택된 제어 전류(ISEL)의 함수로서 출력 전류의 최대 크기를 정의하는 출력 전류 제한 장치를 구성한다. 보다 구체적으로, 트랜지스터(M213) 및 트랜지스터(M215)는 선택된 제어 전류(ISEL)의 미러링된 버전을 제공하는 전류 미러를 구성한다. 이 선택된 제어 전류(ISEL)의 미러링된 버전은 전술한 출력 트랜지스터인 트랜지스터(M210)의 바이어스 전류를 구성한다. 트랜지스터(M213)가 제공하는 바이어스 전류는 도 2에 도시되어 있는 기준 전압 캐패시턴스(Cr)로부터 일정한 루프 이득 전압 버퍼가 빼낼 수 있는 최대 방전 전류를 구성한다. 이 바이어스 전류는 선택된 제어 전류(ISEL)의 미러링된 버전이기 때문에, 선택된 제어 전류(ISEL)는 이 최대 방전 전류를 정의한다.
동일하게, 트랜지스터(M214) 및 트랜지스터(M215)는 선택된 제어 전류(ISEL)의 또 다른 미러링된 버전을 제공하는 전류 미러를 구성한다. 선택된 제어 전류(ISEL)의 이 미러링된 버전은 서로 결합되어 있는 게이트 및 드레인을 갖는 트랜지스터(M212)를 통해 흐른다. 즉, 트랜지스터(M212)는 다이오드 구성으로 배열되고 그의 게이트와 그의 소스 사이에서 선택된 제어 전류(ISEL)의 함수로서 변동되는 전압을 생성한다. 이 전압은 트랜지스터(M211)의 게이트와 소스 사이에 부과된다. 트랜지스터(M211)는 그에 따라 바이어싱되고, 트랜지스터(M212)의 것의 두 배인 W/L 비율을 가지며 도 2에 도시되어 있는 기준 전압 캐패시턴스(Cr)가 선택된 제어 전류(ISEL)를 초과하는 충전 전류를 수신하는 것을 효과적으로 방지한다.
일정한 루프 이득 전압 버퍼가 선택된 제어 전류(ISEL)보다 실질적으로 작은 충전 전류를 제공하는 것으로 가정한다. 이 경우, 트랜지스터(M210)는 선택된 제어 전류(ISEL)와 실질적으로 동일한, 트랜지스터(M213)가 제공하는 바이어스 전류와 충전 전류의 합과 동일한 드레인 전류를 가질 것이다. 이 경우, 드레인 전류는 선택된 제어 전류(ISEL)의 두 배보다 실질적으로 작을 것이다. 이 경우, 트랜지스터(M211)는 드레인 전류가 흐르는 저항을 구성한다. 트랜지스터(M210)는 전술한 바와 같은 전압 팔로워를 구성한다.
이제, 일정한 루프 이득 전압 버퍼는 선택된 제어 전류(ISEL)와 동일한 충전 전류를 제공하는 것으로 가정한다. 이 경우, 선택된 제어 전류(ISEL)의 두배인 전류가 트랜지스터(M210)를 통해 흐를 것이다. 이 경우, 트랜지스터(M210)는 그의 소스와 그의 드레인 사이에서 저항을 형성하는 반면, 트랜지스터(M211)는 선택된 제어 전류(ISEL)의 두 배인 고정된 전류를 제공하는 전류원을 구성한다. 트랜지스터(M213)는 전처럼 트랜지스터(M211)로부터 이 고정된 전류의 절반을 흡수한다. 따라서, 충전 전류는 선택된 제어 전류(ISEL)를 초과할 수 없다. 이 전류 제한 상황은 충전 전류가 선택된 제어 전류(ISEL)보다 작게되는 경우 중단된다. 전류 제한 상황은 충전 전류가 선택된 제어 전류(ISEL)와 동일한 지점까지 충전 전류가 증가하는 경우 또 다시 적용된다.
일정한 루프 이득 전압 버퍼의 장점은 루프 이득이 선택된 제어 전류(ISEL)와는 무관하다는 것이다. 이것은 정확하고 안정적인 동작에 기여한다.
최소 선택 모듈(MSM)의 구현을 나타내는 도 4를 또 다시 참조한다. 이 특정 구현은 전류 영역에서 최소 선택을 수행한다. 최소 신호 선택이 전압 영역에서도 수행될 수 있다. 즉, 도 2에 도시되어 있는 음의 기울기 신호(SN) 및 양의 기울기 신호(SP)는 똑같이 전류 대신 전압일 수 있다.
도 8은 최소 선택 모듈(MSM)의 전압 기반 구현의 일부를 형성할 수 있는 최 소 전압 선택기의 예를 나타낸다. 최소 전압 선택기는 예를 들어 전계 효과 유형일 수 있는 두 개의 트랜지스터(M301,M302)를 포함한다. 각 트랜지스터는 다이오드 구성으로 배열되는데, 이는 각 트랜지스터의 드레인과 게이트가 서로 결합된다는 것을 의미한다. 트랜지스터의 소스는 제 1 신호 전압(V1)을 수신한다. 트랜지스터의 소스는 제 2 신호 전압(V2)을 수신한다. 두 개의 트랜지스터(M302,M302)의 각 게이트 및 드레인은 서로 결합되어 공통 게이트-드레인 노드를 형성한다. 두 개의 트랜지스터(M301,M302)를 통해 신호 접지로 흐르는 바이어스 전류(ID)가 이 공통 게이트-드레인 노드에 인가된다. 공통 게이트-드레인 노드는 앞서 언급한 두 개의 신호 전압(V1,V2) 중 더 작은 전압에 의해 결정되는 선택된 전압(VSEL)을 제공한다. 즉, 최소 전압 선택기는 앞서 언급한 두 개의 신호 전압(V1,V2) 중 보다 작은 전압을 효과적으로 선택한다.
도 9는 최소 전압 선택기의 또 다른 예를 나타낸다. 최소 전압 선택기는 차동 쌍을 형성하는 두 개의 트랜지스터(M401,M402)를 포함한다. 트랜지스터(M401)는 그의 게이트에서 제 1 신호 전압(V1)을 수신한다. 트랜지스터(M402)는 그의 게이트에서 제 2 신호 전압(V2)을 수신한다. 차동 쌍은 꼬리 전류(IT)를 수신하는 공통 소스 노드를 포함한다. 공통 소스 노드는 앞서 언급한 두 개의 신호 전압(V1,V2) 중 더 작은 전압에 의해 결정되는 선택된 전압(VSEL)을 제공한다. 따라서, 최소 전 압 선택기는 앞서 언급한 두 개의 신호 전압(V1,V2) 중 보다 작은 전압을 효과적으로 선택한다.
도면을 참조한 전술한 상세한 설명은 청구항에 정의된 본 발명 및 추가적인 특징들을 단지 예시할 뿐이다. 본 발명은 다양한 방식으로 구현될 수 있다. 이를 설명하기 위해, 일부 다른 방안을 간단히 기술한다.
본 발명은 기준 전압이 캐패시턴스 상에 부과될 필요가 있는 임의의 유형의 제품 또는 방법에 유리하게 적용될 수 있다. 도 1에 도시되어 있는 오디오 시스템(ASY)은 단지 예일 뿐이다. 본 발명은 예를 들어 비디오 시스템 또는 신호를 처리하는 임의의 다른 유형의 시스템에도 똑같이 적용될 수 있다. 기준 전압은 공급 전압과 신호 접지 사이의 임의의 주어진 값을 가질 수 있다. 즉, 기준 전압은 반드시 공급 전압의 절반일 필요는 없다.
제어될 수 있는 최대 크기를 갖는 출력 전류를 제공할 수 있는 회로를 구현하는 방식에는 여러 가지가 있다. 도 5, 도 6 및 도 7은 일부의 구현 예를 제공한다. 다수의 다른 구현도 가능하다.
최소 선택 모듈(MSM)을 구현하는 방식에는 여러 가지가 있다. 도 4는 최소 선택이 전류 영역에서 수행되는 구현 예를 나타낸다. 다른 구현은 전압 영역에서 최소 선택을 수행할 수 있다. 도 8 및 도 9는 이러한 구현에 사용될 수 있는 회로의 예를 제공한다.
전술한 상세한 설명은 전계 효과 유형의 트랜지스터를 포함하는 구현 예를 제공한다. 바이폴라 트랜지스터를 포함하는 구현도 가능하다. 도 2에 도시되어 있는 음의 기울기 모듈(NSM), 양의 기울기 모듈(PSM) 및 최소 선택 모듈(MSM)은 적절히 프로그래밍된 프로세서 및 하나 이상의 아날로그-디지털 컨버터를 통해 구현될 수 있음을 유의해야 한다. 즉, 최소 선택은 전술한 모듈과 관련하여 기술한 동작을 프로세서가 수행하게 하는 컴퓨터 프로그램 제품을 통해 디지털 영역에서 수행될 수 있다.
하드웨어 또는 소프트웨어 또는 둘 모두를 통해 기능을 구현하는 다수의 방식이 있다. 이와 관련하여, 도면은 단지 도식적일 뿐이고, 각 도면은 단지 본 발명의 단 하나의 가능한 실시예를 나타낼 뿐이다. 따라서, 도면에서 상이한 기능이 상이한 블록으로 도시되어 있지만, 하드웨어 또는 소프트웨어의 단일 아이템이 몇몇 기능을 수행함을 절대 배제하지는 않는다. 또한, 하드웨어 또는 소프트웨어 또는 이들 모두의 아이템의 조립체가 하나의 기능을 수행함을 배제하지 않는다.
앞서 말한 것은 도면을 참조한 상세한 설명이 본 발명을 제한하기보다는 예시하려 함을 강조한 것이다. 첨부된 청구항의 범주내에서 다수의 대안이 있을 수 있다. 청구항 내의 임의의 참조 부호는 청구항을 제한하는 것으로 해석되어서는 안된다. "포함하는"이라는 표현은 청구항에 기재되어 있는 것 이외의 다른 요소 또는 단계의 존재를 배제하는 것은 아니다. 요소 또는 단계를 단수로 표현했다 하여 이러한 요소 또는 단계의 복수개의 존재를 배제하는 것은 아니다.

Claims (11)

  1. 기준 전압(reference voltage)(VR)을 캐패시턴스(Cr)에 부과하는 기준 전압 회로(RVC)를 포함하는 신호 프로세서에 있어서,
    상기 기준 전압 회로는,
    - 상기 캐패시턴스 상에 존재하는 전압(VRO)이 증가하는 경우 감소하는 크기를 갖는 음의 기울기 신호(SN)를 제공하는 음의 기울기 모듈(negative slope module)(NSM)과,
    - 상기 캐패시턴스 상에 존재하는 상기 전압이 증가하는 경우 증가하는 크기를 갖는 양의 기울기 신호(SP)를 제공하는 양의 기울기 모듈(PSM)과,
    - 상기 음의 기울기 신호의 크기가 상기 양의 기울기 신호의 크기보다 작은 경우에는 상기 기준 전압 회로가 상기 캐패시턴스에 인가할 수 있는 최대 전류를 실질적으로 상기 음의 기울기 신호에 의존하여 제어하고, 상기 양의 기울기 신호의 크기가 상기 음의 기울기 신호의 크기보다 작은 경우에는 상기 최대 전류를 실질적으로 상기 양의 기울기 신호에 의존하여 제어하는 최소 선택 모듈(minimun selection module)(MSM)을 포함하는
    신호 프로세서.
  2. 제 1 항에 있어서,
    상기 음의 기울기 모듈(NSM)은 상기 캐패시턴스(Cr) 상에 존재하는 상기 전압(VRO)을 원하는 기준 전압(VRI)과 비교하는 비교기(A1,A2,M1,M2,R1)를 포함하되, 상기 최대 전류는 상기 캐패시턴스 상에 존재하는 상기 전압이 상기 원하는 기준 전압과 실질적으로 동일한 경우 최저 값을 갖는
    신호 프로세서.
  3. 제 1 항에 있어서,
    상기 양의 기울기 모듈(PSM)은 상기 캐패시턴스(Cr) 상에 존재하는 상기 전압(VRO)을 신호 접지 전압(signal ground voltage)과 비교하는 비교기(A3,M3,R2)를 포함하되, 상기 최대 전류는 상기 캐패시턴스 상에 존재하는 상기 전압이 상기 신호 접지 전압과 실질적으로 동일한 경우 최저 값을 갖는
    신호 프로세서.
  4. 제 1 항에 있어서,
    상기 음의 기울기 모듈(NSM)은 음의 기울기 전류로서 지칭되는 전류(ISN)의 형태로 상기 음의 기울기 신호(SN)를 제공하기 위한 트랜스컨덕턴스(transconductance) 회로(A1,A2,M1,M2,R1)를 포함하고,
    상기 양의 기울기 모듈(PSM)은 양의 기울기 전류로서 지칭되는 전류(ISP)의 형태로 상기 양의 기울기 신호(SP)를 제공하기 위한 트랜스컨덕턴스 회로(A3, M3, R2)를 포함하며,
    상기 최소 선택 모듈(MSM)은 상기 음의 기울기 전류가 상기 양의 기울기 전류보다 작은 경우에는 상기 음의 기울기 전류에 기초하고 상기 양의 기울기 전류가 상기 음의 기울기 전류보다 작은 경우에는 상기 양의 기울기 전류에 기초하는 선택된 제어 전류(ISEL)를 제공하는 전류 스위치(M4-M7)를 포함하는
    신호 프로세서.
  5. 제 4 항에 있어서,
    상기 기준 전압 회로(RVC)는,
    - 상기 캐패시턴스(Cr) 상에 존재하는 상기 전압(VRO)을 원하는 기준 전압(VRI)과 비교하는 차동 트랜지스터 쌍(M101,M102)- 상기 차동 트랜지스터 쌍은 상기 선택된 제어 전류(ISEL)를 꼬리 전류(tail current)로서 수신하도록 결합됨 -과,
    - 상기 차동 트랜지스터 쌍으로부터 획득된 차동 전류에 기초한 출력 전류를 제공하는 전류 미러 배열(current mirror arrangement)(M103-M110)- 상기 캐패시턴스는 이 출력 전류를 수신하도록 결합됨 -을 포함하는
    신호 프로세서.
  6. 제 5 항에 있어서,
    상기 전류 미러 배열은 상기 차동 트랜지스터 쌍(M101,M102)으로부터 획득된 상기 차동 전류를 증폭하기 위해 교차 결합(cross-coupled) 구성으로 배열된 한 쌍의 전류 미러(M103,M109; M105,M110)를 포함하는
    신호 프로세서.
  7. 제 4 항에 있어서,
    상기 기준 전압 회로(RVC)는 상기 캐패시턴스(Cr)에 출력 전류를 제공하도록 결합된 출력 단(M210-M215)을 포함하되, 상기 출력 단은 상기 출력 전류를 상기 선택된 제어 전류(ISEL)의 함수로서 제어하는 바이어싱 회로(M211-M215)를 포함하는
    신호 프로세서.
  8. 제 4 항에 있어서,
    상기 최소 선택 모듈(MSM)은,
    - 상기 음의 기울기 전류(ISN)의 카피(copy)를 제공하도록 결합된 제 1 전류 카피 트랜지스터(M4)와,
    - 상기 양의 기울기 전류(ISP)의 카피를 제공하도록 결합된 제 2 전류 카피 트랜지스터(M5)와,
    - 상기 제 1 전류 카피 트랜지스터의 주 단자에 결합된 주 단자와, 상기 제 2 전류 카피 트랜지스터의 제어 단자에 결합된 제어 단자를 구비한 제 1 캐스코드 트랜지스터(M6)와,
    - 상기 제 2 전류 카피 트랜지스터의 주 단자에 결합된 주 단자와, 상기 제 1 전류 카피 트랜지스터의 제어 단자에 결합된 제어 단자를 구비한 제 2 캐스코드 트랜지스터(M7)를 포함하는
    신호 프로세서.
  9. 제 1 항에 있어서,
    상기 신호 프로세서는 상기 캐패시턴스(Cr) 상에 존재하는 상기 전압(VRO)을 기준 전압(VR)으로서 수신하도록 결합된 증폭기(AMP1,AMP2)를 포함하는
    신호 프로세서.
  10. 기준 전압(VR)을 캐피시턴스(Cr) 상에 부과하는 방법에 있어서,
    - 음의 기울기 신호(SN)가 생성되는 음의 기울기 신호 생성 단계- 상기 음의 기울기 신호는 상기 캐패시턴스 상에 존재하는 전압이 증가하는 경우 감소하는 크기를 가짐 -와,
    - 양의 기울기 신호(SP)가 생성되는 양의 기울기 신호 생성 단계- 상기 양의 기울기 신호는 상기 캐패시턴스 상에 존재하는 상기 전압이 증가하는 경우 증가하는 크기를 가짐 -와,
    - 상기 음의 기울기 신호의 크기가 상기 양의 기울기 신호의 크기보다 작은 경우에는 상기 캐패시턴스에 인가될 수 있는 최대 전류가 실질적으로 상기 음의 기울기 신호에 의존하여 제어되고, 상기 양의 기울기 신호의 크기가 상기 음의 기울기 신호의 크기보다 작은 경우에는 상기 최대 전류가 실질적으로 상기 양의 기울기 신호에 의존하여 제어되는 최소 선택 단계를 포함하는 방법.
  11. 프로그램가능 프로세서를 위한 컴퓨터 프로그램 제품에 있어서,
    상기 프로그램가능 프로세서 내로 로딩되는 경우 상기 프로그램가능 프로세서가 청구항 제10항에 따른 방법을 수행하도록 하는 인스트럭션 세트를 포함하는
    컴퓨터 프로그램 제품.
KR1020097020964A 2007-03-07 2008-03-05 신호 프로세서, 기준 전압 부과 방법 및 컴퓨터 판독가능 저장 매체 KR101151988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP07103683 2007-03-07
EP07103683.4 2007-03-07

Publications (2)

Publication Number Publication Date
KR20090123942A true KR20090123942A (ko) 2009-12-02
KR101151988B1 KR101151988B1 (ko) 2012-06-01

Family

ID=39548314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020964A KR101151988B1 (ko) 2007-03-07 2008-03-05 신호 프로세서, 기준 전압 부과 방법 및 컴퓨터 판독가능 저장 매체

Country Status (6)

Country Link
US (1) US8179192B2 (ko)
EP (1) EP2132871B1 (ko)
JP (1) JP5097220B2 (ko)
KR (1) KR101151988B1 (ko)
CN (1) CN101627534B (ko)
WO (1) WO2008107849A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110007912A1 (en) * 2009-07-07 2011-01-13 Mediatek Singapore Pte. Ltd. Double integral method of powering up or down a speaker
CN101977084B (zh) * 2010-01-27 2013-08-07 国家广播电影电视总局无线电台管理局 音频信号的调制方法、调制控制设备及发射机
US9225294B2 (en) * 2013-06-28 2015-12-29 Qualcomm Incorporated Amplifier with improved noise reduction
CN111399582B (zh) * 2019-01-02 2022-08-09 钜泉光电科技(上海)股份有限公司 一种可编程电流源
CN110225425B (zh) * 2019-07-09 2024-07-02 深圳市中科蓝讯科技股份有限公司 一种麦克风输入电路
CN114441890B (zh) * 2022-04-08 2022-06-24 深圳市鼎阳科技股份有限公司 一种具有超宽带检波增益控制的网络分析仪

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0570655B1 (en) 1992-05-22 2000-12-27 STMicroelectronics S.r.l. Audio amplifier on-off control circuit
JPH0869332A (ja) 1994-08-30 1996-03-12 Sanyo Electric Co Ltd 電圧発生回路
US6316993B1 (en) 1999-02-22 2001-11-13 Texas Instruments Incorporated Analog circuitry for start-up glitch suppression
US6775387B1 (en) 1999-11-30 2004-08-10 Texas Instruments Incorporated Three-step ramped reference to reduce popping noises on audio circuit
WO2002015388A2 (en) * 2000-08-11 2002-02-21 Maxim Integrated Products, Inc. Amplifier circuits and methods to provide smooth transition of amplifier outputs during powering sequences
US20050014432A1 (en) * 2003-06-20 2005-01-20 Jain Mukesh K. Waterproof and high moisture vapor permeable fabric laminate
JP4133716B2 (ja) 2003-09-29 2008-08-13 株式会社リコー ポップ音低減回路
US6940345B2 (en) * 2003-12-31 2005-09-06 Intel Corporation Supplying a ramp voltage to an amplifier
FR2866763B1 (fr) * 2004-02-19 2006-05-26 St Microelectronics Sa Dispositif d'amplification audio avec circuiterie d'antipop
US7567063B1 (en) * 2004-05-05 2009-07-28 National Semiconductor Corporation System and method for minimizing power consumption of a reference voltage circuit
JP2007538448A (ja) 2004-05-17 2007-12-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 増幅器のためのプロップノイズ回避
US7573252B1 (en) * 2004-06-07 2009-08-11 National Semiconductor Corporation Soft-start reference ramp and filter circuit

Also Published As

Publication number Publication date
US8179192B2 (en) 2012-05-15
CN101627534B (zh) 2011-12-28
CN101627534A (zh) 2010-01-13
WO2008107849A1 (en) 2008-09-12
EP2132871A1 (en) 2009-12-16
EP2132871B1 (en) 2015-02-11
US20100109614A1 (en) 2010-05-06
KR101151988B1 (ko) 2012-06-01
JP5097220B2 (ja) 2012-12-12
JP2010520546A (ja) 2010-06-10

Similar Documents

Publication Publication Date Title
US8139792B2 (en) Amplifier circuits, methods of starting and stopping amplifier circuits
KR101151988B1 (ko) 신호 프로세서, 기준 전압 부과 방법 및 컴퓨터 판독가능 저장 매체
US7961047B2 (en) Switching amplifier
US8395448B2 (en) Apparatus and method for miller compensation for multi-stage amplifier
EP2706661A2 (en) Low-quiescent current headset driver
CN112042117A (zh) 具有多个独立输出级的d类放大器
JP5887429B2 (ja) 信号チャネルの出力ノイズを低減するための装置および方法
CN109004936B (zh) 一种数字模拟转换器及数字功放子系统
US20100128898A1 (en) Method and apparatus for operation sequencing of audio amplifiers
US10063249B2 (en) Audio circuit for suppressing DC shock noise
US8436682B1 (en) Fourth-order electrical current source apparatus, systems and methods
US9225294B2 (en) Amplifier with improved noise reduction
TWI681623B (zh) 差動反相放大器總成、差動反相放大器及實施差動反相放大器拓撲之方法
US8058923B2 (en) Charge pump circuit and slice level control circuit
US9847762B1 (en) Low voltage high speed CMOS line driver without tail current source
JP2007300632A (ja) 低電流、高利得、単動および差動バッファ
JP6325851B2 (ja) 増幅装置
JP2005354237A (ja) 増幅装置およびミキサ装置
US8410968B2 (en) Track and hold circuit
KR20230131762A (ko) 오디오 시스템, d급 구동 회로, 및 그 제어 방법
CN115296523A (zh) 软启动电路
JP2011061494A (ja) 信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 8