JP2010520546A - 基準電圧回路を具える信号シグナルプロセッサ - Google Patents

Abstract

信号プロセッサは基準電圧（ＶＲ）をキャパシタンス（Ｃｒ）に印加する基準電圧回路（ＲＶＣ）を具える。基準電圧回路（ＲＶＣ）は、前記キャパシタンス（Ｃｒ）に存在する電圧が増大するとき、減少する振幅を有する負傾斜信号（ＳＮ）を供給する負傾斜モジュール（ＮＳＭ）を具える。正傾斜モジュール（ＰＳＭ）が前記キャパシタンス（Ｃｒ）に存在する電圧が増大するとき、増大する振幅を有する正傾斜信号（ＳＰ）を供給する。最小値選択モジュール（ＭＳＭ）が、前記負傾斜信号（ＳＮ）の振幅が前記正傾斜信号（ＳＰ）の振幅より小さい場合には、前記基準電圧回路（ＲＶＣ）が前記キャパシタンス（Ｃｒ）に供給し得る最大電流（ＩＭＸ）をほぼ前記負傾斜信号（ＳＮ）に依存して制御する。最小値選択モジュール（ＭＳＭ）が、前記正傾斜信号（ＳＰ）の振幅が前記負傾斜信号（ＳＮ）の振幅より小さい場合には、前記最大電流をほぼ前記正傾斜信号（ＳＰ）に依存して制御する。

Description

本発明の一つの態様は、基準回路を具える信号プロセッサに関する。信号プロセッサは、例えば単一の電源電圧で動作しうるオーディオ増幅器とすることができる。基準電圧回路は、例えば単一電源電圧と信号接地との間の中間の基準電圧を供給することができる。本発明の他の態様は、基準電圧を供給する方法及びコンピュータプログラム製品に関する。

単一電源電圧で動作しうる信号処理回路は、一般に基準電圧が供給されるべき基準電圧入力端子を有する。多くのアプリケーション（用途、応用）においては、基準電圧入力端子は、目的の周波数範囲において短絡回路を構成する比較的大きなキャパシタンスを経て信号接地に結合すべきである。比較的大きなキャパシタンスは以後基準電圧キャパシタンスという。基準電圧回路は基準電圧を基準電圧キャパシタンスに印加する。基準電圧は一般に電源電圧と信号接地との間にある。

信号処理回路は、単一電源電圧のスイッチオン時に過渡的挙動を示す。単一電源電圧のスイッチオフ時にも同じことが言える。この過渡的挙動は基準電圧キャパシタンスの充電又は放電と関連する。過渡的挙動は信号処理回路に不所望な信号を生じさせる。例えば、オーディオアプリケーションにおいては、過渡的挙動は単一電源電圧のスイッチオン又はスイッチオフ時に不所望の可聴音「プツプツ」又は「カチカチ」を生じさせうる。このような不所望の過渡的挙動は基準電圧キャパシタンスの充電又は放電をどちらもＳ字曲線特性に従って行わせることによって阻止することができる。

特許文献１は、オーディオ電力増幅器内の信号接地電圧発生回路を開示している。信号接地電圧発生回路は、基準電圧源と信号接地端子との間に結合された電圧ホロワ増幅器を具える。電圧ホロワ増幅器は、信号接地端子に結合されたキャパシタを充電する電流を出力する。電流制御回路がこの出力電流が最大電流に等しくなるようにこの出力電流を制御する。

この電流制御回路は、各対が信号接地端子に結合されたゲートを有する２つの差動ＭＯＳＦＥＴ対を具える。一方の差動ＭＯＳＦＥＴ対は第１の中間点電圧を受信する。他方の差動ＭＯＳＦＥＴ対は第２の中間点電圧を受信する。最大出力電流は一方の差動ＭＯＳＦＥＴ対のドレイン電流間の差と他方の差動ＭＯＳＦＥＴ対のドレイン電流間の差との和である。つまり、最大電流は信号接地端子の電圧の関数として変化する複数の電流に加算及び減算処理する結果として生じる。

米国特許出願公開第２００５／００８４１２０号明細書

本発明の目的は、基準電圧の過渡的挙動を改善してオーディオアプリケーションにおける「プツプツ」及び「カチカチ」音を抑えることにある。独立請求項は本発明の種々の態様を特定している。従属請求項は本発明を有利に実施するための追加の特徴を特定している。

本発明は、以下の点を考慮している。前記特許文献１に記載された信号接地電圧発生回路は電流領域において比較的複雑な加算及び減算によって最大電流を制御している。更に、最大電流は、精密に定める必要がある２つのいわゆる中間点電圧の関数として変化する。その結果、最大電流は構成要素の公差、不整合、周囲状態及び経年劣化に比較的敏感である。それゆえ、最大電流は、上述したＳ字曲線特性の十分精密な近似を提供することができない。従って、オーディオアプリケーションは依然として「プツプツ」又は「カチカチ」音に悩まされうる。

更に、前記特許文献１に記載された信号接地電圧発生回路は、電源電圧のスイッチオン時にＳ字曲線特性を発生し得るのみである。つまり、この回路は電源電圧のスイッチオフ時に、例えば「プツプツ」又は「カチカチ」音のような不所望の過渡的効果の発生を阻止しない。この回路は「一方向」にのみ働くものである。

本発明によれば、信号プロセッサは基準電圧をキャパシタンスに印加する基準電圧回路を具え、該基準電圧回路は以下の特徴を有する。負傾斜モジュールが、前記キャパシタンスに存在する電圧が増大するとき、減少する振幅を有する負傾斜信号を供給する。正傾斜モジュールが、前記キャパシタンスに存在する電圧が増大するとき、増大する振幅を有する正傾斜信号を供給する。最小値選択モジュールが、前記負傾斜信号の振幅が前記正傾斜信号の振幅より小さい場合には、前記基準電圧回路が前記キャパシタンスに供給し得る最大電流をほぼ前記負傾斜信号に依存して制御する。前記最小値選択モジュールが、前記正傾斜信号の振幅が前記負傾斜信号の振幅より小さい場合には、前記最大電流をほぼ前記正傾斜信号に依存して制御する。

従って、本発明は、基準電圧キャパシタンスを充電及び放電する最大電流を制御するための基本的に異なる技術を提供する。最小値選択を含むこの技術は、比較的複雑な減算及び加算セットを必要とせず、また正確に規定する必要のある中間点電圧に頼る必要もない。従って、前述のＳ字曲線特性を比較的正確に達成することができる。その上、本発明は基準電圧キャパシタンスをＳ字曲線特性に従って充電のみならず放電することもできる。つまり、本発明は「双方向」動作を可能にする。これらの理由により、本発明によれば基準電圧の過渡的挙動を改善でき、オーディオアプリケーションにおいて「プツプツ」又は「カチカチ」音を抑えることができる。

本発明の他の利点は、基準電圧回路を比較的低いコストで実現できる点にある。これは、比較的複雑な加減算セットを必要としないためである。

本発明の実施に当たっては、それぞれの従属請求項と対応する以下のそれぞれの段落に記載される追加の特徴の１つ以上を具えるのが有利である。

前記負傾斜モジュールは、前記キャパシタンスに存在する電圧を所望の基準電圧と比較する比較器を具えるのが好ましい。前記最大電流は、前記キャパシタンスに存在する電圧が前記所望の基準電圧にほぼ等しい場合に最低の値を有する。

前記正傾斜モジュールは、前記キャパシタンスに存在する電圧を信号接地電圧と比較する比較器を具えるのが好ましい。前記最大電流は、前記キャパシタンスに存在する電圧が前記信号接地電圧にほぼ等しい場合に最低の値を有する。これらの追加の特徴並びに前段落に記載された追加の特徴は、Ｓ字曲線特性を比較的高い精度で達成するのに寄与する。

前記負傾斜モジュールは、電流の形の前記負傾斜信号（以後負傾斜電流という）を供給する相互コンダクタンス回路を具えるのが好ましい。前記正傾斜モジュールは、電流の形の前記正傾斜信号（以後正傾斜電流という）を供給する相互コンダクタンス回路を具えるのが好ましい。前記最小値選択モジュールは、前記負傾斜電流が前記正傾斜電流より小さい場合には前記負傾斜電流に基づく選択された制御電流を供給し、前記正傾斜電流が前記負傾斜電流より小さい場合には前記正傾斜電流に基づく選択された制御電流を供給する電流スイッチを具えるのが好ましい。

前記基準電圧回路は、前記キャパシタンスに存在する電圧を所望の基準電圧と比較する差動トランジスタ対を具えるのが好ましい。この差動トランジスタ対は、前記選択された制御電流をテール電流として受ける。電流ミラー回路が前記差動トランジスタ対から得られた差動電流に基づく出力電流を供給する。基準電圧キャパシタンスがこの出力電流を受け取る。これらの並びに前段落に記載された追加の特徴は抵コスト実現を可能にする。

前記電流ミラー回路は、前記差動トランジスタ対から得られた差動電流を増幅するように交差結合構成に配置された１つの電流ミラーを具えるのが好ましい。

前記基準電圧回路は、前記キャパシタンスに出力電流を供給する出力段を具えるのが好ましい。この出力段は前記出力電流を前記選択された制御電流の関数として制限するバイアス回路を具える。これらの並びに前段落に記載された追加の特徴は、Ｓ字曲線特性を比較的高い精度で達成するのに寄与する。

前記最小値選択モジュールは、前記負傾斜電流の複製を供給するように結合された第１の電流複製トランジスタ及び前記正傾斜電流の複製を供給するように結合された第２の電流複製トランジスタを具えるのが好ましい。前記最小値選択モジュールは、更に、第１のカスコードトランジスタ及び第２のカスコードトランジスタを具える。前記第１のカスコードトランジスタは、前記第１の電流複製トランジスタの主端子に結合された主端子及び前記第２の電流複製トランジスタの制御端子に結合された制御端子を有する。前記第２のカスコードトランジスタは、前記第２の電流複製トランジスタの主端子に結合された主端子及び前記第１の電流複製トランジスタの制御端子に結合された制御端子を有する。これらの追加の特徴は低コスト実現を可能にする。

図面を参照する詳細な説明により、以上に要約した本発明並びに追加の特徴が明らかになる。

オーディオシステムを示すブロック図である。 前記オーディオシステムの一部分を構成する基準電圧回路を示すブロック図である。 前記基準電圧回路の過渡的挙動を示す信号図である。 前記基準電圧回路の種々のブロックの実施形態を示す回路図である。 前記基準電圧回路の一部分を構成する電圧バッファの基本的な実施形態を示す回路図である。 前記電圧バッファの高ループ利得の実施形態を示す回路図である。 前記電圧バッファの定ループ利得の実施形態を示す回路図である。 前記基準電圧回路の実現に使用できる最小電圧セレクタの一例を示す回路図である。 前記基準電圧回路の実現に使用できる最小電圧セレクタの他の例を示す回路図である。

図１はオーディオシステムＡＳＹを示す。オーディオシステムＡＳＹは、オーディオソースＡＳ、ステレオ増幅器回路ＳＡＡ、コントローラＣＴＲＬ、２つの直流（ＤＣ）阻止キャパシタＣ１，Ｃ２及び２つのスピーカＬＳ１，ＬＳ２を具える。オーディオシステムＡＳＹは、例えばＭＰ３プレーヤ又はパーソナルコンピュータのような携帯装置の形態にすることができる。オーディオソースＡＳは、例えば光ディスクプレーヤ、ハードディスクドライブ、固体メモリ又は通信ネットワークインターフェースの形態にすることができる。ステレオ増幅器回路ＳＡＡは、例えば集積回路の形態にすることができる。コントローラＣＴＲＬは典型的には適切にプログラムされたプロセッサの形態にすることができる。

ステレオ増幅器回路ＳＡＡは、基準電圧回路ＲＶＣ、基準電圧キャパシタンスＣｒ及び２つの増幅器ＡＭＰ１，ＡＭＰ２を具え、一方の増幅器ＡＭＰ１は左チャネル用、他方の増幅器ＡＭＰ２は右チャネル用である。各増幅器はオーディオ入力端子ＡＩ及び基準電圧入力端子ＶＩを有する。ステレオ増幅器回路ＳＡＡは単一電源電圧ＶＣＣを受ける。この電源電圧ＶＣＣはステレオ増幅器回路ＳＡＡの上記の素子の各々に供給される。好ましくはコントローラＣＴＲＬがこの電源電圧ＶＣＣの供給を制御する。

オーディオシステムＡＳＹは基本的には次のように動作する。オーディオソースＡＳが左チャネルオーディオ信号ＬＩおよび右チャネルオーディオ信号ＲＩを供給する。ステレオ増幅器回路ＳＡＡ内の増幅器ＡＭＰ１は左チャネルオーディオ信号ＬＩをそのオーディオ入力端子ＡＩで受信し、増幅された左チャネルオーディオ信号ＬＯを出力する。増幅器ＡＭＰ２は右チャネルオーディオ信号ＲＩをそのオーディオ入力端子ＡＩで受信し、増幅された右チャネルオーディオ信号ＲＯを出力する。増幅された左チャネルオーディオ信号ＬＯは該信号に存在しうる直流成分を除去するＤＣ阻止キャパシタＣ１を経てスピーカＬＳ１に到達する。同様に、増幅された右チャネルオーディオ信号はＤＣ阻止キャパシタＣ２を経てスピーカＬＳ２に到達する。

２つの増幅器ＡＭＰ１，ＡＭＰ２の各々は正しい動作のために基準電圧ＶＲをその基準電圧入力端子ＶＩで受信する。定常動作モードにおいて、基準電圧ＶＲは典型的には電源電圧ＶＣＣと信号接地との中間である。基準電圧回路ＲＶＣは基準電圧ＶＲを基準電圧キャパシタンスＣｒに加える。つまり、シングルエンデッド電源に結合されたステレオ増幅器回路ＳＡＡは基準電圧回路ＲＶＣによって基準電圧を内部的に発生する。

基準電圧ＶＲは、ステレオ増幅器回路ＳＡＡがスイッチオンされるときに過渡的挙動を示す。基準電圧ＶＲは、ステレオ増幅器回路ＳＡＡがスイッチオフされるときにも過渡的挙動を示す。これらのそれぞれの過渡的挙動は可聴音「プツプツ」又は「カチカチ」を生じる可能性がある。以下に詳細に記載する基準電圧回路ＲＶＣはこれを阻止する。

図２は基準電圧回路ＲＶＣを示す。基準電圧回路ＲＶＣは、基準電圧発生器ＶＲＧ、スイッチＳＷ及び電圧バッファＶＢＦを具える。基準電圧回路ＲＶＣは、更に、負傾斜モジュールＮＳＭ、正傾斜モジュールＰＳＭ及び最小値選択モジュールＭＳＭを具える。基準電圧回路ＲＶＣはオプションとしてサンプルホールド回路ＳＨＣ（破線で示されている）を具えることもできる。

電圧バッファＶＢＦは典型的には演算増幅器を具える。この演算増幅器は非反転入力端子、反転入力端子及び出力端子を有し、その出力端子がユニティ電圧利得帰還路を構成する短絡回路を経て反転入力端子に結合されている。この演算増幅器の非反転入力端子は電圧バッファＶＢＦの入力端子を構成し、スイッチＳＷを介して基準電圧発生器ＶＲＧに結合される。この演算増幅器の出力端子は電圧バッファＶＢＦの出力端子を構成し、基準電圧キャパシタンスＣｒに結合される。

基準電圧回路ＲＶＣは基本的に次のように動作する。基準電圧発生器ＶＲＧが内部基準電圧ＶＲＩを供給する。基準電圧発生器ＶＲＧは、内部基準電圧ＶＲＩを例えばいわゆるバンドギャップ基準から導出することができる。スイッチＳＷは「オン」位置及び「オフ」位置を有する。オン位置では、スイッチＳＷは内部基準電圧ＶＲＩを電圧バッファＶＢＦの非反転入力端子に供給する。オフ位置では、スイッチＳＷは電圧バッファＶＢＦの非反転入力端子を信号接地に結合する。

電圧バッファＶＢＦは出力電流で基準電圧キャパシタンスＣｒを充電又は放電することができる。従って、電圧バッファＶＢＦは基準電圧キャパシタンスＣｒに存在する電圧を制御する。この電圧が基準電圧ＶＲであり、この電圧を図１に示す２つの増幅器ＡＭＰ１，ＡＭＰ２が受け取る。基準電圧キャパシタンスＣｒに存在する電圧を以後出力基準電圧ＶＲＯという。

スイッチＳＷがオフ位置からオン位置へスイッチされるものと仮定する。これは図１の示すステレオ増幅器回路ＳＡＡのパワーオン状態を構成する。電圧バッファＶＢＦの入力端子の電圧は比較的短い期間内に信号接地から内部基準電圧ＶＲＩへ上昇する。出力基準電圧ＶＲＯは、ステレオＳＷがオフ位置からオン位置へスイッチされるとき、通常は内部基準電圧より小さい。その結果、電圧バッファＶＢＦの出力電流は正極性であり、基準電圧キャパシタンスＣｒを充電する。出力電流は、出力基準電圧ＶＲＯが内部基準電圧ＶＲＩにほぼ等しくなるまで、基準電圧キャパシタンスＣｒを充電し続ける。

次に、スイッチＳＷがＯＮ位置からオフ位置へスイッチされものと仮定する。これは図１の示すステレオ増幅器回路ＳＡＡのパワーオフ状態を構成する。電圧バッファＶＢＦの入力端子の電圧は比較的短い期間内に零値に低下する。出力基準電圧ＶＲＯは、入力端子の電圧が零に低下したとき、依然として零より大きい。その結果、電圧バッファＶＢＦの出力電流は負極性であり、基準電圧キャパシタンスＣｒを放電する。この出力電流は、出力基準電圧ＶＲＯが零値にほぼ等しくなるまで、基準電圧キャパシタンスＣｒを放電し続ける。上記の動作は、ステレオ増幅器回路ＳＡＡがスイッチオフされてから比較的短時間後にスイッチオンされない限り、あてはまる。

上述のパワーオン又はパワーオフ状態のいずにおいても、電圧バッファＶＢＦの出力電流は所定の瞬時に所定の大きさを有する。この出力電流の大きさは、基準電圧キャパシタンスＣｒがそれぞれ充電又は放電されるレートを決定する。つまり、出力電流の大きさは出力基準電圧ＶＲＯがそれぞれ増大又は減少するレートを決定する。

図３はパワーオン状態を示す。図３は時間Ｔを表わす横軸と電圧Ｖを表わす縦軸を有するグラフを示す。太い実線の曲線は電圧バッファＶＢＦの入力端子の電圧を表わす。ＶＩＮで示すこの電圧は以後入力電圧ＶＩＮという。太い破線の曲線は出力基準電圧ＶＲＯを表わす。パワーオン状態は、ステレオ増幅器回路ＳＡＡがスイッチオンする瞬時ｔ_０から定常状態に達する瞬時ｔ_１まで延在する。入力電圧ＶＩＮは瞬時ｔ_１よりずっと前に、比較的急速に定常状態値Ｖ_REFに到達する。定常状態値Ｖ_REFは内部基準電圧ＶＲＩと一致する。

出力基準電圧ＶＲＯは零値から定常状態値へＳ字曲線特性に従って徐々に増大する。つまり、出力基準電圧ＶＲＯを表わす曲線はＳ字型である。この曲線は、出力基準電圧ＶＲＯが零値から出発する瞬時ｔ_０において零にほぼ等しい一次導関数を有する。この一次導関数は、また出力基準電圧ＶＲＯが定常状態値Ｖ_REFに達する瞬時ｔ_１においてほぼ零に等しい。一般向けに言うと、出力基準電圧ＶＲＯは滑らかな離陸及び滑らかな着陸を示す。出力基準電圧ＶＲＯはパワーオフ状態においても類似のＳ字型挙動を示す。これは、以下に記載するように、電圧バッファＶＢＦの出力電流を適切に制御することによって達成される。

図１に示すコントローラＣＴＲＬは好ましくはスイッチＳＷを以下のように制御する。オーディオシステムＡＳＹがスイッチオンされるものと仮定する。この場合には、コントローラＣＴＲＬは、内部基準電圧ＶＲＩが得られると同時にスイッチＳＷをオン位置にする。これは図３の瞬時ｔ_０と一致する。次に、オーディオシステムＡＳＹがスイッチオフされるものとする。この場合には、コントローラＣＴＲＬは、電源電圧ＶＣＣを比較的短い期間の間維持したまま、スイッチＳＷをオフ位置にする。出力基準電圧ＶＲＯはこの期間中にＳ字型曲線に従って滑らかに零値に低下する。

基準電圧回路ＲＶＣを示す図２を再び参照する。負傾斜モジュールＮＳＭ、正傾斜モジュールＰＳＭ及び最小値選択モジュールＭＳＭは、電圧バッファＶＢＦの出力電流を最大値ＩＭＸに制限する電流制限回路を構成する。従って、この電流制限回路は、出力基準電圧ＶＲＯが増大する場合又は減少する場合のどちらでも、その増大又は減少レートに制限を与える。電流制限回路は電圧バッファＶＢＦの出力電流の最大値を出力基準電圧ＶＲＯの関数として制御する。

より詳細に説明すると、負傾斜モジュールＮＳＭは出力基準電圧ＶＲＯに基づいて負傾斜信号ＳＮを供給する。負傾斜信号ＳＮは、出力基準電圧ＶＲＯが増大するとき減少する振幅を有する。負傾斜信号ＳＮは、出力基準電圧ＶＲＯが内部基準電圧ＶＲＩになるとき零にするのが好ましい。これは図２に破線で示されており、この接続を経て負傾斜モジュールＮＳＭは内部基準電圧ＶＲＩを受信する。

正傾斜モジュールＰＳＭは出力基準電圧ＶＲＯに基づいて正傾斜信号ＳＰを供給する。正傾斜信号ＳＰは、出力基準電圧ＶＲＯが減少するとき増大する値を有する。パワーオフ状態において、正傾斜信号ＳＰは、出力基準電圧ＶＲＯが零になるとき零にするのが好ましい。パワーオン状態においては、正傾斜信号ＳＰはパワーオン状態が開始するとき、即ちステレオ増幅器回路ＳＡＡがスイッチオンされるときに零にするのが好ましい。出力基準電圧ＶＲＯは、パワーオン状態が開始するとき通常零である。

出力基準電圧ＶＲＯは、ステレオ増幅器回路ＳＡＡがスイッチオフされてから比較的短時間後にスイッチオンされる場合、零よりかなり大きくなる。これは、この場合には基準電圧キャパシタンスＣｒが依然として電荷を含んでいるためである。オプションであるサンプルホールド回路ＳＨＣは、この初期非零値を保持し、この値を正傾斜モジュールＰＳＭに供給することができる。この場合、正傾斜モジュールＰＳＭは正傾斜信号ＳＰの大きさを出力基準電圧ＶＲＯと初期非零値との差の関数として変化させることができる。

最小値選択モジュールＭＳＭは負傾斜信号ＳＮ及び正傾斜信号ＳＰを受信する。最小値選択モジュールＭＳＭはこれらの信号のどちらが最小値を有するかを有効に決定する。もっと正確に言えば、最小値選択モジュールＭＳＭは電圧バッファＶＢＦの出力電流の最大値ＩＭＸを最小値を有する信号に基づいて制御する。従って、負傾斜信号ＳＮの値が正傾斜信号ＳＰの値より小さい場合には出力電流の最大値ＩＭＸは負傾斜信号ＳＮの値の関数として変化する。逆に、正傾斜信号ＳＰの値が負傾斜信号ＳＮの値より小さい場合には出力電流の最大値ＩＭＸは正傾斜信号ＳＰの値の関数として変化する。

換言すれば、最小値選択モジュールＭＳＭは、負傾斜信号ＳＮ又は正傾斜信号ＳＰの何れかに対する出力電流の最大値ＩＭＸの制御を、これらの両信号のどちらが最小値を有するかに依存して有効に行う。これはパワーオン状態及びパワーオフ状態における出力基準電圧ＶＲＯの滑らかな離陸及び滑らかな着陸を可能にする。

図４は、電圧バッファＶＢＦのための電流制限回路を構成する種々のモジュールＮＳＭ，ＰＳＭ，ＭＳＭの実施例を示す。この実施例は、３つの演算増幅器Ａ１，Ａ２，Ａ３、７個のトランジスタＭ１−Ｍ７及び２つの抵抗Ｒ１，Ｒ２を具える。各トランジスタは、例えばゲート、ソース及びドレインを有する電界効果型とすることができる。各演算増幅器は反転入力端子（−）、非反転入力端子（＋）及び出力端子を有する。

もっと具体的にいうと、負傾斜モジュールＮＳＭは、演算増幅器Ａ１，Ａ２、トランジスタＭ１，Ｍ２及び抵抗Ｒ１を具える。演算増幅器Ａ１は内部基準電圧ＶＲＩをその反転入力端子に受信する。この演算増幅器の出力端子はトランジスタＭ１のゲートに結合され、そのドレインは演算増幅器Ａ１の非反転入力端子に結合される。演算増幅器Ａ２は出力基準電圧ＶＲＯをその反転入力端子に受信する。演算増幅器Ａ１と同様に、演算増幅器Ａ２の出力はトランジスタＭ２のゲートに結合され、そのドレインは非反転入力端子に結合される。抵抗Ｒ１はトランジスタＭ１及びトランジスタＭ２のそれぞれのドレイン間に結合される。

正傾斜モジュールＰＳＭは、演算増幅器Ａ３、トランジスタＭ３及び抵抗Ｒ２を具える。演算増幅器Ａ３は出力基準電圧ＶＲＯをその反転入力端子に受信する。演算増幅器Ａ３の出力はゲートトランジスタＭ３のゲートに結合され、そのドレインは演算増幅器Ａ３の非反転入力端子に結合される。抵抗Ｒ２はトランジスタＭ３のドレインと信号接地との間に結合される。

最小値選択モジュールＭＳＭはトランジスタＭ４−Ｍ７を具える。トランジスタＭ４のゲート及びソースはトランジスタＭ１のゲート及びソースに結合される。同様にトランジスタＭ５のゲート及びソースはトランジスタＭ３のゲート及びソースに結合される。実際上、トランジスタＭ４とトランジスタＭ５は負傾斜モジュールＮＳＭと正傾斜モジュールＰＳＭにそれぞれ結合された最小値選択モジュールＭＳＭのそれぞれの入力部を構成する。トランジスタＭ６のソースはトランジスタＭ４のドレインに結合されるが、トランジスタＭ６のゲートはトランジスタＭ５のゲートに結合される。同様に、トランジスタＭ７のソースはトランジスタＭ５のドレインに結合されるが、トランジスタＭ７のゲートはトランジスタＭ４のゲートに結合される。トランジスタＭ４−Ｍ７はいわゆる公差結合カスコード構成に配置される。トランジスタＭ６及びトＭ７のそれぞれのドレインは相互結合され、最小値選択モジュールＭＳＭの出力端子を構成する。

図４に示す実施例は次のように動作する。負傾斜モジュールＮＳＭにおいて、演算増幅器Ａ１及びトランジスタＭ１が電圧ホロワ回路を構成し、これが内部基準電圧ＶＲＩをトランジスタＭ１のドレインに印加する。演算増幅器Ａ２及びトランジスタＭ２が同様に電圧ホロワ回路を構成し、これが出力基準電圧ＶＲＯをトランジスタＭ２のドレインに印加する。従って、電流が抵抗Ｒ１を経て流れ、この電流は内部基準電圧ＶＲＩと出力基準電圧ＶＲＯとの差の関数として変化する。この電流は出力基準電圧ＶＲＯが増大するにつれて減少する。よって、抵抗Ｒ１を経て流れる電流は以後負傾斜電流Ｉ_SNという。負傾斜電流Ｉ_SNはトランジスタＭ１のソース及びドレインを経て流れる。

正傾斜モジュールＰＳＭにおいて、演算増幅器Ａ３及びトランジスタＭ３が電圧ホロワ回路を構成し、これが出力基準電圧ＶＲＯをトランジスタＭ３のドレインに印加する。従って、電流が抵抗Ｒ２を経て流れ、この電流は出力基準電圧ＶＲ０が増大するにつれて増大する。よって、この電流は以後正傾斜電流Ｉ_SPという。正傾斜電流Ｉ_SPはトランジスタＭ３のソース及びドレインを経て流れる。

最小値選択モジュールＭＳＭにおいて、トランジスタＭ４がトランジスタＭ１を流れる負傾斜電流Ｉ_SNを複製しようとする。トランジスタＭ５がトランジスタＭ３を流れる正傾斜電流Ｉ_SPを複製しようとする。トランジスタＭ６及びトランジスタＭ７は電流セレクタを構成する。トランジスタＭ７がそのゲートに受信する電圧よりかなり低い電圧をトランジスタＭ６がそのゲートに受信するものと仮定する。この場合には、トランジスタＭ６が電流ホロワを構成する一方、トランジスタＭ７が有効に電流遮断器を構成する。逆に、トランジスタＭ６がそのゲートに受信する電圧よりかなり低い電圧をトランジスタＭ７がそのゲートに受信する場合には、トランジスタＭ７が電流ホロワを構成する一方、トランジスタＭ６が有効に電流遮断器を構成する。その結果、最小値選択回路ＭＳＭは選択された制御電流Ｉ_SELを出力し、この電流は負傾斜電流Ｉ_SNの複製又は正傾斜電流Ｉ_PSの複製のいずれかである。これは、それぞれのゲート電圧がほぼ等しい比較的狭いテイクオーバ領域を除いて当てはまる。

負傾斜電流Ｉ_SNが正傾斜電流Ｉ_SPの値よりかなり大きい値を有するものとする仮定する。この場合には、トランジスタＭ１のゲート及びソース間の電圧差がトランジスタＭ３のゲート及びソース間の電圧差よりかなり大きい。その結果、トランジスタＭ７はトランジスタＭ６よりかなり低い電圧をそのゲートに受信する。この場合、トランジスタＭ７は電流ホロワであり、トランジスタＭ６は電流遮断器である。トランジスタＭ５が供給する正傾斜電流Ｉ_SPの複製が選択された制御電流Ｉ_SELを構成する。最小値選択モジュールＭＳＭは負傾斜電流Ｉ_SNより小さい値を有する正傾斜電流Ｉ_SPを有効に選択する。同様に、負傾斜電流Ｉ_SNの大きさが正傾斜電流Ｉ_SPの値よりかなり小さい場合には最小値選択モジュールＭＳＭは負傾斜電流Ｉ_SNを選択する。この場合には、負傾斜電流Ｉ_SNが選択された制御電流Ｉ_SELを構成する。

選択された制御電流Ｉ_SELによって図２に示す電圧バッファＶＢＦの出力電流の最大値を設定することができる種々の方法がある。それぞれの方法は電圧バッファＶＢＦのそれぞれの実施形態と関連する。種々の実施形態を以下に一例として記載する。

図５は、電圧バッファＶＢＦの基本的な実施形態を示し、これを以後基本電圧バッファという。基本電圧バッファは、８個のトランジスタＭ１０１−Ｍ１０８を具え、これらは電界効果型とすることができる。トランジスタＭ１０１及びＭ１０２は、選択された制御電流Ｉ_SELをテール電流として受ける差動対を構成する。トランジスタＭ１０２のゲートは内部基準電圧ＶＲＩを受信する。トランジスタＭ１０１のゲートは出力基準電圧ＶＲＯが存在する基本電圧バッファの出力端子に結合さる。互いに結合されたトランジスタＭ１０６及びトランジスタＭ１０８のそれぞれのドレインがこの出力端子を構成する。トランジスタＭ１０１，Ｍ１０２は同じサイズとする。トランジスタＭ１０３，Ｍ１０４、トランジスタＭ１０５，Ｍ１０及びトランジスタＭ１０７，Ｍ１０８も同様に同じサイズとする。

基本電圧バッファは次のように動作する。トランジスタＭ１０１，Ｍ１０２により形成される差動対はトランジスタM１０１のドレイン電流とトランジスタＭ１０２のドレイン電流の２つの成分を有する差動電流を出力する。この差動電流は、内部基準電圧ＶＲＩと基本電圧バッファの出力端子に存在する出力基準電圧ＶＲＯとの差の関数として変化する。トランジスタＭ１０１のドレイン電流はトランジスタＭ１０３，Ｍ１０４，Ｍ１０７，Ｍ１０８により２度ミラー複製される。もっと具体的にいうと、トランジスタＭ１０３，Ｍ１０４が第１の電流ミラーを構成し、このドレイン電流の１度目のミラー複製を提供する。トランジスタＭ１０７，Ｍ１０８が第２の電流ミラーを構成し、トランジスタＭ１０１のドレイン電流の２度目のミラー複製を提供する。トランジスタＭ１０５，Ｍ１０６はトランジスタＭ１０２のドレイン電流のミラー複製を提供する電流ミラーを構成する。出力端子は、トランジスタＭ１０１のドレイン電流の２度目のミラー複製からトランジスタＭ１０２のドレイン電流のミラー複製が差し引かれる電流減算点を構成する。

基本電圧バッファＶＢＦは、出力基準電圧ＶＲＯが内部基準電圧ＶＲＩにほぼ等しくなる定常状態を達成しようとする。つまり、基本電圧バッファは内部基準電圧を出力端子に印加しようとする。電圧バッファＶＢＦの出力端子に存在する出力基準電圧ＶＲＯが内部基準電圧ＶＲＩより小さいものと仮定しよう。この場合には、トランジスタＭ１０１のドレイン電流がトランジスタＭ１０２のドレイン電流より大きく、充電電流が基本電圧バッファの出力端子から図２に示す基準電圧キャパシタンスＣｒへと流れる。逆に、出力基準電圧ＶＲＯが内部基準電圧ＶＲＩより大きい場合には、放電電流が基準電圧キャパシタンスＣｒから出力端子へと流れる。いずれの場合にも、この電流の値は最小値選択モジュールＭＳＭが供給する選択された制御電流Ｉ_SELの大きさを超えることができない。

図６は図２に示す電圧バッファＶＢＦの高ループ利得の実施形態を示す。この実施形態を以後高ループ利得電圧バッファという。高ループ利得電圧バッファは、図５に示す基本電圧バッファに２つのトランジスタＭ１０１９，Ｍ１１０を追加することによって得られる。高ループ電圧バッファの他のトランジスタＭ１０１−１０８の各々は図５に示す基本電圧バッファ内のトランジスタＭ１０１−１０８に対応する。

高ループ利得電圧バッファは基本電圧バッファとほぼ同様に動作する。トランジスタＭ１０９，Ｍ１１０は、トランジスタＭ１０１，Ｍ１０２が構成する差動対からの差動電流を有効に増幅する。もっと詳しく説明すれば、トランジスタＭ１０３、Ｍ１０４、Ｍ１０５，Ｍ１０６，Ｍ１０９，Ｍ１１０は一緒に差動電流増幅器を構成し、この増幅器は交差結合された２つの電流ミラーを具える。トランジスタＭ１０３とトランジスタＭ１０９はこれらの電流ミラーの一方を構成する。トランジスタＭ１０５とトランジスタＭ１１０は他方の電流ミラーを構成する。各電流ミラーは１より幾分小さい電流利得を提供する。これらの電流ミラーを交差結合することによって正帰還ループが形成される。この正帰還ループによって、トランジスタＭ１０３，Ｍ１０４，Ｍ１０５，Ｍ１０６，Ｍ１０９，Ｍ１１０により形成される差動電流増幅器は上記の電流ミラーの電流利得の逆数にほぼ等しい電流利得をもたらす。従って、高ループ利得電圧バッファは基本電圧バッファよりかなり高いループ利得を有する。高ループ利得は出力基準電圧ＶＲＯのより精密な制御を可能にする。

図７は電圧バッファＶＢＦの定ループ利得の実施形態を示す。この実施形態を以後定ループ利得電圧バッファという。定ループ利得電圧バッファは１５個のトランジスタＭ２０１−Ｍ２１５を具え、これらのトランジスタは例えば電界効果型とすることができる。トランジスタＭ２０１及びＭ２０２差動対を構成し、その共通ソースノードにトランジスタＭ２０９が結合される。トランジスタＭ２０９は固定バイアス電圧Ｖ_Bを受信する。トランジスタＭ２０２のゲートは内部基準電圧ＶＲＩを受信する。他方のトランジスタＭ２０１のゲートは出力基準電圧ＶＲＯが存在する出力端子に結合される。トランジスタＭ２１０のソースがこの出力端子を構成する。トランジスタＭ２０１，Ｍ２０２は同じサイズとする。同様に、トランジスタＭ２０３，Ｍ２０４，トランジスタＭ２０５，Ｍ２０６，トランジスタＭ２０７，Ｍ２０８及びトランジスタＭ２１３，Ｍ２１４，Ｍ２１５も同じサイズとする。トランジスタＭ２１１のいわゆるＷ／Ｌ比はトランジスタＭ２１２のＷ／Ｌ比の２倍にする。

定ループ利得電圧バッファは次のように動作する。トランジスタＭ２０９はトランジスタＭ２０１，Ｍ２０２からなる差動対に固定バイアス電流Ｉ_Bを供給する。その結果、この差動対は、選択された制御電流Ｉ_SELの関数として変化する相互コンダクタンス利得を有する図５及び図６の差動対Ｍ１０１，Ｍ１０２に反して、固定の相互コンダクタンス利得を有する。差動対Ｍ２０１，Ｍ２０２は、トランジスタＭ２０１のドレイン電流とトランジスタＭ２０２のドレイン電流の２つの成分を有する差動電流を供給する。この差動電流は内部基準電圧ＶＲＩと基本電圧バッファの出力端子に存在する出力基準電圧ＶＲＯとの差の関数として変化する。

トランジスタＭ２０３，Ｍ２０４は第１の電流ミラーを構成し、トランジスタＭ２０１のドレイン電流の１度目のミラー複製を供給する。トランジスタＭ２０７，Ｍ２０８は第２の電流ミラーを構成し、トランジスタＭ２０１のドレイン電流の２度目のミラー複製を供給する。トランジスタＭ２０５，Ｍ２０６は他の電流ミラーを構成し、トランジスタＭ２０２のドレイン電流のミラー複製を供給する。トランジスタＭ２０８，Ｍ２０６のそれぞれのドレイン及びトランジスタＭ２１０のゲートはトランジスタＭ２１０のドレイン電流の２度目のミラー複製電流からトランジスタＭ２０２のドレイン電流が減算される電流減算点を構成する。共通ソース構成に配置されたトランジスタＭ２１０は上記の電流減算点と定ループ利得電圧バッファの出力端子との間に結合された電圧ホロワを構成する。

定ループ利得電圧バッファは、出力基準電圧ＶＲＯが内部基準電圧ＶＲＩにほぼ等しい定常状態を達成しようとする。定ループ利得電圧バッファは、図５及び図６に示す実施例がこの定常状態を達成しようとする動作と同じ動作でこの定常状態を達成しようとする。違いは、図５に示す基本電圧バッファと比較して比較して高い利得を可能にするトランジスタＭ２１０の存在にある。

実際には、定ループ利得電圧バッファは、図５に示す基本電圧バッファに以下の２つの変更を加えることによって部分的に得ることができ、これについて言及する。第１に、図７のトランジスタＭ２１０に相当する出力トランジスタを付加する。この出力トランジスタのゲートを互いに結合されたトランジスタＭ１０６，Ｍ１０８のそれぞれのドレインに結合する。トランジスタＭ１０１のゲートを、トランジスタＭ１０６，Ｍ１０８のそれぞれのドレインに結合する代わりにこの出力トランジスタのソースに結合する。第２に、最小値選択モジュールＭＳＭから図５に示される差動対への選択された制御電流Ｉ_SELの供給を固定のテール電流源（図７のトランジスタＭ２０９に相当する）と置き換える。この定ループ利得電圧バッファでは、選択された制御電流Ｉ_SELが出力電流の最大値を異なる態様に制御する。

定ループ利得電圧バッファを示す図７を再び参照する。トランジスタＭ２１１−Ｍ２１５は出力電流制限回路を構成し、この回路は出力電流の最大値を最小値選択モジュールＭＳＭからの選択された制御電流Ｉ_SELの関数として定める。もっと詳しくいうと、トランジスタＭ２１３とトランジスタＭ２１５は選択された制御電流Ｉ_SELのミラー複製電流を出力する電流ミラーを構成する。この選択された制御電流Ｉ_SELのミラー複製電流は、上述の出力トランジスタであるトランジスタＭ２１０のためのバイアス電流を構成する。トランジスタＭ２１３が供給するバイアス電流は、定ループ利得電圧バッファが図２に示す基準電圧キャパシタンスＣｒから引き出すことができる最大放電電流を構成する。このバイアス電流は選択された制御電流Ｉ_SELのミラー複製電流であるため、選択された制御電流Ｉ_SELはこの最大放電電流を定める。

トランジスタＭ２１４とトランジスタＭ２１５は、同じく、選択された制御電流Ｉ_SELの別のミラー複製電流を出力する電流ミラーを構成する。この選択された制御電流Ｉ_SELのミラー複製電流は、ゲートとドレインが互いに結合されたトランジスタＭ２１２を経て流れる。即ち、トランジスタＭ２１２はダイオード接続され、そのゲートとソースの間に選択された制御電流Ｉ_SELの関数として変化する電圧を発生する。この電圧がトランジスタＭ２１１のゲートとソースの間にかかる。このようにバイアスされ且つトランジスタＭ２１２の２倍のＷ／Ｌ比を有するトランジスタＭ２１１は、図２に示す基準電圧キャパシタンスＣｒが選択された制御電流Ｉ_SELを超える充電電流を受けることを有効に阻止する。

定ループ利得電圧バッファが選択された制御電流Ｉ_SELよりかなり小さい充電電流を供給するものと仮定しよう。この場合には、トランジスタＭ２１０は充電電流とトランジスタＭ２１３が供給するバイアス電流（選択された制御電流Ｉ_SELにほぼ等しい）との和に等しいドレイン電流を有する。この場合には、このドレイン電流は選択された制御電流Ｉ_SELの２倍よりかなり小さい。このような場合には、トランジスタＭ２１１が抵抗を構成し、ドレイン電流がこれを経て流れる。トランジスタＭ２１０は前述したように電圧ホロワを構成する。

定ループ利得電圧バッファが選択された制御電流Ｉ_SELに等しい充電電流を供給するものと仮定しよう。この場合には、選択された制御電流Ｉ_SELの２倍に等しい電流がトランジスタＭ２１０を流れる。このような場合には、トランジスタＭ２１０がそのソースとドレイン間で抵抗を構成するが、トランジスタＭ２１１が電流源を構成し、選択された制御電流Ｉ_SELの２倍の固定電流を供給する。トランジスタＭ２１３がトランジスタＭ２１１からのこの固定電流のいわば半分を吸収する。従って、充電電流は選択された制御電流Ｉ_SELを超えることはできない。この電流制限状態は、充電電流が選択された制御電流Ｉ_SELより小さくなると、終わる。電流制限状態は、充電電流が選択された制御電流Ｉ_SELに等しい点まで増大すると再び始まる。

定ループ利得電圧バッファの利点は、ループ利得が選択された制御電流Ｉ_SELに依存しない点にある。これは正確で安定な動作に寄与する。

最小値選択モジュールの実施例ＭＳＭを示す図４を再度参照する。この特定の実施形態は電流領域で最小値選択を実施する。最小信号選択は電圧領域で達成することもできる。つまり、図２に示す負傾斜信号ＳＮ及び正傾斜信号ＳＰは電流の変わりに電圧にすることもできる。

図８は、最小値選択モジュールＭＳＭの電圧ベースの実施形態の一部分を構成する最小電圧セレクタの一例を示す。この最小電圧セレクタは、例えば電界効果型を可とする２つのトランジスタＭ３０１，Ｍ３０２を具える。各トランジスタは、ドレインとゲートが相互接続されたダイオード構成に配置される。トランジスタＭ３０１のソースは第１の信号電圧Ｖ_１を受信する。トランジスタＭ３０２のソースは第２の信号電圧Ｖ_２を受信する。２つのトランジスタＭ３０１，Ｍ３０２のそれぞれのゲート及びドレインは共通のソース−ドレインノードを形成するように相互接続される。バイアス電流Ｉ_Dがこの共通ゲート−ドレインノードに供給され、２つのトランジスタＭ３０１，Ｍ３０２を経て信号接地へ流れる。共通ゲート−ドレインノードが上記の２つの信号電圧Ｖ_１，Ｖ_２のうちの小さい方により決まる選択された電圧Ｖ_SELを供給する。つまり、最小電圧セレクタは上記の２つの信号電圧Ｖ_１，Ｖ_２の小さい方を選択する。

図９は最小電圧セレクタの別の例を示す。この最小電圧セレクタは差動対を構成する２つのトランジスタＭ４０１，Ｍ４０２を具える。トランジスタＭ４０１はそのゲートに第１の信号電圧Ｖ１を受信する。トランジスタＭ４０２はそのゲートに第２の信号電圧Ｖ２を受信する。差動対はテール電流Ｉ_Ｔを受け取る共通ソースノードを具える。共通ソースノードが上記の２つの信号電圧のうちの小さい方により決まる選択された電圧Ｖ_SELを供給する。従って、この最小電圧セレクタは上記の２つの信号電圧Ｖ_１，Ｖ_２の小さい方を選択する。

結び
図面に関する上記の詳細な説明は特許請求の範囲に特定された本発明及び追加の特徴の説明にすぎない。本発明は多くの異なる態様に実施することができる。これを説明するために、いくつかの変更例を簡単に示す。

本発明は、基準電圧をキャパシタンスに供給する必要がある任意のタイプの製品又は方法に有利に適用できる。図１に示すオーディオシステムＡＳＹは一例にすぎない。本発明は、例えばビデオシステム又は信号を処理する他の任意のタイプのシステムに等しく有利に適用できる。基準電圧は電源電圧と信号接地との間の任意の所定の値を有するものとし得る。つまり、基準電圧は必ずしも電源電圧の半分にする必要はない。

制御可能な最大値を有する出力電流を供給し得る回路を実施する多くの異なる形態がある。図５、図６及び図７はそのいくつかの実施例を提供する。多くの他の実施形態が可能である。

最小値選択モジュールＭＳＭを実施する多くの異なる形態がある。図４は最小値選択を電流領域で行う実施例を示す。他の実施例は最小値選択を電圧領域で行うことができる。図８及び図９はこのような実施例に使用できる回路の例を提供する。

以上の説明は電解効果トランジスタを具える実施例を提供している。バイポーラトランジスタを具える実施例も可能である。図２に示す負傾斜モジュールＶＳＭ、正傾斜モジュールＰＳＭ及び最小値選択モジュールＭＳＭは適切にプログラムされたプロセッサ及び１つ以上のアナログ−ディジタル変換器を用いて実現することができる。即ち、最小値選択は、上記のモジュールに関して記載された動作をプロセッサに実行させるコンピュータプログラム製品によってディジタル領域で行うことができる。

種々の機能を種々のハードウェア又はソフトウェアアイテム又はその両方で実行する多くの方法がある。この点において、図は極めて概略的であり、各図は本発明の一つの可能な実施例を表しているにすぎない。従って、図は異なる機能を異なるブロックで示しているが、これはハードウェア又はソフトウェアの単一アイテムがいくつかの機能を実行することを決して除外するものではない。また、ハードウェア又はソフトウェアアイテム又はその両方の組み合わせが一つの機能を実行することを除外しない。

以上の見解から、図面についての詳細な説明は本発明を限定するものでないこと明らかであろう。添付の特許請求の範囲に入る多くの変更例がある。請求項内の参照符号は請求項を限定するものと理解すべきでない。「具える」は請求項に記載された要素又はステップ以外の要素又はステップの存在を除外しない。要素又はステップの単数表現は該要素又はステップの複数の存在を除外しない。

Claims (11)

1. 基準電圧をキャパシタンスに印加する基準電圧回路を具える信号プロセッサであって、前記基準電圧回路は、
   前記キャパシタンスに存在する電圧が増大するとき、減少する振幅を有する負傾斜信号を供給する負傾斜モジュールと、
   前記キャパシタンスに存在する電圧が増大するとき、増大する振幅を有する正傾斜信号を供給する正傾斜モジュールと、
   前記負傾斜信号の振幅が前記正傾斜信号の振幅より小さい場合には、前記基準電圧回路が前記キャパシタンスに供給し得る最大電流を前記負傾斜信号に依存して制御し、前記正傾斜信号の振幅が前記負傾斜信号の振幅より小さい場合には、前記最大電流を前記正傾斜信号に依存して制御する最小値選択モジュールと、
   を具えることを特徴とする信号プロセッサ。
2. 前記負傾斜モジュールは、前記キャパシタンスに存在する電圧を所望の基準電圧と比較する比較器を具え、前記キャパシタンスに存在する電圧が前記所望の基準電圧に等しい場合に前記最大電流は最低の値を有することを特徴とする請求項１記載の信号プロセッサ。
3. 前記正傾斜モジュールは、前記キャパシタンスに存在する電圧を信号接地電圧と比較する比較器を具え、前記キャパシタンスに存在する電圧が前記信号接地電圧に等しい場合に前記最大電流は最低の値を有することを特徴とする請求項１記載の信号プロセッサ。
4. 前記負傾斜モジュールは、電流の形の前記負傾斜信号（以後負傾斜電流という）を供給する相互コンダクタンス回路を具え、
   前記正傾斜モジュールは、電流の形の前記正傾斜信号（以後正傾斜電流という）を供給する相互コンダクタンス回路を具え、
   前記最小値選択モジュールは、前記負傾斜電流が前記正傾斜電流より小さい場合には前記負傾斜電流に基づく選択された制御電流を供給し、前記正傾斜電流が前記負傾斜電流より小さい場合には前記正傾斜電流に基づく選択された制御電流を供給する電流スイッチを具える、
   ことを特徴とする請求項１記載の信号プロセッサ。
5. 前記基準電圧回路は、
   前記キャパシタンスに存在する電圧を所望の基準電圧と比較する差動トランジスタ対であって、前記選択された制御電流をテール電流として受け取るように結合された差動トランジスタ対と、
   前記差動トランジスタ対から得られた差動電流に基づく出力電流を供給する電流ミラー回路とを具え、
   前記キャパシタンスが前記出力電流を受け取るように結合されている、
   ことを特徴とする請求項４記載の信号プロセッサ。
6. 前記電流ミラー回路は前記差動トランジスタ対から得られた差動電流を増幅するように交差結合構成に配置された１つの電流ミラーを具えることを特徴とする請求項５記載の信号プロセッサ。
7. 前記基準電圧回路は、前記キャパシタンスに出力電流を供給するように結合された出力段を具え、該出力段は前記出力電流を前記選択された制御電流の関数として制限するバイアス回路を具えることを特徴とする請求項４記載の信号プロセッサ。
8. 前記最小値選択モジュールは、
   前記負傾斜電流の複製を供給するように結合された第１の電流複製トランジスタと、
   前記正傾斜電流の複製を供給するように結合された第２の電流複製トランジスタと、
   前記第１の電流複製トランジスタの主端子に結合された主端子及び前記第２の電流複製トランジスタの制御端子に結合された制御端子を有する第１のカスコードトランジスタと、
   前記第２の電流複製トランジスタの主端子に結合された主端子及び前記第１の電流複製トランジスタの制御端子に結合された制御端子を有する第２のカスコードトランジスタと、
   を具えることを特徴とする請求項４記載の信号プロセッサ。
9. 前記信号プロセッサは、前記キャパシタンスに存在する電圧を基準電圧として受け取るように結合された増幅器を具えることを特徴とする請求項１記載の信号プロセッサ。
10. 基準電圧をキャパシタンスに印加する方法であって、該方法は、
    前記キャパシタンスに存在する電圧が増大するとき、減少する振幅を有する負傾斜信号を発生させる負傾斜信号発生ステップと、
    前記キャパシタンスに存在する電圧が増大するとき、増大する振幅を有する正傾斜信号を発生させる正傾斜信号発生ステップと、
    前記負傾斜信号の振幅が前記正傾斜信号の振幅より小さい場合には、前記キャパシタンスに供給し得る最大電流を前記負傾斜信号に依存して制御し、前記正傾斜信号の振幅が前記負傾斜信号の振幅より小さい場合には、前記最大電流を前記正傾斜信号に依存して制御する最小値選択ステップと、
    を具えることを特徴とする方法。
11. プログラマブルプロセッサにロードされたとき、該プログラマブルプロセッサに請求項１０に記載の方法を実行させるプログラマブルプロセッサ用のコンピュータプログラム製品。

Images