CN109004936B - 一种数字模拟转换器及数字功放子系统 - Google Patents

一种数字模拟转换器及数字功放子系统 Download PDF

Info

Publication number
CN109004936B
CN109004936B CN201810888590.4A CN201810888590A CN109004936B CN 109004936 B CN109004936 B CN 109004936B CN 201810888590 A CN201810888590 A CN 201810888590A CN 109004936 B CN109004936 B CN 109004936B
Authority
CN
China
Prior art keywords
switch
digital
analog converter
field effect
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810888590.4A
Other languages
English (en)
Other versions
CN109004936A (zh
Inventor
杨志飞
张海军
姚炜
周佳宁
杜黎明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN201810888590.4A priority Critical patent/CN109004936B/zh
Publication of CN109004936A publication Critical patent/CN109004936A/zh
Application granted granted Critical
Publication of CN109004936B publication Critical patent/CN109004936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/662Multiplexed conversion systems
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/742Simultaneous conversion using current sources as quantisation value generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/82Digital/analogue converters with intermediate conversion to time interval
    • H03M1/822Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00Circuits for transducers, loudspeakers or microphones
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种数字模拟转换器及数字功放子系统,该数字模拟转换器的第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象不会越过第一电流源和第二电流源加载在数字模拟转换器的输出信号中,避免了由于第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象对数字模拟转换器的输出信号的不良影响;进而使得第一开关、第二开关、第三开关和第四开关的尺寸不会受到限制,可以采用较大尺寸的开关管作为所述第一开关、第二开关、第三开关和第四开关,解决了由于第一开关、第二开关、第三开关和第四开关消耗过多的电压降而使得第一电流源和第二电流源工作在线性区的问题。

Description

一种数字模拟转换器及数字功放子系统
技术领域
本发明涉及半导体集成电路技术领域,更具体的说,是涉及一种数字模拟转换器及数字功放子系统。
背景技术
数字功放具有失真小、噪音低、动态范围大、抗干扰能力强等特点,在音质的透明度、解析力,背景的宁静、低频的震撼力度方面的优势大大超过传统的模拟功放和class D功放。随着DVD家庭影院、迷你音响系统、机顶盒、个人电脑、LCD电视、平板显示器和移动电话等消费类产品日新月异的发展,尤其是SACD、DVD Audio等一些高采样频率的新音源规格的出现,以及音响系统从立体声到多声道环绕系统的进化,都加速了数字功放的发展。在数字功率领域,现在有针对追求高保真音质要求的用户而出现了一种新的名词“纯数字功放",其支持很多数字音频格式信号输入,如I2S、TDM等,经过数字DSP处理,实现丰富的音效算法,有很强的RF抗干扰能力,用在手机上,具有天然的优势,数字信号在传输过程中不会带来相位廷迟、相位失真、交越失真等,听感的好处就是声音会更通透、定位更准、声音更接近真实。
数字功放系统中通常包括两个数字功放子系统,首先两个数字功放子系统分别用于接收第一输入信号和第二输入信号,第一输入信号和第二输入信号由数字模块对接收到的I2S、TDM等数字输入信号经过音效处理、数字增益放大、数字滤波后转换获得;然后两个数字功放子系统分别对第一输入信号和第二输入信号进行数字模拟转换处理(Digital-to-Analog Conversion,DAC)后获得模拟信号,并对获得的模拟信号进行一系列波形处理后,获得PWM方波信号,实现模拟增益的放大;最后这两个数字功放子系统输出的方波信号经过低通滤波或扬声器本身的低通滤波特性后,还原出音频信号。在这整个过程中,对第一输入信号和第二输入信号进行数字模拟转换处理的是数字功放子系统的数字模拟转换器。
现有技术中的数字模拟转换器由于电路结构的限制,使得其接受输入信号的开关管的尺寸不能太大,否则开关管的漏极和源极之间产生的寄生电容会变大,在开关过程中产生的时钟馈通效应和沟道电荷注入会加大,对数字模拟转换器的输出信号产生不良影响,从而对整个数字功放系统的性能产生不良影响;而为了避免开关管在开关时的时钟馈通效应,数字模拟转换器的开关管的尺寸只能设计的较小,从而使得这些开关管的电阻较大,在这些开关管上会消耗一定的电压降,在数字模拟转换器的电源电压较低时,会使得数字模拟转换器的电流源工作在线性区,从而给数字模拟转换器的输出电流值和等效输出阻抗产生不良影响,最终给数字模拟转换器的性能带来不良影响。
发明内容
有鉴于此,本发明提供了一种数字模拟转换器及数字功放子系统,以解决由于数字模拟转换器中的开关管的尺寸只能设计的较小,而对数字模拟转换器的性能带来不良影响的问题。
为实现上述目的,本发明提供如下技术方案:
一种数字模拟转换器,应用于数字功放系统中,所述数字模拟转换器包括:第一开关、第二开关、第三开关、第四开关、第一电流源和第二电流源,其中:
所述第一开关的第一端作为所述数字模拟转换器的信号输入端,所述第三开关的第一端与共模电压信号端相连,所述第一开关的第二端和所述第三开关的第二端的公共端与所述第一电流源的第一端相连,所述信号输入端用于接收驱动电压信号;
所述第一电流源的第二端与所述第二电流源的第一端相连,所述第一电流源和所述第二电流源的连接节点作为所述数字模拟转换器的信号输出端;
所述第二电流源的第二端与所述第二开关的第一端和所述第四开关的第一端的公共端相连,所述第二开关的第二端接地,所述第四开关的第二端与所述共模电压信号相连;
所述第一开关和所述第四开关的开关状态由第一输入信号控制,所述第二开关和所述第三开关的开关状态由第二输入信号控制,且所述第一开关和所述第三开关的开关时序相反,所述第一开关和所述第四开关的开关时序相同,所述第二开关和所述第四开关的开关时序相反,所述第二开关和所述第三开关的开关时序相同。
进一步的,所述第一电流源包括第一电阻、第一场效应管和第一运算放大器;所述第二电流源包括第二电阻、第二场效应管和第二运算放大器;其中:
所述第一电阻的第一端作为所述第一电流源的第一端与所述第一开关的第二端和所述第三开关的第二端的公共端相连,所述第一场效应管的源极与所述第一电阻的第二端相连,所述第一场效应管的漏极与所述第二场效应管的源极相连,所述第一运算放大器的负向输入端与所述第一场效应管的源极相连,所述第一运算放大器的正向输入端接收所述电源电压与基准电压之差;所述第一运算放大器生成第一偏置电压,所述第一场效应管的栅极与所述第一运算放大器的输出端相连,所述第一场效应管的栅极用于接收所述第一偏置电压;
所述第二场效应管的源极与所述第二电阻的第一端相连,所述第二电阻的第二端作为所述第二电流源的第二端与所述第二开关的第一端和所述第四开关的第一端的公共端相连,所述第二运算放大器的负向输入端与所述第二场效应管的源极相连,所述第二运算放大器的正向输入端接收所述基准电压,所述第二运算放大器生成第二偏置电压,所述第二场效应管的栅极与所述第二运算放大器的输出端相连,所述第二场效应管的栅极用于接收所述第二偏置电压;
所述第一场效应管的漏极和所述第二场效应管的漏极的连接节点作为所述数字模拟转换器的信号输出端。
进一步的,所述第一场效应管为P型场效应管。
进一步的,所述第二场效应管为N型场效应管。
进一步的,所述第一开关、所述第二开关、所述第三开关和所述第四开关为场效应管。
进一步的,所述第一开关和所述第四开关为P型场效应管,所述第二开关和所述第三开关为N型场效应管。
进一步的,所述第一开关和所述第四开关为N型场效应管,所述第二开关和所述第三开关为P型场效应管。
一种数字功放子系统,包括:如上述所述的数字模拟转换器、放大器、积分器、PWM比较器、驱动器、第一电阻和第一电容,其中,
所述数字模拟转换器的信号输出端与所述放大器的第一信号输入端相连,所述放大器的第二信号输入端用于接收共模电压信号,所述放大器的信号输出端与所述积分器的信号输入端相连;
所述积分器的信号输出端与所述PWM比较器的信号输入端相连,所述PWM比较器的信号输出端与所述驱动器的信号输入端相连,所述驱动器的信号输出端作为所述数字功放子系统的信号输出端;
所述第一电阻的一端接于所述数字模拟转换器与所述放大器的连接节点,所述第一电阻的另一端接于所述驱动器的信号输出端;
所述第一电容的一端接于所述放大器与所述数字模拟转换器的连接节点,所述第一电容的另一端接于所述放大器与所述积分器的连接节点。
进一步的,所述共模电压信号为所述数字模拟转换器接收的驱动电压信号的二分之一或三分之一。
经由上述的技术方案可知,与现有技术相比,本发明公开了一种数字模拟转换器及数字功放子系统,该数字模拟转换器的第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象不会越过第一电流源和第二电流源加载在数字模拟转换器的输出信号中,避免了由于第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象对数字模拟转换器的输出信号的不良影响;进而使得第一开关、第二开关、第三开关和第四开关的尺寸不会受到限制,可以采用较大尺寸的开关管作为所述第一开关、第二开关、第三开关和第四开关,解决了由于第一开关、第二开关、第三开关和第四开关消耗过多的电压降而使得第一电流源和第二电流源工作在线性区的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种数字模拟转换器的数字功放系统应用场景示意图;
图2为本发明实施例提供的一种数字模拟转换器的结构示意图;
图3为本发明实施例提供的另一种数字模拟转换器的结构示意图;
图4为本发明实施例提供的一种VOP通道的数字功放子系统的结构示意图;
图5为本发明实施例提供的第一输入信号和第二输入信号的波形时序示意图;
图6为本发明实施例提供的第一输入信号、第二输入信号、共模电压信号、数字模拟转换器的输出信号和数字功放子系统的输出信号的波形时序示意图;
图7为本发明实施例提供的放大器、积分器、PWM比较器和驱动器的输出信号的波形时序示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
参考图1,图1为本发明实施例提供的一种数字模拟转换器的数字功放系统应用场景示意图,其作用将数字模块处理后的PWM信号转换成模拟信号,其中包括VOP和VON两个通道,下面以VOP通道的数字功放子系统为例进行说明。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图2所示,本发明实施例提供了一种数字模拟转换器,应用于数字功放子系统,上述数字模拟转换器包括:第一开关S1、第二开关S2、第三开关S3、第四开关S4、第一电流源IDAC1和第二电流源IDAC2,其中,
上述第一开关S1的第一端作为上述数字模拟转换器的信号输入端,上述第三开关S3的第一端与共模电压信号端VCM相连,上述第一开关S1的第二端和上述第三开关S3的第二端的公共端与上述第一电流源IDAC1的第一端相连,上述信号输入端用于接收驱动电压信号VDD。
上述第一电流源IDAC1的第二端与上述第二电流源IDAC2的第一端相连,上述第一电流源IDAC1和上述第二电流源IDAC2的连接节点作为上述数字模拟转换器的信号输出端DAC_VO。
上述第二电流源IDAC2的第二端与上述第二开关S2的第一端和上述第四开关S4的第一端的公共端相连,上述第二开关S2的第二端接地GND,上述第四开关S4的第二端与上述共模电压信号VCM相连。
上述第一开关S1和上述第四开关S4的开关状态由第一输入信号PWM_P控制,上述第二开关S2和上述第三开关S3的开关状态由第二输入信号/PWM_P控制,且上述第一开关S1和上述第三开关S3的开关时序相反,上述第一开关S1和上述第四开关S4的开关时序相同,上述第二开关S2和上述第四开关S4的开关时序相反,上述第二开关S2和上述第三开关S3的开关时序相同。
在本实施例中,上述第一输入信号PWM_P和第二输入信号/PWM_P控制上述第一开关S1、上述第二开关S2、第三开关S3和第四开关S4的开关状态。上述第一输入信号PWM_P和第二输入信号/PWM_P由数字功放系统中的数字模块对接收到的I2S、TDM等数字输入信号经过音效处理、数字增益放大和数字滤波后获得,通常为PWM信号,即方波信号。
在图2中,DAV_VO表示上述数字模拟转换器输出的信号。
上述第一开关S1和上述第三开关S3的开关时序相反,上述第一开关S1和上述第四开关S4的开关时序相同,上述第二开关S2和上述第四开关S4的开关时序相反以及上述第二开关S2和上述第三开关S3的开关时序相同是指,在同一时间段内,当上述第一开关S1和第四开关S4处于打开状态时,上述第二开关S2和上述第三开关S3处于关断状态;当上述第一开关S1和上述第四开关S4处于关断状态时,上述第二开关S2和上述第三开关S3处于打开状态。这样能够使得第一电流源IDAC1或第二电流源IDAC2产生的镜像电流作为输出信号进行输出。
在本实施例中,上述数字模拟转换器的第一开关S1和第三开关S3位于第一电流源IDAC1远离数字模拟转换器的信号输出端一侧,上述数字模拟转换器的第二开关S2和第四开关S4位于第二电流源IDAC2远离数字模拟转换器的信号输出端一侧,这样一来第一开关S1、第二开关S2、第三开关S3和第四开关S4在开关过程中产生的时钟馈通效应和沟道电荷注入现象不会越过第一电流源IDAC1和第二电流源IDAC2加载在数字模拟转换器的输出信号中,从而避免了由于第一开关S1、第二开关S2、第三开关S3和第四开关S4在开关过程中产生的时钟馈通效应和沟道电荷注入现象对数字模拟转换器的输出信号的不良影响;进而使得第一开关S1、第二开关S2、第三开关S3和第四开关S4的尺寸不会受到限制,可以采用较大尺寸的开关管作为第一开关S1、第二开关S2、第三开关S3和第四开关S4,解决了由于第一开关S1、第二开关S2、第三开关S3和第四开关S4消耗过多的电压降而使得第一电流源IDAC1和第二电流源IDAC2工作在线性区的问题。
上述第一开关S1和上述第三开关S3的开关时序相反、上述第一开关S1和上述第四开关S4的开关时序相同、上述第二开关S2和上述第四开关S4的开关时序相反以及上述第二开关S2和上述第三开关S3的开关时序相同,可以通过控制上述第一开关S1、上述第二开关S2、上述第三开关S3和上述第四开关S4的类型,以及第一输入信号PWM_P和第二输入信号/PWM_P的相位来实现。具体地,在本申请的一个实施例中,上述第一开关、上述第二开关S2、上述第三开关S3和上述第四开关S4为场效应管。
在本实施例中,上述第一开关S1和上述第四开关S4为类型相同的晶体管,上述第二开关S2和上述第三开关S3为类型相同的晶体管,上述第一开关S1和上述第二开关S2为类型不同的晶体管,即上述第一开关S1和上述第四开关S4为P型场效应管,上述第二开关S2和上述第三开关S3为N型场效应管;或者上述第一开关S1和上述第四开关S4为N型场效应管,上述第二开关S2和上述第三开关S3为P型场效应管。在同时接收高电平或低电平信号时,所处的状态也相反,因此,上述第一输入信号PWM_P和上述第二输入信号/PWM_P可以为相位相同的方波信号。
另外,在本申请的一个可选实施例中,上述第一开关S1、上述第二开关S2、上述第三开关S3以及上述第四开关S4还可以均为P型场效应管或均为N型场效应管;上述第一输入信号PWM_P和上述第二输入信号/PWM_P为相位相反的方波信号。
在本实施例中,上述第一开关S1、上述第二开关S2、上述第三开关S3以及上述第四开关S4为类型相同的场效应管,在同时接收高电平或低电平信号时,所处的状态相同,此时,上述第一开关S1和上述第四开关S4接收的第一输入信号PWM_P,上述第二开关S2和上述第三开关S3接收的第二输入信号/PWM_P需要为相位相反的方波信号,以保证上述第一开关S1和上述第二开关S2的开关时序相反、上述第一开关S1和上述第三开关S3的开关时序相反、上述第一开关S1和上述第四开关S4的开关时序相同以及上述第二开关S2和上述第三开关S3的开关时序相同。
在上述实施例的基础上,本申请的一个具体实施例提供了一种具体的第一电流源IDAC1和第二电流源IDAC2的实施方式,如图3所示,
上述第一电流源IDAC1包括第一电阻RS1、第一场效应管MP1和第一运算放大器AMP1,上述第二电流源IDAC2包括第二电阻RS2、第二场效应管MN1和第二运算放大器AMP2,其中:
上述第一电阻RS1的第一端作为上述第一电流源IDAC1的第一端与上述第一开关S1的第二端和上述第三开关S3的第二端的公共端相连,上述第一场效应管MP1的源极与上述第一电阻RS1的第二端相连,上述第一场效应管MP1的漏极与上述第二场效应管MN1的源极相连,上述第一运算放大器IDAC1的负向输入端(-)与上述第一场效应管MP1的源极相连,上述第一运算放大器IDAC1的正向输入端(+)接收上述电源电压VDD与基准电压VREF之差;上述第一运算放大器IDAC1生成第一偏置电压VBP1,上述第一场效应管MP1的栅极与上述第一运算放大器IDAC1的输出端相连,上述第一场效应管MP1的栅极用于接收上述第一偏置电压VBP1。
上述第二场效应管MN1的源极与上述第二电阻RS2的第一端相连,上述第二电阻RS2的第二端作为上述第二电流源IDAC2的第二端与上述第二开关S2的第一端和上述第四开关S4的第一端的公共端相连,上述第二运算放大器IDAC2的负向输入端(-)与上述第二场效应管MN1的源极相连,上述第二运算放大器IDAC2的正向输入端接(+)接收上述基准电压VREF,上述第二运算放大器IDAC2生成第二偏置电压VBN1,上述第二场效应管MN1的栅极与上述第二运算放大器IDAC2的输出端相连,上述第二场效应管MN1的栅极用于接收上述第二偏置电压VBN1。
上述第一场效应管MP1的漏极和上述第二场效应管MN1的漏极的连接节点作为上述数字模拟转换器的信号输出端DAC_VO。
其中,上述第一偏置电压VBP1用于将第一场效应管MP1偏置在工作状态,上述第二偏置电压VBN1用于将第二场效应管MN1偏置在工作状态。
需要说明的是,PMOS管电流源和NMOS管电流都用cascode结构实现,提高电流源的输出阻抗和电流源的稳定性,从而可以提高功放的电源抑制比(PSRR)和减小电流源IDAC受DAC_VO的影响。第一开关S1和第二开关S2由PWM_P控制,相位相反,即第一开关S1和第二开关S2其中一个开关闭合时另外一个断开。第一放大器AMP1、第一场效应管MP1和第一电阻RS1形成源极负反馈,产生电流。第二放大器AMP2、第二场效应管MN1和第二电阻RS2形成源极负反馈,产生电流。第一场效应管MP1产生的电流源IDAC和第二场效应管MN1产生的电流源IDAC应该尽量保证在工艺变化和不同温度下几乎相等,以保证在PWM_P为50%占空比时,输出VOP也是50%占空比,VOP输出直流电压在VDD/2。电流值为:其中,RS1,2指RS1或RS2的电阻,RS1=RS2。
本发明实施例中加入上述第三开关S3电路的好处是:在第一开关S1断开和第三开关S3闭合期间,DAC_VO的电压被保持在VCM电压值,此时由于设计VDD-VREF>VCM,第一场效应管MP1无电流流过,当第一开关S1闭合和第三开关S3断开时,第一场效应管MP1可以较快地开启,流过电流IDAC,避免不必要的延时。
本发明实施例中加入上述第四开关S4电路的好处是:在第二开关S2断开和第四开关S4闭合期间,DAC_VO的电压被保持在VCM电压值,此时由于设计VREF<VCM,第二场效应管MN1无电流流过,当第二开关S2闭合和第四开关S4断开时,第二场效应管MN1可以较快地开启,流过电流IDAC,避免不必要的延时。
本发明实施例还提供了一种数字功放子系统,如图4所示,包括:
如上述任一实施例上述的数字模拟转换器10、AMP放大器20、积分器30、PWM比较器40、驱动器50、第一电阻RF和第一电容C1,其中,
上述数字模拟转换器10的信号输出端与上述放大器20的第一信号输入端相连,上述放大器20的第二信号输入端用于接收共模电压信号,上述放大器20的信号输出端与上述积分器30的信号输入端相连;
上述积分器30的信号输出端与上述PWM比较器40的信号输入端相连,上述PWM比较器40的信号输出端与上述驱动器50的信号输入端相连,上述驱动器50的信号输出端作为上述数字功放子系统的信号输出端;
上述第一电阻RF的一端接于上述数字模拟转换器10与上述放大器20的连接节点,上述第一电阻RF的另一端接于上述驱动器50的信号输出端;
上述第一电容C1的一端接于上述放大器20与上述数字模拟转换器10的连接节点,上述第一电容C1的另一端接于上述放大器20与上述积分器30的连接节点。
在图4中,VCM表示上述共模电压信号,AMP_V1表示上述放大器的输出信号,VOP表示上述数字功放子系统的输出信号。
在本发明实施例中,设计为第一输入信号PWM_P和第二输入信号/PWM_P的相位相反,上述第一输入信号PWM_P和第二输入信号/PWM_P的波形示意图参考图5,并且上述第一输入信号PWM_P处于高电平时,上述第一开关S1和上述第四开关S4打开,此时上述第二输入信号/PWM_P处于低电平,上述第二开关S2和上述第三开关S3关断;当上述第一输入信号PWM_P处于低电平时,上述第一开关S1和上述第四开关S4关断,此时第二输入信号/PWM_P处于高电平,上述第二开关S2和上述第三开关S3打开。
上述第一输入信号PWM_P、上述第二输入信号/PWM_P、上述共模电压信号、上述数字模拟转换器10的输出信号与上述数字功放子系统的输出信号的波形对比示意图参考图6,图6中,VCM表示上述共模电压信号的波形,DAC_VO表示上述数字模拟转换器10的输出信号的波形,VOP表示上述数字功放子系统的输出信号的波形;从图6中可以看出,由于环路中各个器件的固有延时,在上述数字模拟转换器10的输出信号和数字功放子系统的输出信号中存在一定的固有延时LD(Loop Delaytime)。
当上述第一开关S1和上述第四开关S4打开,上述第二开关S2和上述第三开关S3关断时,此时第一电流源IDAC1输出第一电流对第一电阻RF和第一电容C1进行充电,放大器20对第一电容C1放电,放大器20的输出端电压降低,通过积分器30、PWM比较器40和驱动器50输出的信号为低电平。当上述第一开关S1和上述第四开关S4关断,上述第二开关S2和上述第三开关S3打开时,此时第二电流源IDAC2输出第二电流对第一电阻RF和第一电容C1进行放电,放大器20对第一电容C1充电,放大器20的输出端电压升高,通过积分器30、PWM比较器40和驱动器50输出的信号为高电平。在第一输入信号PWM_P的一个周期内,放大器20、积分器30、PWM比较器40和驱动器50各自输出的波形参考图7,在图7中,正弦波AMP_V0表示上述放大器20输出的波形,三角波AMP_V1表示上述积分器30输出的波形,方波信号PWMQ表示上述PWM比较器40输出的波形,方波VOP表示上述驱动器50输出的信号;从图5和图7中可以看出,放大器20输出的信号形成三角波。驱动器50输出的信号为方波,且驱动器50输出的方波信号的驱动能力要强于PWM比较器40输出的方波信号的驱动能力。驱动器50输出的信号经过低通滤波或扬声器本身的低通滤波特性后,还原出音频信号。
在上述数字功放子系统中,上述共模电压信号可以为上述数字模拟转换器10接收的驱动电压信号VDD的二分之一或三分之一,只要保证在上述数字模拟转换器10接收的驱动电压信号VDD的变化范围内作为第一电流源IDAC1的第一晶体管MP1不进入线性区即可。由于负反馈环路增益很大,所以DAC_VO以VCM为中心进行上下微小的波动。
在图4所示的数字功放子系统中,第一输入信号PWM_P或第二输入信号/PWM_P到数字功放子系统最终输出的信号的增益为:
A V=2*(2*Din-1)*IDAC*RF
其中,Din表示第一输入信号PWM_P或第二输入信号/PWM_P的高电平占空比,IDAC表示上述第一电流源IDAC1或第二电流源IDAC2产生的电流值,RF表示上述第一电阻RF的电阻值。
综上上述,本申请实施例提供了一种一种数字模拟转换器及数字功放子系统,该数字模拟转换器的第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象不会越过第一电流源和第二电流源加载在数字模拟转换器的输出信号中,避免了由于第一开关、第二开关、第三开关和第四开关在开关过程中产生的时钟馈通效应和沟道电荷注入现象对数字模拟转换器的输出信号的不良影响;进而使得第一开关、第二开关、第三开关和第四开关的尺寸不会受到限制,可以采用较大尺寸的开关管作为所述第一开关、第二开关、第三开关和第四开关,解决了由于第一开关、第二开关、第三开关和第四开关消耗过多的电压降而使得第一电流源和第二电流源工作在线性区的问题。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
以上结合附图对本发明所提出的电路及方法进行了示例性描述,以上实施例的说明只是用于帮助理解本发明的核心思想。对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,如前后桥都有电机参与驱动的混合动力系统等。综上所述,本说明书内容不应理解为对本发明的限制。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种数字模拟转换器,应用于数字功放系统中,其特征在于,所述数字模拟转换器包括:第一开关、第二开关、第三开关、第四开关、第一电流源和第二电流源,其中:
所述第一开关的第一端作为所述数字模拟转换器的信号输入端,所述第三开关的第一端与共模电压信号端相连,所述第一开关的第二端和所述第三开关的第二端的公共端与所述第一电流源的第一端相连,所述信号输入端用于接收驱动电压信号;
所述第一电流源的第二端与所述第二电流源的第一端相连,所述第一电流源和所述第二电流源的连接节点作为所述数字模拟转换器的信号输出端;
所述第二电流源的第二端与所述第二开关的第一端和所述第四开关的第一端的公共端相连,所述第二开关的第二端接地,所述第四开关的第二端与所述共模电压信号相连;
所述第一开关和所述第四开关的开关状态由第一输入信号控制,所述第二开关和所述第三开关的开关状态由第二输入信号控制,且所述第一开关和所述第三开关的开关时序相反,所述第一开关和所述第四开关的开关时序相同,所述第二开关和所述第四开关的开关时序相反,所述第二开关和所述第三开关的开关时序相同。
2.根据权利要求1所述的数字模拟转换器,其特征在于,所述第一电流源包括第一电阻、第一场效应管和第一运算放大器;所述第二电流源包括第二电阻、第二场效应管和第二运算放大器;其中:
所述第一电阻的第一端作为所述第一电流源的第一端与所述第一开关的第二端和所述第三开关的第二端的公共端相连,所述第一场效应管的源极与所述第一电阻的第二端相连,所述第一场效应管的漏极与所述第二场效应管的源极相连,所述第一运算放大器的负向输入端与所述第一场效应管的源极相连,所述第一运算放大器的正向输入端接收电源电压与基准电压之差;所述第一运算放大器生成第一偏置电压,所述第一场效应管的栅极与所述第一运算放大器的输出端相连,所述第一场效应管的栅极用于接收所述第一偏置电压;
所述第二场效应管的源极与所述第二电阻的第一端相连,所述第二电阻的第二端作为所述第二电流源的第二端与所述第二开关的第一端和所述第四开关的第一端的公共端相连,所述第二运算放大器的负向输入端与所述第二场效应管的源极相连,所述第二运算放大器的正向输入端接收所述基准电压,所述第二运算放大器生成第二偏置电压,所述第二场效应管的栅极与所述第二运算放大器的输出端相连,所述第二场效应管的栅极用于接收所述第二偏置电压;
所述第一场效应管的漏极和所述第二场效应管的漏极的连接节点作为所述数字模拟转换器的信号输出端。
3.根据权利要求2所述的数字模拟转换器,其特征在于,所述第一场效应管为P型场效应管。
4.根据权利要求2所述的数字模拟转换器,其特征在于,所述第二场效应管为N型场效应管。
5.根据权利要求1所述的数字模拟转换器,其特征在于,所述第一开关、所述第二开关、所述第三开关和所述第四开关为场效应管。
6.根据权利要求5所述的数字模拟转换器,其特征在于,所述第一开关和所述第四开关为P型场效应管,所述第二开关和所述第三开关为N型场效应管。
7.根据权利要求5所述的数字模拟转换器,其特征在于,所述第一开关和所述第四开关为N型场效应管,所述第二开关和所述第三开关为P型场效应管。
8.一种数字功放子系统,其特征在于,包括:如权利要求1-7任一项所述的数字模拟转换器、放大器、积分器、PWM比较器、驱动器、第一电阻和第一电容,其中,
所述数字模拟转换器的信号输出端与所述放大器的第一信号输入端相连,所述放大器的第二信号输入端用于接收共模电压信号,所述放大器的信号输出端与所述积分器的信号输入端相连;
所述积分器的信号输出端与所述PWM比较器的信号输入端相连,所述PWM比较器的信号输出端与所述驱动器的信号输入端相连,所述驱动器的信号输出端作为所述数字功放子系统的信号输出端;
所述第一电阻的一端接于所述数字模拟转换器与所述放大器的连接节点,所述第一电阻的另一端接于所述驱动器的信号输出端;
所述第一电容的一端接于所述放大器与所述数字模拟转换器的连接节点,所述第一电容的另一端接于所述放大器与所述积分器的连接节点。
9.根据权利要求8所述的数字功放子系统,其特征在于,所述共模电压信号为所述数字模拟转换器接收的驱动电压信号的二分之一或三分之一。
CN201810888590.4A 2018-08-07 2018-08-07 一种数字模拟转换器及数字功放子系统 Active CN109004936B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810888590.4A CN109004936B (zh) 2018-08-07 2018-08-07 一种数字模拟转换器及数字功放子系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810888590.4A CN109004936B (zh) 2018-08-07 2018-08-07 一种数字模拟转换器及数字功放子系统

Publications (2)

Publication Number Publication Date
CN109004936A CN109004936A (zh) 2018-12-14
CN109004936B true CN109004936B (zh) 2023-08-01

Family

ID=64595451

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810888590.4A Active CN109004936B (zh) 2018-08-07 2018-08-07 一种数字模拟转换器及数字功放子系统

Country Status (1)

Country Link
CN (1) CN109004936B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109688514B (zh) * 2018-12-26 2023-09-15 上海艾为电子技术股份有限公司 一种高压数字音频功放系统
CN109842381A (zh) * 2019-01-31 2019-06-04 上海艾为电子技术股份有限公司 数字模拟转换器、数字功放子系统、数字功放系统
CN109672413A (zh) * 2019-01-31 2019-04-23 上海艾为电子技术股份有限公司 数字模拟转换器、数字功放子系统、数字功放系统
WO2020156161A1 (zh) * 2019-01-31 2020-08-06 上海艾为电子技术股份有限公司 数字模拟转换器、数字功放子系统、数字功放系统
CN109842382A (zh) * 2019-01-31 2019-06-04 上海艾为电子技术股份有限公司 数字模拟转换器、数字功放子系统、数字功放系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417793B1 (en) * 2000-02-04 2002-07-09 Rockwell Technologies, Llc Track/attenuate circuit and method for switched current source DAC
US7319419B1 (en) * 2006-08-30 2008-01-15 Texas Instruments Incorporated Switched capacitor circuit with current source offset DAC and method
CN101958715A (zh) * 2009-07-13 2011-01-26 扬智科技股份有限公司 音频数字模拟转换器
CN102378099A (zh) * 2010-08-17 2012-03-14 Nxp股份有限公司 监控电容性信号源的电路和方法
CN104170405A (zh) * 2012-03-28 2014-11-26 德克萨斯仪器股份有限公司 用于播放音频信号的低噪声低功耗装置
CN104917531A (zh) * 2014-03-10 2015-09-16 亚德诺半导体集团 校正寄生路由电阻的数模转换器
US9930452B2 (en) * 2016-07-15 2018-03-27 Texas Instruments Incorporated Direct current mode digital-to-analog converter to class D amplifier
CN108075777A (zh) * 2016-11-13 2018-05-25 美国亚德诺半导体公司 用于模数转换器前端的动态抗混叠滤波器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956520B2 (en) * 2003-06-03 2005-10-18 Silicon Labs Cp, Inc. SAR data converter with unequal clock pulses for MSBS to allow for settling
US7279986B2 (en) * 2005-05-23 2007-10-09 Analog Devices, Inc. Buffer amplifiers with enhanced efficiency

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417793B1 (en) * 2000-02-04 2002-07-09 Rockwell Technologies, Llc Track/attenuate circuit and method for switched current source DAC
US7319419B1 (en) * 2006-08-30 2008-01-15 Texas Instruments Incorporated Switched capacitor circuit with current source offset DAC and method
CN101958715A (zh) * 2009-07-13 2011-01-26 扬智科技股份有限公司 音频数字模拟转换器
CN102378099A (zh) * 2010-08-17 2012-03-14 Nxp股份有限公司 监控电容性信号源的电路和方法
CN104170405A (zh) * 2012-03-28 2014-11-26 德克萨斯仪器股份有限公司 用于播放音频信号的低噪声低功耗装置
CN104917531A (zh) * 2014-03-10 2015-09-16 亚德诺半导体集团 校正寄生路由电阻的数模转换器
US9930452B2 (en) * 2016-07-15 2018-03-27 Texas Instruments Incorporated Direct current mode digital-to-analog converter to class D amplifier
CN108075777A (zh) * 2016-11-13 2018-05-25 美国亚德诺半导体公司 用于模数转换器前端的动态抗混叠滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种用于前台校准的8位高线性度DAC;邓红辉;周福祥;付年华;付振达;;微电子学(第02期);19-29 *

Also Published As

Publication number Publication date
CN109004936A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109004936B (zh) 一种数字模拟转换器及数字功放子系统
US9930452B2 (en) Direct current mode digital-to-analog converter to class D amplifier
US9985587B2 (en) Switched mode converter with variable common mode voltage buffer
US20140197887A1 (en) Telescopic OP-AMP With Slew Rate Control
US20080024213A1 (en) Amplifier circuits, methods of starting and stopping amplifier circuits
US9906196B2 (en) Hybrid switched mode amplifier
CN107623495B (zh) 低噪声电路
CN109660917B (zh) 一种高压数字音频功放系统
US20210044285A1 (en) Pwm modulator having quantizer calibratable for multi-non-ideal gain-affecting characteristics
CN108649959B (zh) 一种数字模拟转换器及数字功放子系统
US9973156B2 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
GB2546576A (en) Hybrid switched mode amplifier
CN109120269B (zh) 一种数字模拟转换器
CN108718198B (zh) 一种数字模拟转换器
WO2020156161A1 (zh) 数字模拟转换器、数字功放子系统、数字功放系统
CN109104194A (zh) 一种数字模拟转换器及数字功放子系统
TWI752648B (zh) 放大器及用於控制放大器的方法
CN109842381A (zh) 数字模拟转换器、数字功放子系统、数字功放系统
US11990870B2 (en) Switched resistor for switched driver stage feedback loop
CN109842382A (zh) 数字模拟转换器、数字功放子系统、数字功放系统
CN208539884U (zh) 一种数字模拟转换器及数字功放子系统
EL KHADIRI et al. Design a new architecture of audio amplifier class-D for cellular phones
GB2550026A (en) Generation of voltage reference signals in a hybrid switched mode amplifier
JP2009303023A (ja) 電力増幅器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant