JP5080335B2 - サーマルプリントヘッド - Google Patents

サーマルプリントヘッド Download PDF

Info

Publication number
JP5080335B2
JP5080335B2 JP2008097974A JP2008097974A JP5080335B2 JP 5080335 B2 JP5080335 B2 JP 5080335B2 JP 2008097974 A JP2008097974 A JP 2008097974A JP 2008097974 A JP2008097974 A JP 2008097974A JP 5080335 B2 JP5080335 B2 JP 5080335B2
Authority
JP
Japan
Prior art keywords
print head
thermal print
electrical connection
protective film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008097974A
Other languages
English (en)
Other versions
JP2009248415A (ja
Inventor
剛 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Hokuto Electronics Corp
Original Assignee
Toshiba Hokuto Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Hokuto Electronics Corp filed Critical Toshiba Hokuto Electronics Corp
Priority to JP2008097974A priority Critical patent/JP5080335B2/ja
Publication of JP2009248415A publication Critical patent/JP2009248415A/ja
Application granted granted Critical
Publication of JP5080335B2 publication Critical patent/JP5080335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49433Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body

Landscapes

  • Electronic Switches (AREA)

Description

本発明は画像記録デバイスとして用いるサーマルプリントヘッドに関する。
サーマルプリントヘッドは、その発熱部の発熱を利用して感熱記録紙、製版フィルム印画紙、各種カード類等の記録媒体に文字などから成る画像を形成する出力用デバイスである。そして、バーコードプリンタや計量機、デジタル製版機、ビデオプリンター、イメージャー、シールプリンター等の各記録機器に広く利用されている。一般的に、サーマルプリントヘッドは、画像形成のための発熱部を設けた抵抗体基板部および駆動用ICを搭載した駆動回路基板部などを、放熱基板の一主面上に配置した構造になっている。
ここで、従来のサーマルプリントヘッドについて図6および図7を参照して説明する。図6はサーマルプリントヘッドの一部を抜き出した一部平面図であり、図7は図6のZ−Z矢視の記録媒体が搬送されるいわゆる副走査方向における横断面図である。このサーマルプリントヘッドは、この副走査方向に直交する方向すなわち主走査方向に沿い所要の長さに延在している。
図6,7に示すように、サーマルプリントヘッド100には、例えば放熱基板101上に抵抗体基板部102Aおよび駆動回路基板部102Bが隣接して設けられる。そして、抵抗体基板部102Aでは、放熱基板101の主面上に支持基板103が貼着され、支持基板103上にグレーズ層104が一体に設けられている。このグレーズ層104は、例えばスクリーン印刷法による塗布形成とその焼成とにより形成される。
そして、上述したようなグレーズ層104表面を被覆して発熱抵抗体層105が形成され、この発熱抵抗体層105上に、Alなどの金属層の共通電極106および個別電極107が間隙Gを挟んで対向して配列されている。ここで、共通電極106および個別電極107は発熱抵抗体層105に重層して電気接続し、これ等の間隙Gで露出する発熱抵抗体層105が発熱部108になる。これ等の共通電極106、個別電極107および発熱部108で1つの発熱素子となり、この発熱素子はサーマルプリントヘッド100の主走査方向に、所定数の発熱素子アレイとして一列に並行配設してある。そして、例えば膜厚5〜10μm程度の保護膜109が全体を被覆するように形成されている。
各発熱素子の個別電極107の配線パターンの端部はボンディングワイヤとの電気接続部であるボンディングパッド107aとなり、その上部の保護膜109が一部除去され開口部110が設けられている。ここで、各個別電極107のボンディングパッド107aは、図6に示されるように、ボンディングワイヤ接続に支障を来さないようにボンディングパッド107aのパターン幅は個別電極107の配線パターンよりも広げられている。その配置制約から、隣接する個別電極107間においてヘッドの主走査方向すなわち個別電極が並行する方向に千鳥足状配置にして副走査方向に複数段に分けて配列される。
例えば、個別電極107の配線パターンのパターン幅が40μmの場合、ボンディングパッド107aの主走査方向および副走査方向のパターン幅はそれぞれ例えば70μm、200μm程度になる。そして、ボンディングパッド107aと隣接する個別電極107の間隔を最小寸法の15μmとして、互いに隣接する個別電極107の配線パターン間隔は30μmになり、個別電極107の配線ピッチは70μmとなる。なおこの場合の発熱素子ドット密度は360dpiである。
一方、駆動回路基板部102Bは、放熱基板101に貼着した駆動回路基板111等から構成され、その基板表面に回路パターン(不図示)等が形成され、また駆動用IC112等が搭載されている。そして、抵抗体基板部102Aの上記ボンディングパッド107aと駆動用IC112のボンディングパッド113間、および、駆動用IC112と駆動回路基板部102Bの回路パターンとの間などがボンディングワイヤWで電気的に接続されている。そして、これ等のボンディングワイヤWおよび駆動用IC112は、図示しないが例えばエポキシ樹脂から成る封止材によって気密封止される。
上記サーマルプリントヘッド100を用いた記録媒体への画像形成では、感熱記録媒体や熱転写インクリボン等(図示せず)が、発熱部108領域上の保護膜109といわゆるプラテンローラ(図示せず)との間で挟圧され、副走査方向に所定の速度で搬送される。この搬送において、例えば感熱記録媒体が発熱部108により加熱され、その熱により印画される。
なお、上記したのと同様な構成のサーマルプリントヘッドは特許文献1などに記載されている。
特開2006−272851号公報
ところで、上述したようなサーマルプリントヘッド100は、その高画質化のために発熱素子アレイの高密度化が求められ、上記個別電極107における配線パターン配列の更なる狭ピッチ化が必要になってきている。そして、サーマルプリントヘッドの小型化、低コスト化も強く要求されている。
しかしながら、従来のサーマルプリントヘッドでは、発熱素子アレイの狭ピッチ化およびヘッドの小型化が難しくなってきている。これは、ボンディングパッドの主走査方向のパターン幅がワイヤボンディングのために個別電極107の配線パターン幅よりも広くなり、その狭幅化に限界があり、従来の技術におけるボンディングパッド107aではこのボンディングパッド107aの広いパターン幅で個別電極107の主走査方向の配列における狭ピッチ化が制約されるからである。
また、ボンディングパッド107aは、その主走査方向のパターン幅に加えてその副走査方向のパターン幅の縮小化が難しい。これは、ワイヤボンディングをする前に行われる共通電極106と各個別電極107間の通電検査、あるいはそのワイヤボンディングにおいて、厚い保護膜109に設けられた開口部110の副走査方向の寸法は、所定以上に広くなっていることが必要となるからである。開口部110は保護膜109の厚さ分の深さになる。このため、上記各発熱素子の通電検査において、上記副走査方向の寸法が広く余裕がないと検査用プローブが充分にボンディングパッド107aに接触することができなくなる。また、上記副走査方向の寸法に余裕がないと例えばステッチボンディングのようなワイヤボンディングができなくなる。
以上のようなことから、従来のサーマルプリントヘッド100は、その高画質化、小型化およびその低コスト化が難しい構造になっていた。
本発明は、上述の事情に鑑みてなされたもので、サーマルプリントヘッドの主走査方向における簡便な狭ピッチ化および副走査方向における簡便な小型化を可能にして、その高画質化と低コスト化を容易にするサーマルプリントヘッドを提供することを目的とする。
上記目的を達成するために、本発明にかかるサーマルプリントヘッドは、
絶縁基板と、
前記絶縁基板の上に配置された発熱抵抗体層と、
前記発熱抵抗体層に設けられた複数の発熱部にそれぞれに通電する金属層が並行に複数配列されて成る発熱素子群と、
前記発熱部と前記金属層を少なくとも被覆し前記絶縁基板上に積層する保護膜と、
前記金属層を被覆する前記保護膜に開口部が形成され、前記開口部に設けられた電気接続部とを具備するサーマルプリントヘッドにおいて、
前記開口部は前記複数の金属層が並行配列される方向に千鳥足状に設けられ、前記電気接続部のうち少なくとも前記金属層が隣接する位置に配置された電気接続部は前記開口部において前記開口部からせり上がり隣接する前記金属層の直上の前記保護膜上に延在するパターンに形成された金属体を有することを特徴とするサーマルプリントヘッドにある。そして、本発明では、前記発熱素子群の駆動を制御する駆動用ICが備えられ、電気接続部は駆動用ICとボンディングワイヤで接続される構成になる。
本発明の構成により、サーマルプリントヘッドの主走査方向における簡便な狭ピッチ化および副走査方向における簡便な小型化が可能になり、その高画質化と低コスト化を容易にするサーマルプリントヘッドを提供することができる。
本発明の好適な実施形態について図1および図2を参照して説明する。ここで、図1はサーマルプリントヘッドの一部を抜き出した一部平面図である。図2は、図1のX−X矢視の断面図である。以下、図面は模式的なものであり、各寸法の比率等は現実のものとは異なる。
図1,2に示すように、サーマルプリントヘッド10では、放熱基板11上に抵抗体基板部12Aおよび駆動回路基板部12Bが隣接して設けられている。この抵抗体基板部12Aでは、放熱基板11の主面上にAl23(アルミナ)等の耐熱性および熱伝導性のよい支持基板13が貼着されている。そして、支持基板13上にグレーズ層14が形成され、グレーズ層14上に発熱抵抗体層15が配置されている。ここで、支持基板13およびグレーズ層14が絶縁基板を構成する。
発熱抵抗体層15上に、金属層30である共通電極16および個別電極17が間隙Gを挟んで対向して配列されている。共通電極16および個別電極17は発熱抵抗体層15に重層して電気接続し、これ等の間隙Gで露出する発熱抵抗体層15が発熱部18となる。そして、これ等の共通電極16、個別電極17および発熱部18で1つの発熱素子となり、この発熱素子はサーマルプリントヘッド10の主走査方向に、所定密度例えば600dpiの発熱素子アレイとして一列に並行配設してある。また、保護膜19が全体を被覆するように形成されている。
そして、各発熱素子の個別電極17の配線パターンの端部に開口部20が設けられ、この開口部20にせり上がり電気接続部21が形成されている。このせり上がり電気接続部21は、例えばAl(アルミニウム)のような個別電極17と同一材質であってもよいし、例えばAu(金)のような異質材料であってもよい。そして、このせり上がり電気接続部21は、開口部20において金属層である個別電極17表面に電気接続してその開口部20内を充填し、図1に示されるように例えば円形平面形状に、開口部20から保護膜19上に延びる。電気接続部21は主走査方向すなわち個別電極が並行配列する方向に千鳥足(ジグザグ)状例えば2段のパターンで配置される。交互に並行配列された第1の個別電極17aが発熱部18に近い側に開口部を、第2の個別電極17bが遠い側に開口部を持つ。第1の個別電極17aの開口部の電気接続部21は、隣接する第2の個別電極17bの直上の保護膜19a上にまで延在し張り出す円板状のパターンに形成されて、直径は70μm程度になる。
例えば、個別電極17配線パターンのパターン幅が従来技術と同様に40μmの場合、互いに隣接する個別電極17の間隔を最小寸法の15μmにして、個別電極17の配線ピッチは55μmとなる。このように、設計寸法が同じ条件であっても、配線ピッチは上述した従来技術の場合に比べて20%以上向上するようになる。このような断面が鋲形の電気接続部21により、個別電極幅は接続部で広幅にする必要がなく一様な同じ幅にできる。しかも、配列される電気接続部21のパターン幅で配列密度が定まり、個別電極幅に依存することがない。
駆動回路基板部12Bは、放熱基板11に貼着した駆動回路基板22を有し、その基板表面に回路パターン(図示せず)等が形成され、駆動用IC23等が搭載されている。そして、駆動用IC23において、上記せり上がり電気接続部21との対向部分に交互に配置されたボンディングパッド24と、同様に接続パッドとなる上記せり上がり電気接続部21との間がボンディングワイヤWで電気的に接続される。更に、この駆動用IC23と上記回路パターンとの間もボンディングワイヤWで電気的に接続され、せり上がり電気接続部21、ボンディングワイヤWおよび駆動用IC23は、図示しないが従来技術と同様に例えばエポキシ樹脂から成る封止材によって気密封止される。但し、図1では、図を判り易くするためにボンディングワイヤWの図示は省かれている。
上記サーマルプリントヘッド10を用いた記録媒体への画像形成では、従来の技術で説明したのと同様であり、その記録媒体が、発熱部18領域上の保護膜19といわゆるプラテンローラ(図示せず)との間で挟圧され、副走査方向に所定の速度で搬送される。ここで、特定の発熱素子の個別電極17が選択されて接地電位にされ、例えば数十Vに印加されている共通電極16との間で通電が行われて、その発熱部18が発熱する。そして、上記搬送において、例えば感熱記録媒体が発熱部18により加熱され、その熱により印画される。
上記サーマルプリントヘッド10において、放熱基板11は例えばAl金属から成り、支持基板13は、通常、耐熱性を有する絶縁体材料から成る支持基板であり、Al23セラミックスの他に、Si(シリコン)、石英、炭化珪素等により構成される。そして、この支持基板13は熱伝導性のよい両面接着テープ、シリコーン樹脂等の樹脂製接着剤により放熱基板11表面に貼着される。
上記グレーズ層14は、発熱部18の発する熱を蓄積および放散する作用を有し、表面平滑性のある絶縁体材料であればよい。例えばSiO(酸化珪素)から成るガラス膜、あるいはポリイミド樹脂等の低熱伝導性材料から成る。ここで、グレーズ層14は、支持基板13表面の全体を被覆する必要はなく、少なくとも発熱部18下に配置されるように形成されていればよい。
上記発熱抵抗体層15は、例えばTaSiO、NbSiO、TaSiNO、TiSiCO系の電気抵抗体材料から成る。そして、発熱部18の通電用電極となる共通電極16および個別電極17は低抵抗になるほど好ましく、例えば、Al、Cu(銅)あるいはAlCu合金等の金属を主材料に構成される。
そして、保護膜19は、SiO膜、SiN(窒化珪素)膜、SiON(酸窒化珪素)膜あるいはSiC(炭化珪素)膜等の硬質で緻密な熱伝導性のある絶縁体材料から成る。ここで、保護膜19の最表面に少なくともSiと炭素(C)が含まれていると熱伝導性が高くなり好適である。この保護膜19は、発熱素子アレイの通電用電極および発熱部18を被覆し記録媒体の圧接あるいは摺接による磨耗、並びに大気中に含まれている水分等の接触による腐食から保護する機能を有する。
次に、上記サーマルプリントヘッド10の製造方法について述べる。先ず、Al23セラミックスからなり副走査方向の幅が数mm程度、板厚が0.5mm〜1mmの細長の支持基板13を用意する。そして、この支持基板13の主面上に膜厚が25〜200μm、例えば100μmのグレーズ層14を形成する。このグレーズ層11bの形成では、SiOのガラス粉末に適当な有機溶媒、溶剤を添加・混合して得たガラスペーストを周知のスクリーン印刷法で塗布形成する。そして、所定の温度で焼成することで所要の膜厚のガラス膜を支持基板13表面に形成させる。
次に、グレーズ層14表面上に、例えばスパッタ法により膜厚が0.05μm程度のTaSiO膜を成膜し、引き続いて、スパッタ法により上記発熱抵抗体層15を被覆して例えば膜厚が0.5μm程度のAl膜、AlCu合金膜等の金属層30を電極膜として成膜する。そして、フォトエングレービングプロセスにより、発熱素子アレイの金属層30と発熱抵抗体層15をパターニング形成し、更に、フォトエングレービングプロセスにより、通電用電極である共通電極16および個別電極17に間隙Gを設けるエッチングを行って発熱部18を形成する。
その後、スパッタ法により全面を被覆する保護膜19を成膜する。ここで、保護膜19は、例えば膜厚が5μm〜10μm程度に堆積される。
次に、保護膜19上にドライフィルムレジストを貼付し、フォトリソグラフィにより個別電極17の端部を開口する位置のレジスト部分を除去して開口し、これをマスクとした保護膜19のドライエッチングにより開口部20を形成する。そして、開口部20を形成後、マスクとして用いたドライフィルムレジストを除去する。
そして、開口部20のところにせり上がり電気接続部21を形成する。このせり上がり電気接続部21は、例えばAuあるいはAu基合金のバンプ用ボールを熱圧着により押圧し扁平変形させることにより形成する。例えば、Au線によるワイヤボンディングにおいて、ワイヤ先端を溶融して形成したAuボールをボンディングヘッドで開口部20の個別電極17に熱圧着した後に、上記Auボールをワイヤから切り離すことで、せり上がり電気接続部21が簡便に形成できる。ここで、上述した円盤状のせり上がり電気接続部21の直径はAuボールの径の大きさおよび熱圧着の押圧力を調節することにより簡便に制御できる。
次に、上記抵抗体基板部12Aおよび駆動回路基板部12BをAl板等から成る放熱基板11上に接着剤を介して載置し固着させる。そして、発熱素子アレイの個別電極17のせり上がり電気接続部21と駆動用IC23のボンディンブパッド24とを例えばAl線あるいはAu線から成るボンディングワイヤWで電気接続する。また、図示しないが、駆動用IC23と駆動回路基板22の回路パターンとをボンディングワイヤWで電気接続する。最後に、周知の実装技術により、せり上がり電気接続部21、駆動用IC23およびボンディングワイヤWを樹脂封止材により気密封止する。このようにして、本実施形態のサーマルプリントヘッド10が出来上がる。
通常、サーマルプリントヘッドの製造においては、上記ワイヤボンディングをする工程の前に、各発熱素子の不良チェックのために共通電極16と各個別電極17間において通電検査が行われる。ここで、本実施形態のせり上がり電気接続部21は保護膜19上に延在していることから、上記通電検査において検査用プローブが上記せり上がり電気接続部21に極めて簡便に接触できる。このために、通電検査が簡便にできるようになる。また、検査用プローブ接触によるせり上がり電気接続部21表面の損傷は、従来技術の場合の金属層自体のボンディングパッドに比べて大幅に低減するようになる。
本実施形態では、サーマルプリントヘッド10は、その主走査方向に配置された所定数の発熱素子アレイの各発熱素子の通電用電極である個別電極17がせり上がり電気接続部21を介して駆動用ICとワイヤボンディングされる構造になる。このような構造であると、個別電極17の簡便な狭ピッチ化が可能になり発熱素子の主走査方向における高密度化が容易となる。そして、サーマルプリントヘッドの印画の動作における高画質化が実現できる。
また、せり上がり電気接続部21であると電気接続部面が保護膜面上にあるために、ワイヤボンディングをする前に行われる共通電極16と各個別電極17間の通電検査、あるいはそのワイヤボンディングにおいて、従来必要としていた副走査方向におけるワイヤボンディンの余裕寸法は必要でなくなる。これにより、上記主走査方向の狭ピッチ化と相俟ってサーマルプリントヘッドの小型化、それに伴う低コスト化が容易になる。
また、一方、従来技術では、検査用プローブ接触によるボンディングパッドの表面の損傷が生じ易く、その後のワイヤボンディングが難しくなることがある。上記通電検査において、せり上がり電気接続部21表面の検査用プローブ接触時の損傷が小さくなることから、ボンディングワイヤWとの接合強度が増大すると共に、その接合の信頼性が向上する。このように、従来技術に比べて高信頼性を有するサーマルプリントヘッドが高歩留まりに製造できるようになる。そして、これ等のことからも高品位性を有するサーマルプリントヘッドが低コスト化に製造できる。
次に、本発明の他の実施形態について図3および図4を参照して説明する。ここで、図3は本実施形態にかかるサーマルプリントヘッドの副走査方向に切断した断面図、図4は主走査方向に切断した一部断面図である。以下、第1の実施形態の場合と互いに同一または類似の部分には共通の符号を付して、重複説明は一部省略される。この場合も図面は模式的なものであり、各寸法の比率等は現実のものとは異なる。この実施形態のサーマルプリントヘッドは、上述したせり上がり電気接続部21aが開口部20内部に埋め込まれて形成されることを特徴する。なお、上記駆動回路基板部12Bの駆動用IC23は、抵抗体基板部12Aと同一の支持基板14上に形成する構造で示している。
図に示されるように、サーマルプリントヘッド10aでは、放熱基板11上に形成した抵抗体基板部12Aに駆動用IC23が搭載されている。なお、駆動回路基板部12Bの配線板は図示していない。この抵抗体基板部12Aでは、放熱基板11の主面上に支持基板13が貼着され、支持基板13上にグレーズ層14が形成され、グレーズ層14上に発熱抵抗体層15が配置されている。
そして、発熱抵抗体層15上に、金属層30である共通電極16および個別電極17が間隙Gを挟んで対向して配列され、これ等の通電用電極は発熱抵抗体層15に重層して電気接続し、間隙Gで露出する発熱抵抗体層15が発熱部18となる。共通電極16、個別電極17および発熱部18により1つの発熱素子が形成され、この発熱素子はサーマルプリントヘッド10の主走査方向に、所定発熱部のドット数の発熱素子アレイとして一列に配設してある。そして、保護膜19がこの発熱素子アレイを被覆するように形成されている。なお、駆動用IC23は図3に示すように保護膜19上にエポキシなどの絶縁材料による貼着により実装してある。
各発熱素子の個別電極17の配線パターンの端部に開口部20が設けられ、この開口部20にせり上がり電気接続部21aが形成されている。開口部20は個別電極17上に開けられ、その上側に広幅段部20aが形成されている。広幅段部20aは任意のパターン例えば円形や四辺形でよく、個別電極17aに隣接する個別電極17b直上にまで延在している。電気接続部21aを構成する金属体は開口部20に充填され、個別電極17aに接続されさらに広幅段部面全体に広がっている。
このように、せり上がり電気接続部21aは、開口部20の内部に埋め込まれるように形成され、広幅段部20aの隣接する個別電極17b上の保護膜部分上まで延在している。このせり上がり電気接続部21aは、例えばリソグラフィ、スパッタ、メッキなどの常套手法によって容易に形成される。
そして、発熱素子アレイの個別電極17のせり上がり電気接続部21aと駆動用IC23のボンディングパッド24とがボンディングワイヤWで電気接続される。そして、図示しないが、周知の実装技術によってせり上がり電気接続部21a、駆動用IC23およびボンディングワイヤWは樹脂封止材で気密封止される構造になる。
この実施形態のサーマルプリントヘッド10aでは、第1の実施形態で説明したのとほぼ同様な効果が奏される。そして、ヘッドの主、副走査方向における更なる小型化が可能になる。いずれにしてもサーマルプリントヘッドの小型化および低コスト化が容易になる。
図5は本発明の他の実施形態で、個別電極17c,17dとせり上がり電気接続部21bを示しており、電気接続部は1/3ピッチずれの3段千鳥足状パターンに配置されている。1つの個別電極17cの電気接続部21bは、隣接する個別電極17dの保護膜上にまたがるため、個別電極の線幅を狭めても、ワイヤボンディングに対応することができる径大または広幅の電気接続部パターンに設計することが可能で、高密度ヘッド構造に適している。さらなる高密度化のために、千鳥足状パターンの段数は4段など任意の段数に増やすことができるが、本発明によれば、必要最小限の段数に止めて抵抗体基板の板幅を抑えることが可能である。
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものでない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
例えば、上記駆動回路基板部12Bは、サーマルプリントヘッド10,10aとは別のところに配置されても構わない。例えば、記録機器の制御装置に取り付けられて例えば駆動用IC23の出力がフレキシブル配線板の回路配線を通って抵抗体基板部12Aに伝送されるようになっていてもよい。
また、放熱基板への支持基板13および駆動回路基板22の貼着は、それぞれ異なる接着剤を用いて行うようにしてもよい。これは、支持基板13および駆動回路基板22が異なる熱膨張係数を有する場合に、クラックによる破損等を防止する上で好ましくなる。
本発明の実施形態にかかるサーマルプリントヘッドの一部を抜き出した一部平面図。 図1のX−X矢視の断面図。 本発明の別の実施形態にかかるサーマルプリントヘッドの断面図。 図3のY−Y矢視一部断面図。 本発明の別の実施形態にかかるサーマルプリントヘッドの電気接続部配置パターンの平面図。 従来の技術におけるサーマルプリントヘッドの一部を抜き出した一部平面図。 図6のZ−Z矢視の断面図。
符号の説明
10,10a…サーマルプリントヘッド,11…放熱基板,12A…抵抗体基板部,12B…駆動回路基板部,13…支持基板,14…グレーズ層,15…発熱抵抗体層,16…共通電極,17(17a〜17d)…個別電極,18…発熱部,19,19a…保護膜,20…開口部,21,21a…せり上がり電気接続部,22…駆動回路基板,23…駆動用IC,24…ボンディングパッド,30…金属層,G…間隙,W… ボンディングワイヤ

Claims (4)

  1. 絶縁基板と、
    前記絶縁基板の上に配置された発熱抵抗体層と、
    前記発熱抵抗体層に設けられた複数の発熱部にそれぞれに通電する電極を形成する金属層が並行に複数配列されて成る発熱素子群と、
    前記発熱部と前記金属層を少なくとも被覆し前記絶縁基板上に積層する保護膜と、
    前記金属層を被覆する前記保護膜に開口部が形成され、前記開口部に設けられた電気接続部とを具備するサーマルプリントヘッドにおいて、
    前記開口部は前記複数の金属層が並行配列される方向に千鳥足状に設けられ、前記電気接続部のうち少なくとも前記金属層が隣接する位置に配置された電気接続部は前記開口部において前記開口部からせり上がり隣接する前記金属層の直上の前記保護膜上に延在するパターンに形成された金属体を有することを特徴とするサーマルプリントヘッド。
  2. 前記発熱素子群の駆動を制御する駆動用ICが備えられ、前記電気接続部は前記駆動用ICとボンディングワイヤで接続されていることを特徴とする請求項1に記載のサーマルプリントヘッド。
  3. 前記電気接続部の金属体は前記開口部に充填されていることを特徴とする請求項1に記載のサーマルプリントヘッド。
  4. 前記発熱部から延長された金属層の幅は前記開口部においても同じ幅であることを特徴とする請求項1又は2に記載のサーマルプリントヘッド。
JP2008097974A 2008-04-04 2008-04-04 サーマルプリントヘッド Expired - Fee Related JP5080335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008097974A JP5080335B2 (ja) 2008-04-04 2008-04-04 サーマルプリントヘッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008097974A JP5080335B2 (ja) 2008-04-04 2008-04-04 サーマルプリントヘッド

Publications (2)

Publication Number Publication Date
JP2009248415A JP2009248415A (ja) 2009-10-29
JP5080335B2 true JP5080335B2 (ja) 2012-11-21

Family

ID=41309553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097974A Expired - Fee Related JP5080335B2 (ja) 2008-04-04 2008-04-04 サーマルプリントヘッド

Country Status (1)

Country Link
JP (1) JP5080335B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014069374A (ja) * 2012-09-28 2014-04-21 Toshiba Hokuto Electronics Corp サーマルプリントヘッドおよびその製造方法
JP2016190463A (ja) * 2015-03-31 2016-11-10 東芝ホクト電子株式会社 サーマルプリントヘッド及びサーマルプリンタ
WO2023210426A1 (ja) * 2022-04-28 2023-11-02 ローム株式会社 サーマルプリントヘッドおよびサーマルプリンタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206562A (ja) * 1989-02-06 1990-08-16 Ricoh Co Ltd サーマルヘッド
JPH0529377A (ja) * 1991-07-25 1993-02-05 Nec Corp 半導体装置
JPH05226404A (ja) * 1991-09-06 1993-09-03 Rohm Co Ltd 半導体装置
JP3504421B2 (ja) * 1996-03-12 2004-03-08 株式会社ルネサステクノロジ 半導体装置
JP2006272851A (ja) * 2005-03-30 2006-10-12 Toshiba Hokuto Electronics Corp サーマルヘッド

Also Published As

Publication number Publication date
JP2009248415A (ja) 2009-10-29

Similar Documents

Publication Publication Date Title
JP6371529B2 (ja) サーマルプリントヘッド、サーマルプリンタ
JP2008201013A (ja) サーマルプリントヘッド
JP6367962B2 (ja) サーマルヘッド、およびサーマルプリンタ
JP6431200B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP5080335B2 (ja) サーマルプリントヘッド
JP5322509B2 (ja) サーマルプリントヘッド
JP6346108B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP5063018B2 (ja) 記録ヘッド及びそれを用いたプリンタ
JP6584641B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP5802032B2 (ja) サーマルプリントヘッド
JP2010173128A (ja) サーマルプリントヘッドおよびその製造方法
JP6767296B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP6525819B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP2008001062A (ja) サーマルプリントヘッド
JP2009066854A (ja) サーマルプリントヘッドおよびその製造方法
WO2020196078A1 (ja) サーマルヘッドおよびサーマルプリンタ
JP5329887B2 (ja) サーマルヘッド
JP7444972B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP2019098667A (ja) サーマルプリントヘッド
US11498342B2 (en) Thermal head and thermal printer
JP7122460B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP5260038B2 (ja) サーマルプリントヘッドおよびその製造方法
JP6927767B2 (ja) サーマルヘッドおよびサーマルプリンタ
JP2018034371A (ja) サーマルヘッドおよびサーマルプリンタ
JP5649439B2 (ja) サーマルヘッド

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5080335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees