JP5074946B2 - 低誘電率膜およびその成膜方法並びにその膜を用いた電子装置 - Google Patents

低誘電率膜およびその成膜方法並びにその膜を用いた電子装置 Download PDF

Info

Publication number
JP5074946B2
JP5074946B2 JP2008030866A JP2008030866A JP5074946B2 JP 5074946 B2 JP5074946 B2 JP 5074946B2 JP 2008030866 A JP2008030866 A JP 2008030866A JP 2008030866 A JP2008030866 A JP 2008030866A JP 5074946 B2 JP5074946 B2 JP 5074946B2
Authority
JP
Japan
Prior art keywords
boron
film
carbon
gas
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008030866A
Other languages
English (en)
Other versions
JP2008187187A (ja
Inventor
隆 杉野
昌樹 楠原
優 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Watanabe Shoko KK
Original Assignee
Watanabe Shoko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Watanabe Shoko KK filed Critical Watanabe Shoko KK
Priority to JP2008030866A priority Critical patent/JP5074946B2/ja
Publication of JP2008187187A publication Critical patent/JP2008187187A/ja
Application granted granted Critical
Publication of JP5074946B2 publication Critical patent/JP5074946B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明はホウ素炭素窒素を含む膜およびその成膜方法並びにそれを用いた電子装置に関するものである。
これまで半導体集積回路においては配線の層間絶縁体薄膜や保護膜としてプラズマＣＶＤ(Chemical Vapor Deposition)法によるＳｉＯ２やＳｉＮ膜が用いられていた。しかし、トランジスタの高集積化に伴い、配線間の容量による配線遅延が起こり、素子のスイッチング動作の高速化を阻害する要因として問題となってきた。また、液晶デイスプレーパネルにおける配線遅延の改善も望まれている。これを解決するためには配線層間絶縁体薄膜の低誘電率化が必要であり、新しい低誘電率を有する材料が層間絶縁膜として求められている。このような状況で有機系材料や多孔質材料が注目され、極めて低い誘電率（比誘電率κ〜２．５以下）を実現することが可能であるが、化学的、機械的耐性や熱伝導性の点で問題がある。また、近年、窒化ホウ素薄膜において２．２という極めて低い低誘電率が達成されているが、耐吸湿性に問題があることが知られている。
このような状況で耐熱性、耐吸湿性に優れ、極めて低い誘電率を持つホウ素炭素窒素薄膜が注目されるが、プラズマＣＶＤ法による成膜技術は確立されていないのが現状であり、更に低誘電率化が望まれている。本発明は上記の状況に鑑みてなされたもので、低誘電率ホウ素炭素窒素薄膜を成膜することができる成膜方法を提供することを目的とする。
前記課題を解決するための本発明の成膜方法は、成膜室内にプラズマを生成し、成膜室内で窒素原子をホウ素および炭素と反応させ、基板にホウ素炭素窒素膜を成膜した後、光照射を行う工程を有することを特徴とする。光照射工程は成膜室内で行っても、成膜後の作製工程のいずれかの部分で行っても同様の低誘電率化の効果が得られる。
また、上記目的を達成するための本発明の成膜方法は成膜後、水銀ランプを用いて紫外光の照射を数分間行うことを特徴とする。照射光強度と照射時間で最適条件が得られる。
また、光源として、キセノンランプ、重水素ランプのいずれかを用いることも可能である。
また、上記目的を達成するための本発明の成膜方法は成膜後、赤外線ランプを用いて赤外光の照射を行い、薄膜を昇温する。この保持温度を２５０℃〜５５０℃に設定することが好ましい。３５０℃〜４５０℃がより好ましく、４００℃〜４５０℃が更に好ましい。２５０℃未満では低誘電率化の効果が顕著に見られず、５５０℃を超えると誘電率の増加が起こる。
以下に、本発明の成膜方法および成膜装置について図面を用いて詳しく説明する。
（実施例１）
図１は本発明の第１実施例の成膜方法を実施する成膜装置を示す概略側面図である。円筒状容器１内に誘導結合プラズマ生成部２が設けられ、整合器３を介して高周波電源４に接続されている。高周波電源４は１ｋｗ〜１０ｋｗまでの高周波電力を供給することができる。窒素ガス導入部５より窒素ガスを供給し、プラズマ５０を生成する。基板保持部６に基板６０が置かれ、基板保持部６内にはヒータ７が装着されている。ヒータ７によって基板６０の温度は室温から６００℃の範囲で設定できるようになっている。円筒状容器１には、水素ガスをキャリアとした塩化ホウ素ガスを導入する導入部８が設けられている。
また、円筒状容器１に炭化水素系ガスを導入する導入部９設けられている。基板保持部６より下方に排気部１０が装着されている。
各ガスの供給流量範囲については窒素ガスの流量と塩化ホウ素の流量比（窒素ガス／塩化ホウ素）が０．１〜１０．０、炭化水素ガスの流量と塩化ホウ素の流量比（炭化水素ガス／塩化ホウ素）が０．０１〜５．０、水素ガスの流量と塩化ホウ素の流量比（水素ガス／塩化ホウ素）が０．０５〜５．０となるように設定できるようになっている。
ｐ型シリコン基板６０を基板保持部６に置き、容器１内を１×１０-６Ｔｏｒｒまで排気する。基板温度を３００℃に設定する。その後、窒素ガスを導入部５から円筒状容器１内に導入する。高周波電力（１３．５６ＭＨｚ）を１ｋｗ供給することにより、プラズマ５０を生成する。続いて水素ガスをキャリアガスとして塩化ホウ素を容器１内に搬送する。また、メタンガスを容器１内に供給する。
容器１内のガス圧力を０．６Ｔｏｒｒに調整して窒化ホウ素炭素膜６１の合成を行う。塩化ホウ素およびメタンガスはプラズマにするのではなく窒素プラズマによって塩化ホウ素およびメタンガスを分解し、ホウ素原子および炭素原子を生成し、窒素原子と反応させ、窒化ホウ素炭素膜６１の合成を行う。塩素は水素原子と化合して塩化水素になり、塩素原子の膜内への取り込みが抑制される。成膜後、水銀ランプを用いて膜表面に光照射を行う。室温大気中で４分間の照射を行う。
ｐ型シリコン基板６０上に１００ｎｍの窒化ホウ素炭素膜６１を堆積させ、窒化ホウ素炭素膜６１上にＡｕを蒸着し、電極を形成した後、容量―電圧特性を測定し、金属／窒化ホウ素炭素膜／Ｐ型シリコン構造の蓄積領域の容量値と窒化ホウ素炭素膜６１の厚さを用いて比誘電率を評価した。光照射前に２．８〜３．０の比誘電率を有する膜において４分間の光照射後、比誘電率が２．２〜２．４の低い値が得られた。
また、光照射前後での膜の比誘電率の比と、照射時問との関係を調べ、図２に示す。水銀ランプ（８００ｍｍＷ／ｃｍ２、レンズとの距離１５ｃｍ、大気中）を用いて光照射を施した場合、３分間から６分間の照射時間で比誘電率の低下が認められた。
本実施例では材料ガスとして窒素ガス、塩化ホウ素、メタンガスを用いたが、窒素材料としてアンモニアガスを用いることもできる。また、塩化ホウ素の代わりにジボランガスを用いることができる。また、炭素の供給としてメタンガス以外のエ夕ンガスやアセチレンガス等の炭化水素ガスやトリメチルボロンをはじめホウ素や窒素の有機化合物も用いることができる。また、光照射のための光源として水銀ランプを用いたが、キセノンランプや重水素ランプも用いることができる。
（実施例２）
本発明の第２実施例は第１実施例と同様の成膜装置を用いる。円筒状容器１内に誘導結合プラズマ生成部２が設けられ、整合器３を介して高周波電源４に接続されている。高周波電源４は１ｋｗ〜１０ｋｗの高周波電力を供給することができる。窒素ガス導入部５より窒素ガスを供給し、プラズマ５０を生成する。基板保持部６に基板６０が置かれ、基板保持部６内にはヒータ７が装着されている。
ヒータ７によって基板６０の温度は室温から６００℃の範囲で設定できるようになっている。円筒状容器１には、水素ガスをキャリアとした塩化ホウ素ガスを導入する導入部８が設けられている。また、円筒状容器１に炭化水素系ガスを導入する導入部９設けられている。基板保持部６より下方に排気部１０が装着されている。
各ガスの供給流量範囲については窒素ガスの流量と塩化ホウ素の流量比（窒素ガス／塩化ホウ素）が０．１〜１０．０、炭化水素ガスの流量と塩化ホウ素の流量比（炭化水素ガス／塩化ホウ素）が０．０１〜５．０、水素ガスの流量と塩化ホウ素の流量比（水素ガス／塩化ホウ素）が０．０５〜５．０となるように設定できるようになっている。
ｐ型シリコン基板６０を基板保持部６に置き、容器１内を１×１０−６Ｔｏｒｒまで排気する。基板温度を３００℃に設定する。その後、窒素ガスを導入部５から円筒状容器１内に導入する。高周波電力（１３．５６ＭＨｚ）を１ｋｗ供給することにより、プラズマ５０を生成する。続いて水素ガスをキャリアガスとして塩化ホウ素を容器１内に搬送する。また、メタンガスを容器１内に供給する。
容器１内のガス圧力を０．６Ｔｏｒｒに調整して窒化ホウ素炭素膜６１の合成を行う。塩化ホウ素およびメタンガスはプラズマにするのではなく窒素プラズマによって塩化ホウ素およびメタンガスを分解し、ホウ素原子および炭素原子を生成し、窒素原子と反応させ、窒化ホウ素炭素膜６１の合成を行う。
塩素は水素原子と化合して塩化水素になり、塩素原子の膜内への取り込みが抑制される。成膜後、赤外線ランプ加熱により成膜した試料を昇温し、４００℃で１０分間保持する。
ｐ型シリコン基板６０上に１００ｎｍの窒化ホウ素炭素膜６１を堆積させ、窒化ホウ素炭素膜６１上にＡｕを蒸着し、電極を形成した後、容量―電圧特性を測定し、金属／窒化ホウ素炭素膜／p型シリコン構造の蓄積領域の容量値と窒化ホウ素炭素膜６１の厚さを用いて比誘電率を評価した。昇温前に２．８〜３．０の比誘電率を有する膜において４００℃の保持温度で熱処理後、比誘電率が２．２〜２．４の低い値が得られた。また、温度を変化させ熱処理を施した膜の比誘電率と、同様に作製した膜を昇温せずに評価した比誘電率との比を調べ、熱処理温度の関数として図３に示す。保持時間は１０分間とした。２５０℃〜５５０℃での保持温度で昇温保持後比誘電率の低下が認められた。
本発明の成膜方法で成膜した窒化ホウ素炭素膜の集積回路への適用例を、図６を用いて説明する。トランジスタ５０１の高集積化によって配線５０２を多層構造にするためには配線間には低誘電率を有する層間絶縁体薄膜５０３を用いることが必要であり、本成膜方法で成膜した窒化ホウ素炭素膜を用いることができる。
また、層間絶縁体薄膜５０３として有機薄膜や多孔質膜を用いた場合、機械的強度や吸湿性などが問題となるが、図７に示すように本発明の成膜方法で成膜した窒化ホウ素炭素膜を有機薄膜や多孔質膜の保護膜５０４として用いることができる。このような有機薄膜や多孔質膜と窒化ホウ素炭素膜との合体により窒化ホウ素炭素膜単層での比誘電率より低い誘電率が達成され、１．９程度の実効的な比誘電率が得られた。
（実施例３）
図４は本発明の第３実施例の成膜方法を実施する成膜装置を示す概略側面図である。円筒状容器工内に誘導結合プラズマ生成部２が設けられ、整合器３を介して高周波電源４に接続されている。高周波電源４は１ｋｗ〜１０ｋｗまでの高周波電力を供給することができる。窒素ガス導入部５より窒素ガスを供給し、プラズマ５０を生成する。基板保持部６に基板６０が置かれ、基板保持部６内にはヒータ７が装着されている。ヒータ７によって基板６０の温度は室温から６００℃の範囲で設定できるようになっている。更に成膜室の基板保持部上方に窓が設けられ、試料表面への水銀ランプによる光照射ができるようになっている。水銀ランプによる光照射の際には基板保持部６が窓の方ヘ移動できるようになっている。円筒状容器１には、水素ガスをキャリアとした塩化ホウ素ガスを導入する導入部８が設けられている。また、円筒状容器１に炭化水素系ガスを導入する導入部
９が設けられている。基板保持部６より下方に排気部１０が装着されている。
各ガスの供給流量範囲については窒素ガスの流量と塩化ホウ素の流量比（窒素ガス／塩化ホウ素）が０．１〜１０．０、炭化水素ガスの流量と塩化ホウ素の流量比（炭化水素ガス／塩化ホウ素）が０．０１〜５．０、水素ガスの流量と塩化ホウ素の流量比（水素ガス／塩化ホウ素）が０．０５〜５．０となるように設定できるようになっている。
ｐ型シリコン基板６０を基板保持部６に置き、容器１内を１×１０−６Ｔｏｒｒまで排気する。基板温度を３００℃に設定する。その後、窒素ガスを導入部５から円筒状容器１内に導入する。高周波電力（１３．５６ＭＨｚ）を１ｋｗ供給することにより、プラズマ５０を生成する。続いて水素ガスをキャリアガスとして塩化ホウ素を容器１内に搬送する。また、メタンガスを容器１内に供給する。
容器１内のガス圧力を０．６Ｔｏｒｒに調整して窒化ホウ素炭素膜６１の合成を行う。塩化ホウ素およびメタンガスはブラズマにするのではなく窒素プラズマによって塩化ホウ素およびメタンガスを分解し、ホウ素原子および炭素原子を生成し、窒素原子と反応させ、窒化ホウ素炭素膜６１の合成を行う。
塩素は水素原子と化合して塩化水素になり、塩素原子の膜内への取り込みが抑制される。成膜後、基板保持部６に水銀ランプ（８００ｍｍＷ／ｃｍ２、レンズとの距離１５ｃｍ、大気中）を用いて光照射を３分間から６分間施した。
ｐ型シリコン基板６０上に１００ｎｍの窒化ホウ素炭素膜６１を堆積させ、窒化ホウ素炭素膜６１上にＡｕを蒸着し、電極を形成した後、容量−電圧特性を測定し、金属／窒化ホウ素炭素膜／ｐ型シリコン構造の蓄積領域の容量値と窒化ホウ素炭素膜６１の厚さを用いて比誘電率を評価したところ、比誘電率の低い好適な値が得られた。
（実施例４）
図５は本発明の第４実施例の成膜方法を実施する成膜装置を示す概略側面図である。円筒状容器１内に誘導結合プラズマ生成部２が設けられ、整合器３を介して高周波電源４に接続されている。高周波電源４は１ｋｗ〜１０ｋｗまでの高周波電力を供給することができる。窒素ガス導入部５より窒素ガスを供給し、プラズマ５０を生成する。基板保持部６に基板６０が置かれ、基板保持部６内にはヒータ７が装着されている。ヒータ７によって基板６０の温度は室温から６００℃の範囲で設定できるようになっている。円筒状容器１には、水素ガスをキャリアとした塩化ホウ素ガスを導入する導入部８が設けられている。また、円筒状容器１に炭化水素系ガスを導入する導入部９が設けられている。基板保持部６より下方に排気部１０が装着されている。成膜室とゲートバルブを介して膜の昇温保持のためにアニールチェンバーが装着され、水銀ランプにより光照射できるように
なっている。
各ガスの供給流量範囲については窒素ガスの流量と塩化ホウ素の流量比（窒素ガス／塩化ホウ素）が０．１〜１０．０、炭化水素ガスの流量と塩化ホウ素の流量比（炭化水素ガス／塩化ホウ素）が０．０１〜５．０、水素ガスの流量と塩化ホウ素の流量比（水素ガス／塩化ホウ素）が０．０５〜５．０となるように設定できるようになっている。
ｐ型シリコン基板６０を基板保持部６に置き、容器１内を１×１０−６Ｔｏｒｒまで排気する。基板温度を３００℃に設定する。その後、窒素ガスを導入部５から円筒状容器１内に導入する。高周波電力（１３．５６ＭＨｚ）を１ｋｗ供給することにより、プラズマ５０を生成する。続いて水素ガスをキャリアガスとして塩化ホウ素を容器１内に搬送する。また、メタンガスを容器１内に供給する。
容器１内のガス圧力を０．６Ｔｏｒｒに調整して窒化ホウ素炭素膜６１の合成を行う。塩化ホウ素およびメタンガスはプラズマにするのではなく窒素プラズマによって塩化ホウ素およびメタンガスを分解し、ホウ素原子および炭素原子を生成し、窒素原子と反応させ、窒化ホウ素炭素膜６１の合成を行う。
塩素は水素原子と化合して塩化水素になり、塩素原子の膜内への取り込みが抑制される。成膜後、基板保持部６内に装着されているヒータ７によって基板温度を４００℃に設定し、１０分間保持する。
ｐ型シリコン基板６０上に１００ｎｍの窒化ホウ素炭素膜６１を堆積させ、窒化ホウ素炭素膜６１上にＡｕを蒸着し、電極を形成した後、容量−電圧特性を測定し、金属／窒化ホウ素炭素膜／ｐ型シリコン構造の蓄積領域の容量値と窒化ホウ素炭素膜６１の厚さを用いて比誘電率を評価したところ、比誘電率の低い好適な値が得られた。
本発明の成膜方法はプラズマ気相合成法によって作製された窒化ホウ素炭素膜に光を照射することにより機械的化学的に安定で耐吸湿性、高熱伝導性を有し、低誘電率を持った窒化ホウ素炭素膜が成膜できるようになる。プラズマ気相合成を行う成膜装置は円筒状容器内に窒素ガス導入手段、プラズマ生成手段とその下方に基板の保持手段を設け、窒素導入手段と基板保持手段の間に塩化ホウ素および炭素供給源としての炭化水素や有機材料の導入手段を設けたもので、窒素プラズマとホウ素および炭素原子を反応させ、基板に窒化ホウ素炭素膜が成膜し、その後、成膜試料に光照射工程を設けることにより、耐吸湿性、高熱伝導性を有し、低誘電率を持った窒化ホウ素炭素膜が高速に成膜できる。
本発明による窒化ホウ素炭素膜は集積回路の配線層間絶縁体薄膜または保護膜として用いることができる。
本発明による窒化ホウ素炭素膜は集積回路の配線層間絶縁体薄膜または保護膜として用いることができる。この膜を化合物半導体（ＧａＡｓ系、ＩｎＰ系、ＧａＮ系など）で作製される高周波動作を目指した電界効果トランジスタ（ＦＥＴ）やバイポーラトランジスタのソース−ゲート間やゲート−ドレイン間の半導体表面に保護膜として用いることにより浮遊容量が低下でき、周波数特性を改善することができる。
本発明の実施例１による成膜装置を示す断面図である。 光照射時間に対する光照射前後の比誘電率の比を示すグラフ。 熱処理温度に対する熱処理前後の比誘電率の比を示すグラフ。 本発明の実施例３による成膜装置を示す断面図である。 本発明の実施例４による成膜装置を示す断面図である。 本発明の実施例に係る成膜方法で成膜した窒化ホウ素炭素膜を用いた集積回路の断面概略図。 本発明の実施例に係る成膜方法で成膜した窒化ホウ素炭素膜を用いた集積回路の断面概略図。
符号の説明
１・・円筒状容器
２・・誘導結合プラズマ生成部
３・・整合器
４・・高周波電源
５・・窒素ガス導入部
６・・基板保持部
７・・ヒータ
８、９・・導入部
１０・・排気部
５０・・プラズマ
６０・・基板
６１・・窒化ホウ素炭素膜
５０１・・トランジスタ
５０２・・配線
５０３・・層間絶縁体薄膜
５０４・・保護膜

Claims (19)

  1. プラズマＣＶＤ法により窒化ホウ素炭素膜を成膜した後、水銀ランプ、キセノンランプ、重水素ランプ、赤外線ランプのいずれかを用いて光を照射して比誘電率を低下させることを特徴とする窒化ホウ素炭素膜の成膜方法。
  2. 前記比誘電率は２．４以下に低下させることを特徴とする請求項１に記載の窒化ホウ素炭素膜の成膜方法。
  3. 前記光の照射は大気中で照射を行うことを特徴とする請求項２に記載の窒化ホウ素炭素膜の成膜方法。
  4. 前記光の照射は３分間から１０分間照射を行うことを特徴とする請求項２又は３に記載の窒化ホウ素炭素膜の成膜方法。
  5. 前記光の照射は室温で照射を行うことを特徴とする請求項３に記載の窒化ホウ素炭素膜の成膜方法。
  6. 前記光の照射は２５０〜５５０℃で保持して照射を行うことを特徴とする請求項２ないし４のいずれか１項記載の窒化ホウ素炭素膜の成膜方法。
  7. 成膜室内で窒素原子をホウ素および炭素と反応させ前記成膜を行うことを特徴とする請求項１ないし６のいずれか１項記載の窒化ホウ素炭素膜の成膜方法。
  8. 成膜室内に窒素原子を主に励起した後、励起された窒素原子をホウ素および炭素と反応させ、基板にホウ素炭素窒素膜を成膜することを特徴とする請求項１ないし７のいずれか１項記載の窒化ホウ素炭素膜の成膜方法。
  9. 成膜室内に窒素原子を主に励起した後、励起された窒素原子を、水素ガスをキャリャガスとした塩化ホウ素ガスおよび炭素と反応させ、基板にホウ素炭素窒素膜を成膜することを特徴とする請求項１ないし７のいずれか１項記載の窒化ホウ素炭素膜の成膜方法。
  10. 炭素の供給として炭化水素ガスを用いることを特徴とする請求項１ないし９のいずれか１項記載の窒化ホウ素炭素膜の成膜方法。
  11. 窒素ガスの流量と塩化ホウ素ガスの流量との比（窒素ガス／塩化ホウ素）を０．１〜１０．０に設定したことを特徴とする請求項９記載の窒化ホウ素炭素膜の成膜方法。
  12. 炭化水素ガスの流量と塩化ホウ素ガスの流量との比（炭化水素ガス／塩化ホウ素）を０．０１〜５．０に設定したことを特徴とする請求項９記載の窒化ホウ素炭素膜の成膜方法。
  13. 水素ガスの流量と塩化ホウ素ガスの流量との比（水素ガス／塩化ホウ素）を０．０５〜５．０に設定したことを特徴とする請求項９記載の窒化ホウ素炭素膜の成膜方法。
  14. 請求項１ないし１３のいずれか１項記載の方法により作成した窒化ホウ素炭素膜。
  15. 比誘電率が２．４以下であることを特徴とする請求項１４記載の窒化ホウ素炭素膜。
  16. 比誘電率が２．２未満であることを特徴とする請求項１４記載の窒化ホウ素炭素膜。
  17. 請求項１ないし１３のいずれか１項記載の方法により作製した窒化ホウ素炭素膜を配線層間膜とすることを特徴とする半導体装置。
  18. 請求項１ないし１３のいずれか１項記載の方法により作製した窒化ホウ素炭素膜を保護膜とすることを特徴とする半導体装置。
  19. 請求項１７または１８に記載の装置を有することを特徴とする情報処理・通信システム。
JP2008030866A 2001-09-10 2008-02-12 低誘電率膜およびその成膜方法並びにその膜を用いた電子装置 Expired - Fee Related JP5074946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008030866A JP5074946B2 (ja) 2001-09-10 2008-02-12 低誘電率膜およびその成膜方法並びにその膜を用いた電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001274345 2001-09-10
JP2001274345 2001-09-10
JP2008030866A JP5074946B2 (ja) 2001-09-10 2008-02-12 低誘電率膜およびその成膜方法並びにその膜を用いた電子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002264691A Division JP4312437B2 (ja) 2001-09-10 2002-09-10 ホウ素炭素窒素を用いた電子装置

Publications (2)

Publication Number Publication Date
JP2008187187A JP2008187187A (ja) 2008-08-14
JP5074946B2 true JP5074946B2 (ja) 2012-11-14

Family

ID=19099398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008030866A Expired - Fee Related JP5074946B2 (ja) 2001-09-10 2008-02-12 低誘電率膜およびその成膜方法並びにその膜を用いた電子装置

Country Status (3)

Country Link
US (1) US20050064724A1 (ja)
JP (1) JP5074946B2 (ja)
WO (1) WO2003023842A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
JP2016153518A (ja) * 2015-02-20 2016-08-25 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
US9640400B1 (en) * 2015-10-15 2017-05-02 Applied Materials, Inc. Conformal doping in 3D si structure using conformal dopant deposition
JP2021174905A (ja) * 2020-04-27 2021-11-01 キオクシア株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6337637A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 多層配線構造の半導体装置および製法
JPS63303071A (ja) * 1987-05-30 1988-12-09 Kawasaki Steel Corp 光、プラズマ重畳ｃｖｄ法
JPH0248627B2 (ja) * 1987-08-06 1990-10-25 Japan Steel Works Ltd Hakumakukeiseibuhinnoseizohohooyobisochi
US5330611A (en) * 1989-12-06 1994-07-19 General Motors Corporation Cubic boron nitride carbide films
JPH0499049A (ja) * 1990-08-06 1992-03-31 Kawasaki Steel Corp 半導体装置
US5299289A (en) * 1991-06-11 1994-03-29 Matsushita Electric Industrial Co., Ltd. Polymer dispersed liquid crystal panel with diffraction grating
JP3367688B2 (ja) * 1992-09-14 2003-01-14 株式会社東芝 回路基板
JP3743604B2 (ja) * 1999-03-24 2006-02-08 富士写真フイルム株式会社 平版印刷用原板
JP2001015595A (ja) * 1999-06-29 2001-01-19 Mitsubishi Electric Corp 半導体装置
JP5013353B2 (ja) * 2001-03-28 2012-08-29 隆 杉野 成膜方法及び成膜装置

Also Published As

Publication number Publication date
WO2003023842A1 (fr) 2003-03-20
JP2008187187A (ja) 2008-08-14
US20050064724A1 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
US7312524B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US6150265A (en) Apparatus for forming materials
US7094713B1 (en) Methods for improving the cracking resistance of low-k dielectric materials
JP3517934B2 (ja) シリコン膜の形成方法
KR102419980B1 (ko) 금속 실리사이드 배선 나노와이어 구조를 형성하기 위한 방법들
US4588610A (en) Photo-chemical vapor deposition of silicon nitride film
JPS61127121A (ja) 薄膜形成方法
KR20060129471A (ko) 실리콘 산화막의 제조 방법
JP5074946B2 (ja) 低誘電率膜およびその成膜方法並びにその膜を用いた電子装置
JP2967734B2 (ja) 薄膜の形成方法
JP4406178B2 (ja) 成膜装置
US6335277B2 (en) Method for forming metal nitride film
JP4312437B2 (ja) ホウ素炭素窒素を用いた電子装置
JP4050556B2 (ja) 半導体装置の製造方法
JP2008187186A (ja) 低誘電率膜の成膜装置
JP2000058538A (ja) 半導体装置の層間絶縁膜の形成方法
JP4520688B2 (ja) 低誘電率膜及びその成膜方法
US6281122B1 (en) Method for forming materials
KR100593574B1 (ko) 막형성재료, 막형성방법 및 소자
JPH0674502B2 (ja) 半導体装置
JPH06333846A (ja) 薄膜形成装置
JP2002075980A (ja) 真空紫外光ｃｖｄによる低誘電体膜の製造方法
JP2008251956A (ja) 酸化膜の形成方法及びその装置
JP2004186285A (ja) 酸化シリコン膜の形成方法およびその装置
JP2005210136A (ja) 成膜方法並びに絶縁膜及び半導体集積回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees