JP5066666B2

JP5066666B2 - キャッシュに適用可能な読み込みアクセス及び記憶回路の読み込み割り当て

Info

Publication number: JP5066666B2
Application number: JP2006532517A
Authority: JP
Inventors: シー．モイヤー、ウィリアム
Original assignee: ラムバス・インコーポレーテッド
Priority date: 2003-05-21
Filing date: 2004-04-30
Publication date: 2012-11-07
Anticipated expiration: 2024-04-30
Also published as: US20050273562A1; KR101053008B1; EP1629385A4; US6954826B2; WO2004107248A3; US7185148B2; JP2007502480A; TW200517833A; EP1629385A2; US20040236911A1; WO2004107248A2; CN1791865B; CN1791865A; KR20060017802A

Description

本発明は、全般に記憶回路の読み込み割り当てに関し、中でもキャッシュに適用可能な記憶回路の読み込み割り当てに関する。

先行技術のデータ処理システムでは、読み込みアクセスがキャッシュに失敗すると、キャッシュの読み込み交換アルゴリズムに従ってキャッシュのキャッシュラインが割り当てられる。これは、キャッシュの通常操作中に典型的に望まれる挙動である。しかし、この挙動が特定の事情の下では問題となる恐れがある。

先行技術のデータ処理システムでは、デバッガによる読み込みアクセスがＬ２キャッシュに失敗すると、Ｌ２キャッシュのキャッシュラインが割り当てられ、よって、現在有効かつ修正されるかもしれないキャッシュラインが場合によっては置き換えられる。このことは、実施される一連の命令によってデバッガがステップを一工程ずつ実行する場合には所望の結果であろう。しかしこれは、デバッガがキャッシュの内容を単に見やすくする目的で読み込む場合には問題となる。本発明は、この問題のみならず、読み込みアクセス及び記憶回路の読み込み割り当てに関する他の多数の問題にも取り組む。

本発明は添付の図面により制限されず例として図示され、同じ参照記号が同様な要素を指し示す。
当業者は、図の要素が簡単に分かりやすくする為に図示されており、必ずしも一律の縮尺に従っていないことを認識する。例えば、本発明の実施形態の理解を高める助けとなるよう、図中の要素の幾つかが他の要素に比べてその寸法を誇張されている場合がある。

図１に、本発明のある実施形態に係るデータ処理システム１０を図示する。ある実施形態では、データ処理システム１０がデバッグ回路１２を備えており、このデバッグ回路１２が、信号３６を介してスイッチング回路２０と双方向に結合されており、読み込み割り当て信号３０をスイッチング回路２０に供給する。ある実施形態では、データ処理システム１０がプロセッサ１４も備えており、このプロセッサ１４が、信号３８を介してスイッチング回路２０と双方向に結合されており、読み込み割り当て信号３１をスイッチング回路２０に供給する。ある実施形態では、データ処理システム１０がダイレクトメモリアクセス（ＤＭＡ）１６も備えており、このダイレクトメモリアクセス（ＤＭＡ）１６が、信号４０を介してスイッチング回路２０と双方向に結合されており、読み込み割り当て信号３２をスイッチング回路２０に供給する。ある実施形態では、データ処理システム１０がバスマスタ１８も備えており、このバスマスタ１８が、信号４２を介してスイッチング回路２０と双方向に結合されており、読み込み割り当て信号３３をスイッチング回路２０に供給する。ある実施形態では、データ処理システム１０がＬ２キャッシュ２２も備えており、このＬ２キャッシュ２２が、信号４４を介してスイッチング回路２０と双方向に結合されており、読み込み割り当て信号３４をスイッチング回路２０から受信する。ある実施形態では、データ処理システム１０が周辺装置２４も備えており、この周辺装置２４が、信号４６を介してスイッチング回路２０と双方向に結合されており、読み込み割り当て信号３５をスイッチング回路２０から受信する。

ここで留意すべきは、本発明のある実施形態では、Ｌ２キャッシュ２２への読み込みアクセスを、１２、１４、１６、１８のうちのどの１つが起動するのかに依存して、読み込み割り当て信号３０〜３３のうちの１つが読み込み割り当て信号３４としてスイッチング回路２０により供給されることである。ここで留意すべきは、本発明のある実施形態では、周辺装置２４への読み込みアクセスを、１２、１４、１６、１８のうちのどの１つが起動するのかに依存して、読み込み割り当て信号３０〜３３のうちの１つが読み込み割り当て信号３５としてスイッチング回路２０により供給されることである。

本発明のある実施形態では、プロセッサ１４が、プロセッサ１４に結合されたＬ１キャッシュ１５を備えている。Ｌ１キャッシュ１５がＬ２キャッシュ２２よりも直接的にプロセッサ１４に結合されたものとして示されているが、本発明の代替の実施形態では、任意の所望のやり方でプロセッサ１４に結合されたキャッシュが幾つあってもよい。本発明の代替の実施形態では、Ｌ１キャッシュ１５及びＬ２キャッシュ２２がキャッシュである必要はなく、読み込み割り当ての能力があればどんなタイプの記憶回路でもよい。本発明のある実施形態では、Ｌ２キャッシュ２２が導体４８を介してシステムメモリ２６と双方向に結合されている。

本発明のある実施形態では、読み込み割り当ての信号３０及び信号３６はバス６０の一部分であり、読み込み割り当ての信号３１及び信号３８はバス６１の一部分であり、読み込み割り当ての信号３２及び信号４０はバス６２の一部分であり、読み込み割り当ての信号３３及び信号４２はバス６３の一部分であり、読み込み割り当ての信号３４及び信号４４はバス６４の一部分であり、及び読み込み割り当ての信号３５及び信号４６はバス６５の一部分である。バス６０〜６５は、同一のバスでもよいし、一般的なバスプロトコルを有する一般的なバスの１つ以上のサブセットでもよい。交互に、バス６０〜６５の異なる同士が同一のバスプロトコル又は異なるバスプロトコルを用いてもよい。本発明の代替の実施形態では、相互接続回路５０がバス構造又はバスプロトコルを全く用いないことがある。本発明のある実施形態では、相互接続回路５０がスイッチング回路２０及びバス６０〜６５を備えている。しかし、相互接続回路５０をいかなるやり方で実施してもよい。本明細書で用いられているように、用語「バス」は、データ、アドレス、制御、状況などの１つ以上の様々なタイプの情報を転送する為に使用される複数の信号又は導体を表す為に使用されている。

本発明のある実施形態では、Ｌ２キャッシュ２２が読み込み割り当て回路７０と書き込み割り当て回路７４とを備えており、これらの回路がそれぞれ記憶素子７２と双方向に結合されている。記憶素子７２は、キャッシュ済みのデータや命令などの情報を記憶する為だけでなく、本発明の幾つかの実施形態については履歴ビット及びキャッシュタグを記憶する為にも使用される。本発明の代替の実施形態では、記憶素子７２は、任意の所望のやり方で実施可能であり、任意の所望の情報を記憶可能である。

図１に図示された本発明の実施形態では、デバッグ回路１２と、プロセッサ１４と、ダイレクトメモリアクセス（ＤＭＡ）１６と、バスマスタ１８とが、それぞれ、Ｌ２キャッシュ２２への読み込みアクセスを起動するアクセスイニシエータである場合がある。本発明の代替の実施形態では、異なる構成を用いることもできる。例えば、本発明の代替の実施形態では、Ｌ２キャッシュ２２への読み込みアクセスを起動する回路のブロックが、１２、１４、１６、１８に比べ、少なくてもよいし、多くてもよいし、１２、１４、１６、１８とは異なる回路のブロックでもよい。バスマスタ１８は、バス６３及び６４を越えてＬ２キャッシュ２２への読み込みアクセスを起動する能力があればどんなタイプの回路でもよい。相互接続回路５０がバスプロトコルを有するバスを用いない場合、回路１８は、バスマスタでなくてもよく、代わりに、Ｌ２キャッシュ２２への読み込みアクセスを起動する能力があればどんなタイプの回路でもよい。

図２は、本発明のある実施形態に係り、Ｌ２キャッシュ２２への読み込みアクセス（図１参照）をフロー図で図示する。フローは楕円の開始記号１００から開始する。フローは次に工程１０１に進み、工程１０１では読み込みアクセスが起動される。フローは工程１０２に進み、工程１０２では、読み込みアクセスに対応した読み込み割り当て信号が供給される。図１を参照すると、回路１２、１４、１６、１８のうち任意の１つが、読み込みアクセスを起動し、その次に読み込み割り当て信号を供給する。フローは次にひし形の判断記号１０３に進み、ひし形の判断記号１０３では、質問がなされる「読み込みアクセスがキャッシュ禁止読み込みアクセス？」。ひし形の判断記号１０３への回答がｙｅｓの場合、フローは工程１０４に進み、工程１０４では、キャッシュ禁止読み込みアクセスが完了する。工程１０４から、フローは楕円の終端記号１１０で終了する。ひし形の判断記号１０３への回答がｎｏの場合、フローはひし形の判断記号１０５に進み、ひし形の判断記号１０５では、質問がなされる「読み込み割り当て信号が読み込み割り当ての実行を指示？」。ひし形の判断記号１０５への回答がｎｏの場合、フローは工程１０６に進み、工程１０６では、キャッシュの内容及び読み込み割り当て回路の状態が修正可能でありながらキャッシュ可能読み込みアクセスが完了する。工程１０６から、フローは楕円の終端記号１１０で終了する。ひし形の判断記号１０５への回答がｙｅｓの場合、フローはひし形の判断記号１０７に進み、ひし形の判断記号１０７では、質問がなされる「読み込みアクセスはキャッシュミスに終わったか？」。ひし形の判断記号１０７への回答がｎｏの場合、フローは工程１０８に進み、工程１０８では、読み込み割り当て回路の状態を修正することなく、キャッシュ可能読み込みアクセスが完了する。ひし形の判断記号１０７への回答がｙｅｓの場合、フローは工程１０９に進み、工程１０９では、キャッシュの内容を修正することなく、かつ読み込み割り当て回路の状態を修正することなく、キャッシュ可能読み込みアクセスが完了する。本発明の代替の実施形態では、ひし形の判断記号１０３はオプションである。ひし形の判断記号１０３を用いない場合、フローは工程１０２からひし形の判断記号１０５へと続く。

図３は、本発明のある実施形態に係り、記憶回路への読み込みアクセスを必要とするデバッグ操作をフロー図で図示する。本発明のある実施形態では、デバッグ操作を起動し実行する為に図１のデバッグ回路１２が使用される。フローは楕円の開始記号２００から開始する。フローは次に工程２０１に進み、工程２０１では、読み込みアクセスを必要とするデバッグ操作が起動される。フローはひし形の判断記号２０２に進み、ひし形の判断記号２０２では、質問がなされる「デバッグ操作は一工程ずつの操作か？」。ひし形の判断記号２０２への回答がｙｅｓの場合、フローは工程２０３に進み、工程２０３では、読み込みアクセスに対応した読み込み割り当て信号が、読み込み割り当てを実行するべきことを指し示す為に供給される。工程２０３から、フローは工程２０４に進み、工程２０４では、読み込み割り当てを伴う読み込みアクセスが実行される。工程２０４から、フローは工程２０５に進み、工程２０５では、デバッグ操作が完了する。工程２０５から、フローは楕円の終端記号２０６で終了する。ひし形の判断記号２０２への回答がｎｏの場合、フローは工程２０７に進み、工程２０７では、読み込みアクセスに対応した読み込み割り当て信号が、読み込み割り当てを実行するべきでないことを指し示す為に供給される。工程２０７から、フローは工程２０８に進み、工程２０８では、読み込み割り当てを伴わない読み込みアクセスが実行される。工程２０８から、フローは工程２０５に進み、工程２０５では、デバッグ操作が完了する。工程２０５から、フローは楕円の終端記号２０６で終了する。

特定の応用例には、例えば、システムメモリ２６に対し実行される読み込みアクセスが１つ以上のキャッシュ（例えば、Ｌ２キャッシュ２２）に対し邪魔にならないので有利な、特定のタイプのデバッグ操作などがある。これに必要なのは、読み込みアクセスが実行されるときに、キャッシュの状態及び／又は内容が修正されないことである。これが重要なのは、キャッシュの状態及び／又は内容が修正された場合に、データ処理システムがデバッグすることで他の好ましくない副作用が引き起こされかねないからである。加えて、副作用により、デバッグされる問題が、特徴を変えたり、発現しなくなったりする恐れがあるので、デバッグの成功が妨げられる。一方、特定の応用例には、例えば、システムメモリ２６に対し実行される読み込みアクセスが、通常の操作中に起きるものと同一の修正を１つ以上のキャッシュ（例えばＬ２キャッシュ２２）に対してなされるようにするので有利な、他のデバッグ操作（例えば、ユーザの適用命令を介してステップを一工程ずつ実行すること）などがある。よって、キャッシュで又はデバッグ操作タイプを基礎とした他の記憶回路で読み込み割り当てを選択的に実行することができると非常に有用である。

本発明のある実施形態では、読み込み割り当てが実行される（例えばキャッシュ２２で）かどうかを指し示す為に、読み込み割り当て標識として読み込み割り当て信号（例えば、３０、３１、３２、３３）が用いられる。読み込み割り当てが起きなかった場合は、キャッシュ２２の情報の内容を修正することなく、及び／又は、キャッシュ２２の読み込み割り当て状態を修正することなく、読み込みアクセスが実行される。本発明の幾つかの実施形態では、キャッシュ２２の情報の内容の修正が防止され、本発明の幾つかの実施形態では、キャッシュ２２の読み込み割り当て状態の修正が防止され、本発明の幾つかの実施形態では、キャッシュ２２の情報の内容及びキャッシュ２２の読み込み割り当て状態の両方の修正が防止される。キャッシュ２２の内容は、記憶素子７２（図１参照）に記憶された情報である。キャッシュ２２で用いられる読み込み交換アルゴリズムを実施する為に読み込み割り当て回路７０が使用される。読み込み交換アルゴリズムは、キャッシュが読み込みアクセスに失敗したときに次にキャッシュラインを置き換えるかを決定する為に使用されるルール又は一組のルールである。本発明は任意の所望の読み込み交換アルゴリズムと共に用いられてよい。よって、読み込み割り当て回路７０により実施される読み込み交換アルゴリズムは任意の所望の交換アルゴリズムでよい。交換アルゴリズムは、キャッシュミスが起きる度に、常に更新された値を有する為に一連の状態によって進み、この値によって、読み込みアクセスにおける次に続くキャッシュミスの為にキャッシュラインが充てんされる。

本発明の幾つかの実施形態（例えば、１つ以上の選択されたタイプのデバッグ操作を用いる実施形態）については、キャッシュの情報の内容の修正を防止するには不十分である。更に、読み込み割り当て回路７０の読み込み交換アルゴリズムの現在の状態（例えば読み込み割り当て状態）も影響を受けてはならない。ここで留意すべきは、本発明の幾つかの実施形態では、任意で、書き込みアクセスについてのキャッシュ２２の挙動を決定する書き込み割り当て回路７４があってもよいことである。本発明の代替の実施形態では、書き込み割り当て回路７４がなくてもよい。本発明の幾つかの実施形態では、読み込み割り当て回路７０の操作及び交換アルゴリズムが、書き込み割り当て回路７４の操作及び交換アルゴリズムから全体的に独立している。本発明の幾つかの実施形態では、読み込みのキャッシュミス及び書き込みのキャッシュミスの両方についての一般的な交換アルゴリズムがあってもよい。このような実施形態では、読み込み割り当て及び書き込み割り当てがデータ処理システム１０のユーザ又はデバッガに全く異なる問題を提示することに留意するのも重要ではあるが、読み込み割り当て回路７０及び書き込み割り当て回路７４を単一の及び／又は一般的な回路に組み合わせることもできる。

キャッシュ２２を用いる特殊な実施形態の前記文脈で本発明が記載されたが、本発明の代替の実施形態では、読み込み割り当ての能力があるあらゆるタイプの記憶回路を用いてもよい。本発明はキャッシュの適用に制限されていない。更に、本発明はデバッグ操作に有用ではあるが、本発明は、デバッグ操作での使用に制限されてはおらず、任意の所望の目的に用いられてもよい。ある可能な異なる使用例として、読み込み割り当てが１つ以上のキャッシュにおいて実行されるべきかどうかをプロセッサ１４が選択的に決定する場合があり、これは、読み込みアクセスのデータが再利用されそうにないので、キャッシュに既に入っているもっと有用かもしれない情報を読み込みアクセスが交換してしまわないようにすることが有利だからである。

ここで留意すべきは、本発明がＬ１キャッシュ１５と共に用いられてもよいことである。この実施形態については、プロセッサ１４からＬ１キャッシュ１５へ読み込み割り当て信号（図示せず）が供給される。この読み込み割り当て信号（図示せず）は、読み込み割り当ての信号３０〜３５と同一又は同様のやり方で機能してもよい。更に、本発明は周辺装置２４と共に用いられてもよい。読み込み割り当て信号３５は、Ｌ２キャッシュ２２に供給された読み込み割り当て信号３４と同一又は同様のやり方で機能してもよい。

既述の明細書では、本発明が特殊な実施形態に関して記載された。しかし、下記の請求項に述べられているように、種々の修正及び変更が本発明の範囲から逸脱することなくなされてよいことを当業者は認識する。それに応じて、本明細書及び図が限定的な意味ではなく説明的な意味において考えられるべきであり、全てのこのような修正が本発明の範囲内に包含されるよう意図されている。

特殊な実施形態について、利益、他の利点、問題の解決が以上に記載された。しかし、利益や、利点や、問題の解決や、あらゆる利益、利点、解決法を生む又はより顕著にするあらゆる要素（単数又は複数）が、任意の又は全ての請求項の、決定的な、必要な、本質的な機能又は要素と解釈されるべきではない。要素のリストを含むプロセスや、方法や、物品や、装置が、これらの要素のみを備えているのではなく、はっきりとリストアップされていない他の要素、又はこれらのプロセスや、方法や、物品や、装置に固有でない他の要素を備えていてもよいように、本明細書で用いられている通り、用語「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」又はこの用語の他のあらゆる変形物が、非排他的な包含を範囲内とするよう意図されている。

〔追加テキスト〕
１．
装置であって、
記憶回路と、
前記記憶回路に結合されたアクセス起動回路とを含み、前記アクセス起動回路が前記記憶回路への読み込みアクセスを起動し前記読み込みアクセスに対応した読み込み割り当て標識を前記記憶回路に供給する、装置。
２．
前記読み込み割り当て標識に基づいて、前記読み込みアクセス中に読み込み割り当てが選択的に実行される、１に記載の装置。
３．
前記読み込み割り当て標識が第１の値を有しているときには、前記読み込みアクセスが読み込み割り当てを伴って実行され、前記読み込み割り当て標識が第２の値を有しているときには、前記読み込みアクセスが読み込み割り当てを伴わずに実行される、２に記載の装置。
４．
前記記憶回路が相互接続回路を介して前記アクセス起動回路に結合された、１に記載の装置。
５．
前記相互接続回路が、前記記憶回路及び前記アクセス起動回路に結合されたシステムバスを含み、前記システムバスを介して前記読み込み割り当て標識が供給される、４に記載の装置。
６．
前記記憶回路がキャッシュを含み、前記アクセス起動回路がデバッグ回路を含み、前記読み込みアクセスがデバッグ操作の一部である、４に記載の装置。
７．
前記記憶回路がキャッシュを含む、１に記載の装置。
８．
前記アクセス起動回路がプロセッサを含む、７に記載の装置。
９．
前記プロセッサが前記キャッシュを含む、８に記載の装置。
１０．
前記アクセス起動回路がダイレクトメモリアクセス（ＤＭＡ）を含む、１に記載の装置。
１１．
前記アクセス起動回路がデバッグ回路を含み、前記読み込みアクセスがデバッグ操作の一部である、１に記載の装置。
１２．
読み込みアクセスを実行する方法であって、
読み込みアクセスを起動する工程と、
前記読み込みアクセスに対応した読み込み割り当て標識を供給する工程と、
少なくとも前記読み込み割り当て標識に基づいて、前記読み込みアクセス中に読み込み割り当てを選択的に実行する工程と、を含む方法。
１３．
１２に記載の方法であって、前記読み込みアクセスがキャッシュへのキャッシュ可能読み込みアクセスであり、前記方法が、
前記キャッシュ可能読み込みアクセスの結果がキャッシュヒット又はキャッシュミスのどちらになったかを決定する工程と、
前記キャッシュ可能読み込みアクセスの結果がキャッシュミスになったときには、前記キャッシュの内容を修正することなく前記キャッシュ可能読み込みアクセスを完了する工程と、を更に含む、方法。
１４．
前記キャッシュ可能読み込みアクセスの結果がキャッシュミスになったときには、前記キャッシュ割り当て状態を修正することなく前記キャッシュ可能読み込みアクセスを完了する工程を更に含む１３に記載の方法。
１５．
前記キャッシュ可能読み込みアクセスの結果がキャッシュヒットになったときには、前記キャッシュ割り当て状態を修正することなく前記キャッシュ可能読み込みアクセスを完了する工程を更に含む１３に記載の方法。
１６．
前記読み込みアクセスがキャッシュ可能読み込みアクセス又はキャッシュ禁止読み込みアクセスのどちらであるかを決定する工程を更に含む１２に記載の方法。
１７．
前記読み込みアクセスがキャッシュへのキャッシュ可能読み込みアクセスであり、前記キャッシュへの書き込みアクセス中に書き込み割り当てを実行する能力が前記キャッシュにある、１２に記載の方法。
１８．
前記読み込みアクセスがデバッグ操作の範囲内であり、読み込み割り当てを選択的に実行する工程が少なくとも前記読み込み割り当て標識及び前記デバッグ操作に基づいている、１２に記載の方法。
１９．
一工程ずつのデバッグ操作中に読み込み割り当てが実行される、１８に記載の方法。
２０．
装置であって、
情報を記憶する記憶素子と、
前記記憶素子に結合された読み込み割り当て回路とを含み、前記読み込み割り当て回路が読み込み割り当て標識に応答し、前記読み込み割り当て標識に基づいて、前記記憶素子への読み込みアクセス中に前記読み込み割り当て回路が読み込み割り当てを選択的に実行する、装置。
２１．
キャッシュを更に含み、前記キャッシュが前記記憶素子を含む、２０に記載の装置。
２２．
前記記憶素子への前記読み込みアクセスの結果がキャッシュミスになったときには、前記読み込み割り当て標識に基づいて、前記記憶素子に記憶された情報の修正を前記読み込み割り当て回路が選択的に防止する、２１に記載の装置。
２３．
前記読み込み割り当て回路が前記キャッシュの読み込み割り当て状態を記憶し、前記読み込み割り当て標識に基づいて、前記キャッシュの前記読み込み割り当て状態の修正を前記読み込み割り当て回路が選択的に防止する、２１に記載の装置。
２４．
前記記憶素子への前記読み込みアクセスの結果がキャッシュヒットになったときには、前記読み込み割り当て標識に基づいて、前記キャッシュの前記読み込み割り当て状態の修正を前記読み込み割り当て回路が選択的に防止する、２３に記載の装置。
２５．
前記読み込み割り当て回路が入力を更に含み、前記入力を介して前記読み込み割り当て標識が供給される、２０に記載の装置。
２６．
前記入力を介して前記読み込み割り当て標識がバス信号として供給される、２５に記載の装置。
２７．
読み込みアクセスを実行する方法であって、
キャッシュへの読み込みアクセスを必要としデバッグ操作のタイプを有するデバッグ操作を起動する工程と、
少なくとも前記デバッグ操作のタイプに基づいて前記読み込みアクセス中に読み込み割り当てを選択的に実行する工程とを含む方法。
２８．
読み込み割り当てが、前記キャッシュの内容を修正する工程及び前記キャッシュの読み込み割り当て状態を修正する工程の少なくとも一方を含む２７に記載の方法。
２９．
前記デバッグ操作のタイプが第１のタイプのときには、読み込み割り当てが前記読み込みアクセス中に実行され、前記デバッグ操作のタイプが第２のタイプのときには、読み込み割り当てが前記読み込みアクセス中に実行されない、２８に記載の方法。
３０．
２８に記載の方法であって、前記デバッグ操作のタイプが第１のタイプのときには、前記読み込みアクセスに対応した読み込み割り当て標識が前記キャッシュに供給され、これにより、前記読み込みアクセスに対し読み込み割り当てを実行するべきことが指し示され、前記デバッグ操作が第２のタイプのときには、前記読み込みアクセスに対応した読み込み割り当て標識が前記キャッシュに供給され、これにより、前記読み込みアクセスに対し読み込み割り当てを実行するべきでないことが指し示される、方法。
３１．
装置であって、
キャッシュと、
前記キャッシュに結合された相互接続回路と、
前記相互接続回路に結合されたデバッグ回路とを含み、前記デバッグ回路が、前記キャッシュへの読み込みアクセスを必要とするデバッグ操作を起動し、前記読み込みアクセスに対応した前記キャッシュに前記相互接続回路を介して読み込み割り当て標識を供給する、装置。
３２．
前記キャッシュが、前記読み込み割り当て標識に応えて、前記読み込みアクセス中に読み込み割り当てを選択的に実行する、３１に記載の装置。
３３．
前記キャッシュが、前記読み込み割り当て標識に応えてかつ前記デバッグ操作に基づいて、前記読み込みアクセス中に読み込み割り当てを選択的に実行する、３２に記載の装置。
３４
前記読み込み割り当て標識が第１の値を有しているときには、前記読み込みアクセスが読み込み割り当てを伴って実行され、前記読み込み割り当て標識が第２の値を有しているときには、前記読み込みアクセスが読み込み割り当てを伴わずに実行される、３１に記載の装置。
３５．
前記相互接続回路が、前記読み込み割り当て標識の経路を前記デバッグ回路から前記キャッシュへと設定する為のスイッチング回路を含む、３１に記載の装置。
３６．
前記相互接続回路が、前記デバッグ回路及び前記キャッシュに結合されたシステムバスを含み、前記システムバスを介して前記読み込み割り当て標識が供給される、３１に記載の装置。

本発明のある実施形態に係るデータ処理システムのブロック図。本発明のある実施形態に係るキャッシュへの読み込みアクセスのフロー図。本発明のある実施形態に係る記憶回路への読み込みアクセスを必要とするデバッグ操作のフロー図。

Claims

装置であって、
記憶回路と、
同記憶回路に結合されたアクセス起動回路と、
を含み、同アクセス起動回路が前記記憶回路への読み込みアクセスを起動し、同読み込みアクセスに対応した読み込み割り当て標識を前記記憶回路に供給し、
前記読み込み割り当て標識が第１の値を有しているときには、前記記憶回路の情報の内容と前記記憶回路の読み込み割り当て状態とのうちの少なくとも一つが修正されるように前記読み込みアクセスが実行され、前記読み込み割り当て標識が第２の値を有しているときには、前記情報の内容と前記読み込み割り当て状態とのうちの少なくとも一つの修正が防止されるように前記読み込みアクセスが実行される、装置。
アクセス起動回路に結合された記憶回路への読み込みアクセスを実行する方法であって、
前記アクセス起動回路が前記記憶回路への読み込みアクセスを起動する工程と、
前記アクセス起動回路が前記読み込みアクセスに対応した読み込み割り当て標識を前記記憶回路に供給する工程と、
前記記憶回路が少なくとも前記読み込み割り当て標識に基づいて、前記読み込みアクセス中に読み込み割り当てを選択的に実行する工程と、を含み、
前記読み込み割り当て標識が第１の値を有しているときには、前記記憶回路の情報の内容と前記記憶回路の読み込み割り当て状態とのうちの少なくとも一つが修正されるように前記読み込みアクセスが実行され、前記読み込み割り当て標識が第２の値を有しているときには、前記情報の内容と前記読み込み割り当て状態とのうちの少なくとも一つの修正が防止されるように前記読み込みアクセスが実行される、方法。
装置であって、
情報を記憶する記憶素子と、
前記記憶素子に結合された読み込み割り当て回路と、
を含み、同読み込み割り当て回路が読み込み割り当て標識に応答し、同読み込み割り当て標識に基づいて、前記記憶素子への読み込みアクセス中に前記読み込み割り当て回路が読み込み割り当てを選択的に実行し、
前記読み込み割り当て標識が第１の値を有しているときには、前記記憶素子の情報の内容と前記記憶素子の読み込み割り当て状態とのうちの少なくとも一つが修正されるように前記読み込みアクセスが実行され、前記読み込み割り当て標識が第２の値を有しているときには、前記情報の内容と前記読み込み割り当て状態とのうちの少なくとも一つの修正が防止されるように前記読み込みアクセスが実行される装置。
デバッグ回路に結合されたキャッシュへの読み込みアクセスを実行する方法であって、
前記デバッグ回路が前記キャッシュへの読み込みアクセスを必要としデバッグ操作のタイプを有するデバッグ操作を起動する工程と、
前記キャッシュが少なくとも前記デバッグ操作のタイプに基づいて前記読み込みアクセス中に読み込み割り当てを選択的に実行する工程と、を含み、
前記デバッグ操作のタイプが第１のタイプであるとき、前記読み込みアクセス中に、前記キャッシュの情報の内容と前記キャッシュの読み込み割り当て状態とのうちの少なくとも一つが修正され、前記デバッグ操作のタイプが第２のタイプであるとき、前記読み込みアクセス中に、前記情報の内容と前記読み込み割り当て状態とのうちの少なくとも一つが修正されない、方法。
装置であって、
キャッシュと、
前記キャッシュに結合された相互接続回路と、
前記相互接続回路に結合されたデバッグ回路と、
を含み、前記デバッグ回路が、前記キャッシュへの読み込みアクセスを必要とするデバッグ操作を起動し、前記読み込みアクセスに対応した前記キャッシュに前記相互接続回路を介して読み込み割り当て標識を供給し、
前記読み込み割り当て標識が第１の値を有しているときには、前記キャッシュの情報の内容と前記キャッシュの読み込み割り当て状態とのうちの少なくとも一つが修正されるように前記読み込みアクセスが実行され、前記読み込み割り当て標識が第２の値を有しているときには、前記情報の内容と前記読み込み割り当て状態とのうちの少なくとも一つの修正が防止されるように前記読み込みアクセスが実行される、装置。