JP5044623B2 - 電気泳動表示装置用アレイ基板及びその製造方法 - Google Patents

Description

本発明は、電気泳動表示装置に関し、詳細には、乾式（ドライ）エッチングによりパターニングされるストレージキャパシタの第２電極の構造変更により、基板全体のパターン形成均一性を向上させた電気泳動表示装置用アレイ基板及びその製造方法に関する。

一般的に、表示装置は、液晶表示装置、プラズマ表示装置及び有機電界表示装置が主流となっている。しかしながら、最近急速に多様化する消費者の欲求を充足させるために、多様な形態の表示装置が公開されている。

特に、情報利用環境の高度化及び携帯化により、軽量、薄形、高効率及び天然色の動画像の表示に拍車がかかっている。その一環で、紙と既存の表示装置との長所のみを合わせた電気泳動表示装置に関する研究が活発に進行している。

電気泳動表示装置は、優れたコントラスト比と視認性、迅速な応答速度、天然色の表示、低価格及び携帯の容易性といった長所を有する次世代の表示装置として脚光を浴びている。

また、電気泳動表示装置は、液晶表示装置と違い、偏光板、バックライトユニット、液晶層等を必要としないので、製造単価を下げることができるという長所がある。

以下、添付した図面を参照して、従来の電気泳動表示装置について説明する。

図１は、電気泳動表示装置の駆動原理を説明するために、その構造を簡単に示した図面である。

図１において、従来の電気泳動表示装置１は、第１基板１１及び第２基板３６と、第１基板１１と第２基板３６との間に設けられたインク層５７とを含む。インク層５７は、縮重合反応によって荷電された複数のホワイト顔料５９及びブラック顔料６１が詰められた複数のカプセル６３を含む。

一方、第１基板１１には、複数の薄膜トランジスタ（図示せず）に接続された複数の画素電極２８が、画素領域（図示せず）毎に形成されている。すなわち、複数の画素電極２８には、選択的に（＋）電圧または（−）電圧がそれぞれ印加される。ここで、ホワイト顔料５９とブラック顔料６１とを含んだカプセル６３の大きさが一定でない場合、選択的に一定の大きさのカプセル６３だけを選別して用いることができる。

前述したインク層５７に（＋）極性または（−）極性を帯びた電圧を印加すると、カプセル６３内部の荷電されたホワイト顔料５９及びブラック顔料６１は、反対極性側に引き付けられる。すなわち、ブラック顔料６１が上側に移動するとブラックを表示し、ホワイト顔料５９が上側に移動するとホワイトを表示する。

以下、添付した図面を参照して、従来の電気泳動表示装置についてさらに詳細に説明する。

図２は、従来の電気泳動表示装置を概略的に示した断面図で、図１と同一の名称に対しては、同一の符号を用いる。

図２において、従来の電気泳動表示装置１は、互いに対向する第１基板１１及び第２基板３６と、第１基板１１と第２基板３６との間に設けられた電気泳動フィルム６０とを含む。電気泳動フィルム６０は、縮重合反応によって荷電された複数のブラック顔料６１とホワイト顔料５９とが詰められた複数のカプセル６３を含むインク層５７と、互いに対向し、透明な物質からなる第１粘着層５１及び第２粘着層５３と、第１粘着層５１と第２粘着層５３との間に設けられ、透明導電性物質からなる共通電極５５とを含む。ここで、ブラック顔料６１は（＋）極性、ホワイト顔料５９は（−）極性でそれぞれ荷電されている。

第２基板３６は、透明プラスチック素材やガラスが利用され、第１基板１１は、不透明なステンレス（ｓｔａｉｎｌｅｓｓ）素材が主に利用され、必要に応じて透明プラスチック素材や透明ガラス素材が利用される。

ここで、第２基板３６の下部全面には、赤色、緑色、青色のカラーフィルターパターンで構成されたカラーフィルター層４０が形成されている。

一方、第１基板１１には、マトリックス状で垂直交差して画素領域Ｐを定義するゲート配線（図示せず）及びデータ配線１９が構成され、ゲート配線とデータ配線１９との交差地点には、画素領域Ｐ毎にスイッチング素子である薄膜トランジスタＴｒが構成される。

薄膜トランジスタＴｒは、ゲート配線から延長されたゲート電極１３と、ゲート電極１３を覆うゲート絶縁膜１６と、ゲート電極１３と重なり、アクティブ層１８ａ及びオーミックコンタクト層１８ｂで構成された半導体層１８と、半導体層１８と接触するとともに、データ配線１９から延長されたソース電極２０と、ソース電極２０と離隔されたドレイン電極２２とを含む。

また、薄膜トランジスタＴｒの上部には、ドレイン電極２２を露出するドレインコンタクトホール２７を含む無機絶縁物質で構成された第１保護層２５及び有機絶縁物質で構成された第２保護層２６が、表示領域全面に構成される。

第２保護層２６上には、ドレインコンタクトホール２７を介してドレイン電極２２に接続された画素電極２８が、各画素領域Ｐに対応して構成されている。画素電極２８は、主に透明導電性物質、例えば酸化インジウムスズ（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）及び酸化インジウム亜鉛（ＩＺＯ：Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）のうち選択された１つで構成される。

前述した構造を有する電気泳動表示装置１は、自然光や室内光を含む外部光を光源として利用し、薄膜トランジスタＴｒにより（＋）極性または（−）極性が選択的に印加される画素電極２８が、カプセル６３内部に詰められた複数のホワイト顔料５９及びブラック顔料６１の位置変化を誘導して画像を表示する。

前述した構造を有する電気泳動表示装置１では、アレイ基板及びこれに付着された電気泳動フィルム６０に設けられたインク層５７を駆動させるために、共通電極５５及び画素電極２８にそれぞれ共通電圧及びデータ信号電圧が印加され、これら両電極５５、２８に印加された電圧の差を次のデータ信号電圧が印加されるまで維持するために、画素領域毎にストレージキャパシタＳｔｇＣが形成されている。ここで、電気泳動表示装置１には、共通電極５５と画素電極２８との間に、インク層５７以外に５０〜６０μｍ程度の厚さを有する粘着層５１が形成されているので、その駆動電圧が比較的高い。したがって、このような高い駆動電圧を維持するために、非常に大きい容量を有するストレージキャパシタＳｔｇＣが要求される。

図３は、従来の電気泳動表示装置用アレイ基板の１つの画素領域に対する平面図であり、図４は、図３を切断線ＩＶ−ＩＶに沿って切断した部分に対する断面図である。

図３、４において、ゲート配線１２とデータ配線１９とが交差して画素領域Ｐが定義されており、これら両配線１２、１９が交差する付近には、スイッチング素子である薄膜トランジスタＴｒが形成されている。

一方、このような画素領域Ｐを貫通して、共通配線１４がゲート配線１２と平行に形成され、共通配線１４から分岐して画素領域Ｐの大部分に対応して第１ストレージ電極１５が形成され、これと対応してドレイン電極２２が第１ストレージ電極１５と重なってゲート絶縁膜１６上部に第２ストレージ電極２４が形成されることによって、ストレージキャパシタＳｔｇＣが構成されている。

しかしながら、前述した構造を有するストレージキャパシタＳｔｇＣを形成するためには、第２ストレージ電極２４を形成するドレイン電極２２が、画素領域Ｐの１／２以上のほぼ全体を占めるように形成されなければならない。

しかしながら、前述した構造を有する電気泳動表示装置用アレイ基板１１の製造時、画素領域Ｐの形態が、一般的な液晶表示装置用アレイ基板の画素領域の形態と異なるので、ソース電極２０及びドレイン電極２２と半導体層１８とを、１つの露光マスクを利用するマスク工程によって形成すると、母基板上におけるパターニングの均一性が悪く、工程不良率が増加するという問題がある。したがって、このような問題を解決するために、マスク工程を増やして、すなわち、ソース電極２０及びドレイン電極２２と半導体層１８とを、互いに異なる露光マスクを利用して、２回のマスク工程によって形成している。

一般的に、ストレージキャパシタＳｔｇＣを形成する電極は、下部共通配線に接続された第１ストレージ電極１５及び上部のドレイン電極２２の延長された部分（第２ストレージ電極２４）である。第１ストレージ電極１５は、一般的な露光マスクを利用して湿式エッチングによりパターニングされるので、単位面積当たりの形成比率は重要でないが、ソース電極２０及びドレイン電極２２と半導体層１８とを、１つの露光マスクを利用して、回折露光またはハーフトーン露光技法によりパターニングする場合、ソース電極２０及びドレイン電極２２の形成時に反応ガスを利用したドライエッチングという単位工程を実施しなければならないので、単位面積当たりの形成比率が重要になる。

実際に、液晶表示装置用アレイ基板を製作するための１つの基板では、全体的にソース電極及びドレイン電極を形成する金属物質の単位面積当たりの形成比率が、表示領域及び非表示領域において均一である。一方、比較的大きい面積のストレージキャパシタＳｔｇＣを有する電気泳動表示装置用アレイ基板１１を製作するための１つの基板では、大きいストレージ容量を確保するために、１つの画素領域Ｐにドレイン電極２２を非常に大きく形成するので、ソース電極２０及びドレイン電極２２を形成する金属物質の単位面積当たりの形成比率が、表示領域及び非表示領域において均一でない。

このような理由によって、電気泳動表示装置用アレイ基板１１の製造には、ソース電極２０及びドレイン電極２２と半導体層１８とを１つの露光マスクにより一度に形成するためのパターニング工程の進行時、反応ガスを利用したドライエッチングの均一性が確保されず、不良率が増加するという問題がある。

本発明は、前述した問題を解決するためになされたもので、ストレージキャパシタの構造変更により、ドレイン電極をストレージキャパシタの１電極で利用しないようにすることで、画素領域内でその面積比率が小さくなるようにし、最終的に表示領域及び非表示領域における単位面積当たりの金属物質形成比率を均一にして、１つのマスク工程によってソース電極及びドレイン電極と半導体層とを同時に形成する場合にも、パターン不良が発生しないようにすることを目的とする。

また、アレイ基板製造時の１回のマスク工程を短縮することによって、製品生産性を向上させることを他の目的とする。

本発明による電気泳動表示装置用アレイ基板は、基板上で互いに交差して複数の画素領域を定義するように形成されたゲート配線及びデータ配線と、ゲート配線と平行に離隔して形成された共通配線と、複数の画素領域内に順次積層されたゲート電極、ゲート絶縁膜、半導体層、並びに互いに離隔するソース電極及びドレイン電極で構成された薄膜トランジスタと、ゲート絶縁膜の下部で共通配線から分岐し、画素領域の１／２よりも大きい面積を有して前記画素領域に形成された第１ストレージ電極と、薄膜トランジスタとゲート配線及びデータ配線とに対応して、有機絶縁物質によりドレイン電極を露出させるように形成された第２保護層と、第２保護層上に、ドレイン電極と接触し、画素領域と画素領域を囲むゲート配線及びデータ配線とのうち、薄膜トランジスタと接続されたゲート配線及びデータ配線と重なって形成された画素電極と、を備え、画素電極は、第１ストレージ電極と重なる部分が、第２ストレージ電極を形成し、互いに重なる第１ストレージ電極とゲート絶縁膜と第２ストレージ電極とがストレージキャパシタを形成するものである。

ソース電極及びドレイン電極と第２保護層との間に、画素領域全面に無機絶縁物質により形成されて、ドレイン電極を露出させる第１保護層をさらに備えるものである。第２保護層の上部に、無機絶縁物質で構成されて、ドレイン電極を露出させる第３保護層をさらに備えるものである。

第２保護層の厚さは、２〜４μｍであることが好ましい。

本発明による電気泳動表示装置用アレイ基板の製造方法は、画素領域が定義された基板上に一方向に延長するゲート配線、ゲート配線に接続されたゲート電極、ゲート配線と離隔して平行に延長する共通配線、及び共通配線から分岐して画素領域内に画素領域の１／２よりも大きい面積を有する第１ストレージ電極を前記画素領域に形成する段階と、ゲート配線、ゲート電極、共通配線及び第１ストレージ電極上の全面にゲート絶縁膜を形成する段階と、ゲート絶縁膜上に、ゲート配線と交差して画素領域を定義するデータ配線を形成し、ゲート電極に対応する半導体層とその上部に互いに離隔するソース電極及びドレイン電極とを形成する段階と、データ配線、ソース電極、ゲート電極、ゲート配線及びドレイン電極に対応して、有機絶縁物質で構成されてドレイン電極の一部を露出させる第２保護層を形成する段階と、第２保護層上に、透明導電性物質で構成され、画素領域並びにゲート配線及びデータ配線と重なり、露出したドレイン電極と接触し、第１ストレージ電極に対応する部分が第２ストレージ電極を形成する画素電極を形成する段階とを備えたものである。

データ配線と半導体層とソース電極及びドレイン電極とは、半透過領域を含む露光マスクを利用して、回折露光またはハーフトーン露光を含む１回のマスク工程により形成されるものである。

第２保護層を形成する前に、画素領域全面に無機絶縁物質により、ドレイン電極を露出させる第１保護層を形成することもできる。
ここで、データ配線、ソース電極、ゲート電極及びゲート配線に対応して、有機絶縁物質で構成されてドレイン電極の一部を露出させる第２保護層を形成する段階は、画素領域全面に第１保護層を形成する段階と、第１保護層上に第１厚さの有機絶縁物質を全面に塗布して有機絶縁物質層を形成する段階と、有機絶縁物質層に対してハーフトーン露光または回折露光を実施して現像することにより、ゲート配線、データ配線、ソース電極、ゲート電極及びドレイン電極に対応して、第１厚さを有する第１有機絶縁パターンを形成し、同時に画素領域に対応して第１厚さよりも薄い第２厚さを有する第２有機絶縁パターンを形成し、ドレイン電極の一部に対応して第１保護層を露出させる段階と、第３ガス雰囲気でドライエッチングを実施することで、第１保護層を除去してドレイン電極の一部を露出させるドレインコンタクトホールを形成する段階と、第４ガス雰囲気でドライエッチングを実施することによって、第２厚さを有する第２有機絶縁パターンを除去し、同時に第１厚さの第１有機絶縁パターンの厚さを減らして第３厚さを有する第２保護層を形成する段階とを含むものである。

画素電極を形成する前に、第２保護層の上部に、無機絶縁物質により第３保護層を形成することもできる。

第２保護層の厚さは、２〜４μｍであることが好ましい。

本発明による電気泳動表示装置は、従来のものと比較して、ストレージキャパシタの容量の差がほぼないながらも、第２ストレージ電極を画素電極で構成することによって、ドレイン電極が画素領域内で占める比率を減らして、表示領域と非表示領域とにおける単位面積当たりの比率をほぼ同等にした。したがって、半導体層とソース電極及びドレイン電極とを、ドライエッチングを含む１回のマスク工程によりパターニングするとしても、表示領域と非表示領域とにおけるパターニングの均一度が優れた製品を製造することができる。

従来のものと比較して、１回のマスク工程を省略することにより、工程を単純化し、費用の節減及び製品の生産性を向上させることができる。

各画素領域における画素電極の大きさを極大化することによって、高い反射率を有する電気泳動表示装置を実現することができる。

電気泳動表示装置の駆動原理を説明するための図面である。 従来の電気泳動表示装置を概略的に示した断面図である。 従来の電気泳動表示装置用アレイ基板の１つの画素領域に対する平面図である。 図３を切断線ＩＶ−ＩＶに沿って切断した部分に対する断面図である。 本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する平面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する断面図である。 本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する製造段階別工程平面図である。 本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する製造段階別工程平面図である。 本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する製造段階別工程平面図である。 本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する製造段階別工程平面図である。 本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する製造段階別工程平面図である。 本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する製造段階別工程平面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。 図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。

以下、添付した図面を参照して、本発明による電気泳動表示装置について説明する。

実施の形態１．
図５は、本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する平面図であり、図６は、図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する断面図である。

図５、６において、本発明の実施の形態１による電気泳動表示装置用アレイ基板１０１の表示領域には、ゲート絶縁膜１１０を介して互いに交差して画素領域Ｐを定義する複数のゲート配線１０７及びデータ配線１１８が形成されている。また、ゲート配線１０７が形成された層と同一の層に、これと同一金属物質で構成された共通配線１０４が形成されており、共通配線１０４から分岐した形態で第１ストレージ電極１０５が形成されている。

次に、各画素領域Ｐには、ゲート配線１０７及びデータ配線１１８と接続され、順次積層されたゲート電極１０３、ゲート絶縁膜１１０、純粋非晶質シリコンのアクティブ層１１５ａ及び不純物非晶質シリコンのオーミックコンタクト層１１５ｃで構成された半導体層１１５、並びに互いに離隔するソース電極１２０及びドレイン電極１２２で構成されたスイッチング素子である薄膜トランジスタＴｒが形成されている。ここで、ゲート電極１０３は、ゲート配線１０７と接続され、ソース電極１２０は、データ配線１１８と接続されている。

次に、薄膜トランジスタＴｒの上部には、薄膜トランジスタＴｒのドレイン電極１２２の一部を露出させるドレインコンタクトホール１３３を有し、無機絶縁物質で構成された第１保護層１２８と、有機絶縁物質で２〜４μｍ程度の厚さを有する第２保護層１３０とが、薄膜トランジスタＴｒを覆って形成されている。ここで、第１保護層１２８は、薄膜トランジスタＴｒを含んで表示領域全面に形成されており、その上部に形成される第２保護層１３０は、薄膜トランジスタＴｒが形成されるスイッチング領域ＴｒＡを含んで、画素領域Ｐの境界、すなわち、ゲート配線１０７及びデータ配線１１８に対応する部分にのみ形成されている。ここで、第１保護層１２８は、薄膜トランジスタＴｒの互いに離隔するソース電極１２０とドレイン電極１２２との間に露出した、チャネルが形成されるアクティブ層１１５ａを保護するとともに、ソース電極１２０及びドレイン電極１２２などの金属物質と有機絶縁物質で構成された第２保護層１３０との接合特性を強化させるためのものなので、省略することもできる。

次に、第２保護層１３０上部及びこの外部に露出された第１保護層１２８上部（第１保護層１２８が省略される場合はゲート絶縁膜１１０上部）に、透明導電性物質、例えば酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）で、ドレインコンタクトホール１３３を介してドレイン電極１２２と接触する画素電極１４０が、画素領域Ｐ毎に形成されている。ここで、画素電極１４０は、その下部に位置する第１ストレージ電極１０５に対応する部分が、第２ストレージ電極１４１を形成し、これら両電極１０５、１４１の重なる部分がストレージキャパシタＳｔｇＣを形成する。

一方、画素電極１４０は、正確に画素領域Ｐ内に位置することなく、反射率を極大化するために、各画素領域Ｐ内のスイッチング領域ＴｒＡに形成された薄膜トランジスタＴｒに接続されたゲート配線１０７及びデータ配線１１８と重なるように形成されている。したがって、より正確には、画素電極１４０は、その一端が隣接した画素領域Ｐに位置するように形成されている。

前述したように画素電極１４０が形成されることによって、ゲート配線１０７及びデータ配線１１８が形成された部分まで電気泳動フィルム（図示せず）により反射領域として利用できるので、開口率及び反射効率を極大化することができる。

一方、従来の場合、ドレイン電極自体がストレージ領域まで延長するように形成されることによって、１つの画素領域内で占める比率が１／２を超えるようになり、非表示領域に形成される駆動薄膜トランジスタのドレイン電極と比較して、これの数倍になる面積を形成した。

しかしながら、本発明の実施の形態１による電気泳動表示装置用アレイ基板１０１の場合、ドレイン電極１２２は、一般的な液晶表示装置用アレイ基板に形成されるときと同様に、ドレインコンタクトホール１３３を形成することができる程度の大きさを有し、かつストレージ領域ＳｔｇＡ全体に形成されないことにより、ドライエッチングを含む１回のマスク工程によって半導体層１１５とソース電極１２０及びドレイン電極１２２とを形成するとしても、パターニング不良が発生しない。

一方、変形例として図面には示していないが、透明導電性物質からなる画素電極１４０と有機絶縁物質で構成された第２保護層１３０との間に、無機絶縁物質で構成された第３保護層がさらに形成されてもよい。このような第３保護層を形成する理由は、有機絶縁物質と透明導電性物質との接合力が、有機絶縁物質と無機絶縁物質との間の接合力及び無機絶縁物質と透明導電性物質との間の接合力よりも弱いので、有機絶縁物質と透明導電性物質との間に無機絶縁物質で構成された第３保護層を介在させることによって、接合特性を向上させるためである。

続いて、前述した構造を有する電気泳動表示装置用アレイ基板の製造方法について説明する。

図７Ａ〜７Ｆは、本発明の実施の形態１による電気泳動表示装置用アレイ基板の１つの画素領域に対する製造段階別工程平面図であり、図８Ａ〜８Ｈは、図５を切断線ＶＩ−ＶＩに沿って切断した部分に対する製造段階別工程の断面図である。説明の便宜上、画素領域Ｐ内でスイッチング素子である薄膜トランジスタＴｒが形成される領域をスイッチング領域ＴｒＡと定義し、ストレージキャパシタＳｔｇＣが形成される領域をストレージ領域ＳｔｇＡと定義する。

まず、図７Ａ及び図８Ａに示したように、絶縁基板１０１、例えばガラス基板やプラスチック基板、または絶縁層が形成された金属薄膜基板の絶縁層上に、第１金属物質、例えばアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、銅合金、クロム（Ｃｒ）、またはチタン合金を蒸着して第１金属層（図示せず）を形成した後、フォトレジストの塗布、マスクを利用した露光、フォトレジストの現像、エッチング、及びフォトレジストのストリップ（ｓｔｒｉｐ）等の工程を含むマスク工程を行なって、一方向に延長するゲート配線１０７と、これと離隔した共通配線１０４とを形成する。これと同時に、スイッチング領域ＴｒＡには、ゲート配線１０７に接続されたゲート電極１０３を形成し、ストレージ領域ＳｔｇＡには、共通配線１０４から分岐した第１ストレージ電極１０５を形成する。

ここで、第１金属層は、相異なる金属物質を連続蒸着して二重層構造を有するように形成されてもよい。このような二重層構造を有する第１金属層をパターニングする場合、例えばアルミニウム合金（ＡｌＮｄ）／モリブデン（Ｍｏ）、チタン合金／銅（Ｃｕ）の二重層構造を有するゲート配線及びゲート電極、並びに共通配線及び第１ストレージ電極となるように形成することもできる。図面では、便宜上単一の層構造を有するゲート配線１０７及びゲート電極１０３、並びに共通配線１０４及び第１ストレージ電極１０５とした。

次に、図７Ｂ及び図８Ｂに示したように、ゲート配線１０７、ゲート電極１０３、共通配線１０４及び第１ストレージ電極１０５上に、全面に無機絶縁物質、例えば酸化シリコン（ＳｉＯ₂）または窒化シリコン（ＳｉＮｘ）を蒸着して、ゲート絶縁膜１１０を形成する。

続いて、ゲート絶縁膜１１０上に純粋非晶質シリコンと不純物非晶質シリコンとを連続して蒸着することによって、純粋非晶質シリコン層１６０及び不純物非晶質シリコン層１６３を形成し、不純物非晶質シリコン層１６３上に第２金属物質、例えばモリブデン（Ｍｏ）、クロム（Ｃｒ）、モリチタン（ＭｏＴｉ）のうちいずれか１つを蒸着して、全面に第２金属層１６７を形成する。

次に、第２金属層１６７上にフォトレジストを塗布してフォトレジスト層１８０を形成する。ここで、本発明の実施の形態１による電気泳動表示装置用アレイ基板では、フォトレジスト層１８０は、光を受けた部分が現像時に除去される特性を有するポジ型（ｐｏｓｉｔｉｖｅ ｔｙｐｅ）を用いる。しかしながら、これと反対の特性を有する、すなわち、光を受けた部分が現像時に残る特性を有するネガ型（ｎｅｇａｔｉｖｅ ｔｙｐｅ）の場合も、後述する露光マスク１９０において、透過領域ＴＡと遮断領域ＢＡとの位置を変えた状態の露光マスクを利用することにより、同一結果を得ることができる。

次に、フォトレジスト層１８０が形成された基板１０１の上部に、光の透過領域ＴＡと、遮断領域ＢＡと、スリット状または多重のコーティング膜により構成され、通過する光量を調節することによって、その光透過度が透過領域ＴＡよりも小さく遮断領域ＢＡよりも大きい半透過領域ＨＴＡとで構成された露光マスク１９０を配置させる。続いて、露光マスク１９０を利用した露光を実施する。このような、半透過領域ＨＴＡを含む露光マスク１９０を利用する露光技法を、回折露光またはハーフトーン露光という。

ここで、露光は、露光マスク１９０の遮断領域ＢＡがデータ配線とソース電極及びドレイン電極とが形成される部分に対応するように、そして半透過領域ＨＴＡがスイッチング領域ＴｒＡ内のソース電極とドレイン電極との間の離隔された領域、すなわちチャネルが形成される部分に対応するように、そして透過領域ＴＡが残りの領域に対応するような状態で進行する。

次に、図７Ｂ及び図８Ｃに示したように、露光されたフォトレジスト層（図８Ｂの１８０）に対して現像を実施する。

ここで、現像工程により、第２金属層１６７上のデータ配線が形成される部分とソース電極及びドレイン電極が形成される部分とに対応して第１フォトレジストパターン１８１ａが形成され、ソース電極とドレイン電極との間の離隔領域になる部分、すなわち、薄膜トランジスタのチャネルが形成される部分であって、かつゲート電極１０３が形成された部分に対応して、第１フォトレジストパターン１８１ａよりも薄い第２フォトレジストパターン１８１ｂが形成される。それ以外の領域においては、フォトレジスト層（図８Ｂの１８０）が除去されて第２金属層１６７が露出される。

次に、図７Ｂ及び図８Ｄに示したように、第１フォトレジストパターン１８１ａ及び第２フォトレジストパターン１８１ｂの外部に露出された第２金属層（図８Ｃの１６７）を、第１ガス雰囲気を有する真空チャンバー内で１次ドライエッチングを行なって除去することによって、表示領域においては、ゲート配線１０７と交差して画素領域Ｐを定義するデータ配線１１８を形成し、スイッチング領域ＴｒＡにおいては、データ配線１１８に接続されたソースドレインパターン１１９を形成する。

続いて、ドライエッチングを実施する真空チャンバー内の第１ガス雰囲気を第２ガス雰囲気に変えた後、２次ドライエッチングを実施することによって、データ配線１１８及びソースドレインパターン１１９の外部に露出された不純物非晶質シリコン層（図８Ｃの１６３）と、その下部の純粋非晶質シリコン層（図８Ｃの１６０）とを除去する。したがって、スイッチング領域ＴｒＡにおいては、ソースドレインパターン１１９の下部で、これと同一形態で同一面積を有して重なるオーミックコンタクトパターン１１５ｂ及び純粋非晶質シリコンのアクティブ層１１５ａが形成される。ここで、データ配線１１８下部にも、アクティブ層１１５ａ及びオーミックコンタクトパターン１１５ｂと同一物質で、第１パターン１１６ａ及び第２パターン１１６ｂを有する半導体パターン１１６が形成される。

次に、図７Ｃ及び図８Ｅに示したように、オーミックコンタクトパターン（図８Ｄの１１５ｂ）が形成された基板１０１に対して灰化（ａｓｈｉｎｇ）を行なうことによって、第２フォトレジストパターン（図８Ｄの１８１ｂ）を除去し、スイッチング領域ＴｒＡに形成されたソースドレインパターン（図８Ｄの１１９）の中央部を露出させる。

続いて、第１ガス雰囲気で３次ドライエッチングを実施することによって、露出したソースドレインパターン（図８Ｄの１１９）の中央部を除去する。したがって、前述した工程により、スイッチング領域ＴｒＡには、互いに離隔するソース電極１２０及びドレイン電極１２２が形成される。

次に、第１ガス雰囲気を再び第２ガス雰囲気に変えた後、４次ドライエッチングを実施することによって、ソース電極１２０とドレイン電極１２２との間に露出したオーミックコンタクトパターン（図８Ｄの１１５ｂ）の中央部を除去し、アクティブ層１１５ａを露出させ、その上部に互いに離隔するオーミックコンタクト層１１５ｃを形成する。アクティブ層１１５ａとオーミックコンタクト層１１５ｃとは、半導体層１１５を形成する。ここで、スイッチング領域ＴｒＡに順次積層されたゲート電極１０３、ゲート絶縁膜１１０、半導体層１１５、並びに互いに離隔するソース電極１２０及びドレイン電極１２２は、薄膜トランジスタＴｒを形成する。

一方、前述した４回のドライエッチングを行なう過程で、特にソース電極１２０及びドレイン電極１２２を形成する金属物質からなる部分において、単位面積当たりのチャージ比率差によるパターン不均一はほぼ発生しない。その理由について説明する。本発明の実施の形態１による電気泳動表示装置用アレイ基板では、ドレイン電極１２２が、画素領域Ｐの１／２以上のほぼ全体を占めるストレージキャパシタの１電極を形成することなく、単に画素電極とドレインコンタクトホールを介して接触して信号電圧を印加するという、ドレイン電極１２２本来の役割のみを遂行することができる程度の大きさを有するように形成される。したがって、ドレイン電極１２２は、非表示領域に形成される駆動素子としての駆動薄膜トランジスタのドレイン電極とほぼ同等の面積を有するように形成されるので、基板１０１全体において、その単位面積当たりに占める比率が一定に形成され、ドライエッチングの実施時に、真空チャンバーに注入される反応ガスが基板１０１上の特定部分に偏る現象が発生しない。

次に、図７Ｄ及び図８Ｆに示したように、灰化（ａｓｈｉｎｇ）またはストリップ（ｓｔｒｉｐ）を行なって、第１フォトレジストパターン（図８Ｄの１８１ａ）を除去する。

続いて、データ配線１１８とソース電極１２０及びドレイン電極１２２との上部全面に、無機絶縁物質、例えば酸化シリコン（ＳｉＯ₂）または窒化シリコン（ＳｉＮｘ）を蒸着することによって第１保護層１２８を形成する。

次に、第１保護層１２８上に、有機絶縁物質、例えばフォトアクリル（ｐｈｏｔｏ ａｃｒｙｌ）またはベンゾシクロブテン（ＢＣＢ：ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）を塗布して、その表面が平坦な３〜５μｍ程度の第１厚さを有する有機絶縁物質層（図示せず）を形成する。

続いて、有機絶縁物質層に対して、透過領域、半透過領域及び遮断領域を有する露光マスク（図示せず）を利用した回折露光またはハーフトーン露光を実施し、次いで現像を実施することによって、ドレイン電極１２２に対応したドレインコンタクトホールが形成される部分に対応して、有機絶縁物質層が完全に除去されて第１保護層１２８を露出させる第１スルーホール１３２が形成され、スイッチング領域ＴｒＡとゲート配線１０７及びデータ配線１１８とに対応して第１厚さを有する第１有機絶縁パターン１７１ａが形成され、それ以外の画素領域Ｐにおいては、第１厚さよりも薄い１μｍ程度の第２厚さを有する第２有機絶縁パターン１７１ｂが形成される。

次に、図７Ｅ及び図８Ｇに示したように、第３ガス雰囲気で５次ドライエッチングを実施することによって、第１有機絶縁パターン及び第２有機絶縁パターン（図８Ｆの１７１ａ、１７１ｂ）の外部に露出された第１保護層１２８を除去し、ドレイン電極１２２を露出させるドレインコンタクトホール１３３を形成する。

続いて、灰化（ａｓｈｉｎｇ）または第４ガス雰囲気で６次ドライエッチングを実施することによって、第２厚さを有する第２有機絶縁パターン（図８Ｆの１７１ｂ）を除去し、画素領域Ｐ内で第１保護層１２８を露出させる。ここで、６次ドライエッチングにより、第１厚さの第１有機絶縁パターン（図８Ｆの１７１ａ）は、その厚さが第２厚さだけ減少し、２〜４μｍ程度の第３厚さを有する第２保護層１３０が形成される。このような工程進行により、第２保護層１３０は、スイッチング領域ＴｒＡ及び画素領域Ｐの境界、すなわち、ゲート配線１０７及びデータ配線１１８に対応する部分にのみ形成される。

ここで、無機絶縁物質で構成された第１保護層１２８は、省略することもできる。このような場合、灰化や６次ドライエッチングにより第２有機絶縁パターン（図８Ｆの１７１ｂ）を除去することによって、ゲート絶縁膜１１０が露出される。

一方、有機絶縁物質層の形成前に、第１保護層１２８をパターニングすることによって、画素領域Ｐにおいて薄膜トランジスタＴｒのドレイン電極１２２を露出させるドレインコンタクトホール１３３を形成することもできる。この場合には、前述したような半透過領域を含む露光マスクを利用した回折露光またはハーフトーン露光を実施することなく、透過領域と遮断領域とで構成されたマスクを利用した一般的なマスク工程を行なってパターニングすることにより、前述したものと同一形態を有する第２保護層１３０を形成することができる。

図面には示していないが、変形例として、第２保護層１３０を覆う状態で無機絶縁物質の第３保護層（図示せず）を形成することもできる。このような第３保護層は、第２保護層１３０と後で形成される画素電極との間の接合特性を向上させるためのものであって、第２保護層１３０と同一形状を有する。すなわち、第３保護層の端が第２保護層１３０の端と一致する。第３保護層は、第２保護層１３０を形成した後、別途のマスク工程を行なって形成することができる。

一方、別の方法として、まず、第２保護層１３０を形成するための有機絶縁物質層（図示せず）を形成した後、有機絶縁物質層上に無機絶縁物質を蒸着して無機絶縁物質層（図示せず）を形成し、その上部にフォトレジスト層（図示せず）を形成する。続いて、フォトレジスト層に対して前述した回折露光またはハーフトーン露光を実施して現像することにより、第３フォトレジストパターン（図示せず）及びこれよりも薄い第４フォトレジストパターン（図示せず）を形成し、これらフォトレジストパターンの外部に露出された無機絶縁物質層、その下部の有機絶縁物質層及び第１保護層１２８を順次除去することによって、ドレインコンタクトホール１３３を形成する。次に、灰化（ａｓｈｉｎｇ）を行なって第４フォトレジストパターンを除去することにより、画素領域Ｐに対応する無機絶縁物質層を露出させた後、無機絶縁物質層とその下部の有機絶縁物質層とを除去することによって、ゲート配線１０７及びデータ配線１１８とスイッチング領域ＴｒＡとに対応して、第２保護層１３０及びその上部に第３保護層（図示せず）を形成することもできる。

次に、図７Ｆ及び図８Ｈに示したように、第２保護層１３０上に透明導電性物質、例えば酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）及び酸化インジウムスズ亜鉛（ＩＴＺＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）のうち１つを蒸着することによって透明導電性物質層（図示せず）を形成する。

続いて、透明導電性物質層をマスク工程によってパターニングすることにより、画素領域Ｐ内に、ドレインコンタクトホール１３３を介してドレイン電極１２２と接触するとともに、画素領域Ｐ内で薄膜トランジスタＴｒと接触するゲート配線１０７及びデータ配線１１８と完全に重なる画素電極１４０が形成され、本発明の実施の形態１による電気泳動表示装置用アレイ基板１０１を完成することができる。

一方、画素電極１４０をゲート配線１０７及びデータ配線１１８と重なる状態で形成したのは、開口率及び反射率を極大化するためである。ここで、画素電極１４０は、ストレージ領域ＳｔｇＡに形成される部分が第２ストレージ電極１４１を形成し、その下部に位置する第１ストレージ電極１０５と、これら両電極１４１、１０５の間に形成され、誘電体層となるゲート絶縁膜１１０及び第１保護層１２８（変形例の場合、第１保護層１２８は含ない）とにより、ストレージキャパシタＳｔｇＣを形成する。

この場合、画素領域Ｐに形成されたストレージキャパシタＳｔｇＣは、共通配線１０４から分岐した第１ストレージ電極１０５と、画素電極１４０の一部として形成される第２ストレージ電極１４１とから形成されるので、ドレイン電極を第２ストレージ電極として用いる従来のアレイ基板と比較して、ストレージキャパシタＳｔｇＣの容量の差はほぼない。また、ストレージ容量を増加させるために画素領域Ｐ内でストレージ領域ＳｔｇＡを拡大するとしても、ドレイン電極１２２がストレージキャパシタＳｔｇＣの容量に全く影響を与えないので、ドレイン電極１２２の面積拡張は必要ない。したがって、ドレイン電極の単位面積当たりの比率差によるアレイ基板１０１の位置別パターニング不良は発生しない。

一方、本発明の実施の形態１による電気泳動表示装置用アレイ基板１０１において、画素電極１４０は、画素領域Ｐのほぼ全面に形成されているので、共通配線１０４から分岐する第１ストレージ電極１０５の面積を画素領域Ｐ内で拡張させることによって、ストレージキャパシタＳｔｇＣの容量を容易に向上させることができる。

一方、図面には示していないが、前述した構造を有するアレイ基板１０１に対して、透明で柔軟な特性を有する材質、例えばＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）で構成されたベースフィルムと、その下部に透明導電性物質で全面に形成された共通電極と、その下部に縮重合反応によって荷電された複数のホワイト顔料及びブラック顔料が詰められた複数のカプセルを含むインク層と、その下部に粘着層を含む電気泳動フィルムとを、インク層が共通電極と画素電極との間に配置され、粘着層と画素電極とが対向するように配置されてこれを付着させることによって、白黒の電気泳動表示装置を完成することができる。

カラー表示が可能な電気泳動装置を製造する場合は、表示領域に付着された電気泳動フィルムの全面に、赤色、緑色、青色のうち、一例を挙げれば赤色カラーレジスト（ｃｏｌｏｒ ｒｅｓｉｓｔ）をスピンコーティング（ｓｐｉｎ ｃｏａｔｉｎｇ）等の方法によって塗布して赤色カラーフィルター層（図示せず）を形成した後、光を通過させる透過領域及び光を遮断する遮断領域で構成された露光マスクを利用して露光を実施し、露光されたカラーレジスト層を現像することによって、画素領域Ｐの一部に赤色カラーフィルターパターンを形成する。続いて、赤色カラーフィルターパターンを形成した方法と同一の方法により、緑色及び青色カラーフィルターパターンをベースフィルム上に、画素領域Ｐに対応するように形成することによってカラーフィルター層を完成する。次に、カラーフィルター層上に、透明で柔軟なプラスチック素材の対向基板（図示せず）を配置させて、表示領域周辺の非表示領域に沿ってシールパターン（図示せず）を形成し、対向基板が表示領域を覆うようにアレイ基板と合着することによって、カラー表示が可能な電気泳動表示装置を完成することができる。ここで、対向基板は、フィルム状に形成され、粘着層を介して電気泳動フィルムまたはカラーフィルター層と付着されてもよい。この場合、シールパターン（図示せず）は省略される。

一方、カラーフィルター層は、電気泳動フィルムの上部に形成されていると説明したが、カラーフィルター層は、対向基板の下面にあらかじめ形成された後、電気泳動フィルムが設けられたアレイ基板１０１と合着されてもよい。

１０１ アレイ基板、１０３ ゲート電極、１０４ 共通配線、１０５ 第１ストレージ電極、１０７ ゲート配線、１１５ 半導体層、１１８ データ配線、１２０ ソース電極、１２２ ドレイン電極、１３０ 第２保護層、１４０ 画素電極、Ｐ 画素電極、ＳｔｇＣ ストレージキャパシタ、Ｔｒ 薄膜トランジスタ。

Claims (10)

1. 基板上で互いに交差して複数の画素領域を定義するように形成されたゲート配線及びデータ配線と、
   前記ゲート配線と平行に離隔して形成された共通配線と、
   前記複数の画素領域内に順次積層されたゲート電極、ゲート絶縁膜、半導体層、並びに互いに離隔するソース電極及びドレイン電極で構成された薄膜トランジスタと、
   前記ゲート絶縁膜の下部で前記共通配線から分岐し、画素領域の１／２よりも大きい面積を有して前記画素領域に形成された第１ストレージ電極と、
   前記薄膜トランジスタと前記ゲート配線及びデータ配線とに対応して、有機絶縁物質により前記ドレイン電極を露出させるように形成された第２保護層と、
   前記第２保護層上に、前記ドレイン電極と接触し、前記画素領域と前記画素領域を囲むゲート配線及びデータ配線とのうち、前記薄膜トランジスタと接続されたゲート配線及びデータ配線と重なって形成された画素電極と、を備え、
   前記画素電極は、前記第１ストレージ電極と重なる部分が、第２ストレージ電極を形成し、互いに重なる前記第１ストレージ電極と前記ゲート絶縁膜と前記第２ストレージ電極とがストレージキャパシタを形成する
   ことを特徴とする電気泳動表示装置用アレイ基板。
2. 前記ソース電極及びドレイン電極と前記第２保護層との間に、前記画素領域全面に無機絶縁物質により形成されて、前記ドレイン電極を露出させる第１保護層をさらに備えた
   ことを特徴とする請求項１に記載の電気泳動表示装置用アレイ基板。
3. 前記第２保護層の上部に、無機絶縁物質で構成されて、前記ドレイン電極を露出させる第３保護層をさらに備えた
   ことを特徴とする請求項１に記載の電気泳動表示装置用アレイ基板。
4. 前記第２保護層の厚さは、２〜４μｍである
   ことを特徴とする請求項１に記載の電気泳動表示装置用アレイ基板。
5. 画素領域が定義された基板上に一方向に延長するゲート配線、前記ゲート配線に接続されたゲート電極、前記ゲート配線と離隔して平行に延長する共通配線、及び前記共通配線から分岐して前記画素領域内に前記画素領域の１／２よりも大きい面積を有する第１ストレージ電極を前記画素領域に形成する段階と、
   前記ゲート配線、前記ゲート電極、前記共通配線及び前記第１ストレージ電極上の全面にゲート絶縁膜を形成する段階と、
   前記ゲート絶縁膜上に、前記ゲート配線と交差して前記画素領域を定義するデータ配線を形成し、前記ゲート電極に対応する半導体層とその上部に互いに離隔するソース電極及びドレイン電極とを形成する段階と、
   前記データ配線、ソース電極、ゲート電極、ゲート配線及びドレイン電極に対応して、有機絶縁物質で構成されて前記ドレイン電極の一部を露出させる第２保護層を形成する段階と、
   前記第２保護層上に、透明導電性物質で構成され、前記画素領域並びにゲート配線及びデータ配線と重なり、前記露出したドレイン電極と接触し、前記第１ストレージ電極に対応する部分が第２ストレージ電極を形成する画素電極を形成する段階と、
   を備えたことを特徴とする電気泳動表示装置用アレイ基板の製造方法。
6. 前記データ配線と半導体層とソース電極及びドレイン電極とは、半透過領域を含む露光マスクを利用して、回折露光またはハーフトーン露光を含む１回のマスク工程により形成される
   ことを特徴とする請求項５に記載の電気泳動表示装置用アレイ基板の製造方法。
7. 前記第２保護層を形成する前に、前記画素領域全面に無機絶縁物質により、前記ドレイン電極を露出させる第１保護層を形成する
   ことを特徴とする請求項５に記載の電気泳動表示装置用アレイ基板の製造方法。
8. 前記データ配線、ソース電極、ゲート電極及びゲート配線に対応して、有機絶縁物質で構成されて前記ドレイン電極の一部を露出させる第２保護層を形成する段階は、
   前記画素領域全面に前記第１保護層を形成する段階と、
   前記第１保護層上に第１厚さの有機絶縁物質を全面に塗布して有機絶縁物質層を形成する段階と、
   前記有機絶縁物質層に対してハーフトーン露光または回折露光を実施して現像することにより、前記ゲート配線、データ配線、ソース電極、ゲート電極及び前記ドレイン電極に対応して、前記第１厚さを有する第１有機絶縁パターンを形成し、同時に前記画素領域に対応して前記第１厚さよりも薄い第２厚さを有する第２有機絶縁パターンを形成し、前記ドレイン電極の一部に対応して前記第１保護層を露出させる段階と、
   第３ガス雰囲気でドライエッチングを実施することで、前記第１保護層を除去して前記ドレイン電極の一部を露出させるドレインコンタクトホールを形成する段階と、
   第４ガス雰囲気でドライエッチングを実施することによって、前記第２厚さを有する前記第２有機絶縁パターンを除去し、同時に前記第１厚さの前記第１有機絶縁パターンの厚さを減らして第３厚さを有する第２保護層を形成する段階と、
   を含むことを特徴とする請求項７に記載の電気泳動表示装置用アレイ基板の製造方法。
9. 前記画素電極を形成する前に、前記第２保護層の上部に、無機絶縁物質により第３保護層を形成する
   ことを特徴とする請求項５または７に記載の電気泳動表示装置用アレイ基板の製造方法。
10. 前記第２保護層の厚さは、２〜４μｍである
    ことを特徴とする請求項５に記載の電気泳動表示装置用アレイ基板の製造方法。

Images