CN113433741B - 阵列基板、阵列基板的制造方法以及显示装置 - Google Patents

阵列基板、阵列基板的制造方法以及显示装置 Download PDF

Info

Publication number
CN113433741B
CN113433741B CN202110631657.8A CN202110631657A CN113433741B CN 113433741 B CN113433741 B CN 113433741B CN 202110631657 A CN202110631657 A CN 202110631657A CN 113433741 B CN113433741 B CN 113433741B
Authority
CN
China
Prior art keywords
electrode
layer
hole
sub
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110631657.8A
Other languages
English (en)
Other versions
CN113433741A (zh
Inventor
宋德伟
艾飞
宋继越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110631657.8A priority Critical patent/CN113433741B/zh
Priority to US17/598,517 priority patent/US11847850B2/en
Priority to PCT/CN2021/103981 priority patent/WO2022257205A1/zh
Publication of CN113433741A publication Critical patent/CN113433741A/zh
Application granted granted Critical
Publication of CN113433741B publication Critical patent/CN113433741B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Image Input (AREA)

Abstract

本申请提供一种阵列基板、阵列基板的制造方法以及显示装置。阵列基板包括：基板、金属电极层、第一钝化层、第一电极层、感光半导体层、第二钝化层以及第二电极层。第一电极层和感光半导体层均设置于第一钝化层远离金属电极层的表面上。本申请通过将第一电极层与感光半导体层二者设置于第一钝化层远离金属电极层的表面，能够省略现有技术中第一电极层与感光半导体层之间的钝化层，从而简化了结构和制程。

Description

阵列基板、阵列基板的制造方法以及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板、阵列基板的制造方法以及显示装置。
背景技术
指纹识别技术已广泛应用于中小尺寸的显示屏中。指纹识别技术目前主要可以分为三种：电容式指纹识别技术、光学式指纹识别技术和超声波式指纹识别技术。光学指纹识别技术利用了光的折射和反射原理。当光照射到手指上，被手指反射到感光传感器上。由于指纹谷和脊对光的反射不同，感光传感器所接受到的谷和脊的反射光强不同。光信号被转换为电信号，从而进行指纹识别。光学指纹识别技术稳定性好，穿透能力强，造价成本相对较低，具有广阔的应用前景。然而，目前搭载有光学指纹识别功能的显示屏同层需要经过多道掩模制程，工艺复杂，成本高。
发明内容
有鉴于此，本申请目的在于提供一种能够简化工艺，降低制造成本的阵列基板、阵列基板的制造方法以及显示装置。
本申请提供一种阵列基板，所述阵列基板包括指纹识别区，所述阵列基板包括：基板；金属电极层，位于所述基板的一面上，所述金属电极层包括第一电极；第一钝化层，覆盖于所述金属电极层远离所述基板的一面上，所述第一钝化层中开设有第一开口，所述第一开口位于所述指纹识别区，所述第一开口用于暴露所述第一电极；感光半导体层，设置于所述第一钝化层远离所述金属电极层的表面，所述感光半导体层覆盖所述第一开口，且与所述第一电极电连接；第一电极层，设于所述第一钝化层远离所述金属电极层的表面；第二钝化层，覆盖于所述感光半导体层和所述第一电极层远离所述第一钝化层的一面上，所述第二钝化层中开设有第二开口，所述第二开口用于暴露所述感光半导体层；第二电极层，设置于所述第二钝化层远离所述基板的一面上，所述第二电极层包括第二电极，所述第二电极延伸入所述第二开口中与所述感光半导体层电连接。
在一种实施方式中，所述第一钝化层中开设有第一通孔，所述第一通孔用于暴露所述金属电极层，所述第一电极层包括第一桥接电极，所述第一桥接电极延伸入所述第一通孔中与所述金属电极层电连接，所述第二钝化层中开设有第二通孔，所述第二通孔对应于所述第一通孔设置，所述第二通孔用于暴露所述第一桥接电极，所述第二电极层延伸入所述第二通孔中与所述第一桥接电极电连接，并经由所述第一桥接电极与所述金属电极层电连接。
在一种实施方式中，所述金属电极层包括指纹识别公共电极，所述指纹识别公共电极位于所述指纹识别区，且与所述第一电极间隔设置；
所述第一通孔包括第一子通孔，所述第一子通孔用于暴露所述指纹识别公共电极；
所述第一桥接电极包括第一子桥接电极，所述第一子桥接电极延伸入所述第一子通孔中与所述指纹识别公共电极电连接；
所述第二通孔包括第二子通孔，所述第二子通孔对应于所述第一子通孔设置，所述第二子通孔用于暴露所述第一子桥接电极，所述第二电极延伸入所述第二子通孔中与所述第一子桥接电极电连接，并经由所述第一子桥接电极与所述指纹识别公共电极电连接。
在一种实施方式中，所述阵列基板包括主显示区，所述主显示区与所述指纹识别区相邻设置；所述阵列基板还包括晶体管层，所述晶体管层设置于所述基板与所述金属电极层之间；所述金属电极层包括第二桥接电极，所述第二桥接电极位于所述主显示区，所述第二桥接电极电连接于所述晶体管层；所述第一通孔包括第三子通孔，所述第三子通孔位于所述主显示区，所述第三子通孔用于暴露所述第二桥接电极；所述第一桥接电极包括第二子桥接电极，所述第二子桥接电极延伸入所述第三子通孔中与所述第二桥接电极电连接；所述第二电极层包括像素电极，所述像素电极位于所述主显示区；所述第二通孔包括第四子通孔，所述第四子通孔与所述第三子通孔对应设置，所述像素电极延伸入所述第四子通孔中与所述第二子桥接电极电连接，并经由所述第二子桥接电极和所述第二桥接电极与所述晶体管层电连接。
在一种实施方式中，所述第一钝化层与所述第二钝化层中开设有第三通孔，所述第三通孔贯穿所述第一钝化层与所述第二钝化层，所述第三通孔用于暴露所述金属电极层，所述第二电极层延伸入所述第三通孔中与所述金属电极层电连接。
在一种实施方式中，所述第一电极层还包括中间电极，所述中间电极位于所述第一开口中，且电连接于所述第一电极与所述感光半导体层之间，所述感光半导体层在所述中间电极所在平面上的正投影与所述中间电极重叠。
在一种实施方式中，所述阵列基板还包括主显示区，所述主显示区与所述指纹识别区相邻设置，所述第一电极层包括显示公共电极，所述显示公共电极设置于所述第一钝化层远离所述金属电极层的表面，所述显示公共电极位于所述主显示区，所述第二电极层包括像素电极，所述像素电极位于所述主显示区，且与所述显示公共电极相对设置。
在一种实施方式中，所述阵列基板还包括晶体管层，所述晶体管层设置于所述基板与所述金属电极层之间，所述晶体管层包括第一晶体管，所述第一晶体管位于所述指纹识别区，所述第一晶体管与所述第一电极电连接，所述第一电极、所述感光半导体以及所述第二电极对应于所述第一晶体管设置。
在一种实施方式中，所述第一电极层包括指纹识别电容极板，所述指纹识别电容极板位于所述指纹识别区，所述第二电极还与所述指纹识别电容极板相对。
本申请还提供一种阵列基板的制造方法，所述阵列基板的制造方法包括以下步骤：提供基板，所述基板包括第一区域；在所述基板的一面上形成金属电极层，其中，所述金属电极层包括第一电极；在所述金属电极层远离所述基板的一面上形成第一钝化层，所述第一钝化层覆盖所述金属电极层；在所述第一钝化层中开设第一开口，所述第一开口位于所述第一区域，所述第一开口用于暴露所述第一电极；在所述第一钝化层远离所述金属电极层的表面形成第一电极层和感光半导体层，其中，所述感光半导体层覆盖所述第一开口，且与所述第一电极电连接；在所述感光半导体层和所述第一电极层远离所述第一钝化层的一面上形成第二钝化层，所述第二钝化层覆盖所述感光半导体层和所述第一电极层；在所述第二钝化层中开设第二开口，所述第二开口用于暴露所述感光半导体层；在所述第二钝化层远离所述基板的一面上形成第二电极层，其中，所述第二电极层包括第二电极，所述第二电极延伸入所述第二开口中与所述感光半导体层电连接。
在一种实施方式中，所述在所述第一钝化层中开设第一开口的步骤包括：在所述第一钝化层中开设第一通孔，其中，所述第一通孔用于暴露所述金属电极层；
在所述第一钝化层远离所述金属电极层的表面形成第一电极层和感光半导体层的步骤包括：形成第一桥接电极，其中，所述第一桥接电极延伸入所述第一通孔中与所述金属电极层电连接；
所述在所述第二钝化层中开设第二开口的步骤包括：在所述第二钝化层中开设第二通孔，其中，所述第二通孔对应于所述第一通孔设置，所述第二通孔用于暴露所述第一桥接电极，所述第二电极层延伸入所述第二通孔中与所述第一桥接电极电连接，并经由所述第一桥接电极与所述金属电极层电连接。
在一种实施方式中，利用灰阶掩模或者半色调掩模经过一道掩模制程完成所述在所述第一钝化层远离所述金属电极层的表面形成第一电极层和感光半导体层的步骤，其中，所述第一电极层还包括中间电极，所述中间电极位于所述第一开口中，且电连接于所述第一电极与所述感光半导体层之间，所述感光半导体层在所述中间电极所在平面上的正投影与所述中间电极重叠。
本申请还提供一种显示装置，其包括如上任一项所述的阵列基板。
本申请提供一种阵列基板、阵列基板的制造方法以及显示装置。阵列基板包括指纹识别区。阵列基板包括：基板、金属电极层、第一钝化层、第一电极层、感光半导体层、第二钝化层以及第二电极层。金属电极层位于基板的一面上。金属电极层包括第一电极。第一钝化层覆盖于金属电极层远离基板的一面上。第一钝化层中开设有第一开口。第一开口位于指纹识别区。第一开口用于暴露第一电极。感光半导体层设置于第一钝化层远离金属电极层的表面。感光半导体层覆盖第一开口，且与第一电极电连接。第一电极层设置于第一钝化层远离金属电极层的表面。第二钝化层覆盖于感光半导体层和第一电极层远离第一钝化层的一面上。第二钝化层中开设有第二开口。第二开口用于暴露感光半导体层。第二电极层设置于第二钝化层远离基板的一面上。第二电极层包括第二电极。第二电极延伸入第二开口中与所述感光半导体层电连接。
根据本申请的阵列基板、阵列基板的制造方法和显示面板，通过将第一电极层与感光半导体层二者设置于第一钝化层远离金属电极层的表面，能够省略现有技术中第一电极层与感光半导体层之间的钝化层，从而简化了结构和制程。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施方式提供的显示装置的平面示意图。
图2为本申请实施方式提供的显示装置的结构示意图。
图3(a)和图3(b)为图1的显示装置的阵列基板沿A-A线的截面示意图。
图4为本申请另一实施方式的阵列基板的截面示意图。
图5为本申请又一实施方式的阵列基板的结构示意图。
图6为本申请提供的阵列基板的制造方法的流程图。
图7(a)至图7(m)为本申请一实施方式的阵列基板的制造方法的示意图。
图8(a)至图8(e)为本申请另一实施方式的阵列基板的制造方法的在第一钝化层远离金属电极层的表面形成第一电极层和感光半导体层的步骤的示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
请参考图1至图2，图1为本申请实施方式提供的显示装置的平面示意图。图2为本申请实施方式提供的显示装置的结构示意图。本申请提供一种具有指纹识别功能的显示装置1000。在一个实施方式中，显示装置1000还具有触控功能。
显示装置1000可以为手机、平板电脑、笔记本、游戏机、数码相机、车载导航仪或自动取款机等。
本申请的显示装置1000为液晶显示装置。本申请不限定显示装置1000的显示类型，其可以为垂直电场型显示装置，例如，扭曲向列(twisted nematic，TN)型显示装置，多畴垂直配向(Multi-domain Vertical Alignment，MVA)型显示装置，也可以是水平电场型显示装置，例如，边缘场开关(Fringe Field Switching，FFS)型显示装置或者面内转换(In-Plane Switching，IPS)型显示装置。
显示装置1000包括阵列基板100、对向基板200以及液晶层300。阵列基板100和对向基板200相对设置。液晶层设置于阵列基板100和对向基板200之间。在本实施方式中，对向基板200为彩膜基板。在本申请其他实施方式中，阵列基板100可以为COA(color filteron array)型的阵列基板。此时，对向基板200不包括彩膜层。可以理解，显示装置1000还可以包括未提及的其他显示用部件，例如背光模组，胶框、边框、上下偏光片等。
请参考图3(a)和图3(b)，图3(a)和图3(b)为图1的显示装置的阵列基板沿A-A线的截面示意图。阵列基板100包括指纹识别区100a和主显示区100b。主显示区100b与指纹识别区100a相邻设置。在一种实施方式中，主显示区100b包围指纹识别区100a。指纹识别区100a用于指纹识别。指纹识别区100a也能进行显示。主显示区100b与指纹识别区100a相互配合显示完整画面。
阵列基板100包括：基板10、晶体管层20、平坦化层30、金属电极层40、第一钝化层50、第一电极层60、感光半导体层70、第二钝化层80以及第二电极层90。晶体管层20、平坦化层30、金属电极层40、第一钝化层50、第一电极层60、感光半导体层70、第二钝化层80以及第二电极层90依次设置于基板10上。
基板10可以为玻璃基板或者塑料基板等。
晶体管层20设置于基板10的一面上。
晶体管层20为显示器件和指纹识别功能的驱动层。晶体管层20包括第一晶体管T1和第二晶体管T2。第一晶体管T1位于指纹识别区100a，用作指纹识别传感器的开关元件。第二晶体管T2位于主显示区100b，用作显示像素的开关元件。在本实施方式中，第一晶体管T1和第二晶体管T2均为顶栅型薄膜晶体管。具体地，晶体管层20包括依次层叠设置于基板10上的有源层21、栅极绝缘层22、栅极金属层23、层间绝缘层24以及源漏极金属层25。具体地，有源层21位于基板10的一面上。有源层21包括第一沟道部AL1和第二沟道部AL2。第一沟道部AL1和第二沟道部AL2排列设置在基板10的一面上。第一沟道部AL1位于指纹识别区100a。第二沟道部AL2位于主显示区100b。第一沟道部AL1与第二沟道部AL2的材料包括低温多晶硅。低温多晶硅通过在基板10上沉积非晶硅层，利用准分子激光退火将非晶硅层转变为多晶硅层而形成。其中，第一沟道部AL1包括通道区211和位于通道区211两侧的两个轻掺杂区212。第一沟道部AL1还包括两个重掺杂区213。每一重掺杂区213位于轻掺杂区212远离通道区211一侧。轻掺杂区212和重掺杂区213可以是N型掺杂区。在一个实施方式中，轻掺杂区212通过在低温多晶硅材料中掺杂磷离子形成。重掺杂区213通过在第一栅极GE1形成之后，在第一栅极GE1的遮挡下再次掺杂磷离子形成。第二沟道部AL2的结构与第一沟道部AL1相同，在此不再赘述。
栅极绝缘层22覆盖有源层21。栅极金属层23位于栅极绝缘层22远离基板10的一面上。栅极金属层23包括第一栅极GE1和第二栅极GE2。第一栅极GE1和第二栅极GE2排列设置在栅极绝缘层22远离基板10的一面上。第一栅极GE1对应于第一沟道部AL1设置。第二栅极GE2对应于第二沟道部AL2设置。层间绝缘层24覆盖栅极金属层23。源漏极金属层25位于层间绝缘层24远离栅极金属层23的一面上。源漏极金属层25包括第一源极SE1、第一漏极DE1、第二源极SE2以及第二漏极DE2。第一源极SE1、第一漏极DE1、第二源极SE2以及第二漏极DE2从指纹识别区100a到主显示区100b依次排列设置在层间绝缘层24远离栅极金属层23的一面上。第一源极SE1和第一漏极DE1对应于第一沟道部AL1的两端设置，并经由开设于层间绝缘层24中的连接孔24a与第一沟道部AL1的两端连接。第二源极SE2和第二漏极DE2对应于第二沟道部AL2的两端设置，经由开设于层间绝缘层24中的连接孔24a与第二沟道部AL2的两端连接。
其中，第一晶体管T1包括第一沟道部AL1、第一栅极GE1、第一源极SE1以及第一漏极DE1。第二晶体管T2包括第二沟道部AL2、第二栅极GE2、第二源极SE2以及第二漏极DE2。
栅极金属层23和源漏极金属层25的材料例如可以为钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、铜铌(CuNb)合金等，也可以为例如铜(Cu)和钼(Mo)的叠层、铜(Cu)和钼钛(MoTi)合金的叠层、铜(Cu)和钛(Ti)的叠层、铝(Al)和钼(Mo)的叠层以及钼(Mo)和钽(Ta)的叠层、钼(Mo)和钨(W)的叠层、钼(Mo)-铝(Al)-钼(Mo)的叠层等。栅极绝缘层22和层间绝缘层24的材料可以选自二氧化硅、二氧化氮、氮氧化硅及其叠层。
可以理解，本申请不限定晶体管层20中所包含的晶体管的结构，其可以为顶栅型薄膜晶体管，也可以为底栅型薄膜晶体管，也可以为双栅极型薄膜晶体管。
可以理解，在一个实施方式中，基板10与晶体管层20之间还设置有用于对第一沟道部AL1和第二沟道部AL2进行遮光的遮光层LS。遮光层LS对应于第一沟道部AL1和第二沟道部AL2设置。遮光层LS的材料可以为金属材料，例如，钼(Mo)或者铝(Al)。遮光层LS靠近有源层21的一面上覆盖有缓冲层BL。缓冲层BL的材料可以选自二氧化硅、二氧化氮、氮氧化硅及其叠层。
平坦化层30覆盖在晶体管层20远离层间绝缘层24的一面上。平坦化层30中开设有多个过孔。多个过孔用于连接金属电极层40与晶体管层20。具体地，多个过孔包括第一过孔30a和第二过孔30b。第一过孔30a位于指纹识别区100a。第一过孔30a用于暴露第一晶体管T1的第一漏极DE1。第二过孔30b位于主显示区100b。第二过孔30b用于暴露第二晶体管T2的第二漏极DE2。平坦化层30的材料可以选自二氧化硅、二氧化氮、氮氧化硅及其叠层，或者有机材料，例如丙烯酸树脂(acrylic resin)或者全氟烷氧基树脂(PFA)。
金属电极层40位于平坦化层30远离晶体管层20的一面上。金属电极层40包括第一电极41、指纹识别公共电极42、触控走线43以及第二桥接电极44。在本实施方式中，第一电极41、指纹识别公共电极42、触控走线43以及第二桥接电极44彼此间隔排列在平坦化层30远离晶体管层20的一面上，且彼此之间相互绝缘。在本申请其他实施方式中，并不限制它们的排列方式。其中，第一电极41和指纹识别公共电极42位于指纹识别区100a。第一电极41通过开设于平坦化层30中的第一过孔30a电连接于第一晶体管T1的第一漏极DE1。触控走线43以及第二桥接电极44位于主显示区100b。触控走线43为触控模组传输信号。第二桥接电极44通过开设于平坦化层30中的第二过孔30b电连接于第二晶体管T2的第二漏极DE2。
金属电极层40的材料可以选自钽(Ta)、钨(W)、钼(Mo)、铝(Al)、钛(Ti)、铜铌(CuNb)合金等，也可以为例如铜(Cu)和钼(Mo)的叠层、铜(Cu)和钼钛(MoTi)合金的叠层、铜(Cu)和钛(Ti)的叠层、铝(Al)和钼(Mo)的叠层以及钼(Mo)和钽(Ta)的叠层、钼(Mo)和钨(W)的叠层、钼(Mo)-铝(Al)-钼(Mo)的叠层等。
第一钝化层50覆盖于金属电极层40远离平坦化层30的一面上。第一钝化层50中开设有第一开口50a。第一开口50a位于指纹识别区100a，第一开口50a用于暴露第一电极41。第一钝化层50中还开设有多个第一通孔51。多个第一通孔51的深度一致，并且在同一掩模制程中形成。第一通孔51用于暴露金属电极层40。具体地，多个第一通孔51包括第一子通孔501、第三子通孔502、第五子通孔503以及第六子通孔504。第五子通孔503、第一子通孔501、第六子通孔504以及第三子通孔502依次排列于金属电极层40远离基板10的一面上。其中，第一子通孔501和第五子通孔503位于指纹识别区100a。第一子通孔501用于暴露指纹识别公共电极42。第五子通孔503位于第一开口50a与第一子通孔501之间。第五子通孔503用于暴露第一电极41。第三子通孔502和第六子通孔504位于主显示区100b。第三子通孔502用于暴露第二桥接电极44。第六子通孔504用于暴露触控走线43。
第一电极层60也设置于第一钝化层50远离金属电极层40的表面。第一电极层60包括第一桥接电极601、指纹识别电容极板63、触控电极64以及公共电极65。其中，第一桥接电极601包括第一子桥接电极61和第二子桥接电极62。在本实施方式中，指纹识别电容极板63、第一子桥接电极61、公共电极65、触控电极64以及第二子桥接电极62依次排列于第一钝化层50远离金属电极层40的表面上。在本申请中，并不限制它们的排列方式。第一子桥接电极61和指纹识别电容极板63位于指纹识别区100a。第一子桥接电极61延伸入第一子通孔501中与指纹识别公共电极42电连接。指纹识别电容极板63位于感光半导体层70与第一子桥接电极61之间，并延伸入第五子通孔503与第一电极41电连接。第二子桥接电极62、触控电极64以及公共电极65位于主显示区100b。第二子桥接电极62延伸入第三子通孔502中与第二桥接电极44电连接。触控电极64与触控走线43对应设置。触控电极64延伸入第六子通孔504中与触控走线43电连接。公共电极65用于对显示像素施加电压，从而控制液晶偏转。
感光半导体层70设置于第一钝化层50远离金属电极层40的表面上。感光半导体层70覆盖第一开口50a，且与第一电极41电连接。感光半导体层70作为指纹识别传感器的感光层，用于接收指纹反射回来的光信号，并将光信号转换层电信号。在一个实施方式中，感光半导体层70包括依次层叠设置于第一电极41远离晶体管层20的一面上的第一非晶硅层71、第二非晶硅层72以及第三非晶硅层73。第一非晶硅层71的材料包括N型掺杂的非晶硅。第二非晶硅层72的材料包括本征非晶硅。第三非晶硅层73的材料包括P型掺杂的非晶硅。在另一个实施方式中，感光半导体层70也可以仅包括层叠设置的第一非晶硅层71和第二非晶硅层72，即本征非晶硅和P型掺杂的非晶硅。
第二钝化层80覆盖于感光半导体层70和第一电极层60远离第一钝化层50的一面上。第二钝化层80中开设有第二开口80a。第二开口80a用于暴露感光半导体层70。第二钝化层80中开设有多个第二通孔81。第二通孔81对应于第一通孔51设置。第二通孔81用于暴露第一桥接电极601。具体地，第二通孔81包括第二子通孔801和第四子通孔802。第二子通孔801对应于第一子通孔501设置。第二子通孔801用于暴露第一子桥接电极61。第四子通孔802对应于第三子通孔502设置，第四子通孔802用于暴露第二子桥接电极62。
第二电极层90设置于第二钝化层80远离基板10的一面上。第二电极层90延伸入第二通孔81中与第一桥接电极601电连接，并经由第一桥接电极601与金属电极层40电连接。第二电极层90包括第二电极91和像素电极92。像素电极92位于主显示区100b。像素电极92的一部分与公共电极65相对设置，用于与公共电极65共同作用，控制液晶偏转。像素电极92的另一部分延伸入第四子通孔802中与第二子桥接电极62电连接，并经由第二子桥接电极62和第二桥接电极44与第二漏极DE2电连接。第二电极91的一部分延伸入第二开口80a中与感光半导体层70电连接。第二电极91的另一部分延伸入第二子通孔801中与第一子桥接电极61电连接，并经由第一子桥接电极61与指纹识别公共电极42电连接。第二电极91还与指纹识别电容极板63相对。第二电极91与指纹识别电容极板63共同构成指纹识别电容极板63。
本申请的指纹识别传感器包括第一电极41、感光半导体层70以及第二电极91。第一电极41作为指纹识别传感器的下电极，第二电极91作为指纹识别传感器的上电极与感光半导体层70共同构成非晶硅PIN二极管。非晶硅PIN二极管具有较高的指纹识别的精度。在一个实施方式中，第一电极41、感光半导体层70以及第二电极91对应于第一晶体管T1设置。第一电极41、感光半导体层70以及第二电极91可以位于第一晶体管T1正上方。由此，能够提高开口率。
本申请提供一种阵列基板和显示装置。阵列基板包括指纹识别区。阵列基板包括：基板、金属电极层、第一钝化层、第一电极层、感光半导体层、第二钝化层以及第二电极层。金属电极层位于基板的一面上。金属电极层包括第一电极。第一钝化层覆盖于金属电极层远离基板的一面上。第一钝化层中开设有第一开口。第一开口位于指纹识别区。第一开口用于暴露第一电极。感光半导体层设置于第一钝化层远离金属电极层的表面。感光半导体层覆盖第一开口，且与第一电极电连接。第一电极层设置于第一钝化层远离金属电极层的表面。第二钝化层覆盖于感光半导体层和第一电极层远离第一钝化层的一面上。第二钝化层中开设有第二开口。第二开口用于暴露感光半导体层。第二电极层设置于第二钝化层远离基板的一面上。第二电极层包括第二电极。第二电极延伸入第二开口中与所述感光半导体层电连接。
根据本申请的阵列基板和显示面板，通过将第一电极层与感光半导体层二者设置于第一钝化层远离金属电极层的表面，能够省略现有技术中第一电极层与感光半导体层之间的钝化层，从而简化了结构，并节省了第一道掩模制程。
另一方面，通过利用第一电极层作为第二电极层与金属电极层的桥接结构，使第二钝化层中开孔的深度为同一深度。相较于现有技术中，第二钝化层中的开孔深度不一，本申请的第二钝化层采用一道掩模制程即可完成开孔，可以节约第二道掩模制程，同时降低了曝光和蚀刻过程中由于开孔深度不同导致的工艺风险，提升了制程稳定性和工艺可行性，并提高了产品良率。
本申请的金属电极层直接设置于平坦化层上。相较于现有技术中，省略了金属电极层与平坦化层之间的钝化层，能够节省第三道掩模制程。现有技术中金属电极层与平坦化层之间的钝化层的作用是防止在刻蚀金属电极层时，损伤平坦化层，可以通过将金属电极层的材料替换为能够采用湿法刻蚀图案化的材料，例如Mo/Al/Mo的叠层金属，利用湿法刻蚀图案化金属电极层来避免对平坦化层的损伤。由于省略了金属电极层与平坦化层之间的钝化层，用于连接金属电极层与源漏极金属层，第一电极41与第一漏极DE1的第一过孔30a的深度变浅，降低蚀刻时锥角(taper)的底切(undercut)风险，提升了金属电极层与源漏极金属层的连接可靠性。同时，在现有技术中，需要在平坦化层与钝化层中形成套设的开孔，在平坦化层中开设的孔的面积更大，会导致开口率损失。
请参考图4，图4为本申请另一实施方式的阵列基板的截面示意图。图4的实施方式与图1的实施方式基本相同，不同点在于：第一钝化层50与第二钝化层80中开设有第三通孔52。第三通孔52贯穿第一钝化层50与第二钝化层80。第三通孔52用于暴露金属电极层40。第二电极层90延伸入第三通孔52中与金属电极层40电连接。
具体地，像素电极92的一部分与公共电极65相对设置，用于与公共电极65共同作用，控制液晶偏转。第三通孔52包括第七子通孔506和第八子通孔507。第七子通孔506对应于第二桥接电极44设置。像素电极92的另一部分延伸入第七子通孔506中第二桥接电极44电连接，并经由第二桥接电极44与第二晶体管T2电连接。第二电极91的一部分延伸入第二开口80a中与感光半导体层70电连接。第八子通孔507用于暴露指纹识别公共电极42。第二电极91的另一部分延伸入第八子通孔507中与指纹识别公共电极42电连接。
请参考图5，图5为本申请又一实施方式的阵列基板的结构示意图。图5的实施方式与图1的实施方式基本相同，不同点在于：第一电极层60还包括中间电极66。中间电极66位于第一开口50a中，且电连接于第一电极41与感光半导体层70之间。中间电极66位于感光半导体层70的正下方。中间电极66与感光半导体层70的形状完全一致。换句话说，感光半导体层70在中间电极66所在平面上的正投影与中间电极66重叠。中间电极66位于感光半导体层70通过同一道掩模制程形成。通过在感光半导体层70与第一电极41之间形成有中间电极66，且中间电极66与第一桥接电极601、指纹识别电容极板63、触控电极64以及公共电极65采用相同材料制成，能够通过一道掩模制程同时完成第一电极层60和感光半导体层70的制造，为本申请的阵列基板省略了第四道掩模制程。
本实施方式的阵列基板制程中，第一电极层与感光半导体层可以在同一制程中制造，由此简化制程，减少制程中所需要的掩模数。
本申请还提供一种阵列基板的制造方法。
请参考图6，图6为本申请提供的阵列基板的制造方法的流程图。
本申请提供的阵列基板的制造方法包括以下步骤：
101：提供基板，其中，基板包括第一区域。
102：在基板的一面上形成金属电极层，其中，金属电极层包括第一电极。
103：在金属电极层远离基板的一面上形成第一钝化层，第一钝化层覆盖金属电极层。
104：在第一钝化层中开设第一开口，第一开口位于第一区域，第一开口用于暴露第一电极。
在一个实施方式中，步骤104还包括：在第一钝化层中开设第一通孔，其中，第一通孔用于暴露金属电极层。
105：在第一钝化层远离金属电极层的表面形成第一电极层和感光半导体层，其中，感光半导体层覆盖第一开口，且与第一电极电连接。
在一个实施方式中，步骤105还包括：形成第一桥接电极，其中，第一桥接电极延伸入第一通孔中与金属电极层电连接。
106：在感光半导体层和第一电极层远离第一钝化层的一面上形成第二钝化层，第二钝化层覆盖感光半导体层和第一电极层；
107：在第二钝化层中开设第二开口，第二开口用于暴露感光半导体层；
在一个实施方式中，步骤107还包括：在第二钝化层中开设第二通孔，其中，第二通孔对应于第一通孔设置，第二通孔用于暴露第一桥接电极。
108：在第二钝化层远离基板的一面上形成第二电极层，其中，第二电极层包括第二电极，第二电极延伸入第二开口中与感光半导体层电连接。
在一个实施方式中，第二电极层延伸入第二通孔中与第一桥接电极电连接，并经由第一桥接电极与金属电极层电连接。
请参考图7(a)至图7(m)，图7(a)至图7(m)为本申请一实施方式的阵列基板的制造方法的示意图。
本申请一实施方式的阵列基板的制造方法具体包括以下步骤：
201：请参考图7(a)，提供基板10。基板10可以为玻璃基板10或者塑料基板10等。基板10包括第一区域10a和第二区域10b。第一区域10a和第二区域10b相邻设置。第一区域10a为用于形成阵列基板的指纹识别区的区域。第一区域10a为用于形成阵列基板的主显示区。
在基板10上形成遮光层LS。形成遮光层LS的方法包括在基板10上沉积遮光金属层，通过曝光、显影和刻蚀对遮光金属层进行图案化，得到遮光层LS。遮光层LS的一部分位于第一区域10a，另一部分位于第二区域10b。
202：请参考图7(a)至图7(b)，在遮光层LS远离基板10的一面上形成缓冲层BL。缓冲层BL覆盖遮光层LS。在缓冲层BL远离遮光层LS的一面上形成第一半导体图案SL1和第二半导体图案SL2。第一半导体图案SL1位于第一区域10a。第二半导体图案SL2位于第二区域10b。
形成第一半导体图案SL1和第二半导体图案SL2的步骤包括在缓冲层BL远离遮光层LS的一面上沉积半导体材料层，通过曝光、显影和刻蚀对半导体材料层进行图案化，得到第一半导体图案SL1和第二半导体图案SL2。
在一个实施方式中，第一半导体图案SL1和第二半导体图案SL2的材料为低温多晶硅材料。第一半导体图案SL1和第二半导体图案SL2通过在基板10上沉积非晶硅层，利用准分子激光退火将非晶硅层转变为多晶硅层，并图案化多晶硅层形成。
203：请参考图7(c)，利用掩模对第一半导体图案SL1和第二半导体图案SL2进行第一次掺杂。掺杂后的第一半导体图案SL1包括本征半导体区SL11和掺杂区SL12。掺杂区SL12位于本征半导体区SL11的相对两侧。掺杂后的第二半导体图案SL2与第一半导体图案SL1结构相同，在此不再赘述。第一次掺杂可以使用磷离子进行掺杂。
204：请参考图7(d)，在第一次掺杂后的第一半导体图案SL1和第二半导体图案SL2远离基板10的一面上形成栅极绝缘层22。栅极绝缘层22覆盖掺杂后的半导体层SL。栅极绝缘层22远离基板10的一面形成栅极金属层23。栅极金属层23包括第一栅极GE1和第二栅极GE2。第一栅极GE1对应于第一半导体图案SL1设置。第二栅极GE2对应于第二半导体图案SL2设置。以第一栅极GE1和第二栅极GE2作为遮挡层，对第一半导体图案SL1和第二半导体图案SL2进行第二次掺杂，得到第一沟道部AL1和第二沟道部AL2。其中，第一沟道部AL1包括通道区211和位于通道区211两侧的两个轻掺杂区212。第一沟道部AL1还包括两个重掺杂区213。每一重掺杂区213位于轻掺杂区212远离通道区211一侧。轻掺杂区212和重掺杂区213可以是N型掺杂区。
205：请参考图7(e)，在第一栅极GE1和第二栅极GE2远离栅极绝缘层22的一面形成层间绝缘层24。层间绝缘层24覆盖栅极金属层23。在层间绝缘层24中形成连接孔24a。连接孔24a位于第一沟道部AL1和第二沟道部AL2的两侧。
206：请参考图7(e)和7(f)，在层间绝缘层24远离栅极金属层23的一面形成第一源极SE1、第一漏极DE1、第二源极SE2以及第二漏极DE2。第一源极SE1和第一漏极DE1对应于第一沟道部AL1的两端设置，并经由开设于层间绝缘层24中的连接孔24a与第一沟道部AL1的两端连接。第二源极SE2和第二漏极DE2对应于第二沟道部AL2的两端设置，经由开设于层间绝缘层24中的连接孔24a与第二沟道部AL2的两端连接。
在第一源极SE1、第一漏极DE1、第二源极SE2以及第二漏极DE2远离层间绝缘层24的一面上形成平坦化层30。平坦化层30覆盖第一源极SE1、第一漏极DE1、第二源极SE2以及第二漏极DE2。
207：请参考图7(f)和7(g)，平坦化层30中开设有多个过孔。具体地，多个过孔包括第一过孔30a和第二过孔30b。第一过孔30a用于暴露第一晶体管T1的第一漏极DE1。第二过孔30b用于暴露第二晶体管T2的第二漏极DE2。
208：请参考图7(a)、7(g)和图7(h)，在平坦化层30远离第一源极SE1的一面上形成金属电极层40。金属电极层40包括第一电极41、指纹识别公共电极42、触控走线43以及第二桥接电极44。其中，第一电极41和指纹识别公共电极42位于第一区域10a。第一电极41通过开设于平坦化层30中的第一过孔30a电连接于第一晶体管T1的第一漏极DE1。触控走线43以及第二桥接电极44位于第二区域10b。触控走线43为触控模组传输信号。第二桥接电极44通过开设于平坦化层30中的第二过孔30b电连接于第二晶体管T2的第二漏极DE2。
209：请一并参考图7(h)和图7(i)，金属电极层40远离平坦化层30的一面上形成第一钝化层50。第一钝化层50中开设有第一开口50a。第一开口50a位于第一区域10a，第一开口50a用于暴露第一电极41。第一钝化层50中还开设有多个第一通孔51。多个第一通孔51的深度一致，并且在同一掩模制程中形成。第一通孔51用于暴露金属电极层40。具体地，多个第一通孔51包括第一子通孔501、第三子通孔502、第五子通孔503以及第六子通孔504。第五子通孔503、第一子通孔501、第六子通孔504以及第三子通孔502依次排列于金属电极层40远离基板10的一面上。其中，第一子通孔501和第五子通孔503位于指纹识别区100a。第一子通孔501用于暴露指纹识别公共电极42。第五子通孔503位于第一开口50a与第一子通孔501之间。第五子通孔503用于暴露第一电极41。第三子通孔502和第六子通孔504位于主显示区100b。第三子通孔502用于暴露第二桥接电极44。第六子通孔504用于暴露触控走线43。
210：请参考图7(i)至7(j)，在第一钝化层50远离金属电极层40的表面形成感光半导体层70。感光半导体层70覆盖第一开口50a，且与第一电极41电连接。在一个实施方式中，感光半导体层70包括依次层叠设置于第一电极41远离晶体管层20的一面上的第一非晶硅层71、第二非晶硅层72以及第三非晶硅层73。第一非晶硅层71的材料包括N型掺杂的非晶硅。第二非晶硅层72的材料包括本征非晶硅。第三非晶硅层73的材料包括P型掺杂的非晶硅。在另一个实施方式中，感光半导体层70也可以只包括层叠设置的第一非晶硅层71和第二非晶硅层72，即本征非晶硅和P型掺杂的非晶硅。
211：请参考图7(i)至图7(k)，在第一钝化层50远离金属电极层40的表面上形成第一电极层60。第一电极层60包括第一桥接电极601、指纹识别电容极板63、触控电极64以及公共电极65。第一桥接电极601包括第一子桥接电极61和第二子桥接电极62。在本实施方式中，指纹识别电容极板63、第一子桥接电极61、公共电极65、触控电极64以及第二子桥接电极62依次排列于第一钝化层50远离金属电极层40的表面上。在本申请中，并不限制它们的排列方式。第一子桥接电极61和指纹识别电容极板63位于第一区域10a。第一子桥接电极61延伸入第一子通孔501中与指纹识别公共电极42电连接。指纹识别电容极板63位于感光半导体层70与第一子桥接电极61之间，并延伸入第五子通孔503与第一电极41电连接。第二子桥接电极62、触控电极64以及公共电极65位于第二区域10b。第二子桥接电极62延伸入第三子通孔502中与第二桥接电极44电连接。触控电极64与触控走线43对应设置。触控电极64延伸入第六子通孔504中与触控走线43电连接。公共电极65用于对显示像素施加电压，从而控制液晶偏转。
212：请参考图7(i)至7(l)，在感光半导体层70和第一电极层60远离第一钝化层50的一面上形成第二钝化层80。在第二钝化层80中还开设第二开口80a。第二开口80a用于暴露感光半导体层70。第二钝化层80中开设多个第二通孔81。第二通孔81对应于第一通孔51设置。第二通孔81用于暴露第一桥接电极601。具体地，第二通孔81包括第二子通孔801和第四子通孔802。第二子通孔801对应于第一子通孔501设置。第二子通孔801用于暴露第一子桥接电极61。第四子通孔802对应于第三子通孔502设置，第四子通孔802用于暴露第二子桥接电极62。
213：请参考图7(h)至7(m)，在第二钝化层80远离基板10的一面上形成第二电极层90。第二电极层90延伸入第二通孔81中与第一桥接电极601电连接，并经由第一桥接电极601与金属电极层40电连接。第二电极层90包括第二电极91和像素电极92。像素电极92位于第二区域10b。像素电极92的一部分与公共电极65相对设置，用于与公共电极65共同作用，控制液晶偏转。像素电极92的另一部分延伸入第四子通孔802中与第二子桥接电极62电连接，并经由第二子桥接电极62和第二桥接电极44与第二漏极DE2电连接。第二电极91的一部分延伸入第二开口80a中与感光半导体层70电连接。第二电极91的另一部分延伸入第二子通孔801中与第一子桥接电极61电连接，并经由第一子桥接电极61与指纹识别公共电极42电连接。第二电极91还与指纹识别电容极板63相对。第二电极91与指纹识别电容极板63共同构成指纹识别电容极板63。
根据本申请的阵列基板的制造方法，通过将第一电极层与感光半导体层二者设置于第一钝化层远离金属电极层的表面，能够省略现有技术中第一电极层与感光半导体层之间的钝化层，从而简化了结构，并节省了第一道掩模制程。
另一方面，通过利用第一电极层作为第二电极层与金属电极层的桥接结构，使第二钝化层中开孔的深度为同一深度。相较于现有技术中，第二钝化层中的开孔深度不一，本申请的第二钝化层采用一道掩模制程即可完成开孔，可以节约第二道掩模制程，同时降低了曝光和蚀刻过程中由于开孔深度不同导致的工艺风险，提升了制程稳定性和工艺可行性，并提高了产品良率。本申请的金属电极层直接设置于平坦化层上。相较于现有技术中，省略了金属电极层与平坦化层之间的钝化层，能够节省第三道掩模制程。现有技术中金属电极层与平坦化层之间的钝化层的作用是防止在刻蚀金属电极层时，损伤平坦化层，可以通过将金属电极层的材料替换为能够采用湿法刻蚀图案化的材料，例如Mo/Al/Mo的叠层金属，利用湿法刻蚀图案化金属电极层来避免对平坦化层的损伤。由于省略了金属电极层与平坦化层之间的钝化层，用于连接金属电极层与源漏极金属层，第一电极41与第一漏极DE1的第一过孔30a的深度变浅，降低蚀刻时锥角(taper)的底切(undercut)风险，提升了金属电极层与源漏极金属层的连接可靠性。同时，在现有技术中，需要在平坦化层与钝化层中形成套设的开孔，在平坦化层中开设的孔的面积更大，会导致开口率损失。
本申请的另一个实施方式中，请参考图4，在步骤212中，不形成第一子桥接电极61和第二子桥接电极62。在步骤213中，也不形成第二子通孔801和第四子通孔802。蚀刻第一钝化层50与第二钝化层80，形成第三通孔52。第三通孔52贯穿第一钝化层50与第二钝化层80。第三通孔52用于暴露金属电极层40。在步骤214中，第二电极层90延伸入第三通孔52中与金属电极层40电连接。
具体地，像素电极92的一部分与公共电极65相对设置，用于与公共电极65共同作用，控制液晶偏转。第三通孔52包括第七子通孔506和第八子通孔507。第七子通孔506对应于第二桥接电极44设置。像素电极92的另一部分延伸入第七子通孔506中第二桥接电极44电连接，并经由第二桥接电极44与第二晶体管T2电连接。第二电极91的一部分延伸入第二开口80a中与感光半导体层70电连接。第八子通孔507用于暴露指纹识别公共电极42。第二电极91的另一部分延伸入第八子通孔507中与指纹识别公共电极42电连接。
在一种实施方式中，步骤105：在第一钝化层远离金属电极层的表面形成第一电极层和感光半导体层的步骤可以利用灰阶掩模或者半色调掩模经过一道掩模制程完成，其中，第一电极层还包括中间电极，中间电极位于第一开口中，且电连接于第一电极与感光半导体层之间。
具体地，请参考图8(a)至图8(e)，图8(a)至图8(e)为本申请另一实施方式的阵列基板的制造方法的在第一钝化层远离金属电极层的表面形成第一电极层和感光半导体层的步骤的示意图。
步骤301：请参考图8(a)，在第一钝化层50远离金属电极层40的表面形成第一电极材料层600和感光半导体材料层700，在第一电极材料层600和感光半导体材料层700远离第一钝化层50的表面形成蚀刻阻挡层400；利用灰阶掩模或者半色调掩模对蚀刻阻挡层400进行曝光和显影，在第一位置形成第一蚀刻阻挡图案401，第一位置对应于感光半导体层。在第二位置形成第二蚀刻阻挡图案402，第二位置对应于金属电极层。其中，第一蚀刻阻挡图案401的厚度大于第二蚀刻阻挡图案402的厚度。
步骤302：请参考图8(a)和图8(b)，刻蚀除去没有被第一蚀刻阻挡图案401和第二蚀刻阻挡图案402覆盖的感光半导体材料层700。这一步蚀刻可以采用干法蚀刻。
步骤303：请参考图8(a)至图8(c)，刻蚀除去没有被第一蚀刻阻挡图案401和第二蚀刻阻挡图案402覆盖的第一电极材料层600。这一步蚀刻可以采用湿法蚀刻。
步骤304：请参考图8(c)和图8(d)，灰化除去第二蚀刻阻挡图案402，保留第一蚀刻阻挡图案401。由于第一蚀刻阻挡图案401的厚度大于第二蚀刻阻挡图案402的厚度，可以控制灰化工艺，保留第一蚀刻阻挡图案401，只是减少第一蚀刻阻挡图案401的厚度。
步骤305：请参考图5、图8(d)和图8(e)，蚀刻除去没有被第一蚀刻阻挡图案401覆盖的感光半导体材料700，并剥离第一蚀刻阻挡图案401，得到第一电极层60和感光半导体层70。其中，第一电极层60还包括中间电极66，中间电极66位于第一开口50a中，且电连接于第一电极41与感光半导体层70之间。中间电极66位于感光半导体层70的正下方。中间电极66与感光半导体层70的形状完全一致。换句话说，感光半导体层70在中间电极66所在平面上的正投影与中间电极66重叠。
本实施方式可以利用灰阶掩模或者半色调掩模经过一道掩模制程完成在第一钝化层远离金属电极层的表面形成第一电极层和感光半导体层的步骤，为本申请的阵列基板的制造方法省略了第四道掩模制程。
可以理解，本实施方式的阵列基板的制造方法的步骤201至步骤205可以替换图7(a)至图7(i)所示的阵列基板的制造方法中的步骤208至210，除步骤208至210之外的其他步骤均可采用与图7(a)至图7(i)所示的阵列基板的制造方法中的步骤，在此不再赘述。
本实施方式的阵列基板制程中，第一电极层与感光半导体层可以在同一制程中制造，由此简化制程，减少制程中所需要的掩模数。以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (13)

1.一种阵列基板，其特征在于，所述阵列基板包括指纹识别区，所述阵列基板包括：
基板；
金属电极层，位于所述基板的一面上，所述金属电极层包括第一电极；
第一钝化层，覆盖于所述金属电极层远离所述基板的一面上，所述第一钝化层中开设有第一开口，所述第一开口位于所述指纹识别区，所述第一开口用于暴露所述第一电极；
感光半导体层，设置于所述第一钝化层远离所述金属电极层的表面，所述感光半导体层覆盖所述第一开口，且与所述第一电极电连接；
第一电极层，设置于所述第一钝化层远离所述金属电极层的表面，所述感光半导体层与所述第一电极层同层设置，或者所述第一电极层位于所述感光半导体层靠近所述第一钝化层的一侧；
第二钝化层，覆盖于所述感光半导体层和所述第一电极层远离所述第一钝化层的一面上，所述第二钝化层中开设有第二开口，所述第二开口用于暴露所述感光半导体层；
第二电极层，设置于所述第二钝化层远离所述基板的一面上，所述第二电极层包括第二电极，所述第二电极延伸入所述第二开口中与所述感光半导体层电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述第一钝化层中开设有第一通孔，所述第一通孔用于暴露所述金属电极层，所述第一电极层包括第一桥接电极，所述第一桥接电极延伸入所述第一通孔中与所述金属电极层电连接，所述第二钝化层中开设有第二通孔，所述第二通孔对应于所述第一通孔设置，所述第二通孔用于暴露所述第一桥接电极，所述第二电极层延伸入所述第二通孔中与所述第一桥接电极电连接，并经由所述第一桥接电极与所述金属电极层电连接。
3.如权利要求2所述的阵列基板，其特征在于，
所述金属电极层包括指纹识别公共电极，所述指纹识别公共电极位于所述指纹识别区，且与所述第一电极间隔设置；
所述第一通孔包括第一子通孔，所述第一子通孔用于暴露所述指纹识别公共电极；
所述第一桥接电极包括第一子桥接电极，所述第一子桥接电极延伸入所述第一子通孔中与所述指纹识别公共电极电连接；
所述第二通孔包括第二子通孔，所述第二子通孔对应于所述第一子通孔设置，所述第二子通孔用于暴露所述第一子桥接电极，所述第二电极延伸入所述第二子通孔中与所述第一子桥接电极电连接，并经由所述第一子桥接电极与所述指纹识别公共电极电连接。
4.如权利要求2所述的阵列基板，其特征在于，
所述阵列基板包括主显示区，所述主显示区与所述指纹识别区相邻设置；
所述阵列基板还包括晶体管层，所述晶体管层设置于所述基板与所述金属电极层之间；
所述金属电极层包括第二桥接电极，所述第二桥接电极位于所述主显示区，所述第二桥接电极电连接于所述晶体管层；
所述第一通孔包括第三子通孔，所述第三子通孔位于所述主显示区，所述第三子通孔用于暴露所述第二桥接电极；
所述第一桥接电极包括第二子桥接电极，所述第二子桥接电极延伸入所述第三子通孔中与所述第二桥接电极电连接；
所述第二电极层包括像素电极，所述像素电极位于所述主显示区；
所述第二通孔包括第四子通孔，所述第四子通孔与所述第三子通孔对应设置，所述像素电极延伸入所述第四子通孔中与所述第二子桥接电极电连接，并经由所述第二子桥接电极和所述第二桥接电极与所述晶体管层电连接。
5.如权利要求1所述的阵列基板，其特征在于，所述第一钝化层与所述第二钝化层中开设有第三通孔，所述第三通孔贯穿所述第一钝化层与所述第二钝化层，所述第三通孔用于暴露所述金属电极层，所述第二电极层延伸入所述第三通孔中与所述金属电极层电连接。
6.如权利要求1所述的阵列基板，其特征在于，所述第一电极层还包括中间电极，所述中间电极位于所述第一开口中，且电连接于所述第一电极与所述感光半导体层之间，所述感光半导体层在所述中间电极所在平面上的正投影与所述中间电极重叠，所述感光半导体层包括依次层叠设置的N型非晶硅、本征非晶硅以及P型非晶硅。
7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括主显示区，所述主显示区与所述指纹识别区相邻设置，所述第一电极层包括显示公共电极，所述显示公共电极设置于所述第一钝化层远离所述金属电极层的表面，所述显示公共电极位于所述主显示区，所述第二电极层包括像素电极，所述像素电极位于所述主显示区，且与所述显示公共电极相对设置。
8.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括晶体管层，所述晶体管层设置于所述基板与所述金属电极层之间，所述晶体管层包括第一晶体管，所述第一晶体管位于所述指纹识别区，所述第一晶体管与所述第一电极电连接，所述第一电极、所述感光半导体以及所述第二电极对应于所述第一晶体管设置。
9.如权利要求1所述的阵列基板，其特征在于，所述第一电极层包括指纹识别电容极板，所述指纹识别电容极板位于所述指纹识别区，所述第二电极还与所述指纹识别电容极板相对。
10.一种阵列基板的制造方法，其特征在于，所述阵列基板的制造方法包括以下步骤：
提供基板，所述基板包括第一区域；
在所述基板的一面上形成金属电极层，其中，所述金属电极层包括第一电极；
在所述金属电极层远离所述基板的一面上形成第一钝化层，所述第一钝化层覆盖所述金属电极层；
在所述第一钝化层中开设第一开口，所述第一开口位于所述第一区域，所述第一开口用于暴露所述第一电极；
在所述第一钝化层远离所述金属电极层的表面形成第一电极层和感光半导体层，其中，所述感光半导体层覆盖所述第一开口，且与所述第一电极电连接；
在所述感光半导体层和所述第一电极层远离所述第一钝化层的一面上形成第二钝化层，所述第二钝化层覆盖所述感光半导体层和所述第一电极层；
在所述第二钝化层中开设第二开口，所述第二开口用于暴露所述感光半导体层；
在所述第二钝化层远离所述基板的一面上形成第二电极层，其中，所述第二电极层包括第二电极，所述第二电极延伸入所述第二开口中与所述感光半导体层电连接。
11.如权利要求10所述的阵列基板的制造方法，其特征在于，
所述在所述第一钝化层中开设第一开口的步骤包括：在所述第一钝化层中开设第一通孔，其中，所述第一通孔用于暴露所述金属电极层；
在所述第一钝化层远离所述金属电极层的表面形成第一电极层和感光半导体层的步骤包括：形成第一桥接电极，其中，所述第一桥接电极延伸入所述第一通孔中与所述金属电极层电连接；
所述在所述第二钝化层中开设第二开口的步骤包括：在所述第二钝化层中开设第二通孔，其中，所述第二通孔对应于所述第一通孔设置，所述第二通孔用于暴露所述第一桥接电极，所述第二电极层延伸入所述第二通孔中与所述第一桥接电极电连接，并经由所述第一桥接电极与所述金属电极层电连接。
12.如权利要求10所述的阵列基板的制造方法，其特征在于，利用灰阶掩模或者半色调掩模经过一道掩模制程完成所述在所述第一钝化层远离所述金属电极层的表面形成第一电极层和感光半导体层的步骤，其中，所述第一电极层还包括中间电极，所述中间电极位于所述第一开口中，且电连接于所述第一电极与所述感光半导体层之间，所述感光半导体层在所述中间电极所在平面上的正投影与所述中间电极重叠。
13.一种显示装置，其特征在于，包括如权利要求1至9任一项所述的阵列基板。
CN202110631657.8A 2021-06-07 2021-06-07 阵列基板、阵列基板的制造方法以及显示装置 Active CN113433741B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110631657.8A CN113433741B (zh) 2021-06-07 2021-06-07 阵列基板、阵列基板的制造方法以及显示装置
US17/598,517 US11847850B2 (en) 2021-06-07 2021-07-01 Array substrate, manufacturing method thereof, and display device
PCT/CN2021/103981 WO2022257205A1 (zh) 2021-06-07 2021-07-01 阵列基板、阵列基板的制造方法以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110631657.8A CN113433741B (zh) 2021-06-07 2021-06-07 阵列基板、阵列基板的制造方法以及显示装置

Publications (2)

Publication Number Publication Date
CN113433741A CN113433741A (zh) 2021-09-24
CN113433741B true CN113433741B (zh) 2022-08-05

Family

ID=77803864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110631657.8A Active CN113433741B (zh) 2021-06-07 2021-06-07 阵列基板、阵列基板的制造方法以及显示装置

Country Status (3)

Country Link
US (1) US11847850B2 (zh)
CN (1) CN113433741B (zh)
WO (1) WO2022257205A1 (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283366B1 (ko) * 2008-12-23 2013-07-08 엘지디스플레이 주식회사 전기영동 표시장치용 어레이 기판 및 그 제조 방법
CN103474437B (zh) * 2013-09-22 2015-11-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法与显示装置
KR101577659B1 (ko) * 2014-04-29 2015-12-16 엘지디스플레이 주식회사 표시장치용 어레이 기판의 리워크 방법 및 어레이 기판
KR20160013433A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105373772A (zh) * 2015-10-09 2016-03-02 京东方科技集团股份有限公司 光学指纹/掌纹识别器件、触控显示面板和显示装置
CN106328660B (zh) * 2016-11-03 2019-04-30 厦门天马微电子有限公司 显示面板、显示装置及显示面板的制造方法
CN106815573B (zh) * 2017-01-06 2019-11-19 武汉华星光电技术有限公司 显示屏及电子装置
CN107316884B (zh) * 2017-06-19 2020-08-14 武汉天马微电子有限公司 一种显示面板及显示装置
WO2019015588A1 (en) * 2017-07-18 2019-01-24 Boe Technology Group Co., Ltd. SENSOR, NETWORK SUBSTRATE CONTAINING SENSOR, DISPLAY PANEL CONTAINING NETWORK SUBSTRATE
CN108664907B (zh) * 2018-04-27 2021-07-30 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN108828824B (zh) * 2018-09-29 2021-08-24 上海天马微电子有限公司 显示面板、显示装置和显示面板的制造方法
CN110427121A (zh) * 2019-07-05 2019-11-08 武汉华星光电半导体显示技术有限公司 具有指纹识别功能的触控显示装置
CN112349232A (zh) * 2019-08-06 2021-02-09 群创光电股份有限公司 显示设备及电子设备
CN110750020B (zh) * 2019-10-31 2022-10-18 厦门天马微电子有限公司 显示模组和显示装置
CN111368805A (zh) * 2020-03-31 2020-07-03 厦门天马微电子有限公司 一种显示面板及显示装置
CN111781777B (zh) * 2020-07-23 2022-02-22 武汉华星光电技术有限公司 阵列基板、显示面板及电子设备
CN111968994B (zh) * 2020-08-07 2024-03-05 武汉华星光电技术有限公司 阵列基板及其制备方法
CN112666734B (zh) * 2020-12-24 2022-12-06 武汉华星光电技术有限公司 液晶显示面板及显示装置

Also Published As

Publication number Publication date
US11847850B2 (en) 2023-12-19
WO2022257205A1 (zh) 2022-12-15
US20230282021A1 (en) 2023-09-07
CN113433741A (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
JP6404379B2 (ja) 液晶表示装置
KR101290709B1 (ko) 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
USRE41426E1 (en) Manufacturing methods of liquid crystal displays
JP3654474B2 (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
US8772796B2 (en) Panel and method for fabricating the same
CN105867689B (zh) 一种触控显示基板的制作方法及触控显示装置的阵列基板
EP3550409B1 (en) Array substrate and manufacturing method therefor, and display panel
CN111384072A (zh) 阵列基板及显示面板
CN112198729B (zh) 阵列基板、显示面板及电子设备
US20190333938A1 (en) In-cell touch array substrate, display panel and manufacturing method thereof
CN113594225B (zh) 显示面板及显示装置
CN101170085A (zh) 薄膜晶体管阵列基板及其制作方法
KR100560347B1 (ko) 지문인식장치의 ｔｆｔ 지문입력기 제조방법
US20070153170A1 (en) Method of fabricating pixel structure
CN113433741B (zh) 阵列基板、阵列基板的制造方法以及显示装置
CN101276108B (zh) 透反射型液晶显示面板及其制造方法
KR100658058B1 (ko) 프린지 필드 구동 모드 액정 표시 장치 및 그 제조방법
KR101811358B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
KR100491820B1 (ko) 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
US7588881B2 (en) Method of making thin film transistor liquid crystal display
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
US20240021765A1 (en) Array substrate, manufacturing method thereof, and display panel
CN108598092B (zh) 阵列基板制造方法及阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant