CN111968994B - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN111968994B CN111968994B CN202010787785.7A CN202010787785A CN111968994B CN 111968994 B CN111968994 B CN 111968994B CN 202010787785 A CN202010787785 A CN 202010787785A CN 111968994 B CN111968994 B CN 111968994B
- Authority
- CN
- China
- Prior art keywords
- layer
- thin film
- film transistor
- substrate
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 113
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 531
- 239000010409 thin film Substances 0.000 claims abstract description 95
- 229910052751 metal Inorganic materials 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 93
- 239000011229 interlayer Substances 0.000 claims abstract description 92
- 238000002161 passivation Methods 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000003860 storage Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims 3
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 32
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000032900 absorption of visible light Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板及其制备方法，所述阵列基板包括基板、第一薄膜晶体管、第一层间介质层、感光传感器以及第一金属层，所述第一薄膜晶体管设置于所述基板上，所述第一层间介质层覆盖所述第一薄膜晶体管以及所述基板，所述第一层间介质层包括第一通孔，所述第一通孔贯穿所述第一层间介质层以暴露所述第一薄膜晶体管层，所述感光传感器设置于所述第一层间介质层上，并位于所述第一薄膜晶体管之上，所述第一金属层设置于所述第一通孔，并电连接所述第一薄膜晶体管和所述感光传感器。通过将感光传感器设置于第一薄膜晶体管上，提高了阵列基板的开口率，并提高感光传感器的灵敏度。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种有阵列基板及其制备方法。
背景技术
目前光学指纹传感器具有稳定性好、成本低和抗静电能力强等的优点，被广泛应用于各类阵列基板中，但仍然存在阵列基板开口率较低以及之中的光学指纹传感器产生暗电流偏高和感光材料对可见光的吸收率低的问题，进而影响阵列基板的性能。
发明内容
本申请提供一种阵列基板及其制备方法，以解决现有技术中阵列基板开口率低的问题，进而阵列基板的性能。
本申请提供一种阵列基板，包括：
基板；
第一薄膜晶体管，所述第一薄膜晶体管设置于所述基板上；
第一层间介质层，所述第一层间介质层覆盖所述第一薄膜晶体管以及所述基板，所述第一层间介质层包括第一通孔，所述第一通孔贯穿所述第一层间介质层以暴露所述第一薄膜晶体管层；
感光传感器，所述感光传感器设置于所述第一层间介质层上，并位于所述第一薄膜晶体管之上；以及
第一金属层，所述第一金属层设置于所述第一通孔，并电连接所述第一薄膜晶体管和所述感光传感器。
在本申请所提供的阵列基板中，所述感光传感器在所述基板上的投影落在所述第一薄膜晶体管在所述基板上的投影之内。
在本申请所提供的阵列基板中，所述阵列基板还包括平坦层，所述平坦层覆盖所述第一层间介质层、第一金属层以及所述感光传感器，所述平坦层包括第二通孔和第三通孔，所述第二通孔贯穿所述平坦层以暴露所述感光传感器，所述第三通孔贯穿所述平坦层以暴露所述第一金属层。
在本申请所提供的阵列基板中，所述阵列基板还包括第一存储电容，所述第一存储电容包括第二金属层和第三金属层，所述第二金属层设置于所述平坦层上，所述第三金属层设置于所述第三通孔中以电连接所述第一金属层，所述第二金属层与所述第三金属层相互绝缘。
在本申请所提供的阵列基板中，所述阵列基板还包括第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管同层设置，所述第二薄膜晶体管用于驱动显示单元。
在本申请所提供的阵列基板中，所述阵列基板还包括第一钝化层，所述第一钝化层覆盖所述平坦层以及所述第一存储电容，所述第一钝化层包括第四通孔，所述第四通孔贯穿所述第一钝化层以暴露所述第二金属层。
在本申请所提供的阵列基板中，所述阵列基板还包括第二存储电容，所述平坦层还包括第五通孔，所述第五通孔贯穿所述平坦层以暴露所述第二薄膜晶体管，所述第二存储电容包括第一部分和第二部分，所述第一部分设置于所述第一钝化层上，所述第二部分设置于所述第五通孔以电连接所述第二薄膜晶体管，所述第一部分与所述第二部分相互绝缘。
在本申请所提供的阵列基板中，所述阵列基板还包括电极层，所述电极层设置于所述感光传感器上、所述第一钝化层上、所述第五通孔中以及所述第一存储电容上。
本申请还提供一种阵列基板的制备方法，包括：
提供一基板；
在所述基板上设置第一薄膜晶体管；
在所述基板以及所述第一薄膜晶体管上设置第一层间介质层，所述第一层间介质层包括第一通孔，所述第一通孔贯穿所述第一层间介质层以暴露所述第一薄膜晶体管；
在所述第一层间介质层上设置感光传感器，并位于所述第一薄膜晶体管之上；以及
在所述第一通孔中以及所述第一层间介质层上设置第一金属层，并电连接所述第一薄膜晶体管和所述感光传感器。
在本申请所提供的阵列基板的制备方法中，所述在所述第一通孔中以及所述第一层间介质层上设置第一金属层，并电连接所述第一薄膜晶体管和所述感光传感器的步骤之后，还包括：
在所述第一层间介质、所述感光传感器以及所述第一金属层上形成平坦层，所述平坦层包括第二通孔和第三通孔，所述第二通孔贯穿所述平坦层以暴露所述感光传感器，所述第三通孔贯穿所述平坦层以暴露所述第一金属层。
本申请提供一种阵列基板及其制备方法，所述阵列基板包括基板、第一薄膜晶体管、第一层间介质层、感光传感器以及第一金属层，所述第一薄膜晶体管设置于所述基板上，所述第一层间介质层覆盖所述第一薄膜晶体管以及所述基板，所述第一层间介质层包括第一通孔，所述第一通孔贯穿所述第一层间介质层以暴露所述第一薄膜晶体管层，所述感光传感器设置于所述第一层间介质层上，并位于所述第一薄膜晶体管之上，所述第一金属层设置于所述第一通孔，并电连接所述第一薄膜晶体管和所述感光传感器。通过将感光传感器设置于第一薄膜晶体管上，提高了阵列基板的开口率，并提高感光传感器的灵敏度。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的阵列基板的结构剖视图。
图2为本申请所提供的感光传感器以及第一薄膜晶体管在基板上的投影图。
图3为本申请所提供的阵列基板的制备方法流程图。
图4-21为本申请提供的阵列基板的制备方法流程剖视图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请提供的阵列基板的结构剖视图。本申请提供一种阵列基板10。所述阵列基板10包括基板100、第一薄膜晶体管200、第一层间介质层300、感光传感器400以及第一金属层500。
所述基板100可以为玻璃基板和柔性基板等。
在一实施例中，所述阵列基板10还包括遮光层600。所述遮光层600设置于所述基板100上。所述遮光层600的材料包括Mo、Cu、Al和Fe等。所述遮光层用于避免外界光线射入阵列基板中，从而避免阈值电压漂移。
在一实施例中，所述阵列基板10还包括缓冲层700。所述缓冲层700覆盖所述基板100以及所述遮光层600。
所述第一薄膜晶体管200设置于所述基板100上。所述第一薄膜晶体管200可以为指纹薄膜晶体管开关。具体的，所述第一薄膜晶体管200包括第一有源层210、第一栅极绝缘层220、第一栅极层230、第一源极240、第一漏极250以及第二层间介质层260。所述第一有源层210设置于所述缓冲层700上，并位于所述遮光层600之上。所述第一有源层210包括半导体部211、第一掺杂部212和第二掺杂部213。所述第一掺杂部212设置于所述半导体部211的两侧。所述第二掺杂部213设置于远离所述半导体部211的第一掺杂部212的两侧。所述第一掺杂部212以及所述第二掺杂部213均为N型掺杂。所述第二掺杂部213为N型掺杂，可以使得第一薄膜晶体管易于欧姆接触。所述第一掺杂部212的掺杂浓度大于所述第二掺杂部213的掺杂浓度。所述第一栅极绝缘层220覆盖所述缓冲层700以及所述第一有源层210。所述第一栅极层230设置于所述第一栅极绝缘层220上，并位于所述半导体部211之上。所述第二层间介质层260覆盖所述第一栅极绝缘层220以及所述第一栅极层230。所述第二层间介质层260材料包括SiNx和SiOx中的一种或几种组合。所述第二层间介质层260具有第一过孔261以及第二过孔262。所述第一过孔261贯穿所述第二层间介质层260以及所述第一栅极绝缘层220以暴露所述第二掺杂部213的一侧。所述第二过孔262贯穿所述第二层间介质层260以及所述第一栅极绝缘层220以暴露所述第二掺杂部213的另一侧。所述第一源极240设置于所述第一过孔261中以及所述第二层间介质层260上，并电连接所述第二掺杂部213。所述第一漏极250设置于所述第二过孔262中以及所述第二层间介质层260上，并电连接所述第二掺杂部213。
在一实施例中，所述阵列基板10还包括第二薄膜晶体管800。所述第二薄膜晶体管800与所述第一薄膜晶体管200同层设置。所述第二薄膜晶体管800用于驱动显示单元299。具体的，所述第二薄膜晶体管800包括第二有源层810、第一栅极绝缘层220、第二栅极层820、第二源极830和第二漏极840。所述第二有源层810设置于所述缓冲层700上。所述第一薄膜晶体管200与所述第二薄膜晶体管800共用第二栅极绝缘层220。所述第一栅极层820设置于所述第一栅极绝缘层220上，并位于所述第二有源层810之上。所述第二层间介质层260还包括第三过孔263以及第四过孔264。所述第三过孔263贯穿所述第二层间介质层260以及所述栅极绝缘层220以暴露所述第二有源层810的一侧。所述第四过孔264贯穿所述第二层间介质层260以及所述栅极绝缘层220以暴露所述第二有源层810的另一侧。所述第二源极830设置于所述第三过孔263中以及所述第二层间介质层260上，并电连接所述第二有源层810。所述第二漏极840设置于所述第四过孔264中以及所述第二层间介质层260上，并电连接所述第二有源层810。
所述第一层间介质层300覆盖所述第一薄膜晶体管200以及所述基板100。所述第一层间介质层300包括第一通孔301。所述第一通孔301贯穿所述第一层间介质层300以暴露所述第一薄膜晶体管层200。具体的，所述第一层间介质层300覆盖所述第一源极240、所述第一漏极250、所述第二源极830、所述第二漏极840以及所述第二层间介质层260。所述第一通孔301贯穿所述第一层间介质层300以暴露所述第一漏极250。
所述感光传感器400设置于所述第一层间介质层300上，并位于所述第一薄膜晶体管200之上。所述阵列基板10还包括第二栅极绝缘层900。具体的，所述感光传感器400包括第一掺杂层410、感光层420和第二掺杂层430。所述第一掺杂层410设置于所述第一层间介质层300上。所述第一掺杂层410位于所述第一薄膜晶体管200之上。所述第一掺杂层410为N型掺杂。所述第二栅极绝缘层900设置于所述第一层间介质层300和所述第一掺杂层410上。所述第二栅极绝缘层900具有第五过孔901。所述第五过孔901贯穿所述第二栅极绝缘层900以暴露所述第一掺杂层410。所述感光层420设置于所述第五过孔901中以及所述第二栅极绝缘层900上。所述感光层420的材料为a-Si。所述感光层420的厚度为200纳米-2000纳米。具体的，所述感光层420的厚度可以为300纳米、800纳米、1400纳米、1700纳米或1900纳米。所述第二掺杂层430设置于所述感光层420上。所述第二掺杂层430为P型掺杂。
请参阅图2，图2为本申请所提供的感光传感器以及第一薄膜晶体管在基板上的投影图。所述感光传感器400在所述基板100上的投影落在所述第一薄膜晶体管200在所述基板100上的投影之内。
在本申请中，通过将感光传感器垂直设置于第一薄膜晶体管上，降低了感光传感器的集成对阵列基板的影响；感光层采用a-Si制备，提高了对可见光的吸收，增大了光生电流，并同时通过利用感光传感器和调整感光层的厚度，引入串联电阻，进而降低了感光传感器的暗电流，进而提高感光传感器的灵敏度。
在一实施例中，所述阵列基板10还包括第三栅极绝缘层1000。所述第三栅极绝缘层1000覆盖所述第二栅极绝缘层900、所述感光层420以及所述第二掺杂层430上。所述第三栅极绝缘层1000具有第六过孔1001、第七过孔1002和第八过孔1003。所述第六过孔1001贯穿所述第二栅极绝缘层900以及所述第三栅极绝缘层1000以暴露所述第一掺杂层410。所述第七过孔1002贯穿所述第三栅极绝缘层1000以暴露所述第二掺杂层430。所述第八过孔1003贯穿所述第一层间介质层300、所述第二栅极绝缘层900以及所述第三栅极绝缘层1000以暴露所述第二漏极840。所述第一通孔301还贯穿所述第二栅极绝缘层900以及所述第三栅极绝缘层1000以暴露所述第一漏极250。
所述第一金属层500设置于所述第一通孔301，并电连接所述第一薄膜晶体管200和所述感光传感器400。具体的，所述第一金属层500包括第一金属部510和第二金属部520。所述第一金属部510设置于所述第一通孔301中、所述第六过孔1001中以及所述第三栅极绝缘层1000上，以电连接所述第一漏极250和第一掺杂层410。所述第二金属部520设置于所述第八过孔1003中以及所述第三栅极绝缘层1000上，并与所述第二漏极840电连接。
在一实施例中，所述阵列基板10还包括平坦层1100。所述平坦层1100覆盖所述第一层间介质层300、第一金属层500以及所述感光传感器400。所述平坦层1100包括第二通孔1101、第三通孔1102和第五通孔1103。所述第二通孔1101贯穿所述平坦层1100以暴露所述感光传感器400。所述第三通孔1102贯穿所述平坦层1100以暴露所述第一金属层500。所述第五通孔1103贯穿所述平坦层1100以暴露所述第二薄膜晶体管800。具体的，所述平坦层1100覆盖所述第一金属层500以及所述第三栅极绝缘层1000。所述第二通孔1101与所述第七过孔1002贯通以暴露所述第二掺杂层430。所述第五通孔1103贯穿所述平坦层1100以暴露所述第二漏极840。
在一实施例中，所述阵列基板10还包括第一存储电容1200、第二存储电容1300、第一钝化层1400、绝缘层1500以及第二钝化层1600。所述第一存储电容1200可以为指纹感光传感器的存储电容。所述第二存储电容1300可以为驱动显示单元的存储电容。具体的，所述第一存储电容1200包括第二金属层1210和第三金属层1220。所述第二金属层1210设置于所述平坦层1100上。所述第一钝化层1400覆盖所述感光传感器400、所述平坦层1100以及所述第二金属层1210。所述平坦层1100的第三通孔1102还贯穿所述第一钝化层1400以暴露所述第一金属层500。所述平坦层1100的第五通孔1103还贯穿所述第一钝化层1400以暴露所述第二漏极840。所述第三金属层1220设置于所述第一钝化层1400上以及所述第三通孔1102中，以电连接所述第一金属部510。所述第二金属层1210与所述第三金属层1220相互绝缘。所述绝缘层1500覆盖所述第一钝化层1400、所述第二金属层1210以及所述第三金属层1220。所述绝缘层1500包括第九过孔1501。所述第九过孔1501贯穿所述绝缘层1500以暴露所述第三金属层1220。所述第二存储电容1300包括第一部分1310和第二部分1320。所述第一部分1310设置于所述第九过孔1501中以及所述绝缘层1500。所述第一部分1310的材料为铟锡氧化物。所述第二钝化层1600覆盖所述绝缘层1500以及所述第一部分1310。所述第二钝化层1600具有第十过孔1601以及所述第十一过孔1602。所述第十过孔1601贯穿所述第一钝化层1400、所述绝缘层1500以及所述第二钝化层1600，并与所述第五通孔1103贯通以暴露所述第二漏极840。所述第十一过孔1602贯穿所述第一钝化层1400、所述绝缘层1500以及所述第二钝化层1600以暴露所述感光传感器400。所述第一钝化层1400包括第四通孔1401。所述第四通孔1401贯穿所述第一钝化层1400、所述绝缘层1500以及所述第二钝化层1600以暴露所述第二金属层1210。所述第二部分1320设置于所述第五通孔1103中以及所述第十过孔1601以电连接所述第二漏极840。所述第一部分1310与所述第二部分1320相互绝缘。
在一实施例中，所述阵列基板还包括电极层1700。所述电极层1700设置于所述感光传感器400上、所述第一钝化层1400上、所述第五通孔1103中以及所述第一存储电容1200上。具体的，所述电极层1700设置于所述第四通孔1401中、所述第十一过孔1602以及所述第二钝化层1600，并与所述感光传感器400以及所述第二金属层1210电连接。
在本申请中，第一薄膜晶体管开关处于打开状态，第一存储电容进行充电，使感光传感器反生反偏，然后第一薄膜晶体管关闭，当入射光入射到感光传感器，使第一存储电容的电荷量降低，通过监控电荷量的改变，得到指纹谷和脊特征信号，进而完成指纹识别。
请参阅图3和图4-21，图3为本申请所提供的阵列基板的制备方法流程图。图4-21为本申请提供的阵列基板的制备方法流程剖视图。本申请还提供一种阵列基板的制备方法。所述制备方法包括：
20、提供一基板100。
请参阅图4和图5。在提供一基板100的步骤之后，还包括：
在所述基板100上设置遮光层600材料，蚀刻曝光形成遮光层600。所述遮光层600的材料包括Mo、Cu、Al和Fe等。所述遮光层用于避免外界光线射入阵列基板中，从而避免阈值电压漂移。
在所述基板100上设置遮光层600的步骤之后，还包括：
在所述基板100以及所述遮光层600上形成缓冲层700。
30、在所述基板100上设置第一薄膜晶体管200。
请参阅图5-图8。具体的，在所述缓冲层700上设置第一有源层210的材料以及所述第二有源层810材料，采用蚀刻曝光方法形成第一有源层210和第二有源层810。然后，对所述有源层210进行磷离子掺杂、砷离子掺杂或锑离子掺杂等，以形成N+型掺杂个第二掺杂部213，可以使得第一薄膜晶体管易于欧姆接触。所述第一有源层210位于所述遮光层600之上。所述第一有源层210材料和所述第二有源层810材料为多晶硅。所述第一有源层210与所述第二有源层810不相连。然后，在所述缓冲层700、所述第一有源层210以及所述第二有源层810上沉积第一栅极绝缘层220。然后，在所述第一栅极绝缘层220上设置第一栅极层230材料以及第二栅极层820材料，蚀刻形成第一栅极层230以及第二栅极层820，所述第一栅极层230位于所述第一有源层210之上。所述第二栅极层820位于所述第二有源层810之上。所述第一栅极层230与所述第二栅极层820相互绝缘。然后，以所述第一栅极层230为遮挡，对所述第一有源层210进行N-离子注入，形成第一掺杂部212。所述第一掺杂部212设置于所述半导体部211的两侧。所述第二掺杂部213设置于远离所述半导体部211的第一掺杂部212的两侧。所述第一掺杂部212为N-型掺杂。所述第一掺杂部212的掺杂浓度小于所述第二掺杂部213的浓度。然后，在所述第一栅极绝缘层220、所述第一栅极层230以及所述第二栅极层820上沉积第二层间介质层260材料，对所述第一层间介质层260材料采用快速热退火进行氢化和活化，并进行曝光蚀刻，形成第一层间介质层260。所述第二层间介质层260材料包括SiNx和SiOx中的一种或几种组合。所述第二层间介质层260具有第一过孔261、第二过孔262、第三过孔263以及第四过孔264。所述第一过孔261贯穿所述第二层间介质层260以及所述第一栅极绝缘层220以暴露所述第二掺杂部213的一侧。所述第二过孔262贯穿所述第二层间介质层260以及所述第一栅极绝缘层220以暴露所述第二掺杂部213的另一侧。所述第三过孔263贯穿所述第二层间介质层260以及所述栅极绝缘层220以暴露所述第二有源层810的一侧。所述第四过孔264贯穿所述第二层间介质层260以及所述栅极绝缘层220以暴露所述第二有源层810的另一侧。然后，在所述第一过孔261中、所述第二过孔262、所述第三过孔263、所述第四过孔264以及所述第二层间介质层260上设置源漏极材料，对所述源漏极材料进行蚀刻曝光，形成第一源极240、第一漏极250、第二源极830以及第二漏极840。所述第一源极240、所述第一漏极250、所述第二源极830以及所述第二漏极840之间相互绝缘。所述第一源极240位于所述第一过孔261中以及所述第二层间介质层260上，并电连接所述第二掺杂部213。所述第一漏极250位于所述第二过孔262中以及所述第二层间介质层260上，并电连接所述第二掺杂部213。所述第二源极830位于所述第三过孔263中以及所述第二层间介质层260上，并电连接所述第二有源层810。所述第二漏极840位于所述第四过孔264中以及所述第二层间介质层260上，并电连接所述第二有源层810。所述第一有源层210、所述第一栅极绝缘层220、所述第一栅极层230、所述第一源极240、所述第一漏极250以及所述第二层间介质层260形成第一薄膜晶体管200。所述第一薄膜晶体管200可以为指纹薄膜晶体管开关。所述第二有源层810、所述第一栅极绝缘层220、所述第二栅极层820、所述第二源极830和所述第二漏极840形成第二薄膜晶体管800。所述第二薄膜晶体管800用于驱动显示单元299。
40、在所述基板100以及所述第一薄膜晶体管200上设置第一层间介质层300，所述第一层间介质层300包括第一通孔301，所述第一通孔301贯穿所述第一层间介质层300以暴露所述第一薄膜晶体管200。
请参阅图9。具体的，在所述第二层间介质层260、所述第一源极240、所述第一漏极250、所述第二源极830以及所述第二漏极840上设置第一层间介质层材料，形成第一层间介质层300。
50、在所述第一层间介质层300上设置感光传感器400，并位于所述第一薄膜晶体管200之上。
请参阅图9-图12。具体的，在所述第一层间介质层300上沉积第一掺杂层410材料，蚀刻形成第一掺杂层410。所述第一掺杂层410位于所述第一薄膜晶体管200之上。所述第一掺杂层410为N型掺杂。然后，在所述第一掺杂层410上依次层叠沉积感光层420的材料以及第二掺杂层430材料，蚀刻形成感光层420以及第二掺杂层430。所述感光层420的材料为a-Si。所述感光层420的厚度为200纳米-2000纳米。具体的，所述感光层420的厚度可以为300纳米、800纳米、1400纳米、1700纳米或1900纳米。所述第二掺杂层430设置于所述感光层420上。所述第二掺杂层430为P型掺杂。所述第一掺杂层410、所述感光层420以及所述第二掺杂层430形成感光传感器400。
在所述第一层间介质层300上设置第一掺杂层410的步骤之后，在所述第一掺杂层410上依次层叠设置感光层420以及第二掺杂层430的步骤之前，还包括：
在所述第一层间介质层300以及所述第一掺杂层410上沉积第二栅极绝缘层900材料，对所述第一栅极绝缘层900材料采用快速热退火进行氢化和活化，并进行曝光蚀刻形成第一栅极绝缘层900。所述第二栅极绝缘层900具有第五过孔901。所述第五过孔901贯穿所述第二栅极绝缘层900以暴露所述一掺杂层410。所述感光层420以及所述第二掺杂层430设置于所述第二过孔中以及所述第二栅极绝缘层900上。
在所述第一层间介质层300以及所述第一掺杂层410上设置第二栅极绝缘层900的步骤之后，还包括：
在所述第二栅极绝缘层900、所述感光层420以及所述第二掺杂层430上沉积第三栅极绝缘层1000材料，蚀刻形成第三栅极绝缘层1000。所述第三栅极绝缘层1000具有第六过孔1001、第七过孔1002和第八过孔1003。所述第六过孔1001贯穿所述第二栅极绝缘层900以及所述第三栅极绝缘层1000以暴露所述第一掺杂层410。所述第七过孔1002贯穿所述第三栅极绝缘层1000以暴露所述第二掺杂层430。所述第八过孔1003贯穿所述第一层间介质层300、所述第二栅极绝缘层900以及所述第三栅极绝缘层1000以暴露所述第二漏极840。形成所述第六过孔1001、所述第七过孔1002和所述第八过孔1003的同时，形成第一通孔301。第一通孔301为所述第一层间介质层300的第一通孔301。所述第一通孔301贯穿所述第一层间介质层300、所述第二栅极绝缘层900以及所述第三栅极绝缘层1000以暴露所述第一漏极250。
60、在所述第一通孔301中以及所述第一层间介质层300上设置第一金属层400，并电连接所述第一薄膜晶体管200和所述感光传感器400。
请参阅图13-图21。具体的，在所述第二掺杂层430、所述第三栅极绝缘层1000上沉积第一金属层500材料，蚀刻形成第一金属层500。所述第一金属层500包括第一金属部510和第二金属部520。所述第一金属部510设置于所述第一通孔301中、所述第六过孔1001中以及所述第三栅极绝缘层1000上，以电连接所述第一漏极250和第一掺杂层410。所述第二金属部520设置于所述第八过孔1003中以及所述第三栅极绝缘层1000上，并与所述第二漏极840电连接。
在所述第一通孔301中以及所述第一层间介质层300上设置第一金属层500，并电连接所述第一薄膜晶体管200和所述感光传感器400的步骤之后，还包括：
在所述第二掺杂层430、所述第三栅极绝缘层1000以及所述第一金属层500上设置平坦层1100材料，蚀刻形成具有第二通孔1101和第三通孔1102的平坦层1100。所述第二通孔1101贯穿所述平坦层1100，并与所述第七过孔1002贯通以暴露所述第二掺杂层430。所述第三通孔1102贯穿所述平坦层1100以暴露所述第一金属层500。
在所述第二掺杂层430、所述第三栅极绝缘层1000以及所述第一金属层500上设置平坦层1100的步骤之后，还包括：
在所述第二掺杂层430、所述第一金属层500以及所述平坦层1100上沉积第二金属层1210材料，蚀刻形成第二金属层1210。
在所述第二掺杂层430、所述第一金属层500以及所述平坦层1100上设置第二金属层1210的步骤之后，还包括：
在所述第二掺杂层430、所述平坦层1100以及第二金属层1210上设置第一钝化层1400材料，蚀刻形成第一钝化层1400。形成第一钝化层1400的同时，形成所述平坦层的第五通孔1103。所述第五通孔1103贯穿所述平坦层1100以暴露所述第二漏极840。
在所述第二掺杂层430、所述平坦层1100以及第二金属层1210上设置第一钝化层1400的步骤的之后，还包括：
在所述第一钝化层1400以及所述第三通孔1102沉积第三金属层1220材料，蚀刻形成第三金属层1220。
在所述第一钝化层1400以及所述第三通孔1102形成第三金属层1220的步骤之后，还包括：
在所述第一钝化层1400以及所述第三金属层1220上沉积绝缘层1500材料，蚀刻形成绝缘层1500。所述绝缘层1500包括第九过孔1501。所述第九过孔1501贯穿所述绝缘层1500以暴露所述第三金属层1200。
在所述第一钝化层1400以及所述第三金属层1220上形成绝缘层1500的步骤之后，还包括：
在所述第九过孔1501以及所述绝缘层1500上沉积第一部分1310材料，蚀刻形成第二存储电容1300的第一部分1310。所述第一部分1310的材料为铟锡氧化物。
在所述第九过孔1501以及所述绝缘层1500上形成第一部分1310的步骤之后，还包括：
在所述绝缘层1500以及所述第一部分1310上沉积第二钝化层1600材料，蚀刻形成第二钝化层1600。所述第二钝化层1600具有第十过孔1601以及所述第十一过孔1602。所述第十过孔1601贯穿所述第一钝化层1400、所述绝缘层1500以及所述第二钝化层1600，并与所述第五通孔1103贯通以暴露所述第二漏极840。所述第十一过孔1602贯穿所述第一钝化层1400、所述绝缘层1500以及所述第二钝化层1600以暴露所述感光传感器400。所述第一钝化层1400包括第四通孔1401。所述第四通孔1401贯穿所述第一钝化层1400、所述绝缘层1500以及所述第二钝化层1600以暴露所述第二金属层1210。
在所述绝缘层1500以及所述第一部分1310上形成第二钝化层1600的步骤之后，还包括：
在所述第二钝化层1600上、所述第五通孔1103中、所述第十过孔1601、所述第十一过孔1602以及所述第四通孔1401中沉积第二部分1320材料以及所述电极层1700材料，蚀刻形成第二部分1320以及所述电极层1700。所述第二部分1320通过所述第五通孔1103以及所述第十过孔1601与所述第二漏极840电连接。所述第一部分1310与所述第二部分1320相互绝缘。所述第一部分1310与所述第二部分1320组成第二存储电容1300。所述第二存储电容1300可以为驱动显示单元的存储电容。所述电极层1700通过所述第四通孔1401与所述第二金属层1210电连接，并通所述第十一过孔1602与所述第二掺杂层430电连接。
在本申请中，通过采用与阵列基板兼容的低温多晶硅产线离子植入和快速退火工艺来进行制备，可以降低感光传感器的集成对阵列基板的开口率的影响。
本申请提供一种阵列基板及其制备方法，所述阵列基板包括基板、第一薄膜晶体管、第一层间介质层、感光传感器以及第一金属层，所述第一薄膜晶体管设置于所述基板上，所述第一层间介质层覆盖所述第一薄膜晶体管以及所述基板，所述第一层间介质层包括第一通孔，所述第一通孔贯穿所述第一层间介质层以暴露所述第一薄膜晶体管层，所述感光传感器设置于所述第一层间介质层上，并位于所述第一薄膜晶体管之上，所述第一金属层设置于所述第一通孔，并电连接所述第一薄膜晶体管和所述感光传感器。通过将感光传感器设置于第一薄膜晶体管上，提高了阵列基板的开口率；感光层采用a-Si材料进行制备，增强感光二极管对可见光的吸收，增大光生电流，同时利用感光传感器和调整感光层的厚度，降低感光传感器的暗电流，进而提高感光传感器的灵敏度。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (7)
1.一种阵列基板，其特征在于，包括：
基板；
遮光层，所述遮光层设置于所述基板上；
缓冲层，所述缓冲层覆盖所述基板以及所述遮光层；
第一薄膜晶体管，所述第一薄膜晶体管设置于所述基板上，所述第一薄膜晶体管包括第一有源层、第一栅极绝缘层、第一栅极层、第一源极以及第一漏极，所述第一有源层设置于所述缓冲层上，并位于所述遮光层之上，所述第一有源层包括半导体部、第一掺杂部和第二掺杂部，所述第一掺杂部设置于所述半导体部的两侧，所述第二掺杂部设置于远离所述半导体部的所述第一掺杂部的两侧，所述第一掺杂部以及所述第二掺杂部均为N型掺杂，所述第一掺杂部的掺杂浓度大于所述第二掺杂部的掺杂浓度；
第一层间介质层，所述第一层间介质层覆盖所述第一薄膜晶体管以及所述基板，所述第一层间介质层包括第一通孔，所述第一通孔贯穿所述第一层间介质层以暴露所述第一薄膜晶体管层；
感光传感器，所述感光传感器设置于所述第一层间介质层上，并位于所述第一薄膜晶体管之上；
第一金属层，所述第一金属层设置于所述第一通孔，并电连接所述第一薄膜晶体管和所述感光传感器；
平坦层，所述平坦层覆盖所述第一层间介质层、第一金属层以及所述感光传感器，所述平坦层包括第二通孔和第三通孔，所述第二通孔贯穿所述平坦层以暴露所述感光传感器，所述第三通孔贯穿所述平坦层以暴露所述第一金属层；
第一存储电容，所述第一存储电容包括第二金属层和第三金属层，所述第二金属层设置于所述平坦层上，所述第三金属层设置于所述第三通孔中以电连接所述第一金属层，所述第二金属层与所述第三金属层相互绝缘；以及
电极层，所述电极层设置在所述所述第三金属层远离所述基板的一侧，所述电极层分别与所述第二掺杂部以及所述第二金属层电连接。
2.如权利要求1所述的阵列基板，其特征在于，所述感光传感器在所述基板上的投影落在所述第一薄膜晶体管在所述基板上的投影之内。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管同层设置，所述第二薄膜晶体管用于驱动显示单元。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括第一钝化层，所述第一钝化层覆盖所述平坦层以及所述第一存储电容，所述第一钝化层包括第四通孔，所述第四通孔贯穿所述第一钝化层以暴露所述第二金属层。
5.如权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括第二存储电容，所述平坦层还包括第五通孔，所述第五通孔贯穿所述平坦层以暴露所述第二薄膜晶体管，所述第二存储电容包括第一部分和第二部分，所述第一部分设置于所述第一钝化层上，所述第二部分设置于所述第五通孔以电连接所述第二薄膜晶体管，所述第一部分与所述第二部分相互绝缘。
6.如权利要求5所述的阵列基板，其特征在于，所述电极层设置于所述感光传感器上、所述第一钝化层上、所述第五通孔中以及所述第一存储电容上。
7.一种阵列基板的制备方法，其特征在于，包括：
提供一基板；
在所述基板上设置遮光层；
在所述基板以及所述遮光层上设置缓冲层；
在所述基板上设置第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一栅极绝缘层、第一栅极层、第一源极以及第一漏极，所述第一有源层设置于所述缓冲层上，并位于所述遮光层之上，所述第一有源层包括半导体部、第一掺杂部和第二掺杂部，所述第一掺杂部设置于所述半导体部的两侧，所述第二掺杂部设置于远离所述半导体部的所述第一掺杂部的两侧，所述第一掺杂部以及所述第二掺杂部均为N型掺杂，所述第一掺杂部的掺杂浓度大于所述第二掺杂部的掺杂浓度；
在所述基板以及所述第一薄膜晶体管上设置第一层间介质层，所述第一层间介质层包括第一通孔，所述第一通孔贯穿所述第一层间介质层以暴露所述第一薄膜晶体管；
在所述第一层间介质层上设置感光传感器，并位于所述第一薄膜晶体管之上；以及
在所述第一通孔中以及所述第一层间介质层上设置第一金属层，并电连接所述第一薄膜晶体管和所述感光传感器；
在所述第一层间介质、所述感光传感器以及所述第一金属层上形成平坦层，所述平坦层包括第二通孔和第三通孔，所述第二通孔贯穿所述平坦层以暴露所述感光传感器，所述第三通孔贯穿所述平坦层以暴露所述第一金属层；
在所述平坦层上形成第二金属层，在所述第三通孔中形成第三金属层以电连接所述第一金属层，所述第二金属层与所述第三金属层相互绝缘，且至少部分重叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010787785.7A CN111968994B (zh) | 2020-08-07 | 2020-08-07 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010787785.7A CN111968994B (zh) | 2020-08-07 | 2020-08-07 | 阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111968994A CN111968994A (zh) | 2020-11-20 |
| CN111968994B true CN111968994B (zh) | 2024-03-05 |
Family
ID=73364823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010787785.7A Active CN111968994B (zh) | 2020-08-07 | 2020-08-07 | 阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111968994B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112582438B (zh) * | 2020-12-10 | 2022-05-31 | 武汉华星光电技术有限公司 | 显示面板及其制备方法 |
| CN113433741B (zh) | 2021-06-07 | 2022-08-05 | 武汉华星光电技术有限公司 | 阵列基板、阵列基板的制造方法以及显示装置 |
| CN115016173B (zh) * | 2022-06-07 | 2023-12-15 | 武汉华星光电技术有限公司 | 背光模组及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158253A (ja) * | 2002-07-17 | 2003-05-30 | Canon Inc | 光電変換装置及びそれを用いたｘ線検出装置 |
| CN108258024A (zh) * | 2018-01-29 | 2018-07-06 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN108878503A (zh) * | 2018-07-26 | 2018-11-23 | 京东方科技集团股份有限公司 | Oled显示基板及其制造方法、oled显示面板、显示装置 |
| CN109728050A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN110458036A (zh) * | 2019-07-17 | 2019-11-15 | 武汉华星光电技术有限公司 | 指纹识别模组及其制备方法、相关装置 |
| CN110690227A (zh) * | 2019-09-05 | 2020-01-14 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10439069B2 (en) * | 2015-08-10 | 2019-10-08 | Nlt Technologies, Ltd. | Optical sensor element and photoelectric conversion device |
-
2020
- 2020-08-07 CN CN202010787785.7A patent/CN111968994B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003158253A (ja) * | 2002-07-17 | 2003-05-30 | Canon Inc | 光電変換装置及びそれを用いたｘ線検出装置 |
| CN108258024A (zh) * | 2018-01-29 | 2018-07-06 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN108878503A (zh) * | 2018-07-26 | 2018-11-23 | 京东方科技集团股份有限公司 | Oled显示基板及其制造方法、oled显示面板、显示装置 |
| CN109728050A (zh) * | 2019-01-02 | 2019-05-07 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
| CN110458036A (zh) * | 2019-07-17 | 2019-11-15 | 武汉华星光电技术有限公司 | 指纹识别模组及其制备方法、相关装置 |
| CN110690227A (zh) * | 2019-09-05 | 2020-01-14 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111968994A (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111968994B (zh) | 阵列基板及其制备方法 | |
| CN110729309B (zh) | 显示面板及其制备方法以及显示装置 | |
| TWI420659B (zh) | 成像器轉移閘極裝置中之矽化物帶 | |
| US5712494A (en) | Thin film field effect transistor having an extension portion acting as a light shield and back gate | |
| US20090278121A1 (en) | System for displaying images and fabrication method thereof | |
| US10615188B2 (en) | Array substrate and manufacturing method thereof | |
| KR20050022358A (ko) | 표시 장치 및 광전 변환 소자 | |
| CN107634079B (zh) | 光电传感器及其制造方法 | |
| US20080296642A1 (en) | Photodiode and photo ic using same | |
| CN105453269B (zh) | X射线图像传感器用基板 | |
| US20210083137A1 (en) | Optoelectronic Sensor and Manufacturing Method Thereof, and Optoelectronic Device and Manufacturing Method Thereof | |
| CN110265509B (zh) | 一种光电探测器件、及其制备方法、显示面板及显示装置 | |
| CN107946324B (zh) | 光感测装置 | |
| WO2010084534A1 (ja) | 薄膜ダイオード及びその製造方法 | |
| JP2006332287A (ja) | 薄膜ダイオード | |
| EP4300600A1 (en) | Photovoltaic cell, method for preparing same, and photovoltaic module | |
| CN112259556A (zh) | 阵列基板及其制备方法 | |
| CN112242407B (zh) | 阵列基板及其制备方法 | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| CN111370524B (zh) | 感光传感器及其制备方法、阵列基板、显示面板 | |
| CN114765212A (zh) | 一种驱动背板及其制作方法、探测基板及探测装置 | |
| TWI620309B (zh) | 光感測器及其製造方法 | |
| US8836070B2 (en) | Photo diode, method of manufacturing the photo-diode, and photo sensor including the photo diode | |
| US11189740B2 (en) | Photoelectric sensor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |