TWI625581B - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TWI625581B
TWI625581B TW105140490A TW105140490A TWI625581B TW I625581 B TWI625581 B TW I625581B TW 105140490 A TW105140490 A TW 105140490A TW 105140490 A TW105140490 A TW 105140490A TW I625581 B TWI625581 B TW I625581B
Authority
TW
Taiwan
Prior art keywords
line
lines
signal
pixel array
metal
Prior art date
Application number
TW105140490A
Other languages
English (en)
Other versions
TW201821886A (zh
Inventor
陳筠涵
莊博鈞
朱曉彤
黃霈霖
Original Assignee
元太科技工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 元太科技工業股份有限公司 filed Critical 元太科技工業股份有限公司
Priority to TW105140490A priority Critical patent/TWI625581B/zh
Priority to CN201711283695.9A priority patent/CN108172120B/zh
Application granted granted Critical
Publication of TWI625581B publication Critical patent/TWI625581B/zh
Publication of TW201821886A publication Critical patent/TW201821886A/zh

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

畫素陣列基板包含一基板、多條第一訊號線、多條第二訊號線、多個主動元件、多個畫素電極、多條選擇線、一驅動單元及多條金屬線。各選擇線與第一訊號線交錯以形成一第一交錯處及複數個第二交錯處,各選擇線在第一交錯處與第一訊號線電性連接,在第二交錯處與第一訊號線電性絕緣,各選擇線具有一第一部分及一第二部分,第一部份與在第一交錯處的第一訊號線重疊,且與第二部分相隔一間隙。驅動單元電性連接至第二訊號線及選擇線的第一部份。各金屬線與間隙之一重疊。

Description

畫素陣列基板
本發明係關於一種畫素陣列基板,特別係關於一種具有不連續選擇線的畫素陣列基板。
隨著顯示面板被廣泛地應用在各式顯示器中,例如:電視、筆記型電腦、平板電腦、電子紙(e-paper)書及行動電話等。窄邊框(Narrow boarder)設計的顯示面板是目前顯示器產業的發展趨勢。
第1圖係習知的一種畫素陣列的局部示意圖,兩條第一訊號線110a及110b與第二訊號線120交錯,並亦與選擇線130交錯而形成第一交錯處a1及第二交錯處a2。第一訊號線110a與選擇線130在第一交錯處a1電性連接,因此外部訊號源的訊號可藉由選擇線130傳遞至第一訊號線110a。第一訊號線110b與選擇線130在第二交錯處a2電性絕緣,然而,第一訊號線110b可藉由其他選擇線(未示出)而亦連接至外部訊號源。上述的佈線設計促使當第二訊號線120與位於第1圖的下側的訊號源(未示出)電性連接時,第一訊號線110a亦可藉由選擇線130而亦與訊號源電性連接,而取代了傳統上第一訊號線110a需由第1圖的左側或右 側拉線至訊號源的設計,因此,透過第1圖的畫素陣列能夠實現窄邊框的設計。
然而,在選擇線130中,從第一交錯處a1延伸出來並超過第二交錯處a2的這段選擇線130常會導致包含如第1圖之畫素陣列的顯示器發生顏色不均(Mura)的問題,而降低顯示器的顯示性能。
本發明提供一種畫素陣列基板,包含一基板、複數條第一訊號線配置於基板上、複數條第二訊號線配置於基板上,並與這些第一訊號線交錯且電性絕緣、複數個主動元件,各主動元件與這些第一訊號線的其中一者及這些第二訊號線的其中一者電性連接、複數個畫素電極,各畫素電極與這些主動元件的其中一者電性連接、複數條選擇線配置於基板上、一驅動單元及複數條金屬線。其中,各選擇線與這些第一訊號線交錯以形成一第一交錯處及複數個第二交錯處,各選擇線在第一交錯處與第一訊號線電性連接,在這些第二交錯處與這些第一訊號線電性絕緣,各選擇線具有一第一部分及一第二部分,第一部份與在第一交錯處的第一訊號線重疊,且與第二部分相隔一間隙。驅動單元電性連接至這些第二訊號線及這些選擇線的這些第一部份。各金屬線與這些間隙的其中一者重疊。
在本發明一實施方式中,各金屬線的一長度大於或等於與各金屬線重疊的間隙的一間隙長度。
在本發明一實施方式中,各金屬線與相鄰之第一部分重疊。
在本發明一實施方式中,各金屬線與相鄰之第二部分重疊。
在本發明一實施方式中,間隙位於第一交錯處及與第一交錯處相鄰之第二交錯處之間。
在本發明一實施方式中,這些第一訊號線與這些金屬線位於同一層。
在本發明一實施方式中,這些金屬線的材料與這些第一訊號線的材料相同。
在本發明一實施方式中,各選擇線的第一部分具有一線寬,與鄰近於第一部分的金屬線的一線寬相同。
在本發明一實施方式中,各選擇線的第二部分具有一線寬,與鄰近於第二部分的金屬線的一線寬相同。
在本發明一實施方式中,第一訊號線為掃描線,第二訊號線為資料線。
110a、110b、210‧‧‧第一訊號線
120、220‧‧‧第二訊號線
130、230‧‧‧選擇線
a1、X1‧‧‧第一交錯處
a2、X2‧‧‧第二交錯處
200‧‧‧畫素陣列基板
202‧‧‧基板
204‧‧‧驅動單元
230a‧‧‧第一部分
230b‧‧‧第二部分
240‧‧‧金屬線
250‧‧‧主動元件
260‧‧‧畫素電極
410‧‧‧絕緣層
420‧‧‧保護層
a‧‧‧畫素陣列
A-A’、B-B’‧‧‧剖線
AC‧‧‧主動層
C‧‧‧連接處
D1‧‧‧第一方向
D2‧‧‧第二方向
DE‧‧‧汲極
G‧‧‧間隙
GE‧‧‧閘極
GL‧‧‧間隙長度
H‧‧‧開口
L1、L2、L3、L4‧‧‧長度
P‧‧‧畫素區
R、R1、R2‧‧‧區域
SE‧‧‧源極
W、W1、W2‧‧‧寬度
本發明上述和其他態樣、特徵及其他優點參照說明書內容並配合附加圖式得到更清楚的了解,其中:第1圖係習知的一種畫素陣列的局部示意圖;第2圖係根據本發明之一實施方式所繪示的畫素陣列基板的上視示意圖; 第3圖係第2圖中區域R的放大示意圖;第4圖係第3圖中剖線A-A’的剖面示意圖;以及第5A-5D圖係分別根據本發明之不同實施方式所繪示的第3圖中剖線B-B’的剖面示意圖。
第2圖係根據本發明之一實施方式所繪示的畫素陣列基板的上視示意圖。第3圖係第2圖中區域R的放大示意圖。請參照第2圖及第3圖,畫素陣列基板200包括基板202並於基板202上設置有驅動單元204、複數條第一訊號線210、複數條第二訊號線220、複數條選擇線230、複數條金屬線240、複數個主動元件250及複數個畫素電極260。畫素陣列a包含這些第一訊號線210、第二訊號線220、選擇線230、金屬線240、主動元件250及畫素電極260。
如第2圖及第3圖所示,這些第一訊號線210及這些第二訊號線220皆配置於基板202上,這些第二訊號線220與這些第一訊號線210交錯且電性絕緣。並且,這些第一訊號線210與這些第二訊號線220交錯以定義出複數個畫素區P,各主動元件250配置於這些畫素區P的其中一者中,且與這些第一訊號線210的其中一者及這些第二訊號線220的其中一者電性連接。各畫素電極260與這些主動元件250的其中一者電性連接。
在一實施方式中,這些第一訊號線210沿第一方向D1延伸且沿第二方向D2排列,這些第二訊號線220沿第二方向D2延伸且沿第一方向D1排列。在一實 施方式中,第一方向D1垂直於第二方向D2,但不限於此。
請參照第2圖,每一選擇線230與這些第一訊號線210交錯以形成一個第一交錯處X1及複數個第二交錯處X2,選擇線230在第一交錯處X1與這些第一訊號線210電性連接,在第二交錯處X2與這些第一訊號線210電性絕緣。各選擇線230具有一第一部分230a及一第二部分230b,第一部分230a與在第一交錯處X1的第一訊號線210重疊,且與第二部分230b相隔一間隙G。換言之,第二部分230b不與第一交錯處X1重疊,且與第一部分230a電性絕緣。如第2圖所示,選擇線230為不連續的選擇線,第一部分230a與第二部分230b藉由間隙G而電性絕緣,由於第二部分230b不與第一部分230a導通而無法接收來自於驅動單元204的訊號,因此,當畫素陣列基板200被配置於一顯示器中時,鄰近於選擇線230的第二部分230b的顯示區不會發生顏色不均(Mura)的問題。
此外,從第3圖來看,間隙G位於第一交錯處X1及與第一交錯處X1相鄰之第二交錯處X2之間。換言之,在與選擇線230的第二部分230b重疊的所有第二交錯處X2之中,此與第一交錯處X1相鄰之第二交錯處X2即為最靠近第一交錯處X1的第二交錯處X2。當間隙G越靠近第一交錯處X1時,將能夠使得從第一交錯處X1延伸向第二交錯處X2的選擇線的第一部分230a越短,並使得與第一部分230a電性絕緣的第二部分230b越長, 而越能夠避免發生顏色不均(Mura)的問題。在其他實施方式中,間隙G亦可位於第一交錯處X1及與選擇線230的第二部分230b重疊的其他第二交錯處X2之間。
此外,一般來說,在製作畫素陣列基板的過程中,常會利用自動光學檢查(Automated Optical Inspection,AOI)從畫素陣列的上方進行檢測,去比較各交錯處附近的線路結構是否一致,若出現不一致的狀況,則會被判定為線路結構出現缺陷,而無法進行下一步的製程。在如第2圖所示之畫素陣列基板200中,間隙G的存在會使得選擇線230在俯視時看起來為不連續的。然而,畫素陣列基板200同時包含這些金屬線240,各金屬線240與這些間隙G的其中一者重疊,而會使得各交錯處附近的線路結構一致,而能夠符合自動光學檢查的檢測標準。舉例來說,由於金屬線240與間隙G重疊的緣故,在區域R1中,第一交錯處X1附近的線路結構與在區域R2中的第二交錯處X2附近的線路結構一致。並且,這些金屬線240與這些第一部分230a及這些第二部分230b電性絕緣。雖然在第2圖的上視示意圖中,金屬線240看起來像是與這些第一部分230a及這些第二部分230b連接,但事實上這些金屬線240與這些第一部分230a及這些第二部分230b係位於不同層,因此,金屬線240不會導通第一部分230a及第二部分230b,金屬線240的存在不會造成如先前技術所述之顏色不均(Mura)的問題。
因此,為了要使各交錯處附近的線路結構一致,金屬線240的形狀應該與間隙G的形狀相同或是類似。 舉例來說,金屬線240的長度應大於或等於間隙G的一間隙長度GL(請參照第5A~5D圖),金屬線240的線寬應等同於選擇線230的第一部分230a的線寬及選擇線230的第二部分230b的線寬,才能夠使得各第一交錯處X1及各第二交錯處X2附近的線路結構看起來一致。在一實施方式中,各金屬線240的一長度大於或等於與各金屬線240重疊的間隙G的一間隙長度GL。在一實施方式中,各選擇線230的第一部分230a具有一線寬,與鄰近於第一部分230a的金屬線240的一線寬相同。在另一實施方式中,各選擇線230的第二部分230b具有一線寬,與鄰近於第二部分230b的金屬線240的一線寬相同。
如第2圖所示,驅動單元204配置於基板202上,電性連接至這些第二訊號線220及這些選擇線230的這些第一部分230a。由於這些選擇線230的第一部分230a係在第一交錯處X1與第一訊號線210電性連接,這些選擇線230可將來自驅動單元204的訊號傳遞至這些第一訊號線210。
接下來,請同時參照第3圖及第4圖,第4圖係第3圖中剖線A-A’的剖面示意圖。主動元件250包含一閘極GE、一主動層AC、一源極SE及一汲極DE。閘極GE配置於基板202上,主動層AC係位於閘極GE上,源極SE及汲極DE配置於主動層AC上。主動元件250可進一步包含一絕緣層410於閘極GE及主動層AC之間,覆蓋閘極GE及基板202。主動元件250可進一步包含一保護層420,汲極DE可透過保護層420的開口H電性連 接畫素電極260。在第3圖中,以連接處C標示出汲極DE與畫素電極260的電性連接的位置。
在第3圖中,第一訊號線210與閘極GE電性連接,第二訊號線220與源極SE電性連接,因此,第一訊號線210係掃描線,第二訊號線220係資料線,第一訊號線210與選擇線230電性連接而將驅動單元204的訊號傳遞至閘極GE。在另一實施方式中,主動元件的閘極與第二訊號線220電性連接,主動元件的源極與第一訊號線210電性連接,因此,在此實施方式中,第一訊號線210係資料線,第二訊號線220係掃描線,第一訊號線210與選擇線230電性連接將驅動單元204的訊號傳遞至源極。
接下來,請參照第5A~5D圖,第5A~5D圖分別為根據本發明之不同實施方式所繪示的第3圖中剖線B-B’的剖面示意圖。由於第5A~5D圖的不同之處在於金屬線的長短皆不同,因此為了清楚指明不同圖示中的金屬線,在此將第5A~5D圖中的金屬線分別重新編號為240a、240b、240c及240d。
如第5A圖所示,金屬線240a的一長度L1等於與金屬線240重疊的間隙G的間隙長度GL。金屬線240a的末端與相鄰之第一部分230a的末端對齊,金屬線240a的另一末端與相鄰之第二部分230b的末端對齊。換言之,金屬線240a並不與第一部分230a或第二部分230b重疊。
此外,從第5A圖可看出第一訊號線210與 金屬線240a位於同一層。在一實施方式中,可於基板202上形成一金屬層後,再圖案化金屬層同時形成第一訊號線210及金屬線240a,因此,金屬線240的材料與第一訊號線210的材料相同。
在第5B~5D圖中,金屬線240b、240c及240d各具有一長度大於與各金屬線240重疊的間隙G的間隙長度GL。如第5B圖所示,金屬線240b的一長度L2大於間隙長度GL,並且,金屬線240b與相鄰之選擇線230的第一部分230a及第二部分230b重疊。如第5C圖所示,金屬線240c的一長度L3大於間隙長度GL,並且與相鄰之選擇線230的第一部分230a重疊,金屬線240c具有一末端與相鄰之第二部分230b的末端對齊。如第5D圖所示,金屬線240d的一長度L4大於間隙長度GL,並且與相鄰之選擇線230的第二部分230b重疊,金屬線240d具有一末端與相鄰之第一部分230a的末端對齊。
從上述的第5A~5D圖來看,金屬線240a、240b、240c及240d皆位於選擇線230下,因此在第3圖的上視示意圖中,金屬線240a、240b、240c及240d透過間隙G而暴露出來的部分會看起來一樣長。然而,金屬線的位置並不限於本案第5A~5D圖所示之實施方式,在其他實施方式中,金屬線位於選擇線230上。
綜上所述,本發明的畫素陣列基板包含不連續的選擇線及金屬線,此選擇線包含第一部分及第二部分,第一部分與第二部分相隔一間隙,金屬線與此間隙重疊,並與第一部分及第二部分電性絕緣。金屬線的設置使得畫 素陣列基板的畫素陣列中的各交錯處附近的線路結構在俯視下皆一致,而能夠符合自動光學檢查的檢測標準。因此,在製作本發明的畫素陣列基板的過程中,不須調整目前的自動光學檢測設備或檢測參數。
並且,本發明的畫素陣列基板可設置於各種顯示器中,且能夠解決如先前技術中所述之顏色不均(Mura)的問題。顯示器例如為電泳顯示器,其可包含本發明的畫素陣列基板及設置於其上的電泳顯示薄膜,可、藉由畫素陣列基板驅動電泳顯示薄膜中的顯示粒子來獲得顯示畫面。本發明的畫素陣列基板中的不連續的選擇線能夠使顯示畫面的顏色及亮度均勻,而使得顯示品質良好。
雖然本發明已以實施方式揭露如上,以上所述僅為本發明之較佳實施例,並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之均等變化與修飾,皆應屬本發明之涵蓋範圍,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種畫素陣列基板,包含:一基板;複數條第一訊號線,配置於該基板上;複數條第二訊號線,配置於該基板上,該些第二訊號線與該些第一訊號線交錯且電性絕緣;複數個主動元件,各該主動元件與該些第一訊號線的其中一者及該些第二訊號線的其中一者電性連接;複數個畫素電極,各該畫素電極與該些主動元件的其中一者電性連接;複數條選擇線,配置於該基板上,各該選擇線與該些第一訊號線交錯以形成一第一交錯處及複數個第二交錯處,各該選擇線在該第一交錯處與該第一訊號線電性連接,在該些第二交錯處與該些第一訊號線電性絕緣,各該選擇線具有一第一部分及一第二部分,該第一部份與在該第一交錯處的該第一訊號線重疊,且與該第二部分相隔一間隙;一驅動單元,電性連接至該些第二訊號線及該些選擇線的該些第一部份;以及複數條金屬線,各該金屬線與該些間隙的其中一者重疊。
  2. 如請求項1所述之畫素陣列基板,其中各該金屬線的一長度大於或等於與各該金屬線重疊的該間隙的一間隙長度。
  3. 如請求項1所述之畫素陣列基板,其中各該金屬線與相鄰之該第一部分重疊。
  4. 如請求項1所述之畫素陣列基板,其中各該金屬線與相鄰之該第二部分重疊。
  5. 如請求項1所述之畫素陣列基板,其中該間隙位於該第一交錯處及與該第一交錯處相鄰之該第二交錯處之間。
  6. 如請求項1所述之畫素陣列基板,其中該些第一訊號線與該些金屬線位於同一層。
  7. 如請求項1所述之畫素陣列基板,其中該些金屬線的材料與該些第一訊號線的材料相同。
  8. 如請求項1所述之畫素陣列基板,其中各該選擇線的該第一部分具有一線寬,與鄰近於該第一部分的該金屬線的一線寬相同。
  9. 如請求項1所述之畫素陣列基板,其中各該選擇線的該第二部分具有一線寬,與鄰近於該第二部分的該金屬線的一線寬相同。
  10. 如請求項1所述之畫素陣列基板,其中該第一訊號線為掃描線,該第二訊號線為資料線。
TW105140490A 2016-12-07 2016-12-07 畫素陣列基板 TWI625581B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105140490A TWI625581B (zh) 2016-12-07 2016-12-07 畫素陣列基板
CN201711283695.9A CN108172120B (zh) 2016-12-07 2017-12-07 像素阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105140490A TWI625581B (zh) 2016-12-07 2016-12-07 畫素陣列基板

Publications (2)

Publication Number Publication Date
TWI625581B true TWI625581B (zh) 2018-06-01
TW201821886A TW201821886A (zh) 2018-06-16

Family

ID=62524464

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105140490A TWI625581B (zh) 2016-12-07 2016-12-07 畫素陣列基板

Country Status (2)

Country Link
CN (1) CN108172120B (zh)
TW (1) TWI625581B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111009185B (zh) * 2018-10-08 2021-10-12 元太科技工业股份有限公司 像素阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201530522A (zh) * 2014-01-28 2015-08-01 E Ink Holdings Inc 畫素陣列
TW201530240A (zh) * 2014-01-23 2015-08-01 E Ink Holdings Inc 畫素陣列

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381681B2 (ja) * 1999-09-28 2003-03-04 日本電気株式会社 液晶表示装置およびその断線補修方法
US7105367B2 (en) * 2003-12-30 2006-09-12 Lg.Philips Lcd Co., Ltd. Method of manufacturing array substrate for liquid crystal display device
JP2006196511A (ja) * 2005-01-11 2006-07-27 Sony Corp 半導体集積回路
JP2007240670A (ja) * 2006-03-06 2007-09-20 Sanyo Electric Co Ltd 表示装置
KR101283366B1 (ko) * 2008-12-23 2013-07-08 엘지디스플레이 주식회사 전기영동 표시장치용 어레이 기판 및 그 제조 방법
CN105742312B (zh) * 2014-12-31 2019-02-12 乐金显示有限公司 有机发光显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201530240A (zh) * 2014-01-23 2015-08-01 E Ink Holdings Inc 畫素陣列
TW201530522A (zh) * 2014-01-28 2015-08-01 E Ink Holdings Inc 畫素陣列

Also Published As

Publication number Publication date
CN108172120B (zh) 2020-05-19
CN108172120A (zh) 2018-06-15
TW201821886A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
CN108172174B (zh) 像素阵列基板
US7535534B2 (en) FFS mode liquid crystal display
WO2017113864A1 (zh) 阵列基板及显示器件
US9778517B2 (en) Array substrate, display panel and display device
TWI590115B (zh) 觸控面板和包含所述觸控面板的顯示裝置
CN108445686A (zh) 阵列基板、显示面板与显示装置
US20130215354A1 (en) Liquid crystal display device and method for repairing the same
JP6745732B2 (ja) 液晶表示パネルおよび液晶表示装置
JP6539743B2 (ja) アレイ基板及び液晶表示パネル
CN103439842A (zh) 像素结构及具有此像素结构的液晶显示面板
TWI671568B (zh) 顯示面板
WO2018068183A1 (en) Display panel, display apparatus, and method of repairing a signal line thereof
JP2019082536A (ja) 位置入力機能付き表示装置
WO2018027523A1 (en) Display panel, methods of fabricating and repairing the same
TWI694365B (zh) 觸控顯示面板
TW200813540A (en) Liquid crystal display
TWI625581B (zh) 畫素陣列基板
WO2020211256A1 (zh) 超窄边框液晶显示器及电子装置
TW201518829A (zh) 薄膜電晶體基板及其修護方法
KR20160008680A (ko) 유기발광 표시장치 및 이를 제조하는 방법
CN107144999B (zh) 内嵌式触摸屏
CN111009185B (zh) 像素阵列
CN113257879A (zh) 一种阵列基板及显示面板
KR20090036866A (ko) 액정표시장치
JP2011027809A (ja) 液晶表示パネル