JP5005740B2 - ウェーハおよびウェーハの製造方法 - Google Patents

ウェーハおよびウェーハの製造方法 Download PDF

Info

Publication number
JP5005740B2
JP5005740B2 JP2009186536A JP2009186536A JP5005740B2 JP 5005740 B2 JP5005740 B2 JP 5005740B2 JP 2009186536 A JP2009186536 A JP 2009186536A JP 2009186536 A JP2009186536 A JP 2009186536A JP 5005740 B2 JP5005740 B2 JP 5005740B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
layer
growth
polishing step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009186536A
Other languages
English (en)
Other versions
JP2010045362A (ja
Inventor
マレヴィル クリストファ
アレン エマニュエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2010045362A publication Critical patent/JP2010045362A/ja
Application granted granted Critical
Publication of JP5005740B2 publication Critical patent/JP5005740B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、単結晶の第1の材料の基板と、第1の材料上にエピタキシャル成長し、第1の材料の格子とは異なる格子を持った第2の材料の少なくとも1つの層と、を具備したウェーハの製造方法に関する。
シリコンなどの単結晶基板上に成長したSiGe層などのヘテロエピタキシャル層が、半導体技術の多種多様の応用において高い人気を博している。しかし、基板とヘテロエピタキシャル成長した層の格子の差のせいで、ヘテロエピタキシャル層が成長している間にミスフィット転位及び関連した貫通転位が形成される。
欠陥のないヘテロエピタキシャル層を生成する1つの方法は、シリコン基板上にGeSiの段階的なバッファ層を成長させることである。この方法では、GeSi層のゲルマニウムのパーセンテージが基板から始まり徐々に増大する。増大はゲルマニウム100%まで又は100%未満までなされる。しかし、ヘテロエピタキシャル層スタックの段階的増大は、かなりの表面粗さと、結果として生じる構造のうねりとをもたらす。特に、このような構造の表面は、ヘテロエピタキシャルGeSi層の成長中の応力解放により引き起こされたいわゆる「クロスハッチ」現象により、ひどく劣化される。
表面ナノトポグラフィを制御することと粗さを小さくすることとが、ヘテロエピタキシャル構造を集積回路に利用する上での主要問題であり、ヘテロエピタキシャルGeSi層の粗くうねりのある表面が、表面ナノトポグラフィを除去するために平坦化される必要がある。また、表面ナノトポグラフィを同レベルに保ったまま表面粗さを完成するために、化学的機械的研磨(CMP)ステップにより更に研磨される必要がある。構造の幾可学的形状及び表面ナノトポグラフィ特性が研磨により劣化されるので、平坦化及び研磨の効果をバランスさせることは非常に難しい。
米国特許6,039,803号が、このような層をミスカットされたシリコン基板上に成長させることで、表面粗さを改善しヘテロエピタキシャル層の転位パイルアップ密度を削減する方法を示している。ミスカットされた基板には、[001]方向から約1°〜約8°オフセットした方位への結晶学的な方位オフカットがある。このような基板は通常入手できず、従ってヘテロエピタキシャル層の製造には費用がかかりすぎて適切でない。
米国特許6,039,803号
従って、本発明の目的は、上述のタイプの方法であって、異なる格子の基板上に成長した良質なエピタキシャル層を備えたウェーハを得る方法を提供することである。
該目的は、上述のタイプの方法であって、第2の材料の成長が基板の最終表面仕上げの前に実施されることを特徴とする方法で解決される。
意外にも、最終表面仕上げ前の準備の整っていない基板の表面が、第2の材料の最初の原子を基板上にボンディングさせるよう助け、それにより、第2の材料のエピタキシャル層の適切な粘着特性が得られる。従って、第2の材料のエピタキシャル層を初めから小さい応力で正しく基板上に成長させることができ、その結果、これらの材料の格子が異なるにもかかわらず、第1の材料上に第2の材料の高品質なエピタキシャル層がもたらされる。
最終表面仕上げステップの前に第2の材料を成長させる当該発明のアイデアのおかげで、基板の最終表面仕上げの工程時間及びコストを削減させることができ、よってヘテロエピタキシャル層の製造工程全体の工程時間及びコストの削減につながる。
本発明の有利な実施形態では、基板の研磨の最終ステップの前に第2の材料が成長する。意外にも、最終研磨ステップの前の基板の粗い表面が、第1の材料上への第2の材料の良好な粘着性及び高品質な成長にとって非常に良好な基礎を提供する。これにより、ヘテロエピタキシャルウェーハの製造の工程時間及びコストの削減が可能になり、且つ製造されるウェーハに優れた特性がもたらされる。
本発明の好ましい変形態様では、オンアクシス(on−axis)シリコン基板上に第2の材料が成長する。当該発明の方法のおかげで、従来より入手可能な、オンアクシスの、ミスカットのない基板が利用でき、よって、ヘテロエピタキシャルウェーハを大量生産する上で当該発明の工程を非常に魅力あるものにしている。
鏡面研磨基板より粗さ及び/又は欠陥密度が大きい基板の表面に第2の材料を成長させることが、また更に有利である。鏡面研磨基板の表面の品質が優れているにもかかわらず、より大きい粗さ及び/又は欠陥密度を備えた基板上に第2の材料がより容易により小さい応力で成長するということが確認された。
本発明の好ましい例では、約0.15ナノメートルRMS〜約0.4ナノメートルRMSの表面粗さの基板上に、第2の材料が成長する。この範囲の表面粗さが第1の材料上への第2の材料の小さい応力での成長に特に効果的である。
本発明の有益な実施形態では、平方ミリメートル当たり0.12マイクロメートルより大きいサイズの欠陥が約0.2個〜約1個の表面欠陥密度の基板上に、第2の材料が成長する。意外にも、欠陥は第2の材料のよりよい開始層の確立に有益である。
本発明の第1の実施形態に係る工程の順序を概略的に示す図である。 本発明で利用される基板を概略的に示す図である。 傾斜バッファ層の成長後におけるの、図2の基板を概略的に示す図である。 緩和層の成長後における、図3の構造を概略的に示す図である。 CMPストック除去及び表面仕上げの後における、図4の構造を概略的に示す図である。 本発明の第2の実施形態に係る方法を概略的に示す図である。 本発明の第2の実施形態に係る方法の注入ステップ後における、図5の構造を概略的に示す図である。 本発明の第2の実施形態に係る方法のボンディングステップ後における、図7の構造を概略的に示す図である。 本発明の第2の実施形態に係る図8の構造のカット後における、図8の構造のカットされたままの部分を概略的に示す図である。 本発明の第2の実施形態に係る分割層の再成長後における、図9の構造を概略的に示す図である。 本発明の第2の実施形態に係る図10の再成長したエピタキシャル層の表面仕上げ後における、図10の構造を概略的に示す図である。 本発明の第2の実施形態に係る図8の構造のカット後における、図8の構造のもう一方のカットされたままの部分を概略的に示す図である。 本発明の第2の実施形態に係る図12の分割層の再成長後における、図12の構造を概略的に示す図である。 本発明の第2の実施形態に係る図13の再成長層の仕上げ後における、図13の構造を概略的に示す図である。
本発明の特定の実施形態が、添付図面を参照した以下の詳細な記述からより明白になる。
図1は、本発明の第1の実施形態に係る方法の工程の順序を概略的に示す。
ステップ101はウェーハをスライスする工程又はウェーハをカットする工程を含み、単結晶インゴットから特定の厚さと反りの薄型スライス又はウェーハをもたらす。ウェーハは、例えば、内径ブレードを用いて、又は、インゴットをくまなくすり減らす研磨用スラリを持つ媒体として、精細な高い張力のワイヤーを用いたワイヤーソーを用いて、スライスされてもよい。インゴット及びスライスされたウェーハは好ましくはシリコンだが、ゲルマニウムのような別の単結晶の材料でもよい。
ステップ102に関して、ステップ101でスライスされたウェーハのうち少なくとも1つのウェーハ1に対して研削及び/又はラッピングがなされる。研削は、ダイヤモンドめっきしたホイールを用いてウェーハの端部の角を取る端部研削を伴ってもよく、このホイールは、例えば、図2に示すような、スライスされた又はカットされたままのウェーハ1の端部を研削する。
図1のステップ102では、スライシングによって残された物理的な不規則性又は結晶損傷層を除去するために、ウェーハ1が、2枚のラップ板同士間でラッピングされてもよい。ラッピングがウェーハ1の平らな表面と均一な厚さとを作る。
研削及びラッピングは代替的に使用されてよい。300mmウェーハは研削だけなされることが好ましく、ウェーハに良好な平面度がもたらされる。サイズ200mmなどの他のサイズのウェーハは、ラッピングステップを含めて良好に生成されるべきである。
図1のステップ103では、ラッピング又は研削がなされたウェーハ1が化学的にエッチングされる。ウェーハ1は精密に制御されたパラメータで化学溶液に良好に浸され回転され、これにより、研削又はラッピングステップ102の間に損傷を受けた、ラッピング又は研削がなされたウェーハ1から層が除去される。エッチングに加えて、ステップ103には更に、洗浄、水洗、乾燥、等が含まれる。ウェーハ製造の一般的な工程で実施された従来のエッチングステップと比較すると、本発明のステップ103には軽減されたアルカリ性によるエッチングが含まれており、その結果、従来のウェーハ製造方法のエッチングステップにより生成された表面上の損傷のない完全な結晶構造と比較すると、エッチングされたウェーハ1の表面がより損傷を受けた状態となっている。本発明のオプションによれば、図1のステップ103aに示すように、エッチングステップ103の後にエピタキシャル成長が適用可能である。工程のこの段階では、ウェーハの平面度は以下の両面研磨ステップ後の平面度よりも良い。
図1のステップ104は、化学的機械的研磨(CMP)を用いた研磨ステップを示す。従来のウェーハ製造と比較すると、研磨ステップ104は軽減されたやり方で実施される。このことは、図2のウェーハ1の表面4の増大した粗さが示すように、研磨ステップ104後にウェーハ1が増大した表面粗さを持つことを意味する。研磨ステップ104後のウェーハ1の表面粗さは約0.15ナノメートルRMS〜約0.3ナノメートルRMSである。ステップ104後の基板の表面欠陥密度は、平方ミリメートル当たり0.12マイクロメートルより大きいサイズの欠陥が約0.2個〜約1個である。このことは、20.32cm(8インチ)及び300mmウェーハの場合にウェーハ毎に0.12マイクロメートルより大きいサイズの欠陥が100個のオーダーの欠陥密度に相当する。比較すると、高品質SOI(silicon‐on‐insulaor(絶縁体上シリコン))ウェーハの欠陥密度は、典型的に、20.32cm(8インチ)又は300mmウェーハにつき0.13マイクロメートルより大きいサイズの欠陥が約25個である。
従来のウェーハ製造工程では、エッチング及び研磨の後で、幾つかのステップを経る化学的機械的研磨工程が続き、これにより、微視的に滑らかで表面損傷又はかき傷などの不備の全くない極度に平らな鏡面が生成され、最も厳しいIC製造要件に応える。
対照的に、本発明では、ステップ105で、図3に示された傾斜バッファ層2が、傾斜バッファ層2の基板4を形成しているウェーハ1上に成長する。表面4の欠陥及び/又は粗さが、ウェーハ1上の傾斜バッファ層2の第1の原子のボンディングを支持する良好な基礎を形成する。このように、ウェーハ1上の傾斜バッファ層2の第1の原子層の応力を最小にしておける間は、傾斜バッファ層2の開始層をたやすく形成できる。ウェーハ1の準備の整っていない表面4は、エピタキシャル傾斜バッファ層2の成長に適切な粘着特性を提供する。オプションとして、エピタキシャル成長を助けるために結晶方位にわずかなずれが生じてもよい。この結果、ウェーハ1が、傾斜バッファ層2の高品質なエピタキシャル成長に非常に良好な開始材料を形成する。このことは、従来、高品質の層は、極度に平らで損傷のない鏡面を持つ高品質の基板上に成長していたので、驚くべき効果である。
図示の実施形態では、傾斜バッファ層2は傾斜SiGe層2であり、そのゲルマニウム含有量は、ウェーハ1から始まってゲルマニウム約100%まで、又は任意により少ない、例えばゲルマニウム20%まで、徐々に増大している。SiGeの代わりに、基板と格子不整合なあらゆる材料、例えば、AsGaや、GaNや、ゲルマニウムなどが使用可能である。
ステップ106では、図4に示すように、傾斜バッファ層2上に緩和SiGe層3などの緩和層が成長する。緩和層3の結晶性は非常に良好だが、その表面5の表面粗さは増大している。
本発明の第1の実施形態においてステップ106に続いているステップ107では、緩和層3上でCMP(化学的機械的研磨)ストック除去が実施される。ステップ107では、500ナノメートル〜数μmの材料厚さが、緩和層3の表面5から除去される。
図1のステップ107aを参照すると、本発明のオプションによれば、使用済みウェーハ(例えば、SmartCut技術に係る層の移動後に結果として生じ、初めて使用されるウェーハより表面の品質がわずかに良いドナーウェーハ)が再生され、ステップ107aはステップ107のCMPストック除去とステップ108のCMP最終研磨とのちょうど間の工程に含まれてもよい。使用されたウェーハを再生するステップがEP1156531A1に模範的に示されている。ステップ107aは緩和層3の再成長を含んでも良い。
ステップ108では、緩和層3の最終CMP研磨が続き、これで1平方マイクロメートルのスキャンにつき粗さ0.2ナノメートルRMS未満の緩和層3の表面が形成される。
最終洗浄ステップ109では、図5に示すように、非常に清潔な表面8を作るために、微細な粒子及び金属/非金属の残留物などの物理的な汚染やイオンの汚染が除去された。
図2が概略的に示しているのは、ウェーハ又は基板1の図1のステップ104の後の状態であり、研削されたまま又はラッピングされたままのウェーハが、ステップ103及び104の軽減されたエッチング及び研磨ステップで処理されている。ウェーハ1の表面4の粗さは増大しておりその表面欠陥密度も増大している。
図3が概略的に示しているのは、図2のウェーハの図1のステップ105の後の状態であり、傾斜バッファ層2がウェーハ1上に成長してウェーハ20が形成されている。傾斜バッファ層2の材料はウェーハ基板1の材料とは異なる。ウェーハ1の表面4が粗く且つ欠陥を持っているにもかかわらず、傾斜バッファ層2は、非常に良好な結晶性を備えかつほとんど欠陥無くウェーハ1上に形成される。
図4が概略的に示しているのは、図3のウェーハ20の図1のステップ106の後の状態であり、ウェーハ30が形成されている。ステップ106では、傾斜バッファ層2に緩和層3が非常に良好な結晶性でエピタキシャル成長する。緩和層3の表面5の表面粗さが増大している。
図5が概略的に示しているのは、図4の構造30の図1のステップ107、108、109の後の状態である。結果として生じる構造30’の表面8は平らで滑らかである。
図6が概略的に示しているのは、本発明の第2の実施形態に係る方法の工程の順序である。図1のステップ101〜109に図6のステップ110〜113が続く。図6のステップ110は緩和層3になされる注入ステップを示し、図7に示すように、緩和層3に脆弱化された領域6を形成する。脆弱化された領域6は緩和層3を2つの部分310,320に分ける。
ステップ111には、図7に示されたウェーハ30’を、シリコンウェーハなどのハンドルウェーハ7とボンディングするステップが含まれる。ハンドルウェーハ7の平らな鏡面と、緩和層3の研磨され洗浄された表面5との間でボンディングは実施される。
いわゆる「Smart‐cut(登録商標)工程」ステップであるステップ112で、機械的エネルギー、熱エネルギー、音響エネルギーや、光エネルギーなどのある一定の量のエネルギーが、図8のボンディングされた構造40に印加され、結果として、ボンディングされたウェーハ複合体40を、図9及び図12のウェーハ50及び60に示すように、2つの部分に分割又はカットする。
構造50、60の上部には、それぞれ、元の緩和層3の層部分310、320がある。分割のために、ウェーハ50、60のカットされたままの表面9、12の表面粗さは増大している。
図6のステップ113では、ウェーハ50、60の緩和層部分310、320が更に厚くなるよう再成長させられ、結果として更に厚い緩和層321、311を備えたウェーハ51、61がもたらされる。図6のステップ114では、図10、13の構造51、61の表面10、13がCMP工程で研磨されその後洗浄され、結果として、図11及び図14に示されたウェーハ構造52、62に滑らかでほとんど欠陥のない表面11、14がもたらされる。
図7が概略的に示しているのは、図5のウェーハ30の図6の注入ステップ110の後の状態であり、緩和層3に脆弱化された領域6を備えたウェーハ30’がもたらされている。
図8が概略的に示しているのは、図7のウェーハ30’の図6のボンディングステップ111の後の状態であり、ウェーハ30’がハンドルウェーハ7とボンディングされており、ボンディングされたウェーハ複合体40がもたらされている。
図9及び図12が示しているのは、図8のウェーハ複合体40の部分の図6のステップ112でなされた分割後の状態である。分割ステップ112の間、ウェーハ複合体40は、所定の分割線を形成している脆弱化された領域6に沿って分割される。図9及び図12のウェーハ50、60の表面8、11が分割ステップにより生成されているので比較的粗い。ウェーハ50は、ハンドルウェーハ7と元の緩和層3の分割された部分320とからなる。図12のウェーハ60は、ウェーハ又は基板1と、傾斜バッファ層2と、分割された緩和層部分310とからなる。
図10及び図13が概略的に示しているのは、緩和層部分320、310をより厚い緩和層部分321、311に再成長させた後の図9及び図12のウェーハである。
図11及び図14が概略的に示しているのは、図10及び図13のウェーハ51、61の研磨及び洗浄の後の状態であり、最終ウェーハ構造52、62に平らでほとんど欠陥のない表面11、14がもたらされている。
図1及び図6に示された全ての工程ステップについて考慮すべきなのは、該ステップは完全な工程フローの特徴的なステップを表しているだけであり、該ステップのみが使用できるとは主張していないことである。ステップとステップの間に、更なるステップ、例えば、洗浄、取り扱い、アニール、層堆積などのステップが適用できる。ウェーハ1上に傾斜バッファ層2の代わりに非傾斜層を成長させることも可能だが、考慮すべきなのは、層2は、その材料は何であれ、ウェーハ又は基板1の材料以外の材料でなければならないことである。
全ての可能な工程フローで、鏡面研磨面を備えた従来市販されているウェーハとはその表面の品質に関し異なった、準備の整っていない基板上で、層2の成長が実施される。
1…基板、2…傾斜バッファ層、3…緩和層。

Claims (7)

  1. 単結晶の第1の材料の基板(1)を用意するステップと、
    前記基板(1)上に、前記第1の材料の格子とは異なる格子を持った第2の材料の少なくとも1つの層(2、3)を成長させるステップと、
    を含むウェーハ(52、62)の製造方法において、
    前記第2の材料の少なくとも1つの層(2、3)を成長させるステップは、エッチングステップ(103)と第1の研磨ステップ(104)の後で、且つ、最終研磨ステップ(108)の前に実施され、
    前記エッチングステップ(103)は、スライスされラッピングされ及び/又は研削されただけの準備の整っていない基板(1)の表面に実施され、アルカリ性によるエッチングを含み、エッチングされた基板(1)の表面がより損傷を受けた状態とし、
    前記第1の研磨ステップ(104)は、前記エッチングステップ(103)の後に実施され、前記基板を0.15ナノメートルRMS〜0.4ナノメートルRMSの表面粗さを有するものとし、
    前記最終研磨ステップ(108)は、1平方マイクロメートルのスキャンにつき0.2ナノメートルRMS未満の表面粗さを有する前記第2の材料の少なくとも1つのヘテロエピタキシャル層(2,3)の仕上げられた表面(8)を形成するものである、
    ことを特徴とする方法。
  2. 前記第2の材料の成長は、傾斜バッファ層(2)およびその上に形成される緩和層(3)の成長を含むことを特徴とする請求項1に記載の方法。
  3. 前記傾斜バッファ層(2)の成長は傾斜SiGe層の成長を含み、そのゲルマニウム含有量は前記基板(1)から始まって徐々に増大することを特徴とする請求項2に記載の方法。
  4. 緩和層(3)の材料厚さは、前記最終研磨ステップ(108)を実施する前に適用されるCMPストック除去ステップ(107)により除去されることを特徴とする請求項2または3に記載の方法。
  5. 単結晶の第1の材料の基板はオンアクシスシリコン基板であり、当該オンアクシスシリコン基板上に前記第2の材料を成長させることを特徴とする請求項1〜4のいずれか1項に記載の方法。
  6. 平方ミリメートル当たり0.12マイクロメートルより大きいサイズの欠陥が0.2個〜1個の表面欠陥密度の基板(1)上に、前記第2の材料を成長させる
    ことを特徴とする請求項1に記載の方法。
  7. 前記第1の材料はシリコンまたはゲルマニウムであり、前記第2の材料はSiGe、AsGa、GaNまたはゲルマニウムであることを特徴とする請求項1に記載のウェーハの製造方法。
JP2009186536A 2004-06-11 2009-08-11 ウェーハおよびウェーハの製造方法 Active JP5005740B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04291473A EP1605498A1 (en) 2004-06-11 2004-06-11 A method of manufacturing a semiconductor wafer
EP04291473.9 2004-06-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005172558A Division JP2006054428A (ja) 2004-06-11 2005-06-13 ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010045362A JP2010045362A (ja) 2010-02-25
JP5005740B2 true JP5005740B2 (ja) 2012-08-22

Family

ID=34931173

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005172558A Withdrawn JP2006054428A (ja) 2004-06-11 2005-06-13 ウェーハの製造方法
JP2009186536A Active JP5005740B2 (ja) 2004-06-11 2009-08-11 ウェーハおよびウェーハの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005172558A Withdrawn JP2006054428A (ja) 2004-06-11 2005-06-13 ウェーハの製造方法

Country Status (5)

Country Link
US (1) US7138325B2 (ja)
EP (1) EP1605498A1 (ja)
JP (2) JP2006054428A (ja)
KR (1) KR100712042B1 (ja)
CN (1) CN100413028C (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175709B2 (en) * 2004-05-17 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxy layer and method of forming the same
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
TWI489557B (zh) 2005-12-22 2015-06-21 Vishay Siliconix 高移動率p-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) * 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
US8361337B2 (en) * 2007-03-19 2013-01-29 The University Of Massachusetts Method of producing nanopatterned templates
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8211737B2 (en) 2008-09-19 2012-07-03 The University Of Massachusetts Method of producing nanopatterned articles, and articles produced thereby
US8247033B2 (en) 2008-09-19 2012-08-21 The University Of Massachusetts Self-assembly of block copolymers on topographically patterned polymeric substrates
US8518837B2 (en) * 2008-09-25 2013-08-27 The University Of Massachusetts Method of producing nanopatterned articles using surface-reconstructed block copolymer films
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2421028B1 (en) * 2009-04-13 2015-11-04 SUMCO Corporation Method for producing silicon epitaxial wafer
JP5381304B2 (ja) * 2009-05-08 2014-01-08 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
US9455146B2 (en) * 2009-12-17 2016-09-27 California Institute Of Technology Virtual substrates for epitaxial growth and methods of making the same
TWI510682B (zh) * 2011-01-28 2015-12-01 Sino American Silicon Prod Inc 晶棒表面奈米化製程、晶圓製造方法及其晶圓
US9156682B2 (en) 2011-05-25 2015-10-13 The University Of Massachusetts Method of forming oriented block copolymer line patterns, block copolymer line patterns formed thereby, and their use to form patterned articles
US8492187B2 (en) 2011-09-29 2013-07-23 International Business Machines Corporation High throughput epitaxial liftoff for releasing multiple semiconductor device layers from a single base substrate
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US11515408B2 (en) * 2020-03-02 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Rough buffer layer for group III-V devices on silicon
US11555250B2 (en) * 2020-04-29 2023-01-17 Applied Materials, Inc. Organic contamination free surface machining
JP7487655B2 (ja) 2020-12-23 2024-05-21 株式会社Sumco シリコンウェーハの抵抗率測定方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7311470A (nl) * 1973-08-21 1975-02-25 Philips Nv Werkwijze voor het neerslaan van een epitaxiale
TW230822B (ja) * 1993-03-02 1994-09-21 Sumitomo Electric Industries
JP3120825B2 (ja) * 1994-11-14 2000-12-25 信越半導体株式会社 エピタキシャルウエーハ及びその製造方法
US6039803A (en) * 1996-06-28 2000-03-21 Massachusetts Institute Of Technology Utilization of miscut substrates to improve relaxed graded silicon-germanium and germanium layers on silicon
JP3482982B2 (ja) * 1996-12-12 2004-01-06 三菱住友シリコン株式会社 Eg層付きエピタキシャルウェーハの製造方法
JP3587031B2 (ja) * 1997-10-27 2004-11-10 ソニー株式会社 半導体装置の製造方法
US6174727B1 (en) * 1998-11-03 2001-01-16 Komatsu Electronic Metals, Co. Method of detecting microscopic defects existing on a silicon wafer
JP2000243699A (ja) * 1999-02-23 2000-09-08 Hitachi Ltd 半導体ウェハの製造方法および半導体装置の製造方法
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US20020069816A1 (en) * 1999-12-13 2002-06-13 Thomas Gehrke Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
JP3932756B2 (ja) * 2000-02-09 2007-06-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2001257243A (ja) * 2000-03-09 2001-09-21 Mitsubishi Materials Silicon Corp シリコンウェーハ表面上の微粒子の測定方法
JP2003158075A (ja) * 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
JP4330815B2 (ja) * 2001-03-26 2009-09-16 株式会社東芝 半導体装置の製造方法及び製造装置
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP4325139B2 (ja) * 2001-11-07 2009-09-02 株式会社Sumco 半導体基板の製造方法及び電界効果型トランジスタの製造方法
JP2003243404A (ja) * 2002-02-21 2003-08-29 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP2003347399A (ja) * 2002-05-23 2003-12-05 Sharp Corp 半導体基板の製造方法
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
JP2004342818A (ja) * 2003-05-15 2004-12-02 Toshiba Ceramics Co Ltd 半導体基板の製造方法
DE60323098D1 (de) * 2003-09-26 2008-10-02 Soitec Silicon On Insulator Verfahren zur Herstellung vonn Substraten für epitakitisches Wachstum
EP1571241A1 (en) * 2004-03-01 2005-09-07 S.O.I.T.E.C. Silicon on Insulator Technologies Method of manufacturing a wafer

Also Published As

Publication number Publication date
KR100712042B1 (ko) 2007-04-27
CN1722367A (zh) 2006-01-18
EP1605498A1 (en) 2005-12-14
CN100413028C (zh) 2008-08-20
US20050277278A1 (en) 2005-12-15
KR20060048325A (ko) 2006-05-18
JP2006054428A (ja) 2006-02-23
US7138325B2 (en) 2006-11-21
JP2010045362A (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
JP5005740B2 (ja) ウェーハおよびウェーハの製造方法
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
CN101355013B (zh) 制备无排除区的外延用结构的工艺
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
WO2017047478A1 (ja) SiC複合基板及びその製造方法
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP6626583B2 (ja) 半導体ウエハ及び半導体ウエハの研磨方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US20030060020A1 (en) Method and apparatus for finishing substrates for wafer to wafer bonding
WO2017047508A1 (ja) SiC複合基板の製造方法
US7261777B2 (en) Method for fabricating an epitaxial substrate
JP2007284283A (ja) GaN単結晶基板の加工方法及びGaN単結晶基板
JP2019169725A (ja) SiC複合基板
CN107099844B (zh) Ramo4基板及其制造方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2009051678A (ja) サファイア基板の製造方法
US9768057B2 (en) Method for transferring a layer from a single-crystal substrate
JP2004165484A (ja) 半導体ウェハの加工方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5005740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250