JP5001555B2

JP5001555B2 - ２周波切替型の水晶発振器

Info

Publication number: JP5001555B2
Application number: JP2005379545A
Authority: JP
Inventors: 渡辺　　誠
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 2005-12-28
Filing date: 2005-12-28
Publication date: 2012-08-15
Anticipated expiration: 2025-12-28
Also published as: US20070145368A1; US7791423B2; JP2007181091A

Description

本発明は２周波切替型の水晶発振器（以下、２周波切替発振器とする）を技術分野とし、特に実装面積を小さくした２周波切替発振器に関する。

（発明の背景）
水晶発振器は周波数安定度が高いことから各種の電子機器に周波数や時間の基準源として適用される。このようなものの一つに、選択信号によって第１と第２水晶発振器を切り替えて異なる発振周波数を出力する２周波切替発振器がある。例えば発振周波数を６２２MHzと６４４MHzとして、伝送機等に使用される。

（従来技術の一例）
第４図（ａｂ）は一従来例を説明する２周波切替発振器の図で、同図（ａ）は要部の配線パターン及び結線図、同図（ｂ）は例えば第１発振回路の回路図である。

２周波切替発振器は第１及び第２発振回路１（ａｂ）と、これらを選択的に動作させる選択機構２からなる。これらは、鎖線で示す配線パターン（以下、回路パターンと称する）の形成された基板６上に搭載される。第１及び第２発振回路１（ａｂ）はそれぞれ第１及び第２水晶振動子３（ａｂ）と第１及び第２ＩＣチップ４（ａｂ）とからなる。第１及び第２ＩＣチップ４（ａｂ）は第１及び第２水晶振動子３（ａｂ）とともに第１及び第２発振回路を形成する回路素子５を少なくとも集積化してなる。

回路素子５は少なくとも分割コンデンサ５（ａｂ）、発振用増幅器５ｃ、帰還抵抗５ｄを有する。分割コンデンサ５（ａｂ）は第１及び第２水晶振動子３（ａｂ）とそれぞれ共振回路を形成し、インバータ増幅素子からなる発振用増幅器５ｃは発振周波数を帰還増幅する。選択機構２はインバータ素子２ａと第１及び第２スイッチング素子２（ｘｙ）とからなる。ここでは、インバータ素子６はディスクリート部品からなる。第１及び第２スイッチング素子２（ｘｙ）は例えばＭＯＳ-ＦＥＴとして、第１及び第２ＩＣチップ４（ａｂ）内に集積化される。そして、電源Ｖccと発振用増幅器５ｃとの間に設けられる。

第１及び第２スイッチング素子２（ｘｙ）の各ゲートは、インバータ素子２ａの出力側に接続する。これにより、外部からの選択信号Ｓ（１又は０）は入出力間で反転し、第１及び第２スイッチング素子２（ｘｙ）はいずれか一方がＯＮ又は０ＦＦとなる。したがって、第１又は第２ＩＣチップ４（ａｂ）内におけるいずれか一方の発振用増幅器５ｃに電源が導通し、発振回路１（ａｂ）のいずれか選択的に動作する。

なお、ＩＣチップの回路機能面には少なくとも一対の水晶端子、及び電源、出力、アース端子、並びにインバータ２ａとスイッチング素子２（ｘｙ）が接続する切替端子からなる図示しないＩＣ端子を有する。そして、各回路パターンにバンプを用いた超音波熱圧着によって固着され、電気的・機械的に接続する。また、図において、インバータ素子２ａの電源用の回路パターンは省略してある。
特開２００２−２９０１５３号公報特開２００２−２３７５６６号公報

（従来技術の問題点）
しかしながら、上記構成の２周波切替発振器では、第１及び第２発振回路１（ａｂ）を同一基板上に並列的に配置するため、第１及び第２発振回路１（ａｂ）のそれぞれごとに回路パターンを形成する。そして、第１及び第２ＩＣチップ４（ａｂ）を各回路パターンにそれぞれ別個に固着する。したがって、第１及び第２ＩＣチップ４（ａｂ）の実装面積を大きくするとともに回路パターンを複雑にし、２周波切替発振器の平面外形面積を大きくする問題があった。

（発明の目的）
本発明は、第１及び第２ＩＣチップの実装面積を小さくして配線パターンを簡易にし、平面外形面積を小さくした２周波切替発振器を提供することを目的とする。

（着目技術及び適用）
本発明は、特許文献２に示される技術、即ちＩＣチップを２段に接合して、下段のＩＣチップは電気的・機械的に直接的に、上段のＩＣチップはワイヤーボンディングによって回路基板の配線パターンに電気的に接続（実装）する半導体の実装構造に着目し、これを２周波切替発振器に適用して第１及び第２発振回路の配線パターンを共用した。

（解決手段）
本発明は、特許請求の範囲（請求項１）に示したように、第１及び第２ＩＣチップと第１及び第２水晶振動子とを実装基板の配線パターンに接続して第１及び第２発振回路を形成し、前記第１及び第２発振回路は選択機構によって選択的に動作する２周波切替型の水晶発振器において、前記第１及び第２ＩＣチップは各回路機能面の反対面同士を接合した２段構造とし、前記第１ＩＣチップの回路機能面の各ＩＣ端子は前記配線パターンに電気的・機械的に直接的に固着し、前記第２ＩＣチップの回路機能面の各ＩＣ端子は前記配線パターンにワイヤーボンディングによって電気的に接続してなり、前記配線パターンのうちの前記第１及び第２ＩＣチップの電源、出力及びアース端子と接続する配線パターンは、前記第１及び前記第２発振回路に対して共通とした共通とした構成とする。

このような構成であれば、第１及び第２ＩＣチップは２段構造とし、第１及び第２ＩＣチップの電源、出力及びアース端子と接続する配線パターンは、前記第１及び前記第２発振回路に対して共通とする。したがって、第１及び第２ＩＣチップの実装面積を小さくするとともに回路パターンの形成を簡易にして、２周波切替発振器の平面外形面積を小さくできる。

（実施態様項）
本発明の同請求項２では、前記選択機構は外部信号が入出力側で反転するインバータ素子と、前記インバータ素子の入出力側に接続して前記第１及び第２ＩＣチップ内に集積化されたスイッチング素子とからなる。これにより、第１又は第２ＩＣチップの動作を外部信号によって選択できるので、第１又は第２発振回路を切り替えて発振できる。

同請求項３では、請求項１の前記第１ＩＣチップの回路機能面はバンプを用いた超音波熱圧着によって前記実装基板に固着する。これにより、第１ＩＣチップを配線パターンに電気的・機械的に接続できる（所謂フリップチップボンディング）。

第１図は本発明の一実施形態を説明する２周波切替発振器の図で、同図（ａ）は要部の回路パターン及び結線図、同図（ｂ）は要部の一部断面図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。

２周波切替発振器は、前述同様に、鎖線で示す回路パターンの形成された回路基板６上に少なくとも第１及び第２発振回路１（ａｂ）が搭載される。第１及び第２発振回路１（ａｂ）は、第１及び第２水晶振動子３（ａｂ）と、少なくとも発振用の回路素子５を集積化した第１及び第ＩＣチップ４（ａｂ）と、インバータ素子２ａ及びスイッチング素子２（ｘｙ）を有する選択機構２とからなる。インバータ素子２ａはディスクリート部品とし、スイッチング素子２（ｘｙ）は第１及び第２ＩＣチップ４（ａｂ）に集積化される。

ここでは、第１と第２ＩＣチップ４（ａｂ）はＩＣ端子を有する回路機能面とは反対面を接着剤７によって固着される。第１ＩＣチップ４ａの各ＩＣ端子即ち一対の水晶端子、電源、出力、アース及び切替端子は、これに対応した回路パターン（Ｘ1、Ｘ2、Ｖcc、Ｖout、ＧＮＤ、Ｓ）に電気的・機械的に直接的に接続する。例えばバンプ９を用いた超音波熱圧着によるフリップチップボンディングによって固着される。

第２ＩＣチップ４ｂの各ＩＣ端子は、ワイヤーボンディングの金線８によって回路パターンに電気的に接続する。この場合、ＩＣ端子中における一対の水晶端子Ｘ1１、Ｘ2を除く、電源、出力、アース及び切替端子は、第１ＩＣチップ４ａの接続する回路パターン（Ｖcc、Ｖout、ＧＮＤ、Ｓ）を共通として接続される。

そして、第１及び第２水晶振動子３（ａｂ）の各両端子と、第１及び第２ＩＣチップ４ｂの各水晶端子Ｘ1、Ｘ2はそれぞれ独立した回路パターンによって接続し、個々に第１及び第２発振回路１（ａｂ）を形成する。

なお、第１ＩＣチップ４ａを回路基板６上に超音波熱圧着によって固着した後、第２ＩＣチップ４ｂを第１ＩＣチップ４ａ上に固着する。これにより、第１ＩＣチップ４ａの超音波熱圧着を容易にする。また、ここでの選択機構２のスイッチング素子２ｘ（又は２ｙ）は、第２図に示したように、電源側と出力側に設けられる。これにより、第１及び第２発振回路１（ａｂ）の電気的な干渉を確実に防止し、独立した発振特性を維持する。

このような構成であれば、第１及び第２ＩＣチップ４（ａｂ）を２段構造とし、フリップチップボンディング及びワイヤーボンディングによって、回路パターンに接続する。そして、第１及び第２ＩＣチップ４（ａｂ）の電源、出力、アース及び切替端子は、回路パターン（Ｖcc、Ｖout、ＧＮＤ、Ｓ）を共通として接続される。したがって、第１及び第２ＩＣチップ４（ａｂ）の実装面積を小さくして回路パターンを簡易にする。これにより、回路基板６の平面外形面積を小さくして、２周波切替発振器の小型化を促進できる。

（他の事項）
上記実施形態では選択機構２のインバータ素子２ａはディスクリート部品として第１及び第２ＩＣチップ４（ａｂ）の外に設けたが、例えば第３図に示したようにしてもよい。すなわち、例えば第１ＩＣチップ４ａ内にインバータ素子２ａを集積化して切替端子Ｓからの選択信号を反転し、第２ＩＣチップ４ｂには選択信号をそのまま入力する。

この場合でも、第１及び第２ＩＣチップ４（ａｂ）のスイッチング素子２ｂには互いに逆レベルの信号が印加されるので、第１ＩＣチップ４ａがＯＦＦであれば第２ＩＣチップ４ｂがＯＮになる。この場合は、インバータ素子をディスクリート部品とすることがないので、さらに実装面積を小さくできる。但し、この場合は、第１及び第２ＩＣチップ４（ａｂ）は異なる規格となって２種のＩＣチップを要するので、費用等を考慮した場合は先の実施形態の場合の方が有利となる。

また、発振用増幅器５ｃは水晶振動子３が入出力間に接続するインバータ増幅素子としたが、例えばトランジスタ増幅素子であってもよいことは勿論である。この場合、水晶振動子３は例えばトランジスタのベースとアースとの間に接続されるので、ＩＣ端子の一つを少なくできる。

また、図３では切替用のスイッチング素子２Ｘ（又は２Ｙ）の電源側及び出力側としたが、要はスイッチング動作により、回路の発振動作を停止又は動作できる箇所であればよく、限定されるものではない。

本発明の一実施形態を説明する２周波切替発振器の図で、同図（ａ）は要部の配線パターン及び結線図、同図（ｂ）は要部の一部断面図である。本発明の一実施形態を説明する２周波切替発振器の回路図である。本発明の他の実施形態を説明する２周波切替発振器の一部回路図である。従来例を説明する２周波切替発振器の図で、同図（ａ）は要部の配線パターン及び結線図、同図（ｂ）は回路図である。

符号の説明

１発振回路、２選択機構、３水晶端子、４ＩＣチップ、５回路素子、６回路基板、７接着材、８金線、９バンプ。

Claims

第１及び第２ＩＣチップと第１及び第２水晶振動子とを実装基板の配線パターンに接続して第１及び第２発振回路を形成し、前記第１及び第２発振回路は選択機構によって選択的に動作する２周波切替型の水晶発振器において、
前記第１及び第２ＩＣチップは各回路機能面の反対面同士を接着剤で接合した２段構造であり、
前記第１及び第２水晶振動子の各両端子と、前記第１及び第２ＩＣチップの各水晶端子は、それぞれ独立した回路パターンによって接続され、
前記第１ＩＣチップの回路機能面に設けられたバンプからなる各ＩＣ端子は、バンプを用いた超音波熱圧着によるフリップチップボンディングにより前記配線パターンに電気的・機械的に直接的に固着され、
前記第２ＩＣチップの回路機能面の各ＩＣ端子は前記配線パターンにワイヤーボンディングによって電気的に接続してなり、
前記配線パターンのうちの前記一対の水晶端子を除く前記第１及び第２ＩＣチップの電源、出力、アース、及び切替端子と接続する配線パターンは、前記第１及び前記第２発振回路に対して共通とされ、
前記選択機構は、前記第１ＩＣチップの出力に設けられたスイッチング素子と前記第２ＩＣチップの出力に設けられたスイッチング素子、及び前記第１ＩＣチップの出力に設けられたスイッチング素子に印加される選択信号を反転し、反転された選択信号を前記第２ＩＣチップの出力に設けられたスイッチング素子に印加するインバータ素子とから構成することで、前記第１及び第２発振回路間の電気的な干渉を防止すると共に、
前記第１及び第２ＩＣチップの実装面積を小さくし、前記回路パターンの簡略化により、前記回路基板の平面外形面積を小さくしたことを特徴とする２周波切替型の水晶発振器。
前記選択機構を構成する前記インバータ素子は前記第１ＩＣチップ内に集積化されていることを特徴とする請求項１に記載の２周波切替型の水晶発振器。