JP4983240B2 - 圧電振動発振器 - Google Patents

Description

本発明は、圧電振動発振器に関する。

近年、携帯用電子機器、例えば携帯電話器は軽量、薄型、小型化が進んでいる。そのため、これにともなって、携帯電話器の構成の１つである水晶発振器の小型化が開発されている（例えば、特許文献１参照。）。

具体的に、従来の水晶発振器では、ベースの一主面に、圧電振動片（水晶振動片）や、圧電振動片用集積回路素子（発振用ＩＣチップ）や、出力バッファ部や、出力バッファ用集積回路素子（出力バッファ用ＩＣチップ）や、その他の電子部品素子が設けられている。そして、これら電子部品素子がベースに形成された複数の電極パターンにより接続されて、当該圧電振動デバイスの回路（例えば、発振回路、出力バッファ回路）が構成される。
特開平７−２１２１３０号公報

上記したように、従来の技術では発振回路を形成する発振部と出力バッファ回路を形成する出力バッファ部を構成する複数の電子部品素子をベースの同一主面上に連続して配置しており、お互いに近接しているので、浮遊容量による結合が大きくなり、結果として、出力バッファ部から発振部への回り込みや雑音（ノイズ）等を防ぐことができない。また、全ての電子部品素子を同一主面上に連続して並べるために、全ての電子部品素子を備えるためのスペースを確保する必要があり、ベースの小型化の妨げとなる。

そこで、上記課題を解決するために、本発明は、小型化を図るとともに、外部の影響だけでなく出力バッファ部から発振部への回り込みや雑音等を防ぐ圧電振動発振器を提供することを目的とする。

上記の目的を達成するため、本発明にかかる圧電振動発振器は、少なくとも圧電振動デバイスと圧電振動用半導体素子等から発振回路を構成する発振部と、少なくとも出力バッファ用集積回路素子等から出力バッファ回路を構成する出力バッファ部とを含む複数の電子部品素子を保持するベースが設けられた圧電振動発振器において、前記発振部と前記出力バッファ部とが前記ベースの異なる面に設けられ、前記発振部が設けられた配置領域と、前記出力バッファ部が設けられた配置領域との間に接地されたシールド部が介在されたことを特徴とする。

本発明によれば、前記発振部と前記出力バッファ部とが前記ベースの異なる面に設けられ、前記発振部が設けられた配置領域と、前記出力バッファ部が設けられた配置領域との間にシールド部が介在されるので、電磁気的に遮蔽され、外部の影響だけでなく前記出力バッファ部から前記発振部への回り込みや雑音（ノイズ）等を防ぐことが可能であるとともに、当該圧電振動発振器の小型化を図ることが可能となる。一般的に、発振部と出力バッファ部とを近接させた状態でベースに保持させた場合、圧電振動発振器の増幅回路の発振部と出力バッファ部との間には寄生容量（コンデンサ容量）などの浮遊容量が形成される。この浮遊容量による結合によって、外部回路や出力バッファ回路の発生する不要信号の発振部への回り込みや、出力負荷による周波数変動量の増加（出力負荷特性）や、発振部と出力バッファ部との結合による異常発振等の問題が発生する。しかしながら、本発明によれば、前記発振部が設けられた配置領域と、前記出力バッファ部が設けられた配置領域との間に前記シールド部が介在されるので、このような問題が生じるのを抑制することが可能となる。すなわち、前記発振部が設けられた配置領域と、前記出力バッファ部が設けられた配置領域との間に前記シールド部を介在させることで、前記出力バッファ部と前記発振部とを高周波的に分離することが可能となる。その結果、前記発振部と前記出力バッファ部とを接近させることが可能となり、当該圧電振動発振器の小型化に好適であり、かつ、前記出力バッファ部を前記発振部との結合によって発生する浮遊容量が原因となる発振信号の劣化や異常発振を防止することが可能となる。

前記構成において、前記ベースの一主面に前記発振部が設けられ、前記ベースの他主面に前記出力バッファ用集積回路素子が設けられ、前記発振部が設けられた前記一主面の配置領域と、前記出力バッファ用集積回路素子が設けられた前記他主面の配置領域との間にシールド部が介在されてもよい。

この場合、前記ベースの一主面に前記発振部が設けられ、前記ベースの他主面に前記出力バッファ用集積回路素子が設けられるので、前記発振部が設けられた配置領域と、前記出力バッファ用集積回路素子が設けられた配置領域とを容易に分離させることが可能となる。

前記構成において、当該圧電振動発振器の出力端子と、前記出力バッファ用集積回路素子と前記出力端子とを接続するための出力用配線パターンとが設けられ、これら前記出力端子と前記出力用配線パターンは、前記出力バッファ用集積回路素子とともに前記出力バッファ部として構成されてもよい。

この場合、前記ベースに設けられた前記出力端子及び前記出力用配線パターンは、前記出力バッファ用集積回路素子とともに前記出力バッファ部として構成されるので、上述の作用効果に加えて、前記発振部と前記出力バッファ部とを接近させた状態であっても、前記出力バッファ部の前記出力用配線パターンと発振部の発振回路との結合がしにくくなり、前記出力バッファ部及び外部で発生した雑音（ノイズ）による影響を前記発振部の発振回路が受けて、その結果、発振信号の特性が劣化するのを抑制することが可能となる。特に、前記出力端子は面積が大きく、前記出力用配線パターンを引き伸ばす時に有効となる。

前記構成において、前記圧電振動デバイスと、前記出力バッファ用集積回路素子とは、前記ベースの平面視において同一位置もしくは近傍位置に配されてもよい。

この場合、前記圧電振動デバイスと前記出力バッファ用集積回路素子とが前記ベースの平面視において同一位置もしくは近傍位置に配されるので、上述の作用効果に加えて、前記圧電振動デバイスと前記出力バッファ用集積回路素子とが前記ベースを介して対向配置、もしくは略対向位置に配される。そのため、前記発振部と前記出力バッファ用集積回路素子とが実質近接状態となるが、前記圧電振動デバイスと前記出力バッファ用集積回路素子との間に前記シールド部が介在されているので、当該圧電振動発振器の寄生容量が発生して前記圧電振動デバイスと前記出力バッファ用集積回路素子とが結合しやすくなるのを抑制することが可能となる。特に、この場合、シールド部の領域を小さくすることが可能となり、配線パターンの設計自由度が向上する。

上記の目的を達成するため、本発明にかかる圧電振動発振器は、少なくとも圧電振動デバイスと圧電振動用半導体素子等から発振回路を構成する発振部と、少なくとも出力バッファ用集積回路素子等から出力バッファ回路を構成する出力バッファ部とを含む複数の電子部品素子を保持するベースが設けられた圧電振動発振器において、前記発振回路の入力部と前記出力バッファ回路の出力部とが前記ベースの異なる面に設けられ、前記入力部と前記出力部の間に接地されたシールド部が介在されたことを特徴とする。

本発明によれば、前記発振回路の入力部と前記出力バッファ回路の出力部とが前記ベースの異なる面に設けられ、前記入力部と前記出力部の間にシールド部が介在されるので、電磁気的に遮蔽され、外部の影響だけでなく前記出力部から前記入力部への回り込みや雑音（ノイズ）等を防ぐことが可能であるとともに、当該圧電振動発振器の小型化を図ることが可能となる。一般的に、入力部と出力部とを近接させた状態でベースに保持させた場合、圧電振動発振器の増幅回路の入出力部の間には寄生容量（コンデンサ容量）などの浮遊容量が形成される。この浮遊容量による結合によって、外部回路や出力バッファ回路の発生する不要信号の発振部への回り込みや、出力負荷による周波数変動量の増加（出力負荷特性）や、前記入力部と前記出力部との結合による異常発振等の問題が発生する。しかしながら、本発明によれば、前記入力部と前記出力部との間に前記シールド部が介在されるので、このような問題が生じるのを抑制することが可能となる。すなわち、前記入力部と前記出力部との間に前記シールド部を介在させることで、前記出力部と前記入力部とを高周波的に分離することが可能となる。その結果、前記入力部と前記出力部とを接近させることが可能となり、当該圧電振動発振器の小型化に好適であり、かつ、前記出力部を前記入力部との結合によって発生する浮遊容量が原因となる発振信号の劣化や異常発振を防止することが可能となる。

また、本発明のように、前記出力部によって影響を受け易い部材として前記入力部を挙げることで、前記シールド部の配置領域を必要最低限の領域とすることが可能となる。すなわち、前記発振部を前記出力部によって影響を受け易い部材と受け難い部材とに区別して影響を受け易い部材に前記入力部を適用することで、前記発振部全体を対象として前記シールド部を設けなくてもよく、前記シールド部の配置領域を縮小させることが可能となる。その結果、当該圧電振動発振器において発生する前記入出力部間の浮遊容量の形成による結合によって生じる異常発振等の問題を抑制するとともに、当該圧電振動発振器の他の電極パターンの引回し自由度を増やすことが可能となる。

前記構成において、前記ベースは複数のベース層が積層してなり、前記発振部と前記出力バッファ部とは異なるベース層に設けられ、前記シールド部は、前記発振部が設けられたベース層と、前記出力バッファ部が設けられた前記ベース層との間に介在されたシールド層であってもよい。

この場合、前記ベースは複数のベース層が積層してなり、前記発振部と前記出力バッファ部とは異なるベース層に設けられ、前記シールド部は、前記発振部が設けられたベース層と、前記出力バッファ部が設けられた前記ベース層との間に介在されたシールド層であるので、前記シールド部を容易に前記発振部と前記出力バッファ部との間に介在させることが可能となる。

前記構成において、前記蓋は金属材料からなってもよい。

この場合、前記蓋が金属材料からなるので、外部で発生した雑音（ノイズ）が前記発振部または前記入力部に影響するのを抑制することが可能となる。また、この場合、前記発振部もしくは前記発振回路の入力部が前記シールド部と前記金属蓋によって完全に遮断され、より好ましい。

本発明にかかる圧電振動発振器によれば、小型化を図るとともに、外部の影響だけでなく出力バッファ部から発振部への回り込みや雑音等を防ぐことが可能となる。

以下、本発明の実施の形態について図面を参照して説明する。なお、以下に示す実施例では、圧電振動発振器として表面実装型水晶発振器（以下、水晶発振器という）に本発明を適用した場合を示す。

本実施例にかかる水晶発振器１には、図１〜４に示すように、複数の電子部品素子４と、これら電子部品素子４を配置して保持するベース２と、ベース２と接合してベース２に配置保持した少なくとも水晶振動子５２（下記参照）を気密封止するための蓋３とが、設けられている。

本実施例では、電子部品素子４として、水晶振動子５２（本発明でいう圧電振動デバイス）と、トランジスタ５３（本発明でいう圧電振動用半導体素子）と、コンデンサ５４１〜５４４と、抵抗５５１〜５５５と、出力バッファ用ＩＣチップ６２（本発明でいう出力バッファ用集積回路素子）とを用いている。

また、水晶発振器１では、図１〜４に示すように、水晶振動子５２から発振回路５１を構成する発振部５が構成され、この発振部５にはトランジスタ５３、コンデンサ５４１〜５４３、抵抗５５１〜５５３、および水晶振動子５２とトランジスタ５３とを接続する水晶発振器１の発振に関する入力ラインである入力用配線パターン８１（図４参照）が含まれている。また、出力バッファ用ＩＣチップ６２から出力バッファ回路６１を構成する出力バッファ部６とから構成されている。この出力バッファ部６には、ＯＵＴ端子８７（下記参照）と、出力バッファ用ＩＣチップ６２とＯＵＴ端子８７とを接続するための水晶発振器１の出力ラインである出力用配線パターン８２（図４参照）とが含まれている。なお、本実施例では、発振回路５１と出力バッファ回路６１との間にコンデンサ５４４と抵抗５５４，５５５とが介在されている。また、図４に示す破線ラインにおいて、下記するシールド層７による出力バッファ部６から発振部５への回り込みや雑音（ノイズ）等の防止を行う。

水晶振動子５２は、その内部に水晶振動片（図示省略）を保持したものである。なお、ここでいう水晶振動片とは、ＡＴカット水晶振動片であっても音叉型水晶振動片であってもよい。

出力バッファ用ＩＣチップ６２は、出力バッファ回路６１を構成する１チップ集積回路素子であり、接続端子６３が複数形成されている。なお、出力バッファ用ＩＣチップ６２は、高硬化性接合材（図示省略）によりベース２に機械的に接合される。なお、本実施例では、高硬化性接合材として硬化温度が２９０度程度のポリイミド系樹脂を用いている。また、高硬化性接合材としてポリイミド系樹脂が好ましいがポリイミド系樹脂に限定されるものではなく、エポキシ系樹脂（銀ペースト）であってもよい。そして、出力バッファ用ＩＣチップ６２の複数の接続端子６３は、ワイヤ９１を用いて電極パッド８３に電気的に接続されている。

また、水晶発振器１では発振回路５１の入力部と出力バッファ回路６１の出力部とがベース２の異なる面に設けられている。すなわち、発振部５と出力バッファ部６とがベース２の異なる面に設けられている。本実施例では、ベース２の一主面２１に発振部５（水晶振動子５２）が設けられ、ベース２の他主面２２に出力バッファ部６（出力バッファ用ＩＣチップ６２）が設けられている。また、図１〜３に示すように、水晶振動子５２と、出力バッファ用ＩＣチップ６２とは、ベース２の平面視において近傍位置に配されている。具体的に、図１，２に示すように、水晶振動子５２とトランジスタ５３とコンデンサ５４１〜５４４と抵抗５５１〜５５５とはベース２の一主面２１にハンダ等により電気機械的に接合され、水晶振動子５２とトランジスタ５３とコンデンサ５４１〜５４４と抵抗５５１〜５５５それぞれの配置領域に配されている。また、図１，３に示すように、出力バッファ用ＩＣチップ６２は、ベース２の他主面２２に例えばダイボンディングにより機械的に接合されワイヤ９１により電気的に接合されて、出力バッファ用ＩＣチップ６２を配する配置領域に配されている。そして、ベース２の一主面２１に設けられた水晶振動子５２とトランジスタ５３とコンデンサ５４１〜５４４と抵抗５５１〜５５５は蓋３にて被覆され、ベース２の他主面２２に設けられた出力バッファ用ＩＣチップ６２は樹脂９２によりモールドされる。なお、出力バッファ用ＩＣチップ６２では、ダイボンディングにより機械的に接合し、ワイヤボンディング法により電気的に接続しているが、ＦＣＢ法により電気的機械的に接続する構成としてもよい。

ベース２は、絶縁材料（アルミナ等のセラミック等）からなる４層のベース層２ａ〜２ｄを積層してなり、発振部５と出力バッファ部６とは異なるベース層２ａ，２ｃに設けられている。このベース層２ａは、図１〜３に示すようにその一主面２１が平坦面に形成されてなる。また、他主面２２が箱状体に形成され、平面視矩形状の一枚板の同一寸法からなるベース層２ｂ，２ｃがベース層２ａ上（図１では下方）に積層され、これらベース層２ｂ，２ｃ上（図１では下方）に、中空を有するベース層２ｄが積層されて断面視略凹状に一体的に焼成され、ベース２の他主面２２は、逆メサ構造に成形されている。また、中空を有するベース層２ｄは、平面視矩形状の一枚板のベース層２ｂ，２ｃの表面外周に沿って成形されている。

また、ベース２を構成する各層のベース層２ａ〜２ｄにはタングステンメタライズされた複数の電極パターン８（例えば、図３参照）が形成され、それぞれベース層２ａ〜２ｄ間をスルーホール（図示省略）や外周（ベース２の側面）を用いて複数の電極パターン８（図４に示す入出力用配線パターン８１，８２を含む）が引回されて、外部端子（下記参照）と接続されている。

また、図２，３に示すように、ベース２の平面視外周には、その一つの長辺２３に３つのキャスタレーション２５が形成され、その一つの短辺２４に１つのキャスタレーション２５が形成され、及びその四隅にキャスタレーション２５が形成されている。また、本実施例では、図２，３に示すように、ベース２の長辺２３および短辺２４に、それぞれキャスタレーション２５がキャビティ１２を挟んで対向して形成されている。また、キャスタレーション２５は、ベース２の半円弧状の切り欠き（半円弧状の凹部）が本体筐体１１の表面から裏面にかけて形成されている。なお、このキャスタレーション２５には電極パターン８が形成されている。

また、ベース２の一主面２１には、水晶振動子５２とトランジスタ５３とコンデンサ５４１〜５４４と抵抗５５１〜５５５とを電気的に接続するための複数の電極パターン（図示省略）が形成されている。また、ベース２の他主面２２には、出力バッファ用ＩＣチップと外部端子とを接続するための出力用配線パターン８２などの複数の電極パターン８及び外部端子（以下参照）とが形成されている。本実施例でいう水晶発振器１の外部端子とは、図４に示すように、水晶発振器に電源電圧を供給するＶｃｃ端子８４、アースされるＧＮＤ端子８５と、非接続状態の無接続端子８６と、出力端子であるＯＵＴ端子８７と、水晶発振器を制御するＩＮＨ端子８８とから構成される。

ところで、このベース２のうちベース層２ｂとベース層２ｃとの間に、図１に示すように、シールド層７（本発明でいうシールド部）が形成されている。詳説すると、ベース２の一主面２１（具体的にベース層２ａ）に設けられた発振部５の配置領域と、ベース２の他主面２２（具体的にベース層２ｃ）に設けられた出力バッファ部６の配置領域との間にシールド層７が介在されている。このシールド層７は、タングステンメタライズやモリブデンメタライズ等の電極パターンからなり、ベース層２ｂ上に積層して、シールド層７を積層した後にその上にベース層２ｃを積層して構成される。また、シールド層７の金属材料の密度は限定されるものではなく、任意に設定可能である。なお、このシールド層７は、ＧＮＤ端子８５及び下記する蓋３と導通している。なお、シールド層７は、上記した材料に限定されるものではなく、ベース２にガラスエポキシ基板を用いた場合、シールド層７に銅箔を用いることが好ましい。また、ベース２に低融点セラミック基板を用いた場合、シールド層７に銀を用いることが好ましい。

蓋３は、金属材料からなり、箱状体に成形されている。この蓋３は、下面にろう材（図示省略）が形成されており、直接的シーム溶接やビーム溶接等の手法によりコバールからなる金属接合材（図示省略）を介してベース２に接合され、この蓋３のベース２への接合により、ベース２の一主面２１に配された水晶振動子５２とトランジスタ５３とコンデンサ５４１〜５４４と抵抗５５１〜５５５とが被覆される。

上記したように、本実施例にかかる水晶発振器１によれば、水晶発振器１の入力部と出力部とがベース２の異なる面に設けられ、発振回路５１の入力部と出力バッファ回路６１の出力部の間にシールド層７が介在される。具体的に、発振回路５１を構成する発振部５、及び出力バッファ回路６１を構成する出力バッファ部６が構成され、発振部５（特に、水晶振動子５２とその入力用配線パターン８１）と出力バッファ部６（特に、出力バッファ用ＩＣチップ６２とその出力用配線パターン８２とＯＵＴ端子８７）とがベース２の異なる面に設けられ、発振部５が設けられた配置領域と、出力バッファ部６が設けられた配置領域との間にシールド層７が介在されるので、電磁気的に遮蔽され、外部の影響だけでなく出力バッファ部６から発振部５への回り込みや雑音（ノイズ）等を防ぐことができるとともに、水晶発振器１の小型化を図ることができる。一般的に、水晶振動子５２と出力バッファ部６とを近接させた状態（発振回路５１の入力部と出力バッファ回路６１の出力部とを近接させた状態）でベース２に保持させた場合、水晶発振器１の増幅回路の水晶振動子５２と出力バッファ部６との間（発振回路５１の入力部と出力バッファ回路６１の出力部との間）には寄生容量（コンデンサ容量）などの浮遊容量が形成される。この浮遊容量による結合によって、外部回路や出力バッファ回路６１の発生する不要信号の発振部５への回り込みや、出力負荷による周波数変動量の増加（出力負荷特性）や、発振部５と出力バッファ部６との結合による異常発振等の問題が発生する。しかしながら、本実施例によれば、発振部５が設けられた配置領域と、出力バッファ部６が設けられた配置領域との間にシールド層７が介在されるので、このような問題が生じるのを抑制することができるとなる。すなわち、発振部５が設けられた配置領域と、出力バッファ部６が設けられた配置領域との間にシールド層７を介在させることで、出力バッファ部６と発振部５とを高周波的に分離することができる。その結果、発振部５と出力バッファ部６とを接近させることができ、水晶発振器１の小型化に好適であり、かつ、出力バッファ部６を発振部５との結合によって発生する浮遊容量が原因となる発振信号の劣化や異常発振を防止することができる。

また、出力バッファ回路６１の出力部（本実施例では出力バッファ用ＩＣチップ６２、ＯＵＴ端子８７および出力用配線パターン８２）によって影響を受ける部材を発振回路５１の入力部（本実施例では水晶振動子５２およびトランジスタ５３）に限定することで、シールド層７の配置領域を必要最低限の領域とすることができる。すなわち、発振部５を出力部によって影響を受け易い部材と受け難い部材とに区別し、影響を受け易い部材に入力部を適用することで、発振部５全体を対象としてシールド層７を設けなくてもよく、シールド層７の配置領域を縮小させることができる。その結果、水晶発振器１において発生する入出力端部間の浮遊容量の形成による結合によって生じる異常発振等の問題を抑制するとともに、水晶発振器１の他の配線パターン８の引回し自由度を増やすことができる。

具体的に、図９に示すように、例えば、水晶発振器１の出力部に該当する出力バッファ用ＩＣチップ６２によって影響を受ける部材を、水晶発振器１の入力部の一つに該当する水晶振動子５２に限定する。または図１０に示すように、出力バッファ用ＩＣチップ６２、ＯＵＴ端子８７および出力用配線パターン８２によって影響を受ける部材を水晶振動子５２およびトランジスタ５３に限定することで、シールド層７の配置領域を必要最低限の領域とすることが可能となる。その結果、水晶発振器１において発生する発振部５と出力バッファ部６との間（発振回路５１の入力部と出力バッファ回路６１の出力部との間）の浮遊容量の形成による結合によって生じる異常発振等の問題を抑制するとともに、水晶発振器１の他の配線パターンの引回し自由度を増やすことが可能となる。

また、ベース２の一主面２１に発振部５が設けられ、ベース２の他主面２２に出力バッファ用ＩＣチップ６２が設けられるので、発振部５が設けられた配置領域と、出力バッファ用ＩＣチップ６２が設けられた配置領域とを容易に分離させることができる。

また、ベース２に設けられたＯＵＴ端子８７及び出力用配線パターン８２は、出力バッファ用ＩＣチップ６２とともに出力バッファ部６として構成されるので、上述の作用効果に加えて、発振回路５１の入力部と出力バッファ回路６１の出力部とを接近させた状態であっても、出力バッファ部６の出力バッファ用ＩＣチップ６２からＯＵＴ端子８７までに形成された出力用配線パターン８２と発振部５の発振回路５１との結合がしにくくなり、出力バッファ部６及び外部で発生した雑音（ノイズ）による影響を発振部５の発振回路５１が受けて、その結果、発振信号の特性が劣化するのを抑制することができる。特に、ＯＵＴ端子８７は面積が大きく、出力用配線パターン８２を引き伸ばす時に有効となる。

また、水晶振動子５２と出力バッファ用ＩＣチップ６２とがベース２の平面視において近傍位置に配されるので、水晶振動子５２と出力バッファ用ＩＣチップ６２とがベース２を介して対向配置もしくは略対向位置に配される。そのため、発振部５と出力バッファ用ＩＣチップ６２とが実質近接状態となるが、水晶振動子５２と出力バッファ用ＩＣチップ６２との間にシールド層７が介在されているので、水晶発振器１の寄生容量が発生して水晶振動子５２と出力バッファ用ＩＣチップ６２とが結合しやすくなるのを抑制することができる。その結果、水晶発振器１の小型化に好適である。特に、この場合、シールド層７の領域を小さくすることができ、配線パターンの設計自由度が向上する。

また、ベース２は複数のベース層２ａ〜２ｄが積層してなり、発振部５と出力バッファ部６とは異なるベース層に設けられ、シールド層７は、発振部５が設けられたベース層２ａと、出力バッファ部６が設けられたベース層２ｃとの間に介在されるので、シールド層７を容易に発振部５と出力バッファ部６との間に介在させることができる。

また、蓋３が金属材料からなるので、外部で発生した雑音（ノイズ）が発振部５などの入力部に影響するのを抑制することができる。また、この場合、発振部５（もしくは発振回路５１の入力部）がシールド層７と金属蓋３によって完全に遮断され、より好ましい。

なお、上記した本実施例では、図１に示すように、ベース２の発振部５の配置領域と出力バッファ部６の配置領域との間にシールド層７が介在されているが、発振部５と出力バッファ部６との配置関係はこれに限定されるものではなく、水晶発振器１の入力部（発振に関する水晶振動子５２及び入力用配線パターン８１など）が設けられた配置領域と、出力部（出力バッファ用ＩＣチップ６２と出力用配線パターン８２とＯＵＴ端子８７など）が設けられた配置領域との間にシールド層が介在されていればよい。

また、上記した実施例では、複数の電子部品素子として、水晶振動子５２とトランジスタ５３とコンデンサ５４１〜５４４と抵抗５５１〜５５５と出力バッファ用ＩＣチップ６２とを用いているが、各素子の個数などはこれに限定されるものではなく任意に設定可能である。

また、本実施例では、水晶振動子５２及び出力バッファ用ＩＣチップ６２は、ベース２の平面視において近傍位置に配されているが、これに限定されるものではなく、ベース２の平面視において同一位置に配されてもよい。

また、上記した本実施例では、ベース２を４層のベース層２ａ〜２ｄから構成しているが、これに限定されるものではなく、複数層（多層）であればベース２を任意の層のベース層から構成してもよい。

また、上記した本実施例では、電子部品素子４として、水晶振動子５２とトランジスタ５３とコンデンサ５４１〜５４４と抵抗５５１〜５５５と出力バッファ用ＩＣチップ６２とを用いているが、電子部品素子の数は限定されるものではなく任意に設定可能である。

また、上記した本実施例では、圧電振動デバイスとして水晶振動子を適用しているが、これに限定されるものではなく、水晶振動片であってもよい。

また、上記した本実施例では、ベース２の他主面２２が樹脂９２にて封止した状態となっているが、例えば、図５に示すように、蓋３を用いて出力バッファ用ＩＣチップ６２を被覆してもよい。

また、上記した本実施例では、ベース２の一主面２１が平面視矩形状の一枚板状体に成形されているが、これに限定されるものではなく、図６に示すようにベース２の一主面２１がその他主面２２のように逆メサ構造（キャビティ１２の形成）からなってもよい。なお、図６に示すベース２の一主面２１及び他主面２２は平面視矩形状の一枚板状体に成形された蓋３によって気密封止される。

また、上記した本実施例では、発振部５と出力バッファ部６とがベース２の異なる面に設けられていれば、例えば図７に示すようなベース２を水晶発振器１に適用してもよい。この図７に示すベース２は、同一方向に逆メサ構造が積層して形成され、上方の逆メサ構造に発振部５が設けられ、下方の逆メサ構造に出力バッファ部６が設けられている。

また、上記した本実施例では、ベース２の他主面２２が逆メサ構造からなっているが、これに限定されるものではなく、図５に示すようにベース２の他主面２２がその一主面２１のように平面視矩形状の一枚板状体からなり、箱状体の蓋３により接合されて出力バッファ用ＩＣチップ６２を気密封止してもよい。

また、上記した本実施例では、ベース２のうちベース層２ｂとベース層２ｃとの間にシールド層７が形成されているが、これに限定されるものではなく、図８に示すようにベース層自体をシールド部として構成してもよい。

または、上記した図１０に示すように、ベース層２ｃの下面にシールド層７が設けられてもよい。なお、この図１０に示すシールド層７は、モリブデンなどのシールド層７１上にニッケル−金からなるシールド層７２（メッキ層）が形成されてなる。また、ワイヤ９１とシールド層７とは非導通状態となっている。なお、図１０に示す水晶発振器１は、図１１に示す回路や図１２に示す回路などで構成される。図１１に示す回路は、図４に示す水晶発振器１の回路に、シールド層７をＶｃｃ端子８４に接続して高周波的に接地している。また、図１２に示すように、シールド層７をＧＮＤ端子８５に接続して接地している。また、これら図１１，１２に示す回路では、Ｖｃｃ端子８４とＧＮＤ端子８５とがバイパスコンデンサ５４５を介して接続されている。上記した図１１，１２に示す回路によれば、例えば、図１０に示すようにシールド層７に出力バッファ用ＩＣチップ６２を搭載することが可能となり、当該水晶発振器１の低背化を図ることができる。

また、上記した本実施例では、図１〜４に示すように、ベース２の一主面２１に設けた水晶振動子５２，トランジスタ５３，コンデンサ５４１〜５４４，抵抗５５１〜５５５のそれぞれ配置領域と、ベース２の他主面２２に設けた出力バッファ用ＩＣチップ６２の配置領域とを分離させるように、シールド層７を設けているが、シールド層７の寸法はこれに限定されるものではなく、例えば、図２〜４，９，１０に示すように水晶振動子５２が設けられた一主面２１の配置領域と、出力バッファ用ＩＣチップ６２が設けられた他主面２２の配置領域との間にシールド層７介在されていればよい。なお、図２〜４，９，１０に示すように、出力バッファ用ＩＣチップ６２が設けられた他主面２２の配置領域だけでなく、出力バッファ用ＩＣチップ６２、ＯＵＴ端子８７、出力バッファ用ＩＣチップ６２とＯＵＴ端子８７とを接続した出力用配線パターン８２とが設けられた他主面２２の配置領域と、水晶振動子５２が設けられた一主面２１の配置領域との間にシールド層７が介在されていることが、外部の影響だけでなく出力バッファ部６から発振部５への回り込みや雑音等を防ぐのに好適である。

なお、本発明は、その精神や主旨または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施例はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。

本発明は、水晶発振器は勿論のこと、それ以外の発振器にも適用できる。

図１は、本実施例にかかる水晶発振器の図２のＡ−Ａ線断面図である。 図２は、本実施例にかかる水晶発振器のベースの一主面の概略平面図である。 図３は、本実施例にかかる水晶発振器のベースの他主面の概略平面図である。 図４は、本実施例にかかる水晶発振器の概略回路図である。 図５は、本実施例の他の例にかかる水晶発振器の図２のＡ−Ａ線断面図である。 図６は、本実施例の他の例にかかる水晶発振器の図２のＡ−Ａ線断面図である。 図７は、本実施例の他の例にかかる水晶発振器の図２のＡ−Ａ線断面図である。 図８は、本実施例の他の例にかかる水晶発振器の図２のＡ−Ａ線断面図である。 図９は、本実施例の他の例にかかる水晶発振器の図２のＡ−Ａ線断面図である。 図１０は、本実施例の他の例にかかる水晶発振器の図２のＡ−Ａ線断面図である。 図１１は、本実施例の他の例にかかる水晶発振器の概略回路図である。 図１２は、本実施例の他の例にかかる水晶発振器の概略回路図である。

符号の説明

１ 水晶発振器
２ ベース
２ａ〜２ｄ ベース層
２１ ベースの一主面
２２ ベースの他主面
３ 蓋
４ 電子部品素子
５１ 発振回路
５ 発振部
５２ 水晶振動子
５３ トランジスタ
６１ 出力バッファ回路
６ 出力バッファ部
６２ 出力バッファ用ＩＣチップ
７ シールド層
８２ 出力用配線パターン
８７ ＯＵＴ端子

Claims (5)

1. 少なくとも圧電振動デバイスと圧電振動用半導体素子等から発振回路を構成する発振部と、少なくとも出力バッファ用集積回路素子等から出力バッファ回路を構成する出力バッファ部とを含む複数の電子部品素子を保持するベースが設けられた圧電振動発振器において、
   前記発振部と前記出力バッファ部とが前記ベースの異なる面に設けられ、
   前記発振部が設けられた配置領域と、前記出力バッファ部が設けられた配置領域との間に接地されたシールド部が介在されたことを特徴とする圧電振動発振器。
2. 当該圧電振動発振器の出力端子と、前記出力バッファ用集積回路素子と前記出力端子とを接続するための出力用配線パターンとが設けられ、これら前記出力端子と前記出力用配線パターンは、前記出力バッファ用集積回路素子とともに前記出力バッファ部として構成されたことを特徴とする請求項１に記載の圧電振動発振器。
3. 前記圧電振動デバイスと、前記出力バッファ用集積回路素子とは、前記ベースの平面視において同一位置もしくは近傍位置に配されたことを特徴とする請求項１または２に記載の圧電振動発振器。
4. 少なくとも圧電振動デバイスと圧電振動用半導体素子等から発振回路を構成する発振部と、少なくとも出力バッファ用集積回路素子等から出力バッファ回路を構成する出力バッファ部とを含む複数の電子部品素子を保持するベースが設けられた圧電振動発振器において、
   前記発振回路の入力部と前記出力バッファ回路の出力部とが前記ベースの異なる面に設けられ、
   前記入力部と前記出力部の間に接地されたシールド部が介在されたことを特徴とする圧電振動発振器。
5. 前記ベースは複数のベース層が積層してなり、前記発振部と前記出力バッファ部とは異なるベース層に設けられ、
   前記シールド部は、前記発振部が設けられたベース層と、前記出力バッファ部が設けられた前記ベース層との間に介在されたシールド層であることを特徴とする請求項１乃至４のうちいずれか１つに記載の圧電振動発振器。

Images