JP2006073821A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2006073821A
JP2006073821A JP2004255950A JP2004255950A JP2006073821A JP 2006073821 A JP2006073821 A JP 2006073821A JP 2004255950 A JP2004255950 A JP 2004255950A JP 2004255950 A JP2004255950 A JP 2004255950A JP 2006073821 A JP2006073821 A JP 2006073821A
Authority
JP
Japan
Prior art keywords
circuit
integrated circuit
semiconductor integrated
bonding
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004255950A
Other languages
English (en)
Inventor
Yoshitsugu Sakurai
祥嗣 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004255950A priority Critical patent/JP2006073821A/ja
Priority to DE102005040489A priority patent/DE102005040489A1/de
Priority to US11/211,584 priority patent/US20060043425A1/en
Priority to CNA2005101132348A priority patent/CN1770451A/zh
Publication of JP2006073821A publication Critical patent/JP2006073821A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 簡易な構成によって、チップ面積の増大を抑制し、パッケージのリード端子数の増大を抑え、さらには寄生インダクタンスを低減可能な半導体集積回路装置を提供する。
【解決手段】 本発明の半導体集積回路装置は、半導体基板上にもうけられた複数の回路ブロックのうち、互いに並列に動作状態になることのない第１の回路ブロック１と第２の回路ブロック２について、第１の回路ブロック１と第２の回路ブロック２のＧＮＤラインＧ１を共通とした構成である。そして、一つのボンディングパッドＰＤとＧＮＤラインＧ１とが電気的に結合されている。したがって、２つの回路ブロックのＧＮＤ端子が１つとされるためリード端子数の低減が可能となる。
【選択図】 図１

Description

本発明は、例えば高周波通信装置の送信系回路および受信系回路のように、互いにどちらか一方のみが動作するような回路を含む半導体集積回路装置に係り、特に集積回路チップと半導体パッケージとの電気的な接続がボンディングワイヤによってなされるものに関する。
一般的に、半導体集積回路装置の集積回路チップ（以下、単にチップとも称する）は、上面に複数のボンディングパッドを有しており、当該複数のボンディングパッドは、チップに形成される回路の周辺領域に配列されている。そして、このボンディングパッドと、集積回路チップを収納する半導体パッケージ（以下、単にパッケージとも称する）のリード端子とがボンディングワイヤによって電気的に接続され、外部との間の信号の授受あるいは回路動作に必要な電圧の印加等が行なわれる。
一方、ボンディングパッドと半導体パッケージのリード端子との間を電気的に接続するボンディングワイヤのもつ寄生インダクタンスが集積回路チップの回路特性に大きく影響を与えることが知られており重要な課題となっている。
一例として、エミッタ接地増幅回路においては、いわゆるエミッタデジェネレーションにより、接地電圧ＧＮＤが供給されるボンディングパッドに接続されたボンディングワイヤのもつ寄生インダクタンスが回路特性を著しく劣化させるという問題がある。なお、エミッタデジェネレーションとは、トランジスタのエミッタと接地点との間にインピーダンス成分が存在すると、インピーダンスによる負帰還によりエミッタ接地増幅回路の相互コンダクタンスが劣化し、パワー劣化を生じさせる現象である。
この点に関連して、特開２００２−４３８６９号公報には、インダクタンス等による接地インピーダンスの増大に伴う増幅回路のパワー劣化という問題を抑制する構成が開示されている。具体的には、信号増幅回路に対して接地電圧ＧＮＤを供給する第１接地端子とは別に、容量結合回路を介して接地電圧ＧＮＤと接続される第２接地端子を設けて、ボンディングワイヤと容量結合回路とのインピーダンスの関係が使用周波数で直列共振となるように容量結合回路のキャパシタンス値を設定し、それによって接地インピーダンスを最小の値に設定して、パワー劣化が生じにくくなる構成が開示されている。
特開２００２−４３８６９号公報
しかしながら、上記公報に従う構成は、インピーダンスを低減するための最適な容量値を決めるのが非常に困難であり、構成が複雑化するという問題もある。
特に、高周波回路においては、ボンディングワイヤのもつ寄生インダクタンスが回路特性に与える影響は大きく、入力信号の使用周波数の範囲すなわち周波数帯域が広い場合には、上記構成では、十分な効果を得ることは難しいという問題がある。
別の方式として、複数のボンディングワイヤを並列に接続することにより、ボンディングワイヤの接続に伴う寄生インダクタンスを低減することも可能である。
しかしながら、一般的に半導体集積回路装置は、小型化、低コスト化の観点から、チップ面積の縮小及びパッケージのリード端子数の低下が望まれており、上記方式は、ボンディングパッドの増加に伴うチップ面積の増大、及びパッケージのリード端子数の増大を招くという問題がある。
本発明は、上記のような問題点を解決するためになされたものであって、簡易な構成によって、チップ面積の増大を抑制し、パッケージのリード端子数の増大を抑え、さらには寄生インダクタンスを低減可能な半導体集積回路装置を提供することを目的とする。
本発明に係る半導体集積回路装置は、半導体基板上に設けられた複数の回路を備える。複数の回路は、互いに並列に動作しない第１の回路と第２の回路とを含む。半導体基板上に設けられた第１の回路と第２の回路に対して電源電圧および接地電圧の一方を供給する共通の第１の電源線をさらに備える。
好ましくは、第１の電源線と電気的に結合される少なくとも１つのボンディングパッドをさらに備える。
特に、半導体基板を収納するパッケージに設けられた外部からの電圧の供給を受けるリードと、リードと各少なくとも１つのボンディングパッドとを電気的に結合するボンディングワイヤとをさらに備える。リードと、各少なくとも１つのボンディングパッドとを電気的に結合するボンディングワイヤの本数は、複数本に設定される。
好ましくは、第１および第２の回路のうちの少なくとも一方は、エミッタ接地増幅回路を含む。
好ましくは、第１の回路は、高周波通信回路の受信系回路に対応し、第２の回路は、高周波通信回路の受信系回路と並列に動作しない送信系回路に対応する。
特に、半導体基板を収納するパッケージに設けられた外部からの電圧の供給を受けるリードと、リードと各少なくとも１つのボンディングパッドとを電気的に結合するボンディングワイヤとをさらに備える。半導体基板は、少なくとも１つのボンディングパッドを含む複数個のボンディングパッドを備える。リードは、複数個のボンディングパッドのうち他のボンディングパッドよりもボンディングワイヤの長さが短くなる少なくとも１つのボンディングパッドと電気的に結合される。
特に、第１の回路と第２の回路とは、第１の電源線の長さが短くなるように少なくとも１つのボンディングパッドと近接して配置される。
好ましくは、第１の回路と第２の回路に対して電源電圧および接地電圧の他方を供給する共通の第２の電源線をさらに備える。
本発明の半導体集積回路装置は、互いに並列に動作しない第１の回路と第２の回路に対して電源電圧および接地電圧の一方を供給する共通の第１の電源線を備える。したがって、電源線の本数を低減し、さらに、電源線と接続される端子数を低減してチップ面積を縮小することができる。
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰返さない。
（実施の形態１）
図１は、本発明の実施の形態１に従う集積回路チップＴＰの概略ブロック図である。
図１を参照して、集積回路チップＴＰは、第１〜第４の回路ブロック１〜４と、その周辺領域に配置された複数のボンディングパッドＰＤと、ＶＤＤラインＶ１〜Ｖ４と、ＧＮＤラインＧ１，Ｇ３，Ｇ４とを含む。第１〜第４の回路ブロック１〜４は、ＶＤＤラインＶ１〜Ｖ４にそれぞれ対応して接続され、電源電圧ＶＤＤの供給を受けるものとする。また、第１および第２の回路ブロック１，２は、ＧＮＤラインＧ１を共有して接続され、ＧＮＤラインＧ１から接地電圧ＧＮＤの供給を受けるものとする。また、第３および第４の回路ブロック３，４は、ＧＮＤラインＧ３，Ｇ４のそれぞれから接地電圧ＧＮＤの供給を受けるものとする。尚、本例においては、各回路ブロック１〜４の入出力ラインは省略している。なお、ＶＤＤラインおよびＧＮＤラインは、電源電圧ＶＤＤおよび接地電圧ＧＮＤの電圧をそれぞれ供給する電源線である。
ここで、第１の回路ブロックと第２の回路ブロックとは、互いに並列に動作状態になることはないものとする。第３の回路ブロック、及び第４の回路ブロックは任意の動作状態をとるものとする。
通常、半導体集積回路装置のリード端子としては、入出力ラインと電気的に結合される入出力端子、ＶＤＤラインと電気的に結合される電源端子、ＧＮＤラインと電気的に結合されるＧＮＤ端子の３つに大別される。そして、ノイズ等の影響を考慮して、各回路ブロック毎にＶＤＤラインおよびＧＮＤラインが独立に設けられる構成が一般的である。したがって、集積回路チップ上の回路ブロックの数が増加すれば、それだけ必要なＶＤＤおよびＧＮＤラインは増加する為、半導体集積回路装置の回路規模が大きくなるとともに、ラインと接続するためのボンディングパッドの数も増加する。すなわち、ボンディングパッドと接続される半導体パッケージのリード端子数も増加してしまうことになる。
しかしながら、例えば高周波通信装置の送信系回路および受信系回路のように、互いにどちらか一方のみが動作するような回路を含む半導体集積回路装置の場合、動作していない方の回路はノイズを発生することが無い。すなわち、両回路のＧＮＤラインを共通にしても一方のみしか動作しないために他方からのノイズは問題にはならない。
そこで、本発明の半導体集積回路装置は、半導体基板上にもうけられた複数の回路ブロックのうち、互いに並列に動作状態になることのない第１の回路ブロック１と第２の回路ブロック２について、第１の回路ブロック１と第２の回路ブロック２のＧＮＤラインＧ１を共通とした構成である。
本例においては、単一のボンディングパッドとＧＮＤラインとが接続される。したがって、２つの回路ブロックのＧＮＤ端子が１つとされるためリード端子数の低減が可能となる。
なお、本例においては、一例として互いに並列に動作状態になることのない第１の回路ブロックと第２の回路ブロックとの組について説明したが、半導体チップに同様の組が複数存在する場合には、同様の方式に従って、ＧＮＤラインを共有することにより、回路ブロックの数に対するＧＮＤ端子の数も低減することが可能となる。これにより、半導体集積回路装置の回路規模を小さくし、その分パッケージのリード端子数も減少させることができる。
（実施の形態２）
図２は、本発明の実施の形態２に従う集積回路チップＴＰａの概略ブロック図である。
図２を参照して、本発明の実施の形態２に従う集積回路チップＴＰａは、本発明の実施の形態１に従う集積回路チップＴＰと比較して、ＧＮＤラインＧ１が３個のボンディングパッドＰＤ０〜ＰＤ２と接続される点が異なる。その他の点については、図１の集積回路チップＴＰで説明したのと同様であるのでその詳細な説明は繰返さない。尚、各図において同等部分には同一符号にて示している。
本発明の実施の形態２に従うチップ構成は、上記ＧＮＤラインＧ１を複数の回路ブロックで共有するために使用しない複数のボンディングパッドＰＤに接続することにより、全体としてＧＮＤ端子の数の増大を抑えながら、ボンディングワイヤの複数接続による寄生インダクタンスを低減することが可能となる。
なお、本例においては、ＧＮＤラインＧ１を３つのボンディングパッドＰＤ０〜ＰＤ２と接続した構成について説明したが、これに限られず、更に多くのボンディングパッドと接続させることにより、さらに寄生インダクタンスの低減を図ることができる。
（実施の形態３）
図３は、本発明の実施の形態３に従う集積回路チップＴＰａとリード端子との関係を説明する図である。
図３を参照して、本例においては、半導体パッケージのリード端子ＲＤ０〜ＲＤ２が示されている。半導体パッケージのリード端子ＲＤ０〜ＲＤ２にそれぞれ対応してボンディングパッドＰＤ０〜ＰＤ２がボンディングワイヤにより接続されている。そして、本例においては、リード端子と、対応するボンディングパッドとを電気的に接続するためのボンディングワイヤが複数本ある。本例においては、ボンディングワイヤはそれぞれ２本ずつボンディングパッドと接続される例を示しているが、２本に限られず、それ以上とすることも可能である。
本実施の形態３に従う構成により、並列接続されるボンディングワイヤの本数が増えることにより、さらなる寄生インダクタンスの低減が可能となる。
（実施の形態４）
図４は、本発明の実施の形態４に従うエミッタ接地増幅回路１０の回路構成図である。
図４を参照して、エミッタ接地増幅回路１０は、バイポーラトランジスタ１１と、負荷インダクタ１２と、エミッタ接地増幅回路１０の入力端子１３と、エミッタ接地増幅回路１０の出力端子１４と、ＶＤＤラインと接続される電源端子１５と、ＧＮＤラインと接続されるＧＮＤ端子１６とを含む。
エミッタ接地増幅回路１０は、入力端子１３からの入力信号を負荷インダクタ１２およびバイポーラトランジスタ１１に基づく所定の増幅率で増幅して出力端子１４に出力する。
このようなエミッタ接地増幅回路１０が例えば図１〜図３の第１の回路ブロックとして設けられている場合、ＧＮＤ端子１６を図１〜図３のＧＮＤラインに接続すれば、エミッタ接地増幅回路のエミッタと接地間のインピーダンスは低減される。したがって、上述したエミッタデジェネレーションによる相互コンダクタンスの劣化を抑制して、所望の増幅率で信号を増幅することができる。
本例においては、互いに並列に動作状態になることのない第１の回路ブロックと第２の回路ブロックとのうち、少なくともどちらか一方がエミッタ接地増幅回路を含むものとする。既に述べた通り、エミッタ接地増幅回路は寄生インダクタンスに非常に敏感であるため、通常、その対策として複数のＧＮＤ端子を必要とするが、本発明によればＧＮＤ端子の増加を抑えることが可能となる。さらに、エミッタ接地増幅回路のような、寄生インダクタンスを低減する必要があるような回路のＧＮＤ端子に実施の形態３で説明した複数のボンディングワイヤを並列接続した場合、ＧＮＤ端子数の増加をさらに抑えることができる。
（実施の形態５）
本発明の実施の形態５は、上記で説明した半導体集積回路装置の具体的構成の一例として高周波通信回路１００に適用した場合について説明する。
図５は、本発明の実施の形態５に従う高周波通信回路１００の概略ブロック図である。
図５を参照して、本発明の実施の形態５に従う高周波通信回路１００は、低雑音増幅器（ＬＮＡ）２０と、ミキサ２１，３１と、バンドパスフィルタ２２，３２と、復調器２３と、パワーアンプ（ＰＡ）３０と、変調器３３と、ＰＬＬ４０と、局部発振器（ＶＣＯ）４１，４２とを含む。ＬＮＡ２０と、ミキサ２１と、バンドパスフィルタ２２と、復調器２３とは、受信系の回路ブロック２４を構成する（以下、受信系回路ブロック２４とも称する）。また、ＰＡ３０と、ミキサ３１と、バンドパスフィルタ３２と、変調器３３とは、送信系の回路ブロック３４を構成する（以下、送信系回路ブロック３４とも称する）。受信系および送信系回路ブロック２４，３４は、並列に動作状態になることはない。局部発振器４１，４２およびＰＬＬ４０は、受信および送信状態いずれにおいても動作状態である。
また、高周波通信回路１００は、受信系回路ブロック２４の入力端子５０と、受信系回路ブロック２４の出力端子５６と、送信系回路ブロック３４の出力端子５２と、送信系回路ブロック３４の入力端子５４と、ＬＮＡとＰＡとが共有するＧＮＤ端子５１と、受信系および送信系回路ブロック２４，３４において、２つのミキサ２１，３１が共有するＧＮＤ端子５３と、復調器２３と変調器３３とが共有するＧＮＤ端子５５とが設けられている。
次に、高周波通信回路１００の動作について説明する。
高周波通信回路１００が受信状態にあるとき、送信系回路ブロック３４は非動作状態にあり、受信系回路ブロック２４とその他の回路は動作状態にある。受信系の入力端子５０から入力される受信信号はＬＮＡ２０で増幅された後、ミキサ２１によって局部発振器４２の出力信号と掛け合わされ、所望の周波数へダウンコンバートされる。ダウンコンバートされた信号はバンドパスフィルタ２２で不要な周波数成分が除去された後、復調器２３によって局部発振器４１の出力信号に基づいて復調され、受信系回路ブロック２４の出力端子５６から出力される。
一方、高周波通信回路１００が送信状態にあるときは、受信系回路ブロック２４は非動作状態にあり、送信系回路ブロック３４とその他の回路は動作状態にある。送信系回路ブロックの入力端子５４から入力される送信信号は局部発振器４１の出力信号に基づいて変調器３３で変調された後、バンドパスフィルタ３２で不要な周波数成分が除去されて、ミキサ３１に入力される。この送信信号はミキサ３１で局部発振器４２の出力信号と掛け合わされ、所望の周波数にアップコンバートされ、ＰＡ３０で増幅された後、送信系の出力端子５２から出力される。尚、ＰＬＬ４０は、局部発振器４１，４２の出力信号の発振周波数を所望の周波数に設定する。
本例においては、ＬＮＡ２０とＰＡ３０との組、受信系回路ブロックのミキサ２１と送信系回路ブロックのミキサ３１との組、復調器２３と変調器３３との組の３つの組のＧＮＤラインを共通にした場合が一例として示されている。具体的には、ＬＮＡ２０とＰＡ３０とは、ＧＮＤ端子５１を介して接地電圧ＧＮＤが供給される。受信ミキサ２１とミキサ３１とは、ＧＮＤ端子５３を介して接地電圧ＧＮＤが供給される。復調器２３と変調器３３とは、ＧＮＤ端子５５を介して接地電圧ＧＮＤが供給される。ここでは、このように３つの組について、ＧＮＤラインを共有した構成について説明したが、これに限られず、並列に動作状態になることはない受信系回路ブロック２４を構成する回路と送信系回路ブロック３４を構成する回路との任意の組でＧＮＤラインを共有する構成としても良い。
通常、高周波通信回路を同一半導体基板上に集積したとき、数多くの回路ブロックが存在するために、多くのリード端子が必要となる。ところが、高周波通信回路は上述したように送信状態と受信状態とで回路の動作が異なり、上記受信系回路ブロックと送信系回路ブロックとの組が存在するのでＧＮＤラインを共通にすることで、ボンディングパッドの個数を低減させることにより結果としてリード端子数を低減することが可能となる。
（実施の形態６）
図６は、本発明の実施の形態６に従う集積回路チップＴＰｂとリード端子との接続関係を説明する図である。
図６を参照して、本例においては、リード端子ＲＤ３〜ＲＤ６が示されている。そして、第１の回路ブロック１と第２の回路ブロック２とが共有しているＧＮＤラインＧ１が示されている。
図６に示されるように、ボンディングワイヤの長さは、ワイヤが接続されるボンディングパッドとリード端子との位置で決まるため、それぞれ長さが異なる。例えば、半導体チップの４隅近傍のパッドに接続されるワイヤは、他のワイヤに比べて長くなってしまう傾向がある。寄生インダクタンスを低減するには、ボンディングワイヤはできるだけ短くするのが望ましい。
ボンディングワイヤの長さが最も短くなるような位置のパッドと共有のＧＮＤラインとを接続することにより寄生インダクタンスを低減する。具体的には、リード端子ＲＤに隣接する複数のパッドのうちの他のパッドの長さよりも短くなるような位置のパッドと対応するリード端子ＲＤとをボンディングワイヤＷＲを用いて接続する。
また、半導体チップ上のＧＮＤラインは、周知の通り長ければ長いほど、寄生抵抗、寄生容量、及び寄生インダクタンスが増加するため、できるだけ短い方が望ましい。
したがって、ＧＮＤラインを短くするようにリード端子ＲＤと接続されたボンディングパッドに近接してＧＮＤラインと接続される第１および第２の回路ブロック１，２を配置することによって、さらに寄生インピーダンスを低減することが可能となる。
（実施の形態７）
上記の実施の形態においては、ＧＮＤラインを共有にした構成によりＧＮＤ端子数の増加を防止するともに寄生インダクタンスを低減する構成について説明したが、ＧＮＤラインのみならずＶＤＤラインにも全く同様に適用可能である。
図７は、本発明の実施の形態７に従う集積回路チップＴＰｃの概略ブロック図である。
図７を参照して、本発明の実施の形態７に従う集積回路チップＴＰｃは、第１の回路ブロックと第２の回路ブロックとのＶＤＤラインＶ１＃をＧＮＤラインＧ１とともに共通にしたものである。
本発明の半導体集積回路装置は、第１の回路ブロックと第２の回路ブロックとのＶＤＤラインが共通であるものである。よって、ＶＤＤラインを共通にすることでチップ面積の縮小及びパッケージのリード端子数の低下が可能となる。なお、当該構成は、上記の実施の形態１〜６に対して同様に適用可能である。
以上説明したように、本発明の半導体集積回路装置は、チップ面積の増大、及びパッケージのリード端子数の増大を抑え、且つ寄生インダクタンス成分を低減させることが可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態１に従う集積回路チップＴＰの概略ブロック図である。 本発明の実施の形態２に従う集積回路チップＴＰａの概略ブロック図である。 本発明の実施の形態３に従う集積回路チップＴＰａとリード端子との関係を説明する図である。 本発明の実施の形態４に従うエミッタ接地増幅回路１０の回路構成図である。 本発明の実施の形態５に従う高周波通信回路１００の概略ブロック図である。 本発明の実施の形態６に従う集積回路チップＴＰｂとリード端子との接続関係を説明する図である。 本発明の実施の形態７に従う集積回路チップＴＰｃの概略ブロック図である。
符号の説明
１〜４ 回路ブロック、１０ エミッタ接地増幅回路、１００ 高周波通信回路、ＰＤ，ＰＤ０〜ＰＤ２ ボンディングパッド、ＲＤ，ＲＤ０〜ＲＤ６ リード端子、Ｇ１，Ｇ３，Ｇ４ ＧＮＤライン、Ｖ１〜Ｖ４，Ｖ１＃ ＶＤＤライン、ＴＰ，ＴＰａ，ＴＰｂ，ＴＰｃ 集積回路チップ。

Claims (8)

  1. 半導体基板上に設けられた複数の回路を備え、
    前記複数の回路は、互いに並列に動作しない第１の回路と第２の回路とを含み、
    前記半導体基板上に設けられた前記第１の回路と前記第２の回路に対して電源電圧および接地電圧の一方を供給する共通の第１の電源線をさらに備える、半導体集積回路装置。
  2. 前記第１の電源線と電気的に結合される少なくとも１つのボンディングパッドをさらに備える、請求項１に記載の半導体集積回路装置。
  3. 前記半導体基板を収納するパッケージに設けられた外部からの電圧の供給を受けるリードと、
    前記リードと各前記少なくとも１つのボンディングパッドとを電気的に結合するボンディングワイヤとをさらに備え、
    前記リードと、各前記少なくとも１つのボンディングパッドとを電気的に結合するボンディングワイヤの本数は、複数本に設定される、請求項２に記載の半導体集積回路装置。
  4. 前記第１および第２の回路のうちの少なくとも一方は、エミッタ接地増幅回路を含む、請求項１〜３までのいずれか１項に記載の半導体集積回路装置。
  5. 前記第１の回路は、高周波通信回路の受信系回路に対応し、前記第２の回路は、前記高周波通信回路の前記受信系回路と並列に動作しない送信系回路に対応する、請求項１〜４までのいずれか１項に記載の半導体集積回路装置。
  6. 前記半導体基板を収納するパッケージに設けられた外部からの電圧の供給を受けるリードと、
    前記リードと各前記少なくとも１つのボンディングパッドとを電気的に結合するボンディングワイヤとをさらに備え、
    前記半導体基板は、前記少なくとも１つのボンディングパッドを含む複数個のボンディングパッドを備え、
    前記リードは、前記複数個のボンディングパッドのうち他のボンディングパッドよりも前記ボンディングワイヤの長さが短くなる前記少なくとも１つのボンディングパッドと電気的に結合される、請求項２に記載の半導体集積回路装置。
  7. 前記第１の回路と前記第２の回路とは、前記第１の電源線の長さが短くなるように前記少なくとも１つのボンディングパッドと近接して配置される、請求項２，３または６に記載の半導体集積回路装置。
  8. 前記第１の回路と前記第２の回路に対して前記電源電圧および前記接地電圧の他方を供給する共通の第２の電源線をさらに備える、請求項１〜７までのいずれか１項に記載の半導体集積回路装置。
JP2004255950A 2004-09-02 2004-09-02 半導体集積回路装置 Pending JP2006073821A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004255950A JP2006073821A (ja) 2004-09-02 2004-09-02 半導体集積回路装置
DE102005040489A DE102005040489A1 (de) 2004-09-02 2005-08-26 Halbleiter-IC
US11/211,584 US20060043425A1 (en) 2004-09-02 2005-08-26 Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance
CNA2005101132348A CN1770451A (zh) 2004-09-02 2005-09-02 改善芯片面积和封装引线端子数量及寄生电感的ic器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004255950A JP2006073821A (ja) 2004-09-02 2004-09-02 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2006073821A true JP2006073821A (ja) 2006-03-16

Family

ID=35941814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004255950A Pending JP2006073821A (ja) 2004-09-02 2004-09-02 半導体集積回路装置

Country Status (4)

Country Link
US (1) US20060043425A1 (ja)
JP (1) JP2006073821A (ja)
CN (1) CN1770451A (ja)
DE (1) DE102005040489A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
CN102313862B (zh) * 2010-07-08 2013-09-11 上海华虹Nec电子有限公司 片上型四端口射频器件射频测试的去嵌方法
US8773204B2 (en) 2012-02-14 2014-07-08 Qualcomm Incorporated Amplifier with reduced source degeneration inductance
CN108089657B (zh) * 2017-12-14 2020-01-10 曙光信息产业(北京)有限公司 主板及服务器
CN109273424B (zh) * 2018-10-15 2024-02-02 矽力杰半导体技术(杭州)有限公司 一种封装组件
WO2021147101A1 (zh) * 2020-01-23 2021-07-29 华为技术有限公司 一种芯片装置和无线通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3815835B2 (ja) * 1997-02-18 2006-08-30 本田技研工業株式会社 半導体装置
JP2000299438A (ja) * 1999-04-15 2000-10-24 Hitachi Ltd 半導体集積回路
JP4319339B2 (ja) * 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
CN1770451A (zh) 2006-05-10
US20060043425A1 (en) 2006-03-02
DE102005040489A1 (de) 2006-03-23

Similar Documents

Publication Publication Date Title
JP5519558B2 (ja) 高周波電力増幅装置
US6724263B2 (en) High-frequency power amplifier
JP2010273321A (ja) 高周波電力増幅装置及びそれを有する無線通信装置
JP2000299438A5 (ja)
JP2004281625A (ja) 半導体装置
US7095999B2 (en) Signal processing semiconductor integrated circuit device
JP2011055241A (ja) 高周波電力増幅器
US6822518B1 (en) Low noise amplifier
JP3737549B2 (ja) 利得制御回路および可変利得電力増幅器
US20060043425A1 (en) Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance
JP2007329831A (ja) 増幅回路
JP4373332B2 (ja) 発振器および集積回路
JP4744786B2 (ja) 高周波電力増幅モジュール
CN107070405B (zh) 一种振荡器装置
JP2006294902A (ja) 差動増幅回路及び無線通信装置
JP2001007657A (ja) 高周波電力増幅装置および無線通信機
JP2006093773A (ja) 高周波電力増幅モジュール
TWI274416B (en) Integrated circuit with reduced coupling noise
TWI383584B (zh) 補償在相同封裝中之rf或微波電晶體之間之寄生耦接的方法、封裝電子裝置、rf放大器及微波放大器
CN112272043A (zh) 减小干扰的无线通信电路
US7173326B2 (en) Semiconductor integrated device
JP2006086329A (ja) 電力増幅器モジュール
JP2009017494A (ja) バイアス回路、電力増幅回路、受信機、送信機及び送受信機
JP2010004304A (ja) 電力増幅回路及び送信機並びに送受信機
JP2008028539A (ja) 高周波回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105