JP4968997B2 - ディープサブミクロンｍｏｓトランジスタの製造方法 - Google Patents
ディープサブミクロンｍｏｓトランジスタの製造方法 Download PDFInfo
- Publication number
- JP4968997B2 JP4968997B2 JP2001266329A JP2001266329A JP4968997B2 JP 4968997 B2 JP4968997 B2 JP 4968997B2 JP 2001266329 A JP2001266329 A JP 2001266329A JP 2001266329 A JP2001266329 A JP 2001266329A JP 4968997 B2 JP4968997 B2 JP 4968997B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- forming
- insulating film
- side gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 57
- 238000002955 isolation Methods 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 10
- 125000001475 halogen functional group Chemical group 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 42
- 230000000694 effects Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 239000003870 refractory metal Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタの製造方法に関し、更に詳しくは、ディープサブミクロンＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタの大きさを縮小するためには、そのチャネルの長さを短くしなげればならない。かかるディープサブミクロンの形成技術は、今後１０年間更に一層発展し、５０ｎｍ以下のチャネル長を有するＭＯＳトランジスタが開発されるものと見込んでいる。かかるディープサブミクロンチャネルＭＯＳトランジスタが正常に作動するためには、短チャネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）を最小化するのが重要であるが、このためには、ソース／ドレイン接合を極めて薄く形成しなければならない。
【０００３】
このために、従来では、電気的に形成された薄い反転層（ｉｎｖｅｒｓｉｏｎｌａｙｅｒ）をソース／ドレインに使用するか、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）を側壁（ｓｉｄｅ ｗａｌｌ）に使用し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を通じてリン（Ｐ）をシリコン基板に拡散することで浅い接合を形成した。
【０００４】
しかし、これらの方法は、大量生産に適しない構造であるため、実際に応用することはほぼ不可能である。即ち、比較的高い電圧を印加せざるを得ない構造であるか、チャネル長のみを減少しただけであって、素子の大きさ自体は縮小していない構造、又工程上、信頼性のある素子特性を得難い構造であるため、かかる短所を補完する必要性が増してきている。
【０００５】
【発明が解決しようとする課題】
ここで、本発明は、前述の従来の問題点を解決すべくなされたもので、仕事関数の差を用いてバイアスが加わっていない状態でもシリコン基板に反転層（ｉｎｖｅｒｓｉｏｎ ｌａｙｅｒ）が形成するようにし、その薄い反転層がソース／ドレインの役割を果たすようにすることで、短チャネル効果を減少すると共に、チャネルでのキャリアの移動度を増加する、ＭＯＳトランジスタの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を達成するための本発明の第１の例によるＭＯＳトランジスタの製造方法は、ｐ型半導体基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；前記分離用絶縁膜上に前記ｐ型半導体基板及び前記主ゲートより小さい仕事関数を有する側面ゲート用物質層を形成するステップと；前記半導体基板及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；ｎ型ソース／ドレインをそれぞれ形成するステップ；及び前記ソースとこれに隣接する前記側面ゲート及び／又は前記ドレインとこれに隣接する前記側面ゲートとをそれぞれ電気的に接続する導電膜パターンを、前記結果物上に形成するステップと；を含むことを特徴とする。
【０００７】
前記課題を達成するための本発明の第２の例によるＭＯＳトランジスタの製造方法は、ｐ型半導体基板の代わりに、ｐ型半導体層が最上層に形成されたＳＯＩ基板を使用して、前記第１の例と同様な方法にてＭＯＳトランジスタを製造することを特徴とする。
【０００８】
第１の例及び第２の例において、前記主ゲートの材料としては、ｐ＋型多結晶シリコン、ｐ＋型ＳｉＧｅ、又はミッドギャップ（ｍｉｄ−ｇａｐ）物質を使用することができ、前記側面ゲート用物質層の材料としては、ｎ＋型多結晶シリコンを使用することができる。そして、前記分離用絶縁膜としては、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜を使用することができる。
【０００９】
また、前記ソース／ドレイン領域の形成ステップの前又は後に、パンチスルー現象を防止するために、前記ｐ型半導体基板又は前記ＳＯＩ基板のｐ型半導体層より更に多くの不純物が注入されたｐ型ハローイオン注入領域を形成するステップを含むこともできる。
【００１０】
前記課題を達成するための本発明の第３の例によるＭＯＳトランジスタの製造方法は、ｎ型半導体基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；前記分離用絶縁膜上に前記半導体基板、及び前記主ゲートより大きい仕事関数を有する側面ゲート用物質層を形成するステップと；前記半導体基板及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；ｐ型ソース／ドレインをそれぞれ形成するステップと；前記ソースとこれに隣接する前記側面ゲート及び／又は前記ドレインとこれに隣接する前記側面ゲートとが互いに電気的に接続するように、前記結果物上に導電膜パターンを形成するステップと；を含むことを特徴とする。
【００１１】
前記課題を達成するための本発明の第４の例によるＭＯＳトランジスタの製造方法は、ｎ型半導体基板の代わりに、ｎ型半導体層が最上層に形成されたＳＯＩ基板を使用して、前記第３の例と同様な方法にてＭＯＳトランジスタを製造することを特徴とする。
【００１２】
第３の例及び第４の例において、前記主ゲートの材料としては、ｎ＋型多結晶シリコンを使用することができ、前記側面ゲート用物質層の材料としては、ｐ型多結晶シリコンを使用することができる。そして、前記分離用絶縁膜としては、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜を使用することができる。
【００１３】
前記ソース／ドレイン領域の形成ステップの前又は後に、パンチスルー現象を防止するために、前記ｎ型半導体基板又は前記ＳＯＩ基板のｎ型半導体層より更に多くの不純物が注入されたｎ型ハローイオン注入領域を形成するステップを含むこともできる。
【００１４】
【発明の実施の形態】
以下、本発明の好ましい実施例を、添付の図面を参照して詳細に説明する。
【００１５】
［実施例１］
図１（ａ）乃至図１（ｆ）は、本発明の第１の実施例によるＭＯＳトランジスタの製造方法を説明するための断面図である。
【００１６】
図１（ａ）及び図１（ｂ）は、主ゲート１５０、キャッピング層１６０ａ、分離用絶縁膜パターン１７０ａ、及び側面ゲート１８０ａを形成するステップを説明するための断面図である。先ず、ｐ−型シリコン基板１１０上に通常の方法にてゲート絶縁膜１２０ａ、主ゲート１５０、及びキャッピング層１６０ａが順次にラミネートされたゲートパターンを形成する。ここで、キャッピング層１６０ａは、シリコン窒化物又はシリコン酸化物からなり、主ゲート１５０は、基板１１０より大なる仕事関数を有する物質層１３０ａ、例えばｐ＋型多結晶シリコン層とシリサイド層１４０ａが順次にラミネートされたポリサイド（ｐｏｌｙｃｉｄｅ）構造を有する。
【００１７】
次に、前記ゲートパターンが形成された結果物の全面に分離用絶縁膜１７０を形成する。分離用絶縁膜１７０としては、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜を使用することができ、分離用絶縁膜１７０が高誘電物質からなるほど後述する反転層１９０ａがよりよく形成するので好ましい。
【００１８】
次いで、分離用絶縁膜１７０上に側面ゲート用物質層を形成した後に、基板１１０及びキャッピング層１６０ａが露出するように、前記側面ゲート物質層及び分離用絶縁膜１７０を異方性エッチングして、分離用絶縁膜パターン１７０ａ及びスぺーサー（ｓｐａｃｅｒ）形態の側面ゲート１８０ａを形成する。ここで、前記側面ゲート用物質層は、前記基板１１０より小さい仕事関数を有する物質、例えばｎ＋型多結晶シリコンで形成する。
【００１９】
図２（ａ）は、主ゲート１５０と基板１１０との間のエネルギーバンドダイアグラム（ｅｎｅｒｇｙ ｂａｎｄ ｄｉａｇｒａｍ）を一例に示したものであり、図２（ｂ）は、側面ゲート１８０ａと基板１１０との間のエネルギーバンドダイアグラム（ｅｎｅｒｇｙ ｂａｎｄ ｄｉａｇｒａｍ）を一例に示したものである。
【００２０】
図２（ａ）を参照すると、ｐ−型基板は、５．０３〜５．１３ｅＶの仕事関数を有し、ｐ＋型多結晶シリコンは、約５．２９ｅＶの仕事関数を有しているため、平衡状態で基板１１０のエネルギーバンドは、上方に撓み、基板１１０の表面は、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ ｓｔａｔｅ）になる。
【００２１】
図２ｂを参照すると、ｐ−型基板は、５．０３〜５．１３ｅＶの仕事関数を有し、ｎ＋型多結晶シリコンは、約４．１７ｅＶの仕事関数を有しているため、平衡状態で基板１１０のエネルギーバンドは、下方に撓み、基板１１０の表面は、反転状態（ｉｎｖｅｒｓｉｏｎ ｓｔａｔｅ）になる。従って、図１（ｂ）に示すように、主ゲート１５０の下には、反転層が形成しないが、側面ゲート１８０ａの下には、ｎ型反転層１９０ａが形成する。
【００２２】
図１（ｃ）及び図１（ｄ）は、ハロー（ｈａｌｏ）イオン注入領域１９５、ソース／ドレイン１９０ｂ、導電膜パターン１９７ａ、及び金属配線１９９ａを形成するステップを説明するための断面図である。先ず、パンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）現象を防止するために、ハローイオン注入工程を行うことにより、ｐ型ハローイオン注入領域１９５を形成した後、イオン注入工程でｎ型のソース／ドレイン１９０ｂをそれぞれ形成する。ここで、ハローイオン注入領域１９５とソース／ドレイン１９０ｂの形成手順が変わってもよく、ハローイオン注入領域１９５を形成する代わりに、レトログレードウェル（ｒｅｔｒｏｇｒａｄｅ ｗｅｌｌ）を形成しても同様な効果を得ることができる。
【００２３】
次に、前記結果物の全面にＴｉ、Ｃｏ、又はＷのような高融点金属を蒸着した後、熱処理工程を行うことにより、基板１１０と側面ゲート１８０ａに接する高融点金属のみをシリサイドに変態し、シリサイドに変態していない残りの高融点金属を除去することで、ソース側側面ゲートとソースとを、そしてドレイン側側面ゲートとドレインとをそれぞれ電気的に接続する自己整列された（ｓｅｌｆ−ａｌｉｇｎｅｄ）導電膜パターン１９７ａを形成する。
【００２４】
次いで、導電膜パターン１９７ａが形成された結果物の全面に層間絶縁膜を蒸着した後に異方性エッチング工程を行ない、導電膜パターン１９７ａを露出するコンタクトホールを有する層間絶縁膜パターン１９８ａを形成する。次に、前記コンタクトホールを通じて導電膜パターン１９７ａと電気的に接続する金属配線１９９ａを形成する。
【００２５】
主ゲート１５０及び側面ゲート１８０ａは、本発明による素子の概念に適する限り、多結晶シリコンでない他の金属性物質からなってもよいが、側面ゲート１８０ａが多結晶シリコンでない他の材質からなる場合には、上述のような方法で導電膜パターン１９７ａを形成できず、パターニング工程を通じて導電膜パターン１９７ａを形成しなければならない。即ち、ソース／ドレイン１９０ｂが形成された結果物の全面に導電膜を蒸着した後、これをパターニングし、前記のような形態の導電膜パターン１９７ａを形成しなければならない。
【００２６】
図１（ｄ）のように、ソースとこれに隣接する側面ゲートとを、そしてドレイン領域とこれに隣接する側面ゲートとのいずれを電気的に接続する必要はなく、図１（ｅ）に示すように、導電膜パターン１９７ａ’により、いずれか１つだけを互いに接続してもよい。
【００２７】
さらに、図１（ｄ）において説明したサリサイド（ｓｅｌｆ−ａｌｉｇｎｅｄｓｉｌｉｃｉｄｅ、ｓａｌｉｃｉｄｅ）工程、又はパターニング工程を行わなくても、図１（ｆ）に示すような方法でソースとドレインを側面ゲートにそれぞれ電気的に接続することができる。これを具体的に説明すると、次の通りである。図１（ｃ）の結果物の全面に直に層間絶縁膜を形成した後に異方性エッチングし、側面ゲート１８０ａとソース／ドレイン１９０ｂのいずれを露出するコンタクトホールを有する層間絶縁膜パターン１９８ａ’を形成する。次に、層間絶縁膜パターン１９８ａ’のコンタクトホールを通じてソース／ドレイン１９０ｂに接続する導電性ランディングパッド（ｌａｎｄｉｎｇ ｐａｄ）１９７ａを形成する。
【００２８】
本発明により製造されたＮＭＯＳトランジスタの場合、他の条件が同一の場合に主ゲート１５０の仕事関数と側面ゲート１８０ａの仕事関数との差だけ、主ゲート１５０と側面ゲート１８０ａに対するスレッショルド電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）の差が出る。例えば、主ゲート１５０が５．２９ｅＶの仕事関数を有するｐ＋型多結晶シリコンからなり、側面ゲート１８０ａが４．１７ｅＶの仕事関数を有するｎ＋型多結晶シリコンからなる場合には、かかるスレッショルド電圧の差は、約１．１２Ｖである。
【００２９】
従って、主ゲート１５０に対するスレッショルド電圧が０．８Ｖになるように素子を製造すると、側面ゲート１８０ａに対するスレッショルド電圧は−０．４２Ｖとなり、側面ゲート１８０ａにバイアスを加えていない状態でも側面ゲート１８０ａの下に位置する基板１１０にｎ型反転層１９０ａが形成する。導電膜パターン１９７ａ、１９７ａ’、又はランディングパッド１９７ａ’に電圧を印加すると、かかるｎ型反転層１９０ａが実質的にソース／ドレインの役割をし、結果として短チャネル効果が減少する効果を奏する。
【００３０】
無論、図１（ｅ）のように、ソース側側面ゲートは、浮遊（ｆｌｏａｔｉｎｇ）状態にしておき、ドレイン側側面ゲートのみをドレイン領域と電気的に接続した場合でも同様な効果を得ることができる。この場合にも、図１（ｄ）の場合に比べてチャネル長が短くなる効果は劣るが、主ゲート１５０に電圧を印加すると、静電容量のカップリング効果により主ゲート１５０に印加される電圧に比例する電圧が、ソース領域側の側面ゲートに印加され、ソース側側面ゲートの下により酷い反転が起こるため、チャネルを通じて流れる電流量が増加する。
【００３１】
一方、第１の実施例では、ｐ−型シリコン基板１１０だけを例に挙げて説明したが、ｐ−型シリコン基板１１０の代わりに、ｐ−型半導体層が最上層に形成されたＳＯＩ基板を使用することもできる。
【００３２】
［実施例２］
これまでは、ＮＭＯＳトランジスタを例に挙げたが、ＰＭＯＳトランジスタの場合にも同様である。単に、主ゲートは、基板より仕事関数が小さい物質を使用し、側面ゲートは、基板より仕事関数が大なる物質を使用するという点において相違するだけである。例えば、ｎ型シリコン基板を使用する場合、図３の（ａ）に示すように、主ゲートは、ｎ＋型多結晶シリコンで形成し、側面ゲートは、図３の（ｂ）に示すように、ｐ＋型多結晶シリコンで形成すればよい。なお、ｎ型シリコン基板の代わりに、ｎ型半導体層が最上層に形成されたＳＯＩ基板を使用することもできる。
【００３３】
【発明の効果】
上述のような本発明によるＭＯＳトランジスタの製造方法によると、基板１１０のドーピング濃度が低いため、側面ゲート１８０ａに電圧が印加しない状態でも基板１１０の表面に薄い反転層１９０ａが形成する。導電性パターン１９７ａにより、反転層１９０ａとソース／ドレイン１９０ｂとが電気的に接続するため、反転層１９０ａとソース／ドレインの役割をし、短チャネル効果が減少する。本発明による場合、既存の工程を大きく離れていないにもかかわらず再現性があるように、０．１μｍ以下のチャネル長を有するディープサブミクロンＭＯＳトランジスタを製造することができるようになる。
【００３４】
また、本発明による場合、チャネル領域のドーピング濃度が低いため、散乱効果が減少し、キャリアの移動度が改善するのみならず、ドーピングされた不純物の不均一な分布によりスレッショルド電圧が変化する現象を最小化することができる。
【００３５】
本発明は、前記実施例に限らず、本発明の技術的思想内で当該分野における通常の知識を有する者により様々な変更が可能であることは明白である。
【図面の簡単な説明】
【図１】図１（ａ）乃至図１（ｆ）は、本発明の第１の実施例によるＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２】（ａ）は、図１（ｂ）の主ゲート１５０と基板１１０との間のエネルギーバンドダイアグラムであり、（ｂ）は、側面ゲート１８０ａと基板１１０との間のエネルギーバンドダイアグラムである。
【図３】図３は、本発明の第２の実施例に対するものであり、（ａ）は、主ゲートと基板との間のエネルギーバンドダイアグラムであり、（ｂ）は、側面ゲートと基板との間のエネルギーバンドダイアグラムである。
【符号の説明】
１１０ 基板
１２０ａ ゲート絶縁膜
１５０ 主ゲート
１７０ａ 分離用絶縁膜パターン
１８０ａ 側面ゲート
１９０ａ 反転層
１９０ｂ ソース／ドレイン
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタの製造方法に関し、更に詳しくは、ディープサブミクロンＭＯＳトランジスタの製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳトランジスタの大きさを縮小するためには、そのチャネルの長さを短くしなげればならない。かかるディープサブミクロンの形成技術は、今後１０年間更に一層発展し、５０ｎｍ以下のチャネル長を有するＭＯＳトランジスタが開発されるものと見込んでいる。かかるディープサブミクロンチャネルＭＯＳトランジスタが正常に作動するためには、短チャネル効果（ｓｈｏｒｔ ｃｈａｎｎｅｌ ｅｆｆｅｃｔ）を最小化するのが重要であるが、このためには、ソース／ドレイン接合を極めて薄く形成しなければならない。
【０００３】
このために、従来では、電気的に形成された薄い反転層（ｉｎｖｅｒｓｉｏｎｌａｙｅｒ）をソース／ドレインに使用するか、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）を側壁（ｓｉｄｅ ｗａｌｌ）に使用し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を通じてリン（Ｐ）をシリコン基板に拡散することで浅い接合を形成した。
【０００４】
しかし、これらの方法は、大量生産に適しない構造であるため、実際に応用することはほぼ不可能である。即ち、比較的高い電圧を印加せざるを得ない構造であるか、チャネル長のみを減少しただけであって、素子の大きさ自体は縮小していない構造、又工程上、信頼性のある素子特性を得難い構造であるため、かかる短所を補完する必要性が増してきている。
【０００５】
【発明が解決しようとする課題】
ここで、本発明は、前述の従来の問題点を解決すべくなされたもので、仕事関数の差を用いてバイアスが加わっていない状態でもシリコン基板に反転層（ｉｎｖｅｒｓｉｏｎ ｌａｙｅｒ）が形成するようにし、その薄い反転層がソース／ドレインの役割を果たすようにすることで、短チャネル効果を減少すると共に、チャネルでのキャリアの移動度を増加する、ＭＯＳトランジスタの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
前記課題を達成するための本発明の第１の例によるＭＯＳトランジスタの製造方法は、ｐ型半導体基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；前記分離用絶縁膜上に前記ｐ型半導体基板及び前記主ゲートより小さい仕事関数を有する側面ゲート用物質層を形成するステップと；前記半導体基板及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；ｎ型ソース／ドレインをそれぞれ形成するステップ；及び前記ソースとこれに隣接する前記側面ゲート及び／又は前記ドレインとこれに隣接する前記側面ゲートとをそれぞれ電気的に接続する導電膜パターンを、前記結果物上に形成するステップと；を含むことを特徴とする。
【０００７】
前記課題を達成するための本発明の第２の例によるＭＯＳトランジスタの製造方法は、ｐ型半導体基板の代わりに、ｐ型半導体層が最上層に形成されたＳＯＩ基板を使用して、前記第１の例と同様な方法にてＭＯＳトランジスタを製造することを特徴とする。
【０００８】
第１の例及び第２の例において、前記主ゲートの材料としては、ｐ＋型多結晶シリコン、ｐ＋型ＳｉＧｅ、又はミッドギャップ（ｍｉｄ−ｇａｐ）物質を使用することができ、前記側面ゲート用物質層の材料としては、ｎ＋型多結晶シリコンを使用することができる。そして、前記分離用絶縁膜としては、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜を使用することができる。
【０００９】
また、前記ソース／ドレイン領域の形成ステップの前又は後に、パンチスルー現象を防止するために、前記ｐ型半導体基板又は前記ＳＯＩ基板のｐ型半導体層より更に多くの不純物が注入されたｐ型ハローイオン注入領域を形成するステップを含むこともできる。
【００１０】
前記課題を達成するための本発明の第３の例によるＭＯＳトランジスタの製造方法は、ｎ型半導体基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；前記分離用絶縁膜上に前記半導体基板、及び前記主ゲートより大きい仕事関数を有する側面ゲート用物質層を形成するステップと；前記半導体基板及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；ｐ型ソース／ドレインをそれぞれ形成するステップと；前記ソースとこれに隣接する前記側面ゲート及び／又は前記ドレインとこれに隣接する前記側面ゲートとが互いに電気的に接続するように、前記結果物上に導電膜パターンを形成するステップと；を含むことを特徴とする。
【００１１】
前記課題を達成するための本発明の第４の例によるＭＯＳトランジスタの製造方法は、ｎ型半導体基板の代わりに、ｎ型半導体層が最上層に形成されたＳＯＩ基板を使用して、前記第３の例と同様な方法にてＭＯＳトランジスタを製造することを特徴とする。
【００１２】
第３の例及び第４の例において、前記主ゲートの材料としては、ｎ＋型多結晶シリコンを使用することができ、前記側面ゲート用物質層の材料としては、ｐ型多結晶シリコンを使用することができる。そして、前記分離用絶縁膜としては、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜を使用することができる。
【００１３】
前記ソース／ドレイン領域の形成ステップの前又は後に、パンチスルー現象を防止するために、前記ｎ型半導体基板又は前記ＳＯＩ基板のｎ型半導体層より更に多くの不純物が注入されたｎ型ハローイオン注入領域を形成するステップを含むこともできる。
【００１４】
【発明の実施の形態】
以下、本発明の好ましい実施例を、添付の図面を参照して詳細に説明する。
【００１５】
［実施例１］
図１（ａ）乃至図１（ｆ）は、本発明の第１の実施例によるＭＯＳトランジスタの製造方法を説明するための断面図である。
【００１６】
図１（ａ）及び図１（ｂ）は、主ゲート１５０、キャッピング層１６０ａ、分離用絶縁膜パターン１７０ａ、及び側面ゲート１８０ａを形成するステップを説明するための断面図である。先ず、ｐ−型シリコン基板１１０上に通常の方法にてゲート絶縁膜１２０ａ、主ゲート１５０、及びキャッピング層１６０ａが順次にラミネートされたゲートパターンを形成する。ここで、キャッピング層１６０ａは、シリコン窒化物又はシリコン酸化物からなり、主ゲート１５０は、基板１１０より大なる仕事関数を有する物質層１３０ａ、例えばｐ＋型多結晶シリコン層とシリサイド層１４０ａが順次にラミネートされたポリサイド（ｐｏｌｙｃｉｄｅ）構造を有する。
【００１７】
次に、前記ゲートパターンが形成された結果物の全面に分離用絶縁膜１７０を形成する。分離用絶縁膜１７０としては、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜を使用することができ、分離用絶縁膜１７０が高誘電物質からなるほど後述する反転層１９０ａがよりよく形成するので好ましい。
【００１８】
次いで、分離用絶縁膜１７０上に側面ゲート用物質層を形成した後に、基板１１０及びキャッピング層１６０ａが露出するように、前記側面ゲート物質層及び分離用絶縁膜１７０を異方性エッチングして、分離用絶縁膜パターン１７０ａ及びスぺーサー（ｓｐａｃｅｒ）形態の側面ゲート１８０ａを形成する。ここで、前記側面ゲート用物質層は、前記基板１１０より小さい仕事関数を有する物質、例えばｎ＋型多結晶シリコンで形成する。
【００１９】
図２（ａ）は、主ゲート１５０と基板１１０との間のエネルギーバンドダイアグラム（ｅｎｅｒｇｙ ｂａｎｄ ｄｉａｇｒａｍ）を一例に示したものであり、図２（ｂ）は、側面ゲート１８０ａと基板１１０との間のエネルギーバンドダイアグラム（ｅｎｅｒｇｙ ｂａｎｄ ｄｉａｇｒａｍ）を一例に示したものである。
【００２０】
図２（ａ）を参照すると、ｐ−型基板は、５．０３〜５．１３ｅＶの仕事関数を有し、ｐ＋型多結晶シリコンは、約５．２９ｅＶの仕事関数を有しているため、平衡状態で基板１１０のエネルギーバンドは、上方に撓み、基板１１０の表面は、蓄積状態（ａｃｃｕｍｕｌａｔｉｏｎ ｓｔａｔｅ）になる。
【００２１】
図２ｂを参照すると、ｐ−型基板は、５．０３〜５．１３ｅＶの仕事関数を有し、ｎ＋型多結晶シリコンは、約４．１７ｅＶの仕事関数を有しているため、平衡状態で基板１１０のエネルギーバンドは、下方に撓み、基板１１０の表面は、反転状態（ｉｎｖｅｒｓｉｏｎ ｓｔａｔｅ）になる。従って、図１（ｂ）に示すように、主ゲート１５０の下には、反転層が形成しないが、側面ゲート１８０ａの下には、ｎ型反転層１９０ａが形成する。
【００２２】
図１（ｃ）及び図１（ｄ）は、ハロー（ｈａｌｏ）イオン注入領域１９５、ソース／ドレイン１９０ｂ、導電膜パターン１９７ａ、及び金属配線１９９ａを形成するステップを説明するための断面図である。先ず、パンチスルー（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）現象を防止するために、ハローイオン注入工程を行うことにより、ｐ型ハローイオン注入領域１９５を形成した後、イオン注入工程でｎ型のソース／ドレイン１９０ｂをそれぞれ形成する。ここで、ハローイオン注入領域１９５とソース／ドレイン１９０ｂの形成手順が変わってもよく、ハローイオン注入領域１９５を形成する代わりに、レトログレードウェル（ｒｅｔｒｏｇｒａｄｅ ｗｅｌｌ）を形成しても同様な効果を得ることができる。
【００２３】
次に、前記結果物の全面にＴｉ、Ｃｏ、又はＷのような高融点金属を蒸着した後、熱処理工程を行うことにより、基板１１０と側面ゲート１８０ａに接する高融点金属のみをシリサイドに変態し、シリサイドに変態していない残りの高融点金属を除去することで、ソース側側面ゲートとソースとを、そしてドレイン側側面ゲートとドレインとをそれぞれ電気的に接続する自己整列された（ｓｅｌｆ−ａｌｉｇｎｅｄ）導電膜パターン１９７ａを形成する。
【００２４】
次いで、導電膜パターン１９７ａが形成された結果物の全面に層間絶縁膜を蒸着した後に異方性エッチング工程を行ない、導電膜パターン１９７ａを露出するコンタクトホールを有する層間絶縁膜パターン１９８ａを形成する。次に、前記コンタクトホールを通じて導電膜パターン１９７ａと電気的に接続する金属配線１９９ａを形成する。
【００２５】
主ゲート１５０及び側面ゲート１８０ａは、本発明による素子の概念に適する限り、多結晶シリコンでない他の金属性物質からなってもよいが、側面ゲート１８０ａが多結晶シリコンでない他の材質からなる場合には、上述のような方法で導電膜パターン１９７ａを形成できず、パターニング工程を通じて導電膜パターン１９７ａを形成しなければならない。即ち、ソース／ドレイン１９０ｂが形成された結果物の全面に導電膜を蒸着した後、これをパターニングし、前記のような形態の導電膜パターン１９７ａを形成しなければならない。
【００２６】
図１（ｄ）のように、ソースとこれに隣接する側面ゲートとを、そしてドレイン領域とこれに隣接する側面ゲートとのいずれを電気的に接続する必要はなく、図１（ｅ）に示すように、導電膜パターン１９７ａ’により、いずれか１つだけを互いに接続してもよい。
【００２７】
さらに、図１（ｄ）において説明したサリサイド（ｓｅｌｆ−ａｌｉｇｎｅｄｓｉｌｉｃｉｄｅ、ｓａｌｉｃｉｄｅ）工程、又はパターニング工程を行わなくても、図１（ｆ）に示すような方法でソースとドレインを側面ゲートにそれぞれ電気的に接続することができる。これを具体的に説明すると、次の通りである。図１（ｃ）の結果物の全面に直に層間絶縁膜を形成した後に異方性エッチングし、側面ゲート１８０ａとソース／ドレイン１９０ｂのいずれを露出するコンタクトホールを有する層間絶縁膜パターン１９８ａ’を形成する。次に、層間絶縁膜パターン１９８ａ’のコンタクトホールを通じてソース／ドレイン１９０ｂに接続する導電性ランディングパッド（ｌａｎｄｉｎｇ ｐａｄ）１９７ａを形成する。
【００２８】
本発明により製造されたＮＭＯＳトランジスタの場合、他の条件が同一の場合に主ゲート１５０の仕事関数と側面ゲート１８０ａの仕事関数との差だけ、主ゲート１５０と側面ゲート１８０ａに対するスレッショルド電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）の差が出る。例えば、主ゲート１５０が５．２９ｅＶの仕事関数を有するｐ＋型多結晶シリコンからなり、側面ゲート１８０ａが４．１７ｅＶの仕事関数を有するｎ＋型多結晶シリコンからなる場合には、かかるスレッショルド電圧の差は、約１．１２Ｖである。
【００２９】
従って、主ゲート１５０に対するスレッショルド電圧が０．８Ｖになるように素子を製造すると、側面ゲート１８０ａに対するスレッショルド電圧は−０．４２Ｖとなり、側面ゲート１８０ａにバイアスを加えていない状態でも側面ゲート１８０ａの下に位置する基板１１０にｎ型反転層１９０ａが形成する。導電膜パターン１９７ａ、１９７ａ’、又はランディングパッド１９７ａ’に電圧を印加すると、かかるｎ型反転層１９０ａが実質的にソース／ドレインの役割をし、結果として短チャネル効果が減少する効果を奏する。
【００３０】
無論、図１（ｅ）のように、ソース側側面ゲートは、浮遊（ｆｌｏａｔｉｎｇ）状態にしておき、ドレイン側側面ゲートのみをドレイン領域と電気的に接続した場合でも同様な効果を得ることができる。この場合にも、図１（ｄ）の場合に比べてチャネル長が短くなる効果は劣るが、主ゲート１５０に電圧を印加すると、静電容量のカップリング効果により主ゲート１５０に印加される電圧に比例する電圧が、ソース領域側の側面ゲートに印加され、ソース側側面ゲートの下により酷い反転が起こるため、チャネルを通じて流れる電流量が増加する。
【００３１】
一方、第１の実施例では、ｐ−型シリコン基板１１０だけを例に挙げて説明したが、ｐ−型シリコン基板１１０の代わりに、ｐ−型半導体層が最上層に形成されたＳＯＩ基板を使用することもできる。
【００３２】
［実施例２］
これまでは、ＮＭＯＳトランジスタを例に挙げたが、ＰＭＯＳトランジスタの場合にも同様である。単に、主ゲートは、基板より仕事関数が小さい物質を使用し、側面ゲートは、基板より仕事関数が大なる物質を使用するという点において相違するだけである。例えば、ｎ型シリコン基板を使用する場合、図３の（ａ）に示すように、主ゲートは、ｎ＋型多結晶シリコンで形成し、側面ゲートは、図３の（ｂ）に示すように、ｐ＋型多結晶シリコンで形成すればよい。なお、ｎ型シリコン基板の代わりに、ｎ型半導体層が最上層に形成されたＳＯＩ基板を使用することもできる。
【００３３】
【発明の効果】
上述のような本発明によるＭＯＳトランジスタの製造方法によると、基板１１０のドーピング濃度が低いため、側面ゲート１８０ａに電圧が印加しない状態でも基板１１０の表面に薄い反転層１９０ａが形成する。導電性パターン１９７ａにより、反転層１９０ａとソース／ドレイン１９０ｂとが電気的に接続するため、反転層１９０ａとソース／ドレインの役割をし、短チャネル効果が減少する。本発明による場合、既存の工程を大きく離れていないにもかかわらず再現性があるように、０．１μｍ以下のチャネル長を有するディープサブミクロンＭＯＳトランジスタを製造することができるようになる。
【００３４】
また、本発明による場合、チャネル領域のドーピング濃度が低いため、散乱効果が減少し、キャリアの移動度が改善するのみならず、ドーピングされた不純物の不均一な分布によりスレッショルド電圧が変化する現象を最小化することができる。
【００３５】
本発明は、前記実施例に限らず、本発明の技術的思想内で当該分野における通常の知識を有する者により様々な変更が可能であることは明白である。
【図面の簡単な説明】
【図１】図１（ａ）乃至図１（ｆ）は、本発明の第１の実施例によるＭＯＳトランジスタの製造方法を説明するための断面図である。
【図２】（ａ）は、図１（ｂ）の主ゲート１５０と基板１１０との間のエネルギーバンドダイアグラムであり、（ｂ）は、側面ゲート１８０ａと基板１１０との間のエネルギーバンドダイアグラムである。
【図３】図３は、本発明の第２の実施例に対するものであり、（ａ）は、主ゲートと基板との間のエネルギーバンドダイアグラムであり、（ｂ）は、側面ゲートと基板との間のエネルギーバンドダイアグラムである。
【符号の説明】
１１０ 基板
１２０ａ ゲート絶縁膜
１５０ 主ゲート
１７０ａ 分離用絶縁膜パターン
１８０ａ 側面ゲート
１９０ａ 反転層
１９０ｂ ソース／ドレイン
Claims (12)
- ｐ型半導体基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；
前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；
前記分離用絶縁膜上に前記ｐ型半導体基板及び前記主ゲートより小さい仕事関数を有する側面ゲート用物質層を形成するステップと；
前記半導体基板及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；
ｎ型ソース／ドレインをそれぞれ形成するステップ；及び
前記ソースとこれに隣接する前記側面ゲート及び／又は前記ドレインとこれに隣接する前記側面ゲートとをそれぞれ電気的に接続する導電膜パターンを、前記結果物上に形成するステップと；
を含むことを特徴とする、ＭＯＳトランジスタの製造方法。 - ｐ型半導体層が最上層に形成されたＳＯＩ基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；
前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；
前記分離用絶縁膜上に前記ｐ型半導体層、及び前記主ゲートより小さい仕事関数を有する側面ゲート用物質層を形成するステップと；
前記ｐ型半導体層、及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；
ｎ型ソース／ドレインをそれぞれ形成するステップ；及び
前記ソースとこれに隣接する前記側面ゲート及び／又は前記ドレインとこれに隣接する前記側面ゲートとをそれぞれ電気的に接続する導電膜パターンを、前記結果物上に形成するステップと；
を含むことを特徴とする、ＭＯＳトランジスタの製造方法。 - 前記主ゲートが、ｐ＋型多結晶シリコン、ｐ＋型ＳｉＧｅ、又はミッドギャップ物質からなることを特徴とする、請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記側面ゲート用物質層が、ｎ＋型多結晶シリコンからなることを特徴とする、請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記分離用絶縁膜が、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜であることを特徴とする、請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- 前記ソース／ドレイン領域の形成ステップの前又は後に、パンチスルー現象を防止するために、前記ｐ型半導体基板又は前記ＳＯＩ基板のｐ型半導体層より更に多くの不純物が注入されたｐ型ハローイオン注入領域を形成するステップを含むことを特徴とする、請求項１又は２に記載のＭＯＳトランジスタの製造方法。
- ｎ型半導体基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；
前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；
前記分離用絶縁膜上に前記半導体基板、及び前記主ゲートより大きい仕事関数を有する側面ゲート用物質層を形成するステップと；
前記半導体基板及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；
ｐ型のソース及びドレイン領域をそれぞれ形成するステップと；
前記ソース領域とこれに隣接する前記側面ゲート及び／又は前記ドレイン領域とこれに隣接する前記側面ゲートとが互いに電気的に接続するように、前記結果物上に導電膜パターンを形成するステップと；
を含むことを特徴とする、ＭＯＳトランジスタの製造方法。 - ｎ型半導体層が最上層に形成されたＳＯＩ基板上にゲート絶縁膜と、主ゲートと、キャッピング層が順次にラミネートされたゲートパターンを形成するステップと；
前記ゲートパターンが形成された結果物の全面に分離用絶縁膜を形成するステップと；
前記分離用絶縁膜上に前記ｎ型半導体層、及び前記主ゲートより大きい仕事関数を有する側面ゲート用物質層を形成するステップと；
前記ｎ型半導体層及び前記キャッピング層が露出するように、前記側面ゲート用物質層と前記分離用絶縁膜を異方性エッチングして分離用絶縁膜パターンと側面ゲートを形成するステップと；
ｐ型のソース及びドレイン領域をそれぞれ形成するステップと；
前記ソース領域とこれに隣接する前記側面ゲート及び／又は前記ドレイン領域とこれに隣接する前記側面ゲートとが互いに電気的に接続するように、前記結果物上に導電膜パターンを形成するステップと；
を含むことを特徴とする、ＭＯＳトランジスタの製造方法。 - 前記主ゲートが、ｎ＋型多結晶シリコンからなることを特徴とする、請求項７又は８に記載のＭＯＳトランジスタの製造方法。
- 前記側面ゲート用物質層が、ｐ型多結晶シリコンからなることを特徴とする、請求項７又は８に記載のＭＯＳトランジスタの製造方法。
- 前記分離用絶縁膜が、酸化膜、窒化膜、酸化窒化膜、又はＴａ２Ｏ５膜であることを特徴とする、請求項７又は８に記載のＭＯＳトランジスタの製造方法。
- 前記ソース／ドレイン領域の形成ステップの前又は後に、パンチスルー現象を防止するために、前記ｎ型半導体基板又は前記ＳＯＩ基板のｎ型半導体層より更に多くの不純物が注入されたｎ型ハローイオン注入領域を形成するステップを含むことを特徴とする、請求項７又は８に記載のＭＯＳトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-52039 | 2000-09-04 | ||
| KR1020000052039A KR100343431B1 (ko) | 2000-09-04 | 2000-09-04 | 극소채널 ｍｏｓ 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164538A JP2002164538A (ja) | 2002-06-07 |
| JP4968997B2 true JP4968997B2 (ja) | 2012-07-04 |
Family
ID=19687143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001266329A Expired - Fee Related JP4968997B2 (ja) | 2000-09-04 | 2001-09-03 | ディープサブミクロンｍｏｓトランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020028546A1 (ja) |
| JP (1) | JP4968997B2 (ja) |
| KR (1) | KR100343431B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867103B1 (en) * | 2002-05-24 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company | Method of fabricating an ESD device on SOI |
| US7189606B2 (en) * | 2002-06-05 | 2007-03-13 | Micron Technology, Inc. | Method of forming fully-depleted (FD) SOI MOSFET access transistor |
| US6891234B1 (en) | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
| US7492006B2 (en) | 2004-08-30 | 2009-02-17 | Samsung Electronics Co., Ltd. | Semiconductor transistors having surface insulation layers and methods of fabricating such transistors |
| KR100719365B1 (ko) * | 2004-08-30 | 2007-05-17 | 삼성전자주식회사 | 트랜지스터를 갖는 반도체 소자 및 그 형성 방법 |
| CN103839809B (zh) * | 2012-11-21 | 2016-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| KR20160061615A (ko) * | 2014-11-24 | 2016-06-01 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US11049939B2 (en) | 2015-08-03 | 2021-06-29 | Semiwise Limited | Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation |
| JP6129387B2 (ja) * | 2016-06-23 | 2017-05-17 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置 |
| US11373696B1 (en) | 2021-02-19 | 2022-06-28 | Nif/T, Llc | FFT-dram |
-
2000
- 2000-09-04 KR KR1020000052039A patent/KR100343431B1/ko not_active IP Right Cessation
-
2001
- 2001-09-03 JP JP2001266329A patent/JP4968997B2/ja not_active Expired - Fee Related
- 2001-09-04 US US09/947,025 patent/US20020028546A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020028546A1 (en) | 2002-03-07 |
| KR20020018774A (ko) | 2002-03-09 |
| JP2002164538A (ja) | 2002-06-07 |
| KR100343431B1 (ko) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5079687B2 (ja) | Ｓｏｉデバイスの製造方法 | |
| US8227865B2 (en) | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer | |
| JP5009611B2 (ja) | Ｆｉｎｆｅｔデバイス中の構造を形成する方法 | |
| US6551885B1 (en) | Low temperature process for a thin film transistor | |
| JP5204645B2 (ja) | 強化した応力伝送効率でコンタクト絶縁層を形成する技術 | |
| JP3008180B2 (ja) | 半導体素子の製造方法 | |
| US20010030342A1 (en) | Semiconductor device and process for producing the same | |
| KR20040063772A (ko) | 개선된 ｍｏｓ 트랜지스터 | |
| JPH1131788A (ja) | Ｃｍｏｓトランジスタを含む半導体装置の製造方法および半導体装置 | |
| JPH1174372A (ja) | Ｌｄｄｎチャンネルトランジスタ及び非ｌｄｄｐチャンネルトランジスタを具備するｃｍｏｓ集積回路装置 | |
| US20070069307A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4968997B2 (ja) | ディープサブミクロンｍｏｓトランジスタの製造方法 | |
| US7407844B2 (en) | Planar dual gate semiconductor device | |
| US20080290415A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4134001B2 (ja) | 半導体装置の製造方法 | |
| KR100514166B1 (ko) | 상보형 반도체 소자 형성방법 | |
| JP2007519217A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH1145999A (ja) | 半導体装置およびその製造方法ならびに画像表示装置 | |
| KR20050033179A (ko) | 쇼트키 장벽 모스 전계 효과 트랜지스터 및 그 제조방법 | |
| TW472359B (en) | Fabrication method of MOS transistor for embedded memory | |
| JP2000124454A (ja) | 半導体装置及びその製造方法 | |
| JP2001308322A (ja) | 半導体集積回路装置の製造方法 | |
| KR20060054407A (ko) | 축소된 게이트 공핍을 갖는 도핑된 게이트 전극을 구비한전계 효과 트랜지스터와 이 트랜지스터의 형성방법 | |
| JPH0974143A (ja) | 半導体装置及びその製造方法 | |
| KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4968997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |