JP4960674B2 - バックアップ装置 - Google Patents

Description

本発明は、バックアップ装置に関し、特に、停電等の何らかの原因によって主電源電圧の供給が断たれたときに負荷回路の駆動が停止することに備えて所定の処理を行うバックアップ装置に関する。

この種のバックアップ装置として、従来、例えば特許文献１に開示されたものがある。この従来技術によれば、不揮発性メモリへのデータの書き込み中に、主電源が切断されると、別電源としてのバックアップ電源、例えばリチウムイオン電池等の２次電池、に切り替わる。これにより、不揮発性メモリへのデータの書き込みが保護される。ただし、主電源の切断時に、不揮発性メモリへのデータの書き込みがない場合には、バックアップ電源への切り替えは行われないので、当該バックアップ電源の寿命が延長される、とされている。

特開２００４−２７２３０９号公報

しかしながら、上述のリチウムイオン電池等の２次電池は、例えば１次電池に比べて、充電可能である等の利便性は良いものの、高価である。従って、このような２次電池をバックアップ電源として採用する従来技術では、当該バックアップ電源を含む装置全体が高価になる。

そこで、本発明では、２次電池よりも安価なコンデンサをバックアップ電源として採用することで、当該バックアップ電源を含む装置全体の廉価化を図る。ただし、コンデンサは２次電池に比べて蓄電容量が小さいので、この蓄電容量の小さいコンデンサに蓄えられた電気エネルギのみによって上述したデータ書き込み等の所定のバックアップ処理を実現するには、何らかの新規な工夫を施す必要がある。

ゆえに、本発明は、従来よりも安価でありながら確実にバックアップ処理を行うことができるバックアップ装置を提供することを、目的とする。

この目的を達成するために、本発明は、主電源電圧の供給が断たれたときに負荷回路の駆動が停止することに備えて所定のバックアップ処理を行うバックアップ装置において、主電源電圧が供給されているときに当該主電源電圧によって充電されるバックアップ電源としてのコンデンサを含み、主電源電圧の供給が断たれたときに当該コンデンサに蓄えられている電気エネルギを負荷回路に供給する充放電手段と、コンデンサの両端間の電圧を検知する第１検知手段と、を具備する。併せて、負荷回路は、第１検知手段による検知電圧が第１閾値を超えている状態から当該第１閾値以下となったときにコンデンサからの電気エネルギによってバックアップ処理を行う処理手段を含む。さらに、第１閾値は、主電源電圧が供給されているときにコンデンサの両端間に印加される電圧よりも低く、かつ処理手段がバックアップ処理を行うのに最低限必要な電気エネルギがコンデンサに蓄えられているときに当該コンデンサの両端間に現れる電圧よりも高いこと、を特徴とするものである。

即ち、本発明では、主電源電圧が供給されているとき、当該主電源電圧によってコンデンサが充電される。ここで、停電等の何らかの原因によって主電源電圧の供給が断たれると、それまでコンデンサに蓄えられてきた電気エネルギが、当該コンデンサを含む充放電回路によって放電され、負荷回路に供給される。これに伴い、コンデンサの両端間の電圧が徐々に低下する。このコンデンサの両端間の電圧は、第１検知手段によって検知される。そして、この第１検知手段による検知電圧が第１閾値を超えている状態から当該第１閾値以下となったときに、処理手段が、主電源電圧の供給が断たれたものと認識する。そして、処理手段は、いずれ負荷回路の駆動が停止することに備えて、所定のバックアップ処理を行う。なお、第１検知手段による検知電圧が第１閾値を超えていない場合には、処理手段は、バックアップ処理を行うのに必要な電気エネルギがコンデンサに蓄えられていないものと認識して、当該バックアップ処理を行わない。つまり、バックアップ電源としてのコンデンサにバックアップ処理を行うのに必要な電気エネルギが蓄えられていることが確認されて初めて、当該バックアップ処理が行われる。

本発明においては、負荷回路に印加される電圧を検知する第２検知手段を、さらに設けてもよい。この場合、処理手段は、第２検知手段による検知電圧が第２閾値を超えている状態から当該第２閾値以下となり、かつその時点で第１検知手段による検知電圧が第１閾値を超えているときに、バックアップ処理を行うものとする。ここで、第２閾値は、主電源電圧が供給されているときに負荷回路に印加される電圧よりも低く、かつ第１閾値よりも高い値、とされる。

この構成によれば、負荷回路に供給されている電圧が、第２検知手段によって検知される。そして、主電源電圧が供給されている状態から当該主電源電圧の供給が断たれると、第２検知手段による検知電圧が低下する。処理手段は、この第２検知手段による検知電圧が第２閾値を超えている状態から当該第２閾値以下となったときに、主電源電圧の供給が断たれたものと認識する。併せて、処理手段は、当該主電源電圧の供給が断たれたと認識した時点での第１検知手段による検知電圧が、第１閾値を超えているか否かを判定する。ここで、例えば、第１検知手段による検知電圧が第１閾値を超えている場合、処理手段は、バックアップ処理を行うのに必要な電気エネルギがコンデンサに蓄えられているものと認識して、当該バックアップ処理を行う。一方、そうでない場合には、処理手段は、バックアップ処理を行うのに必要な電気エネルギがコンデンサに蓄えられていないものと認識して、当該バックアップ処理を行わない。このように第１検知手段および第２検知手段という２つの検知手段による検知結果に基づくことで、より確実にバックアップ処理を行うことができる。なお、第２閾値は、第１閾値よりも高めに設定されているので、第２検知手段による検知電圧が第２閾値を超えている状態から当該第２閾値以下となる前に、第１検知手段による検知電圧が第１閾値を超えている状態から当該第１閾値以下となることはない。

さらに、本発明においては、主電源電圧が供給されているか否かを判定する判定手段をも、設けてもよい。この場合、処理手段は、主電源電圧が供給されている状態から当該主電源電圧の供給が断たれたと判定手段によって判定されたとき、または第２検知手段による検知電圧が第２閾値を超えている状態から当該第２閾値以下となったときに、第１検出手段による検知電圧が第１閾値を超えていることを条件に、バックアップ処理を行うものとする。このように判定手段による判定結果をも加味することによって、さらに確実にバックアップ処理を行うことができる。

また、本発明における充放電手段は、主電源電圧が供給されているときにコンデンサの両端間に印加される電圧が当該主電源電圧範囲の或る電圧（例えば直流２４［Ｖ］）よりも低くなるように構成するのが、望ましい。このようにすれば、主電源電圧範囲の最大値よりも低い耐圧のコンデンサを採用することができ、例えば当該コンデンサとして小型のものを採用することができる。視点を変えれば、コンデンサのサイズを一定とすると、当該コンデンサとしてより容量の大きいものを採用することができる。

さらに、処理手段は、不揮発性の記憶手段を含み、バックアップ処理として、当該記憶手段に所定のデータを記憶するものであってもよい。ここで言う所定のデータとしては、例えば通信機能を有する場合には通信履歴のデータ、或いは演算手段を有する場合には演算中のデータがある。また、今現在の機器の状態（通常状態、スタンバイ状態、非常状態、電源のＯＮ／ＯＦＦ等）を表す言わばモードデータ、若しくは制御信号や音声信号等の入出力状態、さらには外部からのアクセスの認可／不認可等を表すデータも、当該所定のデータとして適用することができる。

そして、主電源電圧は、商用電源またはバッテリから或いはそれらを切り換えて生成されるものであってもよい。

本発明によれば、２次電池よりも安価なコンデンサをバックアップ電源として採用することで、当該バックアップ電源を含む装置全体の廉価化を図ると共に、２次電池よりも蓄電容量の小さいコンデンサを採用しつつも、確実にバックアップ処理を行えるよう新規な工夫を施している。つまり、２次電池をバックアップ電源として採用する上述の従来技術に比べて安価でありながら、確実にバックアップ処理を行うことができる。

本発明が適用されたデータ通信装置１０の一実施形態について、図１〜図６を参照して説明する。

図１に示すように、この実施形態に係るデータ通信装置１０は、２つの電源入力端子１２および１４を有している。そして、これら２つの電源入力端子１２および１４に直流の主電源電圧Ｖａが供給されることによって駆動し、具体的には図示しないディジタルネットワーク回線を介して図示しない相手方装置との間で音声データや画像データ等の各種データを送受信する。なお、主電源電圧Ｖａは、商用電源またはバッテリから生成され、例えば商用電源の場合は＋２２［Ｖ］〜＋５０［Ｖ］、バッテリの場合は＋２４［Ｖ］、の直流電源が、当該主電源電圧Ｖａとして供給される。

ところで、このデータ通信装置１０は、停電等の何らかの原因によって主電源電圧Ｖａの供給が断たれたとき、それまでの通信履歴のデータを記憶手段としてのＣＦカード１６に書き込む、というバックアップ機能を備えている。また、このバックアップ機能を実現するためのバックアップ電源として、上述した２次電池よりも安価なコンデンサ１８を採用している。ただし、コンデンサ１８は２次電池に比べて蓄電容量が小さいので、この蓄電容量の小さいコンデンサ１８をバックアップ電源として採用しつつも当該バックアップ機能を確実に保証するべく、次のような工夫が施されている。

即ち、データ通信装置１０は、処理手段としてのＣＰＵ（Central
Processing Unit）２０を有している。そして、このＣＰＵ２０が、ＣＦカード１６への通信履歴データの書き込みを担当すると共に、上述した相手方装置とのデータ通信をも担当する。

ＣＰＵ２０は、主電源電圧Ｖａよりも低い＋３．３［Ｖ］の電圧Ｖｄによって駆動する。このため、主電源電圧Ｖａから当該＋３．３［Ｖ］という駆動電圧Ｖｄを生成するべく、直流−直流変換回路（以下、ＤＣ−ＤＣコンバータと言う。）２２が設けられている。具体的には、プラス側の電源入力端子１２→プラス側電流方向制御用ダイオード２４→ＤＣ−ＤＣコンバータ２２→ＣＰＵ２０→マイナス側電流方向制御用ダイオード２６→マイナス側電源入力端子１４、という駆動電圧Ｖｄの供給経路が、形成されている。なお、ＤＣ−ＤＣコンバータ２２によって当該駆動電圧Ｖｄを生成するのに必要とされる最低入力電圧Ｖｍｉｎは、約＋５［Ｖ］とされている。また、ＣＰＵ２０には、その起動時の動作を安定化させるべく、一般に知られているシステムリセット用ＩＣ（Integrated Circuit）２８も、接続されている。

コンデンサ１８は、主電源電圧Ｖａが供給されているときに充電されるように設けられている。詳しくは、プラス側電源入力端子１２→プラス側電流方向制御用ダイオード２４→コンデンサ１８→充電回路３０→充電時電流方向制御用ダイオード３２→マイナス側電源入力端子１４、という充電電流Ｉｂの流通経路が形成されている。そして、主電源電圧Ｖａの供給が断たれたとき、このコンデンサ１８に蓄えられている電気エネルギがＣＰＵ２０に供給されるように、当該コンデンサ１８→ＤＣ−ＤＣコンバータ２２→ＣＰＵ２０→放電時電流方向制御用ダイオード３４→コンデンサ１８、という放電電流Ｉｂ’の流通経路が形成されている。

なお、コンデンサ１８としては、例えば６万［μＦ］という比較的に容量の大きいアルミニウム電解コンデンサが採用される。また、後述するが、主電源電圧Ｖａが供給されているときに、このコンデンサ１８には、或る一定電圧以上にはならない約＋２２［Ｖ］の電圧Ｖｂが印加されるように、充電回路３０が構成されている。このようにコンデンサ１８に印加される電圧Ｖｂを主電源電圧Ｖａよりも低くすることによって、当該コンデンサ１８として耐圧の低い小型のものを採用することができる。視点を変えれば、コンデンサ１８のサイズを一定とすると、当該コンデンサ１８としてより容量の大きいものを採用することができる。

さらに、データ通信装置１０は、３つの電圧検知回路３６，３８および４０を、有している。このうちの１つ、例えば各電源入力端子１２および１４間に設けられている（図１において左側に位置する）電圧検知回路３６は、当該各電源入力端子１２および１４に主電源電圧Ｖａが供給されているか否かを判定するためのものである。具体的には、各電源入力端子１２および１４間の電圧が所定のスレッショルド電圧Ｖａ１よりも高いとき、電圧検知回路３６は、当該各電源入力端子１２および１４に主電源電圧Ｖａが供給されている、と判定し、例えばハイ（Ｈ）レベルの信号を出力する。一方、各電源入力端子１２および１４間の電圧がスレッショルド電圧Ｖａ１以下のときは、主電源電圧Ｖａが供給されていない、と判定し、ロー（Ｌ）レベルの信号を出力する。なお、ここで言うスレッショルド電圧Ｖａ１は、０［Ｖ］よりも高く、かつ主電源電圧Ｖａの定格値Ｖａｍ（厳密には当該定格値Ｖａｒの下限＝＋２２［Ｖ］）よりも低い値に設定され、例えばＶａ１＝１５［Ｖ］〜１７［Ｖ］程度に設定される。そして、この電圧検知回路３６の出力信号Ａは、ＣＰＵ２０に入力される。

別の電圧検知回路、例えばコンデンサ１８の両端間に設けられている（図１において真中に位置する）電圧検知回路３８は、当該コンデンサ１８の両端間の電圧Ｖｂを検知するためのものである。具体的には、この電圧検知回路３８は、上側スレッショルド電圧Ｖｂ１および下側スレッショルド電圧Ｖｂ２という２つのスレッショルド電圧を有している。そして、コンデンサ１８の両端間電圧Ｖｂが上昇するとき、つまり充電時には、当該両端間電圧Ｖｂが上側スレッショルド電圧Ｖｂ１を超え、さらに一定の遅延時間Ｔｂが経過したときに、ハイレベルの信号を出力する。一方、コンデンサ１８の両端間電圧Ｖｂが下降するとき、つまり放電時には、当該両端間電圧Ｖｂが下側スレッショルド電圧Ｖｂ２以下となった時点で即座に、ローレベルの信号を出力する。そして、この電圧検知回路３８の出力信号Ｂもまた、ＣＰＵ２０に入力される。

なお、このように電圧検知回路３８については、２つのスレッショルド電圧Ｖｂ１およびＶｂ２を設定し、さらに遅延時間Ｔｂを設けるのは、電圧検知回路３８の出力信号Ｂを安定化させるためである。ここで、上側スレッショルド電圧Ｖｂ１は、コンデンサ１８が十分に充電されたと見なすことのできる下限値よりも少し高めに設定され、例えばＶｂ１＝１８［Ｖ］に設定される。一方、下側スレッショルド電圧Ｖｂ２は、ＣＰＵ２０が上述したＣＦカード１６に通信履歴データを書き込むのに必要な電気エネルギがコンデンサ１８に蓄えられていると見なすことのできる下限値よりも少し高めに設定され、例えばＶｂ２＝１５［Ｖ］に設定される。これらのスレッショルド電圧Ｖｂ１およびＶｂ２、特に下側スレッショルド電圧Ｖｂ２は、上述の電圧検知回路３６におけるスレッショルド電圧Ｖａ１よりも正確に規定されている。また、遅延時間Ｔｂは、概ね数百［ｍｓ］、例えば４００［ｍｓ］程度、とされている。

残りの電圧検知回路、つまりＣＰＵ２０およびＤＣ−ＤＣコンバータ２２を含む負荷回路４２の両端間に設けられている（図１において右側に位置する）電圧検知回路４０は、当該負荷回路４２に印加される電圧、言わば内部電圧Ｖｃ、を検知するためのものである。具体的には、この電圧検知回路４０も、電圧検知回路３８と同様、上側スレッショルド電圧Ｖｃ１および下側スレッショルド電圧Ｖｃ２という２つの正確なスレッショルド電圧を有している。そして、内部電圧Ｖｃが上昇するときは、当該内部電圧Ｖｃが上側スレッショルド電圧Ｖｃ１を超え、さらに一定の遅延時間Ｔｃが経過したときに、ハイレベルの信号を出力する。一方、内部電圧Ｖｃが下降するときは、当該内部電圧Ｖｃが下側スレッショルド電圧Ｖｃ２以下となった時点で即座に、ローレベルの信号を出力する。この電圧検知回路４０の出力信号Ｃもまた、ＣＰＵ２０に入力される。

このように、電圧検知回路４０についても、２つのスレッショルド電圧Ｖｃ１およびＶｃ２を設け、さらに遅延時間Ｔｃを設けるのは、当該電圧検知回路４０の出力信号Ｃを安定化させるためである。なお、上側スレッショルド電圧Ｖｃ１は、電圧検知回路３８における上側スレッショルド電圧Ｖｂ１（＝１８［Ｖ］）よりも高く、かつコンデンサ１８の両端間電圧Ｖｂの最大値Ｖｂｍ、つまり充電時の両端間電圧Ｖｂ（＝約＋２２［Ｖ］）、よりも低い値に設定され、例えばＶｃ１＝２０［Ｖ］に設定される。一方、下側スレッショルド電圧Ｖｃ２は、電圧検知回路３８における下側スレッショルド電圧Ｖｂ２（＝１５［Ｖ］）よりも少し高めに設定され、例えばＶｃ２＝１８［Ｖ］に設定される。そして、遅延時間Ｔｃは、電圧検知回路３８による遅延時間Ｔｂ（＝４００［ｍｓ］程度）よりも長めに設定され、例えばＴｃ＝８００［ｍｓ］程度とされる。

ＣＰＵ２０は、これら各電圧検知回路３６，３８および４０の出力信号Ａ，ＢおよびＣに基づいて、駆動を開始するタイミング、およびＣＦカード１６への通信履歴データの書き込みを開始するタイミング、を図る。具体的には、電圧検知回路４０の出力信号Ｃがローレベルからハイレベルになったときに、駆動を開始し、つまり相手方装置とのデータ通信を開始する。そして、電圧検知回路３６の出力信号Ａおよび電圧検知回路４０の出力信号Ｃの少なくとも一方がハイレベルからローレベルになり、かつその時点で電圧検知回路３８の出力信号Ｂがハイレベルであるときに、ＣＦカード１６への通信履歴データの書き込みを開始する。

より具体的に説明すると、今、商用電源から主電源電圧Ｖａが生成されている、つまり当該主電源電圧Ｖａとして＋４８［Ｖ］の直流電圧が生成されている、とする。そして、図２（ａ）に示すように、時点ｔ０において、主電源電圧Ｖａの供給が開始される、とする。すると、図２（ｂ）に示すように、同時点ｔ０において、厳密には電圧検知回路３６による検知電圧Ｖａがスレッショルド電圧Ｖａ１を超えた時点において、当該電圧検知回路３６の出力信号Ａがローレベルからハイレベルに変化する。これを受けて、ＣＰＵ２０は、主電源電圧Ｖａの供給が開始されたことを、認識する。

併せて、時点ｔ０において、コンデンサ１８への充電が開始される。これに伴って、図２（ｃ）に示すように、当該コンデンサ１８の両端間電圧Ｖｂが徐々に増大する。そして、この両端間電圧Ｖｂが電圧検知回路３８における上側スレッショルド電圧Ｖｂ１を超え、さらに当該上側スレッショルド電圧Ｖｂ１を超えた時点ｔ２から電圧検知回路３８による遅延時間Ｔｂを経過した時点ｔ３で、図２（ｄ）に示すように、当該電圧検知回路３８の出力信号Ｂがローレベルからハイレベルに変化する。これを受けて、ＣＰＵ２０は、コンデンサ１８が十分に充電されたことを、認識する。

さらに、時点ｔ０において、図２（ｅ）に示すように、負荷回路４２に印加される内部電圧Ｖｃも、主電源電圧Ｖａに応じた電圧値Ｖｃｍまで増大する。そして、同時点ｔ０から、厳密には内部電圧Ｖｃが電圧検知回路４０における上側スレッショルド電圧Ｖｃ１を超えた時点から、当該電圧検知回路４０による遅延時間Ｔｃを経過した時点ｔ１において、当該電圧検知回路４０の出力信号Ｃがローレベルからハイレベルに変化する。これを受けて、ＣＰＵ２０は、実際に駆動し始め、つまり相手方装置とのデータ通信を開始する。

なお、コンデンサ１８に全く電荷がない場合、時点ｔ０において当該コンデンサ１８への充電が開始されてから、時点ｔ２において当該充電が概ね完了するまでには、約２［ｓ］〜３［ｓ］の時間が掛かる。従って、電圧検知回路４０の出力信号Ｃがローレベルからハイレベルに変化する時点ｔ１は、当該コンデンサの充電が完了する時点ｔ２よりも早く到来する。

そして、上述の時点ｔ３よりも後の時点ｔ４において、停電等の何らかの原因によって、図２（ａ）に示すように、主電源電圧Ｖａの供給が断たれた、とする。すると、図２（ｂ）に示すように、同時点ｔ４において、厳密には電圧検知回路３６による検知電圧Ｖａがスレッショルド電圧Ｖａ１以下となった時点において、当該電圧検知回路３６の出力信号Ａがハイレベルからローレベルに変化する。これを受けて、ＣＰＵ２０は、主電源電圧Ｖａの供給が断たれたことを、認識する。そして、ＣＰＵ２０は、即座にＣＦカード１６への通信履歴データの書き込みを開始する。

この時点ｔ４以降、コンデンサ１８に蓄えられている電気エネルギが徐々に放電されるので、図２（ｃ）に示すように、当該コンデンサ１８の両端間電圧Ｖｂが徐々に低下する。そして、このコンデンサ１８の両端間電圧Ｖｂが電圧検知回路３８における下側スレッショルド電圧Ｖｂ２以下となった時点ｔ６で、図２（ｄ）に示すように、当該電圧検知回路３８の出力信号Ｂがハイレベルからローレベルに変化する。これを受けて、ＣＰＵ２０は、コンデンサ１８が放電途中であることを、認識する。

併せて、時点ｔ４において、図２（ｅ）に示すように、内部電圧Ｖｃが、当該時点ｔ４におけるコンデンサ１８の両端間電圧Ｖｂと同程度の電圧Ｖｃ０まで低下する。そして、これ以降、内部電圧Ｖｃは、コンデンサ１８の両端間電圧Ｖｂと共に徐々に低下する。さらに、この内部電圧Ｖｃが、電圧検知回路４０における下側スレッショルド電圧Ｖｃ２以下になると、その時点ｔ５で、当該電圧検知回路４０の出力信号Ｃがハイレベルからローレベルに変化する。なお、上述したように、電圧検知回路４０における下側スレッショルド電圧Ｖｃ２は、電圧検知回路３８における下側スレッショルド電圧Ｖｂ２よりも高いので、当該電圧検知回路４０の出力信号Ｃがハイレベルからローレベルに変化する時点ｔ５の方が、電圧検知回路３８の出力信号Ｂがハイレベルからローレベルに変化する時点ｔ６よりも早く到来する。

そして、内部電圧Ｖｃがさらに低下して、上述したＤＣ−ＤＣコンバータ２２の最低入力電圧Ｖｍｉｎ（≒＋５［Ｖ］）を下回ると、その時点ｔ７で、ＣＰＵ２０が正常に駆動できなくなる。従って、ＣＰＵ２０は、電圧検知回路４０の出力信号Ｃがハイレベルからローレベルとなった時点ｔ５を基点として、当該時点ｔ７が到来するまでの時間Ｔｓ内に、ＣＦカード１６への通信履歴データの書き込みを完了するよう、プログラムされている。この言わば書き込み許容時間Ｔｓは、約５００［ｍｓ］とされている。

そして、時点ｔ７よりも後の或る時点ｔ８において、コンデンサ１８が概ね放電し尽くすと、図２（ｃ）に示すように、当該コンデンサ１８の両端間電圧Ｖｂが略０［Ｖ］となる。併せて、図２（ｅ）に示す内部電圧Ｖｃもまた略０［Ｖ］となる。

次に、図３を参照して、主電源電圧Ｖａが瞬間的にのみ供給される場合について説明する。

即ち、図３（ａ）に示すように、時点ｔ１０において、主電源電圧Ｖａの供給が開始された後、比較的に短い時間Ｔａが経過した時点ｔ１２で、当該主電源電圧Ｖａの供給が断たれた、とする。この場合、図３（ｂ）に示すように、電圧検知回路３６の出力信号Ａは、時点ｔ１０において、ローレベルからハイレベルに変化し、時点ｔ１２において、ハイレベルからローレベルに変化する。

しかしながら、ここで言う時間Ｔａがコンデンサ１８を充電するには極めて短い場合、例えばＴａ≦１［ｓ］程度の場合は、図３（ｃ）に示すように、当該コンデンサ１８の両端間電圧Ｖｂが電圧検知回路３８における上側スレッショルド電圧Ｖｂ１に達し得ない。従って、図３（ｄ）に示すように、当該電圧検知回路３８の出力信号Ｂはハイレベルにならず、よってＣＦカード１６への通信履歴データの書き込みは行われない。

なお、内部電圧Ｖｃは、図３（ｅ）に示すように、時点ｔ１０において増大した後、時点ｔ１２においてコンデンサ１８の両端間電圧Ｖｂと同程度にまで急激に低下し、その後、徐々に低下する。ここで、例えば、時点ｔ１０から時点ｔ１２までの時間Ｔａが、電圧検知回路４０による遅延時間Ｔｃよりも長い、とする。この場合、図３（ｆ）に示すように、電圧検知回路４０の出力信号Ｃは、時点ｔ１０を基点として当該遅延時間Ｔｃが経過した時点ｔ１１において、ローレベルからハイレベルに変化する。従って、この時点ｔ１１において、ＣＰＵ２０は、言わば取り敢えず駆動し始める。そして、時点ｔ１２において、電圧検知回路４０の出力信号Ｃがハイレベルからローレベルに変化する。ただし、上述の如く電圧検知回路３８の出力信号Ｂはハイレベルにならないので、通信履歴データの書き込みは行われない。

続いて、図４を参照して、主電源電圧Ｖａがバッテリから生成されている場合、つまり当該主電源電圧Ｖａとして＋２４［Ｖ］の直流電圧が生成されている場合について、説明する。

即ち、今、バッテリから既に主電源電圧Ｖａが供給されている状態にある、とする。そして、図４（ａ）に示すように、或る時点ｔ２０において、バッテリの蓄電エネルギが減少し始め、これによって主電源電圧Ｖａの電圧値が低下し始める、とする。

すると、図４（ｅ）に示すように、負荷回路４２に印加される内部電圧Ｖｃも、当該主電源電圧Ｖａと同様に低下し始める。そして、この内部電圧Ｖｃが、電圧検知回路４０における下側スレッショルド電圧Ｖｃ２以下となった時点ｔ２２において、図４（ｆ）に示すように、当該電圧検知回路４０の出力信号Ｃがハイレベルからローレベルに変化する。

また、図４（ａ）に示す主電源電圧Ｖａの電圧値が、コンデンサ１８を充電するのに必要とされる電圧値Ｖａ２以下になると、その時点ｔ２１で、コンデンサ１８が放電し始める。そして、これに伴い、図４（ｃ）に示すように、コンデンサ１８の両端間電圧Ｖｂが低下し始める。ただし、コンデンサ１８の蓄電容量は、バッテリの蓄電容量に比べて極めて小さいので、当該コンデンサ１８の放電速度は、バッテリの放電速度に略依存する。従って、図４（ｃ）に示すコンデンサ１８の両端間電圧Ｖｂが低下するペースは、上述した図２（ｃ）において停電等により当該コンデンサ１８の両端間電圧Ｖｂが低下するペースに比べて、極めて遅い。

そして、コンデンサ１８の両端間電圧Ｖｂが、電圧検知回路３８における下側スレッショルド電圧Ｖｂ２以下になると、その時点ｔ２４において、図４（ｄ）に示すように、当該電圧検知回路３８の出力信号Ｂがハイレベルからローレベルに変化する。ここで、上述したように、電圧検知回路３８における下側スレッショルド電圧Ｖｂ２は、電圧検知回路４０における下側スレッショルド電圧Ｖｃ２よりも低い。従って、当該電圧検知回路３８の出力信号Ｂがハイレベルからローレベルに変化する時点ｔ２４は、図４（ｆ）に示す電圧検知回路４０の出力信号Ｃがハイレベルからローレベルに変化する時点ｔ２２よりも遅く到来する。ゆえに、電圧検知回路４０の出力信号Ｃがハイレベルからローレベルに変化する時点ｔ２２においては、電圧検知回路３８の出力信号Ｂは必ずハイレベルであるので、ＣＰＵ２０は、当該時点ｔ２２において、バッテリの蓄電エネルギが減少し始めていると認識して、ＣＦカード１６への通信履歴データの書き込みを開始する。

なお、図４（ａ）に示す主電源電圧Ｖａの電圧値が、電圧検知回路３６におけるスレッショルド電圧Ｖａ１以下となると、その時点ｔ２３で、図４（ｂ）に示すように、当該電圧検知回路３６の出力信号Ａがハイレベルからローレベルに変化する。この電圧検知回路３６におけるスレッショルド電圧Ｖａ１は、電圧検知回路４０における下側スレッショルド電圧Ｖｃ２よりも低いので、当該電圧検知回路３６の出力信号Ａがハイレベルからローレベルに変化する時点ｔ２３は、電圧検知回路４０の出力信号Ｃがハイレベルからローレベルに変化する時点ｔ２２よりも遅く到来する。従って、時点ｔ２３においては、ＣＰＵ２０により特段な処理は行われない。

そして、図４（ｅ）に示す内部電圧Ｖｃがさらに低下して、上述したＤＣ−ＤＣコンバータ２２の最低入力電圧Ｖｍｉｎを下回ると、その時点ｔ２５以降、ＣＰＵ２０は正常に駆動できなくなる。従って、ＣＰＵ２０は、この時点ｔ２５が到来するまでの間に、ＣＦカード１６への通信履歴データの書き込みを完了する必要がある。ただし、主電源電圧Ｖａの供給源としてバッテリが用いられているときの書き込み許容時間Ｔｓは、上述した商用電源が用いられているときに比べて、十分に長い。

なお、時点ｔ２５よりも後の或る時点ｔ２６において、バッテリが概ね放電し尽くすと、図４（ａ）に示すように、主電源電圧Ｖａが略０［Ｖ］となる。併せて、図４（ｃ）に示すように、コンデンサ１８の両端間電圧Ｖｂが略０［Ｖ］となると共に、図４（ｅ）に示すように、内部電圧Ｖｃもまた略０［Ｖ］となる。

さらに、図５を参照して、充電回路３０の構成および動作について詳しく説明する。

図５に示すように、充電回路３０は、定電圧ダイオード（ツェナダイオード）５０を有している。この定電圧ダイオード５０のカソード端子は、図１に示すプラス側電流方向制御用ダイオード２４のカソード端子に接続されている。一方、当該定電圧ダイオード５０のアノード端子は、定電流回路５２を構成するＮＰＮ型トランジスタ５４のコレクタ端子に接続されている。

定電流回路５２は、上述のトランジスタ５４と、これとは別のＮＰＮ型トランジスタ５６と、２つの抵抗器５８および６０と、によって構成されている。具体的には、トランジスタ５４のエミッタ端子は、抵抗器５８を介して、図１に示す充電時電流方向制御用ダイオード３２のアノード端子に接続されると共に、別のトランジスタ５６のベース端子に接続されている。そして、トランジスタ５４のベース端子は、別の抵抗器６０を介して、定電圧ダイオード５０のカソード端子に接続されると共に、別のトランジスタ５６のコレクタ端子に接続されている。さらに、別のトランジスタ５６のエミッタ端子は、充電時電流方向制御用ダイオード３２のアノード端子に接続されている。

定電圧ダイオード５０のアノード端子は、抵抗器６２を介して、さらに別のＰＮＰ型トランジスタ６４のベース端子にも接続さている。そして、このトランジスタ６４のエミッタ端子は、上述の充電時電流方向制御用ダイオード３２のアノード端子に接続されており、コレクタ端子は、抵抗器６６を介して、バックアップ電源であるコンデンサ１８のマイナス端子に接続されている。なお、コンデンサ１８のプラス端子は、プラス側電流方向制御用ダイオード２４のカソード端子に接続されており、つまり定電圧ダイオード５０のカソード端子に接続されている。

さらに、コンデンサ１８のマイナス端子は、抵抗器６８を介して、ＰＮＰ型トランジスタ７０のベース端子に接続されると共に、当該トランジスタ７０のエミッタ端子に接続されている。また、このトランジスタ７０のベース端子は、抵抗器７２を介して、トランジスタ６４のコレクタ端子に接続されると共に、別の抵抗器７４を介して、上述とは別の定電圧ダイオード７６のカソード端子に接続されている。そして、トランジスタ７０のエミッタ端子は、定電圧ダイオード５０のアノード端子に接続されている。なお、別の定電圧ダイオード７６のアノード端子は、充電時電流方向制御用ダイオード３２のアノード端子に接続されている。

このように構成された充電回路３０によれば、主電源電圧Ｖａが供給されると、定電流回路５２が動作して、定電圧ダイオード５０に電流が流れる。これにより、定電圧ダイオード５０の両端子間に、一定のツェナ電圧、例えば約２２［Ｖ］の電圧Ｖｚ１、が発生する。

これと同時に、トランジスタ６４がオンして、コンデンサ１８に充電電流Ｉｂが流れ、これにより、当該コンデンサ１８の充電が開始される。さらに、この充電電流Ｉｂが流れることによって、抵抗器６６の両端間に電位差が生じ、当該充電電流Ｉｂが一定になるようにトランジスタ７０がトランジスタ６４のベース−エミッタ端子間電圧を制御する。

そして、コンデンサ１８の蓄電エネルギが略満杯になり、充電電流Ｉｂが或る一定値よりも小さくなると、トランジスタ７０がオフする。これ以降、主電源電圧Ｖａの供給が断たれるまで、コンデンサ１８の両端間電圧Ｖｂは、言わばトリクル充電的に維持される。

なお、上述したように、主電源電圧Ｖａが商用電源から生成されている場合には、当該主電源電圧Ｖａとして最大＋５０［Ｖ］の直流電圧が供給され、このままではトランジスタ６４の発熱Ｐｃを招く。そこで、このトランジスタ６４の発熱Ｐｃを軽減するべく、抵抗器７４と定電圧ダイオード７６との直列回路が設けられている。

即ち、トランジスタ６４の発熱Ｐｃは、当該トランジスタ６４のコレクタ−エミッタ端子間電圧と充電電流Ｉｂとによって定まる。そして、トランジスタ６４のコレクタ−エミッタ端子間電圧は、概ね主電源電圧Ｖａとコンデンサ１８の両端間電圧Ｖｂとの差（Ｖａ−Ｖｂ）によって定まる。ここで、定電圧ダイオード７６として、ツェナ電圧Ｖｚ２が、トランジスタ６４の発熱Ｐｃと充電電流Ｉｂとから求められる当該トランジスタ６４のコレクタ−エミッタ端子間電圧の最大値よりも低いもの、例えばＶｚ２＝１８［Ｖ］程度のもの、を採用する。すると、トランジスタ７０がトランジスタ６４のベース−エミッタ端子間電圧が強制的に下がるように制御し、充電電流Ｉｂが下がり、これにより、当該トランジスタ６４の発熱Ｐｃを制限することができる。そのため、トランジスタ６４として発熱Ｐｃの定格がより小さなものを採用することができ、また、その放熱面積を小さくすることもできる。

一方、主電源電圧Ｖａがバッテリから生成される場合には、当該主電源電圧Ｖａの電圧値は＋２４［Ｖ］であるので、トランジスタ６４のコレクタ−エミッタ端子間電圧はツェナ電圧Ｖｚ２程度となる。よって、この場合は、定電圧ダイオード７６は有効に作用せず、トランジスタ７０は一定量の充電電流Ｉｂ制限のみを行う。

ここで、図６（ａ）に、主電源電圧Ｖａとして＋４８［Ｖ］の直流電圧が供給されているときの充電電流Ｉｂおよび充電電圧（コンデンサ１８が充電されることによって当該コンデンサ１８の両端間に現れる電圧）Ｖｂ’の推移を示す。この図６（ａ）に示すように、主電源電圧Ｖａが＋４８［Ｖ］と比較的に高い場合には、充電電流Ｉｂは、充電当初、少しずつ増大する。そして、或る時点でピーク値Ｉｂｍに達した後、当該充電電流Ｉｂは、徐々に減少する。これに対して、充電電圧Ｖｂ’は、略一定のペースで徐々に上昇し、上述の＋２２［Ｖ］という印加電圧Ｖｂｍに達した後は、主電源電圧Ｖｚの供給が断たれるまで、この電圧値Ｖｂｍを維持する。併せて、この充電電圧Ｖｂ’が電圧値Ｖｂｍに達した時点で、充電電流Ｉｂは、急激に減少し、殆ど流れなくなる。なお、場合によっては、例えばコンデンサ１８が多少なりとも既に充電されているような場合には、充電電流Ｉｂは、ピーク値Ｉｂｍに達しないことがある。

そして、図６（ｂ）に、主電源電圧Ｖａとして＋２４［Ｖ］の直流電圧が供給されているときの充電電流Ｉｂおよび充電電圧Ｖｂ’の推移を示す。この図６（ｂ）に示すように、主電源電圧Ｖａが＋２４［Ｖ］と比較的に低いときには、充電電流Ｉｂは、充電開始と共に、直ぐにピーク値Ｉｂに達する。そして、コンデンサ１８が或る程度にまで充電される間、つまり充電電圧Ｖｂ’が或る程度にまで上昇する間、当該充電電流Ｉｂは、ピーク値Ｉｂを保つ。これに対して、充電電圧Ｖｂ’は、上述の図６（ａ）の場合と同様に、略一定のペースで上昇する。そして、この充電電圧Ｖｂ’が最大値Ｖｂｍに近づくと、充電電流Ｉｂは急激に減少し、充電電圧Ｖｂ’が最大値Ｖｂｍに達した時点で、当該充電電流Ｉｂは殆ど流れなくなる。

つまり、主電源電圧Ｖａが比較的に高いときには、コンデンサ１８は、比較的に小さい充電電流Ｉｂによって充電され、主電源電圧Ｖａが比較的に低いときには、コンデンサ１８は、比較的に大きい充電電流Ｉｂによって充電される。従って、主電源電圧Ｖａが比較的に高いときに充電開始から充電が略完了するまでに掛かる時間、言わば充電時間Ｔｇ１は、主電源電圧Ｖａが比較的に低いときの充電時間Ｔｇ２よりも長く、例えば当該充電時間Ｔｇ２の略１．５倍程度となる。

以上のように、この実施形態によれば、２時電池よりも安価なコンデンサ１８をバックアップ電源として採用しているので、当該２次電池をバックアップ電源として採用する上述した従来技術に比べて、装置全体を廉価化することができる。また、３つの電圧検知回路３６，３８および４０を設けると共に、これら３つの電圧検知回路３６，３８および４０の出力信号Ａ，ＢおよびＣに基づいて通信履歴データを書き込むタイミングを図ることで、２次電池よりも遥かに蓄電容量の小さいコンデンサ１８を採用しつつも、当該通信履歴データを書き込むというバックアップ処理を実現している。つまり、従来よりも安価でありながら、確実にバックアップ処理を行うことができる。

なお、この実施形態においては、主電源電圧Ｖａの供給が断たれたときのバックアップ処理として、ＣＦカード１６に通信履歴データを書き込むこととしたが、これに限らない。例えば、主電源電圧Ｖａの供給が断たれたことを、ランプ表示等の視覚的情報や、ブザー音出力等の聴覚的情報によって、警告してもよい。また、当該主電源電圧Ｖａの供給が停止されたことを表すデータを、相手方装置等の他の装置に送信するようにしてもよい。

そして、コンデンサ１８として、アルミニウム電解コンデンサを採用したが、これ以外のコンデンサを採用してもよい。また、１つのコンデンサ１８のみならず、複数個のコンデンサを並列接続してもよい。この場合、複数個のコンデンサのそれぞれに充電回路を設けることによって、充電速度の向上を図ってもよい。

さらに、上述の説明から分かるように、この実施形態では、主電源電圧Ｖａの供給源が商用電源である場合には、電圧検知回路３６の出力信号Ａに基づいて当該主電源電圧Ｖａの供給が断たれたことが認識される。そして、主電源電圧Ｖａの供給源がバッテリである場合には、電圧検知回路４０の出力信号Ｃに基づいて当該バッテリの蓄電エネルギが減少し始めていることが認識される。しかしながら、このように２つの電圧検知回路３６および４０の出力信号ＡおよびＣを使い分ける必要はなく、どちらか一方のみを用いてもよい。即ち、電圧検出回路３６および４０のいずれか一方のみを設け、残りの電圧検出回路３８との組み合わせによって、バックアップ処理を開始するタイミングを図ってもよい。

なお、この実施形態で説明した内容は、飽くまで本発明を実現するための一例であって、本発明を限定するものではない。即ち、主電源電圧Ｖａ等の各電圧値や、書き込み許容時間Ｔｓ等の時間、その他の具体的数値については、この実施形態で説明した値に限らない。また、図１に示すブロック図や、図５に示す回路図等についても、これらと同様の作用および効果を奏するのであれば、他の構成を採用してもよい。そして、この実施形態では、データ通信装置１０に本発明を適用する場合について説明したが、これ以外の装置にも本発明を適用可能なことは、言うまでもない。

この発明の一実施形態の概略構成を示すブロック図である。 同実施形態の動作を示すタイミング図である。 図２とは異なる状況下での動作を示すタイミング図である。 図３とはさらに異なる状況下での動作を示すタイミング図である。 図１における充電回路の詳細な構成を示す電気回路図である。 図１におけるコンデンサの充電電流および充電電圧の推移を示すグラフである。

符号の説明

１０ データ通信装置
１６ ＣＦカード
１８ コンデンサ
２０ ＣＰＵ
３６，３８，４０ 電圧検知回路

Claims (4)

1. 主電源電圧の供給が断たれたときに負荷回路の駆動が停止することに備えて所定の処理を行うバックアップ装置において、
   上記主電源電圧が供給されているときに該主電源電圧によって充電されるコンデンサを含み、該主電源電圧の供給が断たれたときに該コンデンサに蓄えられている電気エネルギを上記負荷回路に供給する充放電手段と、
   上記コンデンサの両端間の電圧を検知する第１検知手段と、
   上記負荷回路に印加される電圧を検知する第２検知手段と、
   を具備し、
   上記負荷回路は、上記所定の処理を担当する処理手段を含み、
   上記処理手段は、上記第２検知手段による検知電圧が第２閾値を超えている状態から該第２閾値以下となったときに、上記第１検知手段による検知電圧が第１閾値を超えていることを条件に、上記コンデンサからの上記電気エネルギによって上記所定の処理を行い、該第１検知手段による検知電圧が該第１閾値以下の場合には、該所定の処理を行わず、
   上記第１閾値は、上記主電源電圧が供給されているときに上記コンデンサの両端間に印加される電圧よりも低く、かつ上記処理手段が上記所定の処理を行うのに最低限必要な上記電気エネルギが上記コンデンサに蓄えられているときに該コンデンサの両端間に現れる電圧よりも高く、
   上記第２閾値は、上記主電源電圧が供給されているときに上記負荷回路に印加される電圧よりも低く、かつ上記第１閾値よりも高く、
   上記コンデンサに蓄えられている上記電気エネルギが放電される放電状態にあるときの該コンデンサの両端間の電圧と上記負荷回路に印加される電圧とは同程度であり、
   さらに、上記処理手段は、不揮発性の記憶手段を含み、上記所定の処理として所定のデータを該記憶手段に記憶すること、
   を特徴とするバックアップ装置。
2. 上記主電源電圧が供給されているか否かを判定する判定手段をさらに具備し、
   上記処理手段は、上記主電源電圧が供給されている状態から該主電源電圧の供給が断たれたと上記判定手段によって判定されたとき、または上記第２検知手段による検知電圧が上記第２閾値を超えている状態から該第２閾値以下となったときに、上記第１検出手段による検知電圧が上記第１閾値を超えていることを条件に、上記所定の処理を行う、
   請求項１に記載のバックアップ装置。
3. 上記主電源電圧が供給されているときに上記コンデンサの両端間に印加される電圧は該主電源電圧よりも低い、請求項１または２に記載のバックアップ装置。
4. 上記主電源電圧は商用電源またはバッテリから生成される、請求項１ないし３のいずれかに記載のバックアップ装置。

Images