TW201635085A - 斷電記憶系統及其裝置 - Google Patents

斷電記憶系統及其裝置 Download PDF

Info

Publication number
TW201635085A
TW201635085A TW104143109A TW104143109A TW201635085A TW 201635085 A TW201635085 A TW 201635085A TW 104143109 A TW104143109 A TW 104143109A TW 104143109 A TW104143109 A TW 104143109A TW 201635085 A TW201635085 A TW 201635085A
Authority
TW
Taiwan
Prior art keywords
electrically connected
resistor
processor
voltage
electronic device
Prior art date
Application number
TW104143109A
Other languages
English (en)
Other versions
TWI591473B (zh
Inventor
ya-fei Han
Original Assignee
Tsann Kuen Zhangzhou Entpr Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsann Kuen Zhangzhou Entpr Co filed Critical Tsann Kuen Zhangzhou Entpr Co
Publication of TW201635085A publication Critical patent/TW201635085A/zh
Application granted granted Critical
Publication of TWI591473B publication Critical patent/TWI591473B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1456—Hardware arrangements for backup
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/00032—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by data exchange
    • H02J7/00034—Charger exchanging data with an electronic device, i.e. telephone, whose internal battery is under charge
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Abstract

一種斷電記憶系統包含一斷電記憶裝置及一電子裝置，斷電記憶裝置包括一接收一直流電壓的開關、一儲能模組，及一處理器，該開關決定是否提供一相關於該直流電壓的電壓，儲能模組根據該開關的導通或不導通而產生一判斷電壓，處理器電連接該儲能模組與該開關且產生該控制訊號，並包括一儲存該電子裝置斷電前的一工作資料的非揮發性記憶體，且當系統復電時讀取該判斷電壓，以決定是否讀取該非揮發性記憶體內的該工作資料，並產生一動作指令，電子裝置接收處理器的動作指令，並根據動作指令使電子裝置操作於一工作模式與一待機模式兩者之其一。

Description

斷電記憶系統及其裝置
本發明是有關於一種記憶裝置，特別是指一種斷電記憶系統及其裝置。
參閱圖1，為現有的斷電記憶系統的架構圖，該斷電記憶系統是通過一電容C3來對一處理單元(Microcontroller)MCU和一電子裝置3進行放電以使該處理單元MCU內的一記憶體能維持電量，而能儲存一斷電前的記憶資料，當該斷電記憶系統復電時該電容C3的電壓大於一預設電壓值時，則該斷電記憶系統即能繼續斷電前的狀態運行。而現有的該斷電記憶系統的執行步驟如下所述： (A) 利用處理單元MCU的判斷端4來判斷該斷電記憶系統是否斷電，判斷所需的時間為T1。 (B) 判斷為斷電後，該處理單元MCU和一控制線路即關閉，這期間所需的時間為T2。 (C) 該系統復電後該電容C3的電壓大於等於該預設電壓值，則該處理單元MCU即會讀取該記憶體內斷電前的該記憶資料，使該斷電記憶系統繼續斷電前的工作狀態。其中，該處理單元MCU關閉控制線路到該斷電記憶系統復電的這段期間的電容C3放電的時間為T3。
因此，該斷電記憶系統所能記憶的總時間T(T=T1+T2+T3)由該電容C3儲存的電壓量來決定，又該處理單元MCU是以非低功耗狀態來運作，所以在T1與T2的這兩段時間耗電會較大，所以T3的時間極有可能被壓縮，倘若為了不壓縮到T3的時間，而僅壓縮T1的時間，則該處理單元MCU則無法正確地判斷該斷電記憶系統斷電的狀況，勢必會提高誤判的機率。
因此，本發明之第一目的，即在提供一種可穩定儲存資料，並能調整斷電記憶的最大時間，及減少斷電誤判機率的斷電記憶裝置。
於是，本發明的斷電記憶裝置，適用於電連接一電子裝置，該斷電記憶裝置包含一開關、一儲能模組及一處理器。
該開關包括一接收一直流電壓的輸入端、一接收一控制訊號的控制端，及一輸出端，該開關根據該控制訊號切換於導通與不導通間，以決定是否由該輸出端提供一相關於該直流電壓的電壓。
該儲能模組電連接該開關的輸出端以接收該電壓，並根據該開關的導通或不導通，而產生一判斷電壓，該判斷電壓的變化追隨該開關的輸出端的該電壓。
該處理器電連接該儲能模組與該開關，且產生該控制訊號，並包括一將該判斷電壓轉換成一數位量的轉換器、一電連接該轉換器以接收該數位量並儲存該數位量和該電子裝置斷電前的一工作資料的非揮發性記憶體，及一電連接該非揮發性記憶體的運算器，且當系統復電時該運算器讀取儲存於該非揮發性記憶體的該數位量，並通過該運算器判斷是否讀取該非揮發性記憶體內的該工作資料。
較佳地，該儲能模組包括一電解電容、一第一二極體、一第一電阻，及一第二電阻。該電解電容具有一電連接該開關的該輸出端的第一端，及一接地的第二端。該第一二極體具有一電連接該電解電容的第一端的陽極，及一陰極。該第一電阻具有一電連接該第一二極體的陰極的第一端，及一接地的第二端。該第二電阻具有一電連接該第一電阻的第一端的第一端，及一電連接該處理器以供該處理器讀取該判斷電壓的第二端。
較佳地，該開關還包括一電晶體、一第三電阻、一第四電阻、一電容、一第五電阻、一第六電阻，及一第二二極體。該電晶體具有一電連接該輸入端的第一端、一第二端，及一第三端。該第三電阻具有一電連接該電晶體的第一端的第一端，及一電連接該電晶體的第三端的第二端。該第四電阻具有一電連接該電晶體的第三端的第一端，及一第二端。該電容具有一電連接該第四電阻的第二端的第一端，及一電連接該控制端的第二端。該第五電阻具有一電連接該電晶體的第一端的第一端，及一電連接該電容的第二端的第二端。該第六電阻具有一電連接該電晶體的第二端的第一端，及一第二端。該第二二極體具有一電連接該第六電阻的第二端的陽極，及一電連接該輸出端以提供該電壓的陰極。
較佳地，該處理器比較該判斷電壓與一預設值，當該數位量小於該預設值，則該處理器產生一指示待機的動作指令到該電子裝置使該電子裝置操作於一待機模式。
較佳地，當該數位量大於等於該預設值，該處理器讀取該非揮發性記憶體內的該工作資料，且該處理器判斷該工作資料為相關於一工作模式或一待機模式，該工作模式為系統斷電前的一工作狀態。
當該工作資料相關於該工作模式時，則該處理器產生指示該工作模式的一動作指令到該電子裝置，使該電子裝置操作於該工作模式，而繼續該工作狀態。
當該工作資料相關於該待機模式時，則該處理器產生指示待機模式的該動作指令到該電子裝置，使該電子裝置操作於該待機模式。
因此，本發明之第二目的，即在提供一種可穩定儲存資料，並能調整斷電記憶的最大時間，及減少斷電誤判機率的斷電記憶系統。
本發明的斷電記憶系統包含，一斷電記憶裝置，及一電子裝置。
該斷電記憶裝置包括一開關、一儲能模組，及一處理器。
該開關具有一接收一直流電壓的輸入端、一接收一控制訊號的控制端，及一輸出端，該開關根據該控制訊號切換於導通與不導通間，以決定是否由該輸出端提供一相關於該直流電壓的電壓。
該儲能模組電連接該開關的輸出端，並根據該開關的導通或不導通，而產生一判斷電壓，該判斷電壓的變化追隨該開關的輸出端的該電壓。
該處理器電連接該儲能模組與該開關，且產生該控制訊號，並具有一將該判斷電壓轉換成一數位量的轉換器、一電連接該轉換器以接收該數位量並儲存該數位量和該電子裝置斷電前的一工作資料的非揮發性記憶體，及一電連接該非揮發性記憶體的運算器，且當系統復電時該運算器讀取儲存於該非揮發性記憶體的該數位量，並通過該運算器判斷是否讀取該非揮發性記憶體內的該工作資料，並產生一動作指令。
該電子裝置電連接該處理器以接收該動作指令，並根據該動作指令使該電子裝置操作於一工作模式與一待機模式兩者其一。
較佳地，該儲能模組具有一電解電容、一第一二極體、一第一電阻，及一第二電阻。該電解電容具有一電連接該開關的該輸出端的第一端，及一接地的第二端。該第一二極體具有一電連接該電解電容的第一端的陽極，及一陰極。該第一電阻具有一電連接該第一二極體的陰極的第一端，及一接地的第二端。該第二電阻具有一電連接該第一電阻的第一端的第一端，及一電連接該處理器以供該處理器讀取該判斷電壓的第二端。
較佳地，該開關還具有一電晶體、一第三電阻、一第四電阻、一電容、一第五電阻、一第六電阻，及一第二二極體。該電晶體具有一電連接該輸入端的第一端、一第二端，及一第三端。該第三電阻具有一電連接該電晶體的第一端的第一端，及一電連接該電晶體的第三端的第二端。該第四電阻具有一電連接該電晶體的第三端的第一端，及一第二端。該電容具有一電連接該第四電阻的第二端的第一端，及一電連接該控制端的第二端。該第五電阻具有一電連接該電晶體的第一端的第一端，及一電連接該電容的第二端的第二端。該第六電阻具有一電連接該電晶體的第二端的第一端，及一第二端。該第二二極體，具有一電連接該第六電阻的第二端的陽極，及一電連接該輸出端以提供該電壓的陰極。
較佳地，該處理器的該運算器比較該數位量與一預設值，當該判斷電壓小於該預設值，則該處理器產生指示待機的該動作指令到該電子裝置使該電子裝置操作於一待機模式。
較佳地，當該數位量大於等於該預設值，該處理器讀取該非揮發性記憶體內的該工作資料，且該處理器判斷該工作資料為相關於一工作模式或一待機模式，該工作模式為系統斷電前的一工作狀態。
當該工作資料相關於該工作模式時，則該處理器產生指示該工作模式的該動作指令到該電子裝置，使該電子裝置操作於該工作模式，而繼續該工作狀態。
當該工作資料相關於該待機模式時，則該處理器產生指示待機模式的該動作指令到該電子裝置，使該電子裝置操作於該待機模式。
本發明之功效在於：通過改變該第一電阻的阻值而適當地延長/縮短本發明的一斷電記憶時間，並通過該非揮發性記憶體使本發明達到更具穩定性及安全性高的功效。
在本發明被詳細描述之前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖2，本發明斷電記憶系統的一實施例，包含一斷電記憶裝置1，及一電子裝置2。
該斷電記憶裝置1包括一開關11、一儲能模組12，及一處理器13。
該開關11具有一接收一直流電壓VDD的輸入端14、一接收一控制訊號的控制端15，及一輸出端16，該開關11根據該控制訊號切換於導通與不導通間，以決定是否由該輸出端16提供一相關於該直流電壓VDD的電壓，而該開關11還具有一電晶體Q1、一第三電阻R3、一第四電阻R4、一電容C、一第五電阻R5、一第六電阻R6，及一第二二極體D2。
該電晶體Q1具有一電連接該輸入端14的第一端、一第二端，及一第三端。
該第三電阻R3具有一電連接該電晶體Q1的第一端的第一端，及一電連接該電晶體Q1的第三端的第二端。
該第四電阻R4具有一電連接該電晶體Q1的第三端的第一端，及一第二端。
該電容C具有一電連接該第四電阻R4的第二端的第一端，及一電連接該控制端15的第二端。
該第五電阻R5具有一電連接該電晶體Q1的第一端的第一端，及一電連接該電容C的第二端的第二端。
該第六電阻R6具有一電連接該電晶體Q1的第二端的第一端，及一第二端。
該第二二極體D2，具有一電連接該第六電阻R6的第二端的陽極，及一電連接該輸出端16以提供該電壓的陰極。
該儲能模組12電連接該開關11的輸出端16以接收該電壓，並根據該開關11的導通或不導通，而產生一判斷電壓，該判斷電壓的變化追隨該開關11的輸出端16的該電壓，而該儲能模組12具有一電解電容C2、一第一二極體D1、一第一電阻R1，及一第二電阻R2。
該電解電容C2具有一電連接該開關11的該輸出端16的第一端，及一接地的第二端。
該第一二極體D1具有一電連接該電解電容C2的第一端的陽極，及一陰極。
該第一電阻R1具有一電連接該第一二極體D1的陰極的第一端，及一接地的第二端。
該第二電阻R2具有一電連接該第一電阻R1的第一端的第一端，及一電連接該處理器13以供該處理器13讀取該判斷電壓的第二端。
該處理器13電連接該儲能模組12與該開關11，並具有一產生該控制訊號的控制端134、一接收該判斷電壓的判斷端135、一將該判斷電壓轉換成一數位量的轉換器131、一電連接該轉換器131以接收該數位量並儲存該數位量和該電子裝置2斷電前的一工作資料的非揮發性記憶體133，及一電連接該非揮發性記憶體133的運算器132，且當系統復電時該運算器132讀取儲存於該非揮發性記憶體133的該數位量，並通過該運算器132判斷是否讀取該非揮發性記憶體133內的該工作資料，並產生一動作指令，該非揮發性記憶體133為一非易失性儲存器(Electrically Erasable Programmable Read-Only Memory,EEPROM)，但不以此為限。
該電子裝置2電連接該處理器13以接收該動作指令，並根據該動作指令使該電子裝置2操作於一工作模式與一待機模式兩者其一，該工作模式為系統斷電前的一工作狀態。
同時參閱圖3的時序圖，並以以下三個模式來加以討論。
＜模式一＞該斷電記憶系統斷電，且該處理器13的該控制端134輸出的該控制訊號為一單純的高電平。
由於該控制端134的控制訊號無方波輸出，因此該開關11呈現不導通的狀態。而此時的儲能模組12的該電解電容C2由於未接收到該電壓，因此該電解電容C2結束一以指數形式增加到一充電電壓的充電模式而開始一以指數型式電壓下降至0伏特而產生一放電電流的放電模式，且該放電電流經由該第一二極體D1和該第一電阻R1進行放電，因此，本發明斷電記憶系統可通過該第一電阻R1的阻值來調控該放電的一放電時間，而該放電時間即為本發明斷電記憶系統的斷電記憶時間。
＜模式二＞該斷電記憶系統復電，且該處理器13的該控制端134輸出的該控制訊號為一單純的低電平。
由於該控制端134的控制訊號無方波輸出，因此該開關11仍呈現不導通的狀態，所以該電解電容C2仍為該放電模式，此時的該處理器13會通過該判斷端135讀取該儲能模組12的該判斷電壓，並轉換成該數位量而儲存於該非揮發性記憶體133，以供該運算器132做後續的比較判斷，判斷方法會於後續說明書的圖4的流程圖加以說明。
＜模式三＞該斷電記憶系統持續供電，且該處理器13的該控制端134輸出的該控制訊號為一方波的該控制訊號。
該控制端134的控制訊號輸出該方波時，該開關11呈現導通的狀態，所以該電解電容C2結束該放電模式而開始接收該輸出端16的該電壓以進行該充電模式，且該處理器13不再通過該判斷端135讀取該儲能模組12的該判斷電壓，此時的該電子裝置2則根據該處理器13的該動作指令開始該工作模式或該待機模式的其中之一。
參閱圖2和圖4的流程圖，為該斷電記憶系統開機復電後(亦即上述所述的模式二和模式三)的系統動作流程，說明如下所述：
(A)該處理器13讀取該儲能模組12的該判斷電壓，進入步驟(B)。
(B)該處理器的該轉換器131將該判斷電壓轉換成該數位量，進入步驟(C)。
(C)該處理器的該非揮發性記憶體133儲存該數位量和該電子裝置2斷電前的該工作資料，進入步驟(D)。
(D)該處理器13的該運算器132將該數位量與一由一使用者任意設定的預設值比較，當該數位量小於該預設值，則進入到步驟(D1)；相反地，當該數位量大於等於該預設值，則進入到步驟(D2)。
(D1)該處理器13產生指示待機的該動作指令到該電子裝置2，使該電子裝置2操作於一待機模式。
(D2)該處理器13讀取該非揮發性記憶體133內的該工作資料，進入步驟(D3)。
(D3)該處理器13判斷該工作資料為相關於一工作模式或一待機模式，若該工作資料相關於該工作模式，則進入到步驟(D4)，若該工作資料相關於該待機模式，則回到步驟(D1)。
(D4)該處理器13產生指示該工作模式的該動作指令到該電子裝置2，使該電子裝置2操作於該工作模式，而繼續該工作狀態。
另外，在此更進一步的針對該步驟(B)加以說明：定義該直流電壓VDD為5伏特，而該轉換器131為8位，因此其轉換後的數位量解析度為VDD/28 ，也就是說，假設該處理器13讀取到的該判斷電壓為0.1953125伏特，則經由該轉換器131轉換後的該數位量如下(式1)所述。 5:256=0.1953125:X         (式1) X=10
其中，該參數X為該數位量，因此，很清楚的知道經由該轉換器131轉換後的0.1953125伏特的該判斷電壓，其轉換後的該數位量約為10。
綜上所述，上述實施例具有以下幾項優點： 1.     穩定地儲存資料：由於本發明使用非易失性儲存器來取代傳統的隨機存取儲存器(Random Access Memory, RAM)，因此，即使沒有一電力來維持也能保存該斷電前的資料，而使本發明更具穩定性及安全性高的功效。 2.     可調整斷電記憶的最大記憶時間：上述實施例可通過改變該第一電阻R1的阻值而適當地延長/縮短該電解電容C2的放電時間，進而達到改變該斷電記憶時間，且本發明不需花費時間於判斷是否斷電和關閉該處理器13。 3.     減少斷電誤判的機率：本發明斷電後，該處理器13會直接通過該控制端134和該電晶體Q1的相配合，以直接控制該電解電容C2做充放電的選擇，使本發明電器斷電記憶系統不會有如傳統斷電記憶系統易有誤判的可能性。故確實能達成本發明之目的。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧斷電記憶裝置
11‧‧‧開關
12‧‧‧儲能模組
13‧‧‧處理器
131‧‧‧轉換器
132‧‧‧運算器
133‧‧‧非揮發性記憶體
134‧‧‧控制端
135‧‧‧判斷端
14‧‧‧輸入端
15‧‧‧控制端
16‧‧‧輸出端
2‧‧‧電子裝置
3‧‧‧電子裝置
4‧‧‧判斷端
VDD‧‧‧直流電壓
Q1‧‧‧電晶體
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
R5‧‧‧第五電阻
R6‧‧‧第六電阻
C‧‧‧電容
C2‧‧‧電解電容
C3‧‧‧電容
D1‧‧‧第一二極體
D2‧‧‧第二二極體
MCU‧‧‧處理單元
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一電路圖，說明習知斷電記憶系統的一實施例； 圖2是一電路圖，說明本發明斷電記憶系統的一實施例； 圖3是一時序圖，說明本發明斷電記憶系統的該實施例的時序圖；及 圖4是一流程圖，說明本發明斷電記憶系統的該實施例的流程圖。
1‧‧‧斷電記憶裝置
11‧‧‧開關
12‧‧‧儲能模組
13‧‧‧處理器
131‧‧‧轉換器
132‧‧‧運算器
133‧‧‧非揮發性記憶體
134‧‧‧控制端
135‧‧‧判斷端
14‧‧‧輸入端
15‧‧‧控制端
16‧‧‧輸出端
2‧‧‧電子裝置
VDD‧‧‧直流電壓
Q1‧‧‧電晶體
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
R5‧‧‧第五電阻
R6‧‧‧第六電阻
C‧‧‧電容
C2‧‧‧電解電容
D1‧‧‧第一二極體
D2‧‧‧第二二極體

Claims (10)

  1. 一種斷電記憶裝置，適用於電連接一電子裝置，該斷電記憶裝置包含： 一開關，包括一接收一直流電壓的輸入端、一接收一控制訊號的控制端，及一輸出端，該開關根據該控制訊號切換於導通與不導通間，以決定是否由該輸出端提供一相關於該直流電壓的電壓； 一儲能模組，電連接該開關的輸出端以接收該電壓，並根據該開關的導通或不導通，而產生一判斷電壓，該判斷電壓的變化追隨該開關的輸出端的該電壓；及 一處理器，電連接該儲能模組與該開關，且產生該控制訊號，並包括一將該判斷電壓轉換成一數位量的轉換器、一電連接該轉換器以接收該數位量並儲存該數位量和該電子裝置斷電前的一工作資料的非揮發性記憶體，及一電連接該非揮發性記憶體的運算器，且當系統復電時該運算器讀取儲存於該非揮發性記憶體的該數位量，並通過該運算器判斷是否讀取該非揮發性記憶體內的該工作資料。
  2. 如請求項1所述的斷電記憶裝置，其中，該儲能模組包括 一電解電容，具有一電連接該開關的該輸出端的第一端，及一接地的第二端， 一第一二極體，具有一電連接該電解電容的第一端的陽極，及一陰極， 一第一電阻，具有一電連接該第一二極體的陰極的第一端，及一接地的第二端，及 一第二電阻，具有一電連接該第一電阻的第一端的第一端，及一電連接該處理器以供該處理器讀取該判斷電壓的第二端。
  3. 如請求項2所述的斷電記憶裝置，其中，該開關還包括 一電晶體，具有一電連接該輸入端的第一端、一第二端，及一第三端， 一第三電阻，具有一電連接該電晶體的第一端的第一端，及一電連接該電晶體的第三端的第二端， 一第四電阻，具有一電連接該電晶體的第三端的第一端，及一第二端， 一電容，具有一電連接該第四電阻的第二端的第一端，及一電連接該控制端的第二端， 一第五電阻，具有一電連接該電晶體的第一端的第一端，及一電連接該電容的第二端的第二端， 一第六電阻，具有一電連接該電晶體的第二端的第一端，及一第二端，及 一第二二極體，具有一電連接該第六電阻的第二端的陽極，及一電連接該輸出端以提供該電壓的陰極。
  4. 如請求項1所述的斷電記憶裝置，其中，該處理器的該運算器比較該數位量與一預設值，當該數位量小於該預設值，則該處理器產生一指示待機的動作指令到該電子裝置使該電子裝置操作於一待機模式。
  5. 如請求項4所述的斷電記憶裝置，其中， 當該數位量大於等於該預設值，該處理器讀取該非揮發性記憶體內的該工作資料，且該處理器判斷該工作資料為相關於一工作模式或一待機模式，該工作模式為系統斷電前的一工作狀態， 當該工作資料相關於該工作模式時，則該處理器產生指示該工作模式的一動作指令到該電子裝置，使該電子裝置操作於該工作模式，而繼續該工作狀態，及 當該工作資料相關於該待機模式時，則該處理器產生指示待機模式的該動作指令到該電子裝置，使該電子裝置操作於該待機模式。
  6. 一種斷電記憶系統，包含： 一斷電記憶裝置，包括 一開關，具有一接收一直流電壓的輸入端、一接收一控制訊號的控制端，及一輸出端，該開關根據該控制訊號切換於導通與不導通間，以決定是否由該輸出端提供一相關於該直流電壓的電壓， 一儲能模組，電連接該開關的輸出端，並根據該開關的導通或不導通，而產生一判斷電壓，該判斷電壓的變化追隨該開關的輸出端的該電壓，及 一處理器，電連接該儲能模組與該開關，且產生該控制訊號，並具有一將該判斷電壓轉換成一數位量的轉換器、一電連接該轉換器以接收該數位量並儲存該數位量和該電子裝置斷電前的一工作資料的非揮發性記憶體，及一電連接該非揮發性記憶體的運算器，且當系統復電時該運算器讀取儲存於該非揮發性記憶體的該數位量，並通過該運算器判斷是否讀取該非揮發性記憶體內的該工作資料，並產生一動作指令；及 一電子裝置，電連接該處理器以接收該動作指令，並根據該動作指令使該電子裝置操作於一工作模式與一待機模式兩者其一。
  7. 如請求項6所述的斷電記憶系統，該儲能模組具有 一電解電容，具有一電連接該開關的該輸出端的第一端，及一接地的第二端， 一第一二極體，具有一電連接該電解電容的第一端的陽極，及一陰極， 一第一電阻，具有一電連接該第一二極體的陰極的第一端，及一接地的第二端，及 一第二電阻，具有一電連接該第一電阻的第一端的第一端，及一電連接該處理器以供該處理器讀取該判斷電壓的第二端。
  8. 如請求項7所述的斷電記憶系統，其中，該開關還具有 一電晶體，具有一電連接該輸入端的第一端、一第二端，及一第三端， 一第三電阻，具有一電連接該電晶體的第一端的第一端，及一電連接該電晶體的第三端的第二端， 一第四電阻，具有一電連接該電晶體的第三端的第一端，及一第二端， 一電容，具有一電連接該第四電阻的第二端的第一端，及一電連接該控制端的第二端， 一第五電阻，具有一電連接該電晶體的第一端的第一端，及一電連接該電容的第二端的第二端， 一第六電阻，具有一電連接該電晶體的第二端的第一端，及一第二端，及 一第二二極體，具有一電連接該第六電阻的第二端的陽極，及一電連接該輸出端以提供該電壓的陰極。
  9. 如請求項6所述的斷電記憶系統，其中，該處理器的該運算器比較該數位量與一預設值，當該判斷電壓小於該預設值，則該處理器產生指示待機的該動作指令到該電子裝置使該電子裝置操作於一待機模式。
  10. 如請求項9所述的斷電記憶系統，其中， 當該數位量大於等於該預設值，該處理器讀取該非揮發性記憶體內的該工作資料，且該處理器判斷該工作資料為相關於一工作模式或一待機模式，該工作模式為系統斷電前的一工作狀態， 當該工作資料相關於該工作模式時，則該處理器產生指示該工作模式的該動作指令到該電子裝置，使該電子裝置操作於該工作模式，而繼續該工作狀態，及 當該工作資料相關於該待機模式時，則該處理器產生指示待機模式的該動作指令到該電子裝置，使該電子裝置操作於該待機模式。
TW104143109A 2015-03-27 2015-12-22 Power-off memory system and its device TWI591473B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510140080.5A CN106155942B (zh) 2015-03-27 2015-03-27 断电记忆装置及其系统

Publications (2)

Publication Number Publication Date
TW201635085A true TW201635085A (zh) 2016-10-01
TWI591473B TWI591473B (zh) 2017-07-11

Family

ID=56008444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104143109A TWI591473B (zh) 2015-03-27 2015-12-22 Power-off memory system and its device

Country Status (8)

Country Link
US (1) US20160282920A1 (zh)
EP (1) EP3073605A3 (zh)
JP (1) JP2016189189A (zh)
KR (1) KR20160115846A (zh)
CN (1) CN106155942B (zh)
AU (1) AU2016201926A1 (zh)
CA (1) CA2925229A1 (zh)
TW (1) TWI591473B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9996462B1 (en) 2016-12-14 2018-06-12 Silicon Motion, Inc. Data storage device and data maintenance method thereof
TWI645404B (zh) * 2017-12-28 2018-12-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體操作方法
TWI696078B (zh) * 2017-05-26 2020-06-11 旺宏電子股份有限公司 記憶體裝置及其操作方法
CN113523870A (zh) * 2021-07-30 2021-10-22 新代科技(苏州)有限公司 加工具更换装置及其控制方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106791543A (zh) * 2016-12-29 2017-05-31 合肥宏晶微电子科技股份有限公司 一种实现vga接口edid兼容性的技术方法
CN113316528A (zh) * 2020-05-20 2021-08-27 深圳元戎启行科技有限公司 用于车辆的冗余电源电路及自动驾驶控制装置
TWI788759B (zh) * 2020-08-27 2023-01-01 瑞昱半導體股份有限公司 用於電源管理的擴充基座

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825155A (en) * 1993-08-09 1998-10-20 Kabushiki Kaisha Toshiba Battery set structure and charge/ discharge control apparatus for lithium-ion battery
US6760672B2 (en) * 2002-01-29 2004-07-06 Rockwell Automation Technologies, Inc. Automatic detection of battery-backed data integrity in volatile memory
JP4235919B2 (ja) * 2006-10-06 2009-03-11 コニカミノルタビジネステクノロジーズ株式会社 情報処理装置及びプログラム
JP2008295172A (ja) * 2007-05-23 2008-12-04 Canon Inc バッテリーパック、充電装置、及び電子機器
US8325554B2 (en) * 2008-07-10 2012-12-04 Sanmina-Sci Corporation Battery-less cache memory module with integrated backup
US8806271B2 (en) * 2008-12-09 2014-08-12 Samsung Electronics Co., Ltd. Auxiliary power supply and user device including the same
JP2011066317A (ja) * 2009-09-18 2011-03-31 Sony Corp 半導体装置
JP5140113B2 (ja) * 2010-05-10 2013-02-06 三菱電機株式会社 電子制御装置
TWI536155B (zh) * 2011-08-19 2016-06-01 緯創資通股份有限公司 電源供應裝置及其控制方法
JP5906966B2 (ja) * 2012-06-29 2016-04-20 富士通株式会社 制御装置、電力供給装置及び電力制御方法
TWI524811B (zh) * 2013-08-14 2016-03-01 Richtek Technology Corp Light emitting diode system and voltage conversion device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9996462B1 (en) 2016-12-14 2018-06-12 Silicon Motion, Inc. Data storage device and data maintenance method thereof
CN108228385A (zh) * 2016-12-14 2018-06-29 慧荣科技股份有限公司 数据储存装置及其数据维护方法
CN108228385B (zh) * 2016-12-14 2020-06-02 慧荣科技股份有限公司 数据储存装置及其数据维护方法
TWI696078B (zh) * 2017-05-26 2020-06-11 旺宏電子股份有限公司 記憶體裝置及其操作方法
TWI645404B (zh) * 2017-12-28 2018-12-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體操作方法
US10776264B2 (en) 2017-12-28 2020-09-15 Silicon Motion, Inc. Data storage device with power recovery procedure and method for operating non-volatile memory
CN113523870A (zh) * 2021-07-30 2021-10-22 新代科技(苏州)有限公司 加工具更换装置及其控制方法

Also Published As

Publication number Publication date
CA2925229A1 (en) 2016-09-27
EP3073605A3 (en) 2016-12-14
KR20160115846A (ko) 2016-10-06
CN106155942B (zh) 2019-05-31
CN106155942A (zh) 2016-11-23
JP2016189189A (ja) 2016-11-04
US20160282920A1 (en) 2016-09-29
TWI591473B (zh) 2017-07-11
EP3073605A2 (en) 2016-09-28
AU2016201926A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
TWI591473B (zh) Power-off memory system and its device
CN104935072A (zh) 备用电源切换控制方法和装置
CN204595760U (zh) 一种多硬盘系统错峰上电控制电路
TW201344418A (zh) 待機喚醒電路及電子裝置
CN103366815A (zh) 断电保护电路及具有该断电保护电路的电子装置
CN208110316U (zh) 掉电时序控制电路
JP2013196693A (ja) スタンバイモードを備えた電子装置
CN109149751A (zh) 电源延续控制电路
CN115328694A (zh) 设备短时掉电恢复电路、电子设备和电子设备断电恢复方法
CN103036686A (zh) 一种网络终端及其实现掉电信息上报的电路
CN215772542U (zh) 一种供电电路及电子设备
CN109613969A (zh) Ssd供电电路、电容管理方法、系统、装置及存储介质
CN106655465B (zh) 系统时钟供电装置、方法和电器
CN109586363B (zh) 一种充电电路
CN217063366U (zh) 一种掉电保存延迟电路
CN112187028A (zh) 一种多路电源电压快速放电电路
CN113359936B (zh) 一种功率控制方法、功率控制电路、装置及家用电器
CN207835107U (zh) 一种电源装置和电子设备
CN111048055A (zh) 显示器及显示器待机功耗控制方法
CN210490828U (zh) 一种bmc延时断电电路
JP4960674B2 (ja) バックアップ装置
TWI653556B (zh) 觸控筆、電路系統、控制電路與控制方法
CN217212903U (zh) 一种基于超级电容的掉电报警电路
CN105244059B (zh) 存储装置
CN210986067U (zh) 一种dsp的电源及多种复位电路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees