JP4957812B2 - 電源回路 - Google Patents

電源回路 Download PDF

Info

Publication number
JP4957812B2
JP4957812B2 JP2010012044A JP2010012044A JP4957812B2 JP 4957812 B2 JP4957812 B2 JP 4957812B2 JP 2010012044 A JP2010012044 A JP 2010012044A JP 2010012044 A JP2010012044 A JP 2010012044A JP 4957812 B2 JP4957812 B2 JP 4957812B2
Authority
JP
Japan
Prior art keywords
power supply
circuit
input
zener diode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010012044A
Other languages
English (en)
Other versions
JP2011151988A (ja
Inventor
正人 末国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2010012044A priority Critical patent/JP4957812B2/ja
Publication of JP2011151988A publication Critical patent/JP2011151988A/ja
Application granted granted Critical
Publication of JP4957812B2 publication Critical patent/JP4957812B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は電源回路に関し、特に過電圧保護のためのヒューズ回路を備える電源回路に関する。
従来、外部電源から供給される電源を安定化電源に変換して各回路に供給する電源回路が知られている。このような電源回路において、回路内部の過電圧状態を保護するために様々な回路が実装されており、回路内部が過電圧状態になった場合に、上記回路により、電源回路及び後段に接続された回路を保護する(例えば、特許文献1−5参照)。
回路内部の過電圧状態を保護することを目的として、電源回路内部にヒューズ回路を用いる場合がある。このヒューズ回路は、回路内部が過電圧状態になった場合に抵抗が溶断することで回路内部の導通を遮断し、回路を保護する。
特開2007−325428号公報 特開平07−231659号公報 特開平11−041155号公報 実開平05−080129号公報 特開平08−051772号公報
近年の、電源回路では、入力電源の脈流を消去することを目的として平滑化コンデンサーを用いている。このような電源回路において入力電源が定格電圧より高くなり、過電圧状態に移行すると、過電圧保護用のヒューズ回路の溶断より先に平滑化コンデンサーに負荷がかかり白煙を生じさせる場合がある。無論、過電圧状態が一定期間経過した後は、ヒューズ回路が溶断するため、安全上は問題はないが、白煙の発生を抑制させることが望ましかった。
本発明は、上記課題にかんがみてなされたもので、定格電圧以上の入力電源が供給された場合でも平滑化コンデンサーが白煙をあげることなくヒューズ回路を溶断する電源回路の提供を目的とする。
上記課題を解決するために、本発明では、入力ラインを通じて入力された入力電源の過電圧状態を検出して当該電源回路の導通を遮断するヒューズ回路を備えた電源回路において、前記入力電源を整流する整流回路と、整流後の前記電源を平滑化する平滑化コンデンサーと、整流回路の前段で前記入力ラインとアノードで接続されて、カソードで接地された第1のツェナーダイオードと、平滑化コンデンサーの後段で、前記入力ラインと接続された第2のツェナーダイオードと、を有する構成としてある。
上記のように構成された発明では、ヒューズ回路と、整流回路と、平滑化コンデンサーと、を備える電源回路において、第1のツェナーダイオードは、整流回路の前段で入力ラインとアノードで接続されて、カソードで接地され、第2のツェナーダイオードは、平滑化コンデンサーの出力側で並列に接続されている。
そのため、入力電源が定格電圧以上である場合に、ヒューズ回路が溶断して電源回路の駆動を停止させるまでの間、第1のツェナーダイオード及び第2のツェナーダイオードが降伏し、平滑化コンデンサーにかかる負荷を軽減するため、平滑化コンデンサーから白煙が生じるのを抑制することができる。
また、本発明を実現する電源回路の一例として、オン・オフ動作により入力電源を交流に変換するためのFETと、前記FETのオン・オフを制御する制御用ICと、前記制御用ICの駆動を開始させるスタート信号の供給ラインとアノードで接続し、カソードで接地された第3のツェナーダイオードと、を有する構成としてもよい。
上記のように構成された発明では、入力電源が定格電圧以上である場合に、第3のツェナーダイオードを降伏させることで、制御用ICの駆動を停止させるため、当該電源回路に接続された回路に供給される電源を遮断して、接続された回路を過電圧から保護することができる。
そして、電源回路は、サージアブソーバーを有することを特徴とする構成としてもよい。
サージアブソーバーは、雷や静電気により電源回路内に定格電圧以上の電圧が供給されるのを防止する回路であるが、従来の電源回路では、サージアブソーバーの耐圧が低いと平滑化コンデンサーが白煙を上げる場合もあり、サージアブソーバーの耐圧を規格値以上にして余裕を持たせておくことが多かった。一方、サージアブソーバーの耐圧を高くすると、サージアブソーバーはヒューズ回路の溶断を抑制するよう作用することとなる。さらに、サージアブソーバーの耐圧を高くすればそれだけコストも上昇する結果となっていた。
そのため、上記のように構成された発明では、サージアブソーバーの耐圧を低くした場合でも、平滑化コンデンサーが白煙を上げるのを抑制することが可能となり、サージアブソーバーのコストを低減させることができる。
さらに、電源回路は、ラインフィルターを有する構成としてもよい。
ラインフィルターは電源回路に入力するノイズを低減するよう作用するが、反面、ヒューズ回路の溶断を抑制するよう作用もする。そのため、上記のように構成された発明では、ラインフィルターを備える場合でも、平滑化コンデンサーが白煙を上げるのを抑制することが可能となる。
また、本発明の他の局面として、スイッチング動作により入力電源を交流に変換するためのFETと、前記FETのオン・オフを制御する制御用ICと、前記制御用ICの駆動を開始させるスタート信号の供給ラインとアノードで接続し、カソードで接地された第3のツェナーダイオードと、前記ヒューズ回路の後段に接続されたサージアブソーバーと、前記ヒューズ回路の後段に接続されたラインフィルターと、を有する構成としてもよい。
以上説明したように本発明によれば、入力電源が定格電圧以上である場合に、ヒューズ回路が溶断して電源回路の駆動を停止させるまでの間、第1のツェナーダイオード及び第2のツェナーダイオードが降伏し、平滑化コンデンサーにかかる負荷を軽減するため、平滑化コンデンサーから白煙が生じるのを抑制することができる。
また請求項2にかかる発明によれば、入力電源が定格電圧以上である場合に、第3のツェナーダイオードを降伏させることで、制御用ICの駆動を停止させるため、当該電源回路に接続された回路に供給される電源を遮断して、接続された回路を過電圧から保護することができる。
そして請求項3にかかる発明によれば、サージアブソーバーの耐圧を低くした場合でも、平滑化コンデンサーが白煙を上げるのを抑制することが可能となり、サージアブソーバーのコストを低減させることができる。
さらに請求項4にかかる発明によれば、ラインフィルターを備える場合でも、平滑化コンデンサーが白煙を上げるのを抑制することが可能となる。
電源回路100の構成を説明する回路図である。
以下、図を参照しつつ下記の順序に従って本発明の実施形態を説明する。
1.第1の実施形態:
2.その他の実施形態:
1.第1の実施形態:
図1は、電源回路100の構成を説明する回路図である。電源回路100は、図示しないコンセントを介して供給された入力電源を入力ライン90を通じて受付け、安定化電源に変換した後、トランス97の二次側巻線T2に接続された回路に供給する。なお、図1に示す電源回路100は、他励発振方式の電源回路として説明を行うが、これに限定されず、自励発振方式の電源回路であってもよい。
電源回路100の要部は、少なくとも、ヒューズ回路91、サージアブソーバー92、ラインフィルター93、ノイズコンデンサー94、整流回路95、平滑化コンデンサー96、トランス97、スイッチング回路98、とを備えて構成されている。
更に、電源回路100は、整流回路95の前段で入力ライン90とアノードで接続され、カソードで接地された第1のツェナーダイオードD1と、平滑化コンデンサー96の出力側で並列に接続された第2のツェナーダイオードD2と、を備えて構成されている。
ヒューズ回路91は、図示しないコンセントのプラス側端子と直列に接続され、コンセントを通じて供給された入力電源が定格電圧以上である場合に抵抗を溶断させて電源回路100の導通を遮断する。
サージアブソーバー92は、ヒューズ回路91の後段で入力ライン90に接続され、雷や静電気放電等により瞬間的に発生する過電圧から電源回路を保護する。
ラインフィルター93は、入力ライン90に直列に接続され、この入力ライン90に供給される入力電源のノイズを除去する。同様に、ノイズコンデンサー94は、入力ライン90に接続され、入力ラインに供給される入力電源のノイズを除去する。
整流回路95は、入力ライン90に供給された交流の入力電源を整流して出力する。
平滑化コンデンサー96は、入力ライン90に接続されており、整流回路95で整流された入力電源を平滑化して出力する。また、整流回路95と平滑化コンデンサー96の間には、突入抑制用の抵抗R1が実装されている。
トランス97は、コイルの巻き数が異なる一次側巻線T1と二次側巻線T2とを備えて構成され、スイッチング回路98が発生させた交流電源が一次側巻線T1に供給されると、二次側巻線T2には巻き線比に応じた交流電源を発生させる。また、一次側巻線T1は入力ライン90及びスイッチング回路98に接続され、二次側巻線T2は図示しない回路と接続されている。さらに、トランス97は、二次側巻線T2と対応する帰還巻線Tfを備えており、この帰還巻線Tfは二次側巻線T2で発生した交流電源の電圧値に基づいて巻き線比に応じた帰還電圧を発生させる。
スイッチング回路98は、入力ライン90に供給された整流・平滑後の電源を、発振動作により交流電源に変換する。スイッチング回路98は、発振を制御するための制御用IC98aと、制御用IC98aから出力されるPWM信号によりオン・オフするFET98bと、を備えて構成される。
制御用IC98aは、スタート端子でスタート信号供給ライン98cを介して入力ライン90に接続され、PWM端子でFET98bのゲートとブリッジ回路98dを通じて接続され、フィードバック端子で帰還巻線Tfとフィードバックライン98eを通じて接続されている。そのため、スタート端子にスタート信号が入力すると、PWM端子からブリッジ回路98dを介してFET98bのゲートにPWM信号を供給する。また、PWM信号のデューティ比は、帰還巻線Tfから供給される帰還電圧に基づいてフィードバック制御される。
第1のツェナーダイオードD1は、整流回路95の前段で、アノードが入力ライン90に接続され、カソードが接地されている。また、第2のツェナーダイオードD2は、平滑化コンデンサー96の後段(スタート信号供給ライン98cの前段)で、入力ライン90に接続されている。そのため、入力ライン90に供給された入力電源が定格電圧以上である場合は、第1及び第2のツェナーダイオードD1,D2は降伏電流を流し、平滑化コンデンサー96にかかる負荷を低減する。
更に、スタート信号供給ライン98cには、第3のツェナーダイオードD3が接続されている。この第3のツェナーダイオードD3は、アノードでスタート信号供給ライン98cに接続され、カソードで接地されている。そのため、入力ライン90に供給される電源が定格電圧以上になった場合は、第3のツェナーダイオードD3は降伏し、制御用IC98aへ供給されるスタート信号を遮断する。
ここで、第1のツェナーダイオードD1,第2のツェナーダイオードD2、第3のツェナーダイオードD3は、その降伏の耐圧電圧がそれぞれVD1<VD2<VD3となるよう設定されている(VD1はツェナーダイオードD1の降伏電圧、同様に、VD2,VD3はツェナーダイオードD2,D3の降伏電圧)。そのため、入力ラインに供給される電源が定格電圧を超える場合は、ツェナーダイオードD1が最初に降伏し、ついで、ツェナーダイオードD2、ツェナーダイオードD3の順で降伏する。
===電源回路の作用===
以下、本実施形態にかかる電源回路の作用を説明する。
コンセントを通じて定格電圧以内の電源が入力ライン90に供給されると、ラインフィルター93、ノイズコンデンサー94を通過した後、入力電源は整流回路95及び平滑化コンデンサー96により整流・平滑化される。そして、整流・平滑化された電源は、スタート信号供給ライン98cに供給され、制御用IC98aを駆動させる。そのため、制御用IC98aからFET98bにPWM信号が出力され、デューティ比に応じてFET98bのオン・オフが切換えられる。その結果、トランス97の一次側巻線T1に供給される入力電圧を交流に変換し、二次側巻線T2に巻き線比に応じた交流圧を発生させる。
一方、帰還巻線Tfからは、二次側巻線T2に発生する交流電圧に応じた帰還電圧が発生し、フィードバックライン98eを通じて制御用IC98aにフィードバック信号が供給される。そのため、制御用IC98aは、フィードバック信号に応じて、PWM信号のデューティ比を制御し、FET98aのオン・オフ制御を介して二次側巻線T2に発生する交流電圧を一定の値に保つ。
次に、入力ラインに供給される入力電源が定格電圧を超えている場合、ヒューズ回路91を直ちに溶断しないまでも、平滑化コンデンサー96には規格された入力電圧以上の電圧が印加される。このとき、まず、第1のツェナーダイオードD1が降伏し、続いて第2のツェナーダイオードD2が降伏することにより、平滑化コンデンサー96にかかる負荷を低減する。そのため、平滑化コンデンサー96にかかる負荷により白煙が生じるまでに、ヒューズ回路91が溶断し、電源回路100の駆動を遮断する。
さらに、入力電源が降伏電圧D3を超えることで、ツェナーダイオードD3が降伏し、制御用IC98aに供給されるスタート信号を遮断する。そのため、スイッチング回路98の発振が停止し、トランス97からの電源供給が遮断される。
以上説明したように、電源回路100では、入力電源が定格電圧以上である場合に、ヒューズ回路91が溶断して電源回路100の駆動を停止させるまでの間、第1のツェナーダイオードD1及び第2のツェナーダイオードD2が降伏し、平滑化コンデンサーにかかる負荷を軽減するため、平滑化コンデンサーから白煙が生じるのを抑制することができる。
また、サージアブソーバー92を備える電源回路100においては、ヒューズ回路91が溶断し難くなるが、本発明を使用することにより、ヒューズ回路91が溶断するまでの間第1のツェナーダイオードD1及び第2のツェナーダイオードD2が平滑化コンデンサー96にかかる負荷を低減し、平滑化コンデンサー96が発煙を発生させるのを抑制することができる。そのため、サージアブソーバー92の耐圧を低くしても、平滑化コンデンサー96が白煙を上げることを抑制することができ、サージアブソーバー92のコストを低減させることができる。
更に、ラインフィルターは電源回路100に入力するノイズを低減するよう作用するが、反面、ヒューズ回路の溶断を抑制するよう作用もする。そのため、本実施形態に係る電源回路100では、ラインフィルターを備える場合でも、平滑化コンデンサーが白煙を上げるのを抑制することが可能となる。
2.その他の実施形態:
本発明にかかる電源回路は様々な実施形態が存在する。
電源回路の駆動方式を他励発振方式とすることは一例であり、自励発振方式であってもよい。
また、図に示す各ダイオードの数は一例であり、複数のダイオードを一組として用いるものであってもよい。
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
90…入力ライン、91…ヒューズ回路、92…サージアブソーバー、93…ラインフィルター、94…ノイズコンデンサー、95…整流回路、96…平滑化コンデンサー、97…トランス、98…スイッチング回路、98a…制御用IC、98b…FET、98c…スタート信号供給ライン、98d…ブリッジ回路、98e…フィードバックライン、100…電源回路

Claims (5)

  1. 入力ラインを通じて入力された入力電源の過電圧状態を検出して当該電源回路の導通を遮断するヒューズ回路を備えた電源回路において、
    前記入力電源を整流する整流回路と、
    整流後の前記電源を平滑化する平滑化コンデンサーと、
    前記整流回路の前段で前記入力ラインとアノードで接続されて、カソードで接地された第1のツェナーダイオードと、
    前記平滑化コンデンサーの後段で、前記入力ラインと接続された第2のツェナーダイオードと、を有することを特徴とする電源回路。
  2. オン・オフ動作により入力電源を交流に変換するためのFETと、
    前記FETのオン・オフを制御する制御用ICと、
    前記制御用ICの駆動を開始させるスタート信号の供給ラインとアノードで接続し、カソードで接地された第3のツェナーダイオードと、を有することを特徴とする請求項1に記載の電源回路。
  3. サージアブソーバーを有することを特徴とする請求項1又は請求項2のいずれかに記載の電源回路。
  4. ラインフィルターを有することを特徴とする請求項1から請求項3のいずれか一項に記載の電源回路。
  5. オン・オフ動作により入力電源を交流に変換するためのFETと、
    前記FETのオン・オフを制御する制御用ICと、
    前記制御用ICの駆動を開始させるスタート信号の供給ラインとアノードで接続し、カソードで接地された第3のツェナーダイオードと、
    前記ヒューズ回路の後段に接続されたサージアブソーバーと、
    前記ヒューズ回路の後段に接続されたラインフィルターと、を有することを特徴とする請求項1に記載の電源回路。
JP2010012044A 2010-01-22 2010-01-22 電源回路 Expired - Fee Related JP4957812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010012044A JP4957812B2 (ja) 2010-01-22 2010-01-22 電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010012044A JP4957812B2 (ja) 2010-01-22 2010-01-22 電源回路

Publications (2)

Publication Number Publication Date
JP2011151988A JP2011151988A (ja) 2011-08-04
JP4957812B2 true JP4957812B2 (ja) 2012-06-20

Family

ID=44538444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010012044A Expired - Fee Related JP4957812B2 (ja) 2010-01-22 2010-01-22 電源回路

Country Status (1)

Country Link
JP (1) JP4957812B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04261A (ja) * 1990-04-17 1992-01-06 Matsushita Electric Ind Co Ltd 電源装置
JP3318425B2 (ja) * 1994-02-15 2002-08-26 ニチコン株式会社 部分平滑回路
JPH0851772A (ja) * 1994-08-09 1996-02-20 Funai Electric Co Ltd スイッチング電源の保護回路
JPH0919145A (ja) * 1995-06-28 1997-01-17 Nec Home Electron Ltd スイッチング電源装置
JP3358645B2 (ja) * 1995-10-05 2002-12-24 株式会社リコー スイッチングレギュレータ
JPH10337004A (ja) * 1997-05-30 1998-12-18 Nemic Lambda Kk 電源装置
JPH1141155A (ja) * 1997-07-24 1999-02-12 Oki Electric Ind Co Ltd 非接触型通信端末装置
JP2002291238A (ja) * 2001-03-28 2002-10-04 Sony Corp スイッチング電源回路
JP2004088857A (ja) * 2002-08-23 2004-03-18 Tohoku Ricoh Co Ltd 入力過電圧保護回路およびそれを備えた電気装置
JP2007325428A (ja) * 2006-06-01 2007-12-13 Ricoh Co Ltd スイッチング電源装置

Also Published As

Publication number Publication date
JP2011151988A (ja) 2011-08-04

Similar Documents

Publication Publication Date Title
JP5056395B2 (ja) スイッチング電源装置
JP2008048515A (ja) スイッチング電源装置
JP5210424B2 (ja) 保護機能付きスイッチング電源回路およびそれを用いた電子機器
JP2008228538A (ja) スイッチング電源装置
KR19990074214A (ko) 저전압 보호회로를 갖는 스위칭모드 전원공급장치
JP5126967B2 (ja) スイッチング電源装置
JP5137121B2 (ja) スイッチング電源装置
JP7209502B2 (ja) 照明用電源装置および過電流発生の抑制方法
JP2012182954A (ja) 電気機器
JP4957812B2 (ja) 電源回路
JP6513546B2 (ja) Led電源装置
JP6109976B1 (ja) 自動電圧調整器
WO2017204115A1 (ja) スイッチング電源回路
JP2009278780A (ja) 全波整流回路
JP2005124252A (ja) スイッチング電源
JP5277706B2 (ja) スイッチング電源装置
JP5000919B2 (ja) 直流電源装置
JP2019154102A (ja) スイッチング電源
JP2006246681A (ja) スイッチング電源装置
KR20080099417A (ko) 과전류 차단형 스위칭 모드 파워 서플라이 회로
JP5279219B2 (ja) スイッチング電源装置
JP5499683B2 (ja) 電源回路
JP2019154215A (ja) スイッチング電源
JP2005198469A (ja) スイッチング電源装置
JP4377893B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees