JP4952990B2 - シリアルインターフェースを有するシステムの電力消耗を制御する方法及びシステム - Google Patents
シリアルインターフェースを有するシステムの電力消耗を制御する方法及びシステム Download PDFInfo
- Publication number
- JP4952990B2 JP4952990B2 JP2006317754A JP2006317754A JP4952990B2 JP 4952990 B2 JP4952990 B2 JP 4952990B2 JP 2006317754 A JP2006317754 A JP 2006317754A JP 2006317754 A JP2006317754 A JP 2006317754A JP 4952990 B2 JP4952990 B2 JP 4952990B2
- Authority
- JP
- Japan
- Prior art keywords
- serial interface
- interface block
- power saving
- saving mode
- transmission channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 53
- 230000005540 biological transmission Effects 0.000 claims description 61
- 230000004044 response Effects 0.000 claims description 32
- 230000003213 activating effect Effects 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims 4
- 230000011664 signaling Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 238000010295 mobile communication Methods 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3278—Power saving in modem or I/O interface
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Communication Control (AREA)
Description
1200 応用プロセッサ
1400 第1シリアルインターフェースブロック
1410 システム制御器
1420 ホスト制御器
1430 クライアント制御器
1440 インターフェース装置
1450 LVDS I/Oブロック
2000 第2サブシステム
2200 第2シリアルインターフェースブロック
2400 ユーザインターフェースブロック
2210 システム制御器
2220 ホスト制御器
2230 クライアント制御器
2240 インターフェース装置
2250 LVDS I/Oブロック
Claims (33)
- 第1及び第2シリアルインターフェースブロックを含むシステムの電力消耗を制御する方法であって、
前記第1シリアルインターフェースブロックから前記第2シリアルインターフェースブロックに情報を伝送するように構成された第1伝送チャンネルの状態に応じて前記第1シリアルインターフェースブロックを電力節約モードに転換させる段階と、
前記第2シリアルインターフェースブロックから前記第1シリアルインターフェースブロックに情報を伝送するように構成された第2伝送チャンネルの状態に応じて前記第2シリアルインターフェースブロックを電力節約モードに転換させる段階と、
第1インタラプトに応答して前記電力節約モードから前記第1シリアルインターフェースブロックを解除する段階と、
前記第2伝送チャンネルを活性化させる段階と、
前記活性化された第2伝送チャンネルを通じてパケットデータを出力する段階と、
前記活性化された第2伝送チャンネルを通じてパケットデータが入力された場合に、前記電力節約モードから前記第2シリアルインターフェースブロックを解除する段階と、
前記第1伝送チャンネルを活性化させる段階と、
前記活性化された第1伝送チャンネルを通じてフラッグパケットデータを出力する段階と、
前記出力されたフラッグパケットデータに応じて電力節約モードから前記第1及び第2シリアルインターフェースブロックが解除されたことを示す第2インタラプトを生成する段階と、を有することを特徴とする方法。 - 前記第1及び第2シリアルインターフェースブロックの外部インターフェース機能を非活性化させる段階と、
前記第1伝送チャンネルを、前記第1シリアルインターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンド状態に設定する段階と、
前記第2伝送チャンネルを、前記第2シリアルインターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンド状態に設定する段階と、を更に含み、
前記第1伝送チャンネルは、前記サスペンド状態において高インピーダンスに連結され、
前記第2伝送チャンネルは、前記サスペンド状態において高インピーダンスに連結されることを特徴とする請求項1に記載の方法。 - 前記第1及び第2シリアルインターフェースブロックの第1及び第2システムクロック信号は電力節約モードにおいてそれぞれディセーブルされることを特徴とする請求項2に記載の方法。
- 前記第1伝送チャンネルを活性化させる段階は、前記第2シリアルインターフェースブロックに含まれたホストコントローラのサスペンド状態を解除する段階を含むことを特徴とする請求項1に記載の方法。
- 前記第2伝送チャンネルを活性化させる段階は、前記第1シリアルインターフェースブロックに含まれたホストコントローラのサスペンド状態を解除する段階を含むことを特徴とする請求項1に記載の方法。
- 前記第1シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第1システムクロック信号がイネーブルされることを特徴とする請求項3に記載の方法。
- 前記第2シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第2システムクロック信号がイネーブルされることを特徴とする請求項3に記載の方法。
- 第1インタラプトに応答して前記電力節約モードから前記第2シリアルインターフェースブロックを解除する段階と、
前記第1伝送チャンネルを活性化させる段階と、
前記活性化された第1伝送チャンネルを通じてパケットデータを出力する段階と、
前記活性化された第1伝送チャンネルを通じてパケットデータが入力された場合に、前記電力節約モードから前記第1シリアルインターフェースブロックを解除する段階と、
前記電力節約モードから前記第1シリアルインターフェースブロックを解除した後、前記第2伝送チャンネルを活性化させ、前記フラッグパケットデータに応じて前記電力節約モードから前記第1及び第2シリアルインターフェースブロックが解除されたことを示す第2インタラプト信号を生成する段階と、を更に含むことを特徴とする請求項3に記載の方法。 - 前記第2シリアルインターフェースブロックに含まれるホストコントローラのサスペンド状態の解除によって前記第1伝送チャンネルを活性化することを特徴とする請求項8に記載の方法。
- 前記第1シリアルインターフェースブロックに含まれるホストコントローラのサスペンド状態の解除によって前記第2伝送チャンネルを活性化することを特徴とする請求項8に記載の方法。
- 前記第1シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第1システムクロック信号がイネーブルされることを特徴とする請求項8に記載の方法。
- 前記第2シリアルインターフェースブロックが前記電力節約モードから解除される場合、前記第2システムクロック信号がイネーブルされることを特徴とする請求項8に記載の方法。
- 第1伝送チャンネルの状態に応じて電力節約モードに転換される第1シリアルインターフェースブロックと、
第2伝送チャンネルの状態に応じて前記電力節約モードに転換される第2シリアルインターフェースブロックと、
前記第1及び第2シリアルインターフェースブロックの外部インターフェース機能をディセーブルさせる応用プロセッサと、を有し、
前記第1伝送チャンネルは、前記第1シリアルインターフェースブロックから前記第2シリアルインターフェースブロックに情報を伝送するように構成され、
前記第2伝送チャンネルは、前記第2シリアルインターフェースブロックから前記第1シリアルインターフェースブロックに情報を伝送するように構成され、
前記応用プロセッサは、前記電力節約モードにおいてインタラプトに応答して前記第1シリアルインターフェースブロックを前記電力節約モードから解除し、
前記第1シリアルインターフェースブロックが前記電力節約モードから解除されることに応答して前記第2伝送チャンネルが活性化され、パケットデータが前記活性化された第2伝送チャンネルを通じて出力されることを特徴とするシステム。 - 前記電力節約モードへの転換は、
前記第1伝送チャンネルを、前記第1シリアルインターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンド状態に設定し、
前記第2伝送チャンネルを、前記第2シリアルインターフェースブロックの電力節約モードへの転換をトリガーする状態であるサスペンド状態に設定することによって行われ、
前記第1伝送チャンネルは、前記サスペンド状態において高インピーダンスに連結され、
前記第2伝送チャンネルは、前記サスペンド状態において高インピーダンスに連結されることを特徴とする請求項13に記載のシステム。 - 前記第1及び第2シリアルインターフェースブロックの第1及び第2システムクロック信号は前記電力節約モードにおいてそれぞれディセーブルされることを特徴とする請求項13に記載のシステム。
- 前記第1及び第2シリアルインターフェースブロックのそれぞれは、内部バスを通じて互いに電気的に連結されるインターフェースユニットと、システムコントローラと、ホストコントローラと、シリアルインターフェースユニットと、ユーザコントローラと、を含むことを特徴とする請求項14に記載のシステム。
- 前記電力節約モードに係わる情報は、一つ又はそれ以上の前記第1及び第2シリアルインターフェースブロックのうち、一つ又はそれ以上のシステムコントローラに格納されることを特徴とする請求項16に記載のシステム。
- 前記第1伝送チャンネルは、前記第2シリアルインターフェースブロックのホストコントローラに格納された情報の少なくとも一部によって前記サスペンド状態に設定されることを特徴とする請求項17に記載のシステム。
- 前記第2伝送チャンネルは、前記第1シリアルインターフェースブロックのホストコントローラに格納された情報の少なくとも一部によって前記サスペンド状態に設定されることを特徴とする請求項17に記載のシステム。
- 前記第2シリアルインターフェースブロックのホストコントローラの出力が高インピーダンスレベルを有するか否かを感知することによって前記第1伝送チャンネルが前記サスペンド状態に設定されたか否かが決定されることを特徴とする請求項16に記載のシステム。
- 前記第1伝送チャンネルが前記サスペンド状態に設定された場合、前記第2シリアルインターフェースブロックのシステムコントローラが前記第2シリアルインターフェースブロックの少なくとも一つの機能にインタラプトを実行することを特徴とする請求項16に記載のシステム。
- インタラプトが存在するか否かを感知することによって前記第1伝送チャンネルが前記サスペンド状態にあるか否かが決定されることを特徴とする請求項21に記載のシステム。
- 外部インターフェース機能を解除する前に前記第1及び第2シリアルインターフェースブロックが前記電力節約モードに係わる情報を格納することを特徴とする請求項14に記載のシステム。
- 前記第1及び第2シリアルインターフェースブロックのそれぞれは、低電圧差動信号インターフェースユニットを含むことを特徴とする請求項13に記載のシステム。
- 前記第1シリアルインターフェースブロックからのパケットデータに応答して、前記第2シリアルインターフェースブロックが前記電力節約モードから解除されることを特徴とする請求項14に記載のシステム。
- 前記第2シリアルインターフェースブロックが前記電力節約モードから解除されることに応答して前記第1伝送チャンネルが活性化され、前記活性化された第1伝送チャンネルを通じて前記パケットデータが出力されることを特徴とする請求項25に記載のシステム。
- 前記第1シリアルインターフェースブロックは前記第1及び第2シリアルインターフェースブロックがフラッグパケットデータの出力に応答して前記電力節約モードから解除されたことを前記応用プロセッサに通知することを特徴とする請求項26に記載のシステム。
- 外部インタラプトソースからのインタラプトに応答して前記第2シリアルインターフェースブロックが前記電力節約モードから解除されることを特徴とする請求項13に記載のシステム。
- 前記電力節約モードから前記第2シリアルインターフェースブロックが解除されることに応答して前記第1伝送チャンネルが活性化され、前記活性化された第1伝送チャンネルを通じてパケットデータが前記第1シリアルインターフェースブロックに伝送されることを特徴とする請求項28に記載のシステム。
- 前記第1シリアルインターフェースブロックは、前記第2シリアルインターフェースブロックから入力された前記パケットデータに応答して前記電力節約モードから解除されることを特徴とする請求項29に記載のシステム。
- 前記第1シリアルインターフェースブロックが前記電力節約モードから解除された後、前記第1シリアルインターフェースブロックは、第2伝送チャンネルを活性化させ、前記応用プロセッサに前記第1及び第2シリアルインターフェースブロックが前記電力節約モードからそれぞれ解除されたことを通知することを特徴とする請求項30に記載のシステム。
- 前記第2シリアルインターフェースブロックと通信するユーザインターフェースブロックを更に含むことを特徴とする請求項13に記載のシステム。
- 請求項1記載の方法を実行することを特徴とするシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0113651 | 2005-11-25 | ||
KR1020050113651A KR101205324B1 (ko) | 2005-11-25 | 2005-11-25 | 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007151122A JP2007151122A (ja) | 2007-06-14 |
JP4952990B2 true JP4952990B2 (ja) | 2012-06-13 |
Family
ID=38088922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006317754A Active JP4952990B2 (ja) | 2005-11-25 | 2006-11-24 | シリアルインターフェースを有するシステムの電力消耗を制御する方法及びシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7734938B2 (ja) |
JP (1) | JP4952990B2 (ja) |
KR (1) | KR101205324B1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4532421B2 (ja) | 2006-02-27 | 2010-08-25 | アラクサラネットワークス株式会社 | ネットワーク中継装置 |
CN101365087B (zh) * | 2007-08-08 | 2012-07-04 | 三洋电机株式会社 | 摄像装置 |
US8964779B2 (en) * | 2007-11-30 | 2015-02-24 | Infineon Technologies Ag | Device and method for electronic controlling |
US8265095B2 (en) * | 2009-12-02 | 2012-09-11 | International Business Machines Corporation | Resource management finite state machine for handling resource management tasks separate from a protocol finite state machine |
JP5580786B2 (ja) | 2010-07-23 | 2014-08-27 | パナソニック株式会社 | ホスト装置、周辺装置、通信システム、および、通信方法 |
US10009842B2 (en) * | 2011-06-09 | 2018-06-26 | Thomson Licensing | Method for exiting a low-consumption standby mode, and associated device |
US9679869B2 (en) | 2011-09-02 | 2017-06-13 | Skyworks Solutions, Inc. | Transmission line for high performance radio frequency applications |
US8719459B2 (en) * | 2011-10-24 | 2014-05-06 | Skyworks Solutions, Inc. | Dual mode power amplifier control interface with a three-mode general purpose input/output interface |
KR101925870B1 (ko) * | 2012-03-21 | 2018-12-06 | 삼성전자주식회사 | Ssd 콘트롤러 및 그의 제어 방법 |
KR101371319B1 (ko) * | 2012-04-12 | 2014-03-10 | 주식회사 이노피아테크 | 마이컴 및 시스템-온-칩을 이용하여 전력을 관리하는 장치 및 방법 |
EP3567629A3 (en) | 2012-06-14 | 2020-01-22 | Skyworks Solutions, Inc. | Power amplifier modules including related systems, devices, and methods |
US9152206B2 (en) | 2013-01-24 | 2015-10-06 | Qualcomm Incorporated | System and method for reducing power consumption |
US9813221B2 (en) * | 2013-11-13 | 2017-11-07 | Stmicroelectronics (Rousset) Sas | Combined flow and low-power state control using same lines between interfaces |
JP2015125606A (ja) * | 2013-12-26 | 2015-07-06 | 株式会社東芝 | 送信回路 |
KR102108831B1 (ko) | 2014-01-22 | 2020-05-28 | 삼성전자주식회사 | 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템 |
US11216061B2 (en) * | 2019-07-25 | 2022-01-04 | Arm Limited | Methods and apparatus for interfacing between power domains |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3763903B2 (ja) * | 1996-10-29 | 2006-04-05 | 株式会社日立製作所 | 情報処理装置 |
JP2000010659A (ja) * | 1998-06-18 | 2000-01-14 | Nec Corp | 活線挿抜保護装置 |
KR20020078380A (ko) | 2001-04-09 | 2002-10-18 | 주식회사 팬택앤큐리텔 | 이동통신단말기의 슬립 모드 제어방법 |
JP2004128629A (ja) * | 2002-09-30 | 2004-04-22 | Nec Engineering Ltd | 信号伝送回路 |
KR100496545B1 (ko) | 2002-12-26 | 2005-06-22 | 엘지.필립스 엘시디 주식회사 | 커넥터 및 이를 이용한 액정표시장치의 구동장치 |
US7137018B2 (en) * | 2002-12-31 | 2006-11-14 | Intel Corporation | Active state link power management |
JP4300079B2 (ja) * | 2003-09-02 | 2009-07-22 | 株式会社リコー | 画像機器、画像機器システム及びエネルギー消費モード制御方法 |
JP4371739B2 (ja) | 2003-09-02 | 2009-11-25 | 株式会社東芝 | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 |
JP3807406B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US7738482B2 (en) * | 2003-11-17 | 2010-06-15 | Broadcom Corporation | Apparatus and method for implementing a suspend mode in an Ethernet-based communications system |
US20050144488A1 (en) * | 2003-12-30 | 2005-06-30 | Lee Victor W. | Method and apparatus of lowering I/O bus power consumption |
US20050160186A1 (en) * | 2003-12-31 | 2005-07-21 | Ruiz Everardo D. | Optical display link |
JP4387815B2 (ja) * | 2004-01-30 | 2009-12-24 | 富士通株式会社 | シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス |
TWI273789B (en) * | 2004-02-24 | 2007-02-11 | Via Tech Inc | Method for adjusting the power consumption of a network interface |
JP3815482B2 (ja) * | 2004-03-09 | 2006-08-30 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
JP2005339135A (ja) * | 2004-05-26 | 2005-12-08 | Toshiba Corp | シリアルataインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法 |
JP2006099665A (ja) * | 2004-09-30 | 2006-04-13 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びそのシリアル・インターフェース部のパワー・セーブ・モードの制御方法 |
JP2006277032A (ja) * | 2005-03-28 | 2006-10-12 | Canon Inc | 電子機器および電子機器の制御方法 |
-
2005
- 2005-11-25 KR KR1020050113651A patent/KR101205324B1/ko active IP Right Grant
-
2006
- 2006-11-24 JP JP2006317754A patent/JP4952990B2/ja active Active
- 2006-11-27 US US11/604,250 patent/US7734938B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007151122A (ja) | 2007-06-14 |
US20070124621A1 (en) | 2007-05-31 |
KR20070055207A (ko) | 2007-05-30 |
US7734938B2 (en) | 2010-06-08 |
KR101205324B1 (ko) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4952990B2 (ja) | シリアルインターフェースを有するシステムの電力消耗を制御する方法及びシステム | |
JP3807406B2 (ja) | データ転送制御装置及び電子機器 | |
KR100693863B1 (ko) | 디스플레이 구동 회로 | |
KR102108831B1 (ko) | 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템 | |
EP2224311B1 (en) | System and method for energy savings through emulation of wake on lan in energy efficient ethernet | |
US20090204834A1 (en) | System and method for using inputs as wake signals | |
CN103177680A (zh) | 显示控制器、图像数据处理系统及处理显示数据的方法 | |
US8275915B2 (en) | Link state detection system for network cable | |
US9405344B1 (en) | Method and apparatus for activating sleep mode | |
KR20040066926A (ko) | 프로세서의 저전력 모드를 가능하게 하는 방법 및 장치 | |
JP2005236931A (ja) | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 | |
KR20130113203A (ko) | 전자 장치 및 전자 장치의 파워 관리 방법 | |
WO2021063260A1 (zh) | 节能信号接收方法、发送方法、终端和网络设备 | |
US10394309B2 (en) | Power gated communication controller | |
JPH10341199A (ja) | 無線携帯端末 | |
US8307221B2 (en) | Mobile communication device and controlling method thereof | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
US9122479B2 (en) | Network processor and energy saving method thereof | |
JP2006227985A (ja) | データ転送制御装置及び電子機器 | |
US20140082392A1 (en) | Semiconductor device and communication method | |
US20060284848A1 (en) | System and method for saving power | |
JP2006067586A (ja) | 移動通信端末機のシリアル通信制御方法 | |
JP4857617B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
JP2008059112A (ja) | 電源制御システム | |
WO2007127491A2 (en) | Data display from auxiliary display subsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120229 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4952990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |