KR20070055207A - 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법 - Google Patents

직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법 Download PDF

Info

Publication number
KR20070055207A
KR20070055207A KR1020050113651A KR20050113651A KR20070055207A KR 20070055207 A KR20070055207 A KR 20070055207A KR 1020050113651 A KR1020050113651 A KR 1020050113651A KR 20050113651 A KR20050113651 A KR 20050113651A KR 20070055207 A KR20070055207 A KR 20070055207A
Authority
KR
South Korea
Prior art keywords
serial interface
interface block
power saving
saving mode
suspended state
Prior art date
Application number
KR1020050113651A
Other languages
English (en)
Other versions
KR101205324B1 (ko
Inventor
김지형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050113651A priority Critical patent/KR101205324B1/ko
Priority to JP2006317754A priority patent/JP4952990B2/ja
Priority to US11/604,250 priority patent/US7734938B2/en
Publication of KR20070055207A publication Critical patent/KR20070055207A/ko
Application granted granted Critical
Publication of KR101205324B1 publication Critical patent/KR101205324B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)

Abstract

여기에는 제 1 및 제 2 직렬 인터페이스 블록들을 포함한 시스템의 전력을 제어하는 방법이 제공된다. 이 방법은 상기 제 1 및 제 2 직렬 인터페이스 블록들의 외부 인터페이스 기능들을 디세이블시키는 단계와; 상기 제 2 직렬 인터페이스 블록에서 상기 제 1 직렬 인터페이스 블록으로의 제 1 전송 채널을 서스펜드 상태로 설정하는 단계와; 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부에 따라 상기 제 2 직렬 인터페이스 블록을 전력 절감 모드로 전환하는 단계와; 상기 제 1 직렬 인터페이스 블록에서 상기 제 2 직렬 인터페이스 블록으로의 제 2 전송 채널을 서스펜드 상태로 설정하는 단계와; 그리고 상기 제 1 직렬 인터페이스 블록을 상기 전력 절감 모드로 전환하는 단계를 포함한다.

Description

직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는 방법{METHODS FOR CONTROLLING POWER OF SYSTEM WITH SERIAL INTERFACE MANNER}
도 1은 본 발명에 따른 시스템을 개략적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 제 1 서브-시스템 및 제 2 서브-시스템의 직렬 인터페이스 블록들을 개략적으로 보여주는 블록도이다.
도 3은 본 발명에 따른 시스템의 전력 절감 모드를 설정하는 방법을 설명하기 위한 흐름도이다.
도 4a 및 도 4b는 본 발명에 따른 시스템의 전력 절감 모드를 설정할 때 직렬 인터페이스 블록들 간의 제어 흐름을 보여주는 도면이다.
도 5는 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 방법을 설명하기 위한 흐름도이다.
도 6은 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 방법을 설명하기 위한 직렬 인터페이스 블록들의 동작 타이밍도이다.
도 7은 본 발명에 따른 시스템의 전력 절감 모드를 해제할 때 직렬 인터페이스 블록들 간의 제어 흐름을 보여주는 도면이다.
도 8은 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 다른 방법을 설명하기 위한 흐름도이다.
도 9는 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 다른 방법을 설명하기 위한 직렬 인터페이스 블록들의 동작 타이밍도이다.
도 10은 본 발명에 따른 시스템의 전력 절감 모드를 다른 방법으로 해제할 때 직렬 인터페이스 블록들 간의 제어 흐름을 보여주는 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
1000 : 제 1 서브-시스템 1200 : 응용 프로세서
1400 : 제 1 직렬 인터페이스 블록 1410 : 시스템 제어기
1420 : 호스트 제어기 1430 : 클라이언트 제어기
1440 : 인터페이스 장치 1450 : LVDS I/O 블록
2000 : 제 2 서브-시스템 2200 : 제 2 직렬 인터페이스 블록
2400 : 사용자 인터페이스 블록 2210 : 시스템 제어기
2220 : 호스트 제어기 2230 : 클라이언트 제어기
2240 : 인터페이스 장치 2250 : LVDS I/O 블록
본 발명은 전자 장치에 관한 것으로, 좀 더 구체적으로는 휴대형 전자 장치의 전력 소모를 최소화시킬 수 있는 기법에 관한 것이다.
새로운 인터페이스 기술인 저전압 차동 시그널링(Low Voltage Differential Signaling: LVDS) 솔루션이 다양한 응용 분야에서 폭넓게 적용되고 있다. LVDS란 고속 데이터 전송을 위한 일반적인 인터페이스 표준이다. ANSI/TIA/EIA-644-1995 표준은 전자 인터페이스로서 물리층에 대한 스펙을 규정하고 있다. 저전압 신호를 이용한 LVDS 인터페이스 기술은 빠른 비트율, 낮아진 전력 소모, 우수한 노이즈 특성 등으로 최근 이동통신 기지국, ATM 스위치 어플리케이션, 고해상도 디스플레이, 프린터, 디지털 복사기 등의 다양한 분야에서 빠르게 시장을 확대해 나가고 있다.
인터넷의 폭발적인 성장은 모든 통신 분야에서 데이터 전송량의 증가로 이어지고 있다. 또한, 디지털 비디오, HDTV 및 컬러 그래픽을 위한 데이터 스트림도 더욱 높은 대역폭을 요구하고 있다. 현재 대량의 데이터 전송 시스템에서는 새로운 인터페이스 기술인 LVDS 솔루션이 폭넓게 적용되고 있는 데 이는 고속 아날로그 회로 기술을 사용하여 구리선 기반 인터커넥트를 통해 멀티-기가비트 데이터 전송이 가능하기 때문이다. 또한, 최근에는 다양한 어플리케이션 분야에 적용할 수 있는 새로운 LVDS 관련 기술이 개발되고 있다. 양방향 및 멀티 드롭 구성이 가능한 버스 LVDS(BLVDS)를 비롯해 GLVDS(Ground referenced LVDS) 등 다른 LVDS 기술의 표준화 작업이 전개되고 있다. GLVDS는 차등 신호와 공통 모드 전압을 그라운드에 가깝게 스윙시킴으로써 매우 낮은 전압 동작으로 고속 통신이 가능하다.
LVDS, BLVDS, GLVDS 등과 같은 직렬 인터페이스 기술이 낮은 전력 소모를 달성함에도 불구하고, 이동 통신 기기가 배터리로부터 공급되는 전원으로 동작한다는 점을 고려하여 볼 때, 상술한 직렬 인터페이스 기술을 이용한 이동 통신 기기의 대기 전력을 줄이는 것은 무엇보다도 중요하다.
본 발명의 목적은 직렬 인터페이스 방식을 갖는 시스템의 대기 전력을 줄일 수 있는 기술을 제공하는 것이다.
본 발명의 다른 목적은 직렬 인터페이스 방식을 갖는 시스템의 전력 절감 모드를 해제하는 기술을 제공하는 것이다.
상술한 제반 목적들을 달성하기 위한 본 발명의 특징에 따르면, 제 1 및 제 2 직렬 인터페이스 블록들을 포함한 시스템의 전력을 제어하는 방법이 제공된다. 이 방법은 상기 제 1 및 제 2 직렬 인터페이스 블록들의 외부 인터페이스 기능들을 디세이블시키는 단계와; 상기 제 2 직렬 인터페이스 블록에서 상기 제 1 직렬 인터페이스 블록으로의 제 1 전송 채널을 서스펜드 상태로 설정하는 단계와; 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부에 따라 상기 제 2 직렬 인터페이스 블록을 전력 절감 모드로 전환하는 단계와; 상기 제 1 직렬 인터페이스 블록에서 상기 제 2 직렬 인터페이스 블록으로의 제 2 전송 채널을 서스펜드 상태로 설정하는 단계와; 그리고 상기 제 1 직렬 인터페이스 블록을 상기 전력 절감 모드로 전환하는 단계를 포함한다.
이 실시예에 있어서, 상기 제 1 및 제 2 직렬 인터페이스 블록들의 제 1 및 제 2 시스템 클록 신호들은 상기 전력 절감 모드시 디세이블된다.
이 실시예에 있어서, 상기 제 1 및 제 2 직렬 인터페이스 블록들 각각은 내부 버스를 통해 전기적으로 연결되는 인터페이스 장치, 시스템 제어기, 호스트 제어기, 직렬 인터페이스 장치, 그리고 클라이언트 제어기를 포함한다.
이 실시예에 있어서, 상기 전력 절감 모드에 필요한 정보는 상기 제 1 및 제 2 직렬 인터페이스 블록들의 시스템 제어기들에 각각 저장된다.
이 실시예에 있어서, 상기 제 1 전송 채널은 상기 제 2 직렬 인터페이스 블록의 호스트 제어기에 서스펜드 상태 정보를 저장함으로써 상기 서스펜드 상태로 설정된다.
이 실시예에 있어서, 상기 제 2 전송 채널은 상기 제 1 직렬 인터페이스 블록의 호스트 제어기에 서스펜드 상태 정보를 저장함으로써 상기 서스펜드 상태로 설정된다.
이 실시예에 있어서, 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부는 상기 제 2 직렬 인터페이스 블록의 호스트 제어기의 출력이 고 임피던스 상태가 되었는 지의 여부를 검출함으로써 판별된다.
이 실시예에 있어서, 상기 제 2 직렬 인터페이스 블록의 시스템 제어기는 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정될 때 상기 인터페이스 블록을 통해 인터럽트를 발생한다.
이 실시예에 있어서, 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부는 상기 인터페이스 블록으로부터 인터럽트가 발생하였는 지의 여부에 의거하여 판별된다.
이 실시예에 있어서, 본 발명에 따른 방법은 상기 제 1 및 제 2 직렬 인터페이스 블록들의 외부 인터페이스 기능들을 디세이블시키기 이전에, 상기 제 1 및 제 2 직렬 인터페이스 블록들에 상기 전력 절감 모드에 필요한 정보를 설정하는 단계 를 더 포함한다.
이 실시예에 있어서, 상기 직렬 인터페이스 장치는 저전압 차동 시그널링 인터페이스 장치를 포함한다.
이 실시예에 있어서, 본 발명에 따른 방법은 인터럽트가 발생할 때, 상기 제 1 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와; 상기 제 2 전송 채널을 활성화시키고 상기 활성화된 제 2 전송 채널을 통해 패킷 데이터를 출력하는 단계와; 상기 패킷 데이터의 입력시 상기 제 2 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와; 상기 제 1 전송 채널을 활성화시키고 상기 활성화된 제 1 전송 채널을 통해 플래그 패킷 데이터를 출력하는 단계와; 그리고 상기 플래그 패킷 데이터의 입력시 상기 제 1 및 제 2 직렬 인터페이스 블록들이 모두 상기 전력 절감 모드로부터 빠져나왔음을 알리기 위한 인터럽트를 발생하는 단계를 더 포함한다.
또 다른 실시예에 있어서, 본 발명에 따른 방법은 인터럽트가 발생할 때, 상기 제 2 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와; 상기 제 1 전송 채널을 활성화시키고 상기 활성화된 제 1 전송 채널을 통해 패킷 데이터를 출력하는 단계와; 상기 패킷 데이터의 입력시 상기 제 1 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와; 그리고 상기 제 1 직렬 인터페이스 블록의 전력 절감 모드를 해제한 후, 상기 제 2 전송 채널을 활성화시킴과 동시에 상기 제 1 및 제 2 직렬 인터페이스 블록들이 모두 상기 전력 절감 모드로부터 빠져나왔음을 알리기 위한 인터럽트를 발생하는 단계를 더 포함한다.
본 발명의 다른 특징에 따르면, 시스템은 응용 프로세서와; 상기 응용 프로세서에 의해서 제어되는 제 1 직렬 인터페이스 블록과; 제 1 및 제 2 전송 채널들을 통해 상기 제 1 직렬 인터페이스 블록과 통신하는 제 2 직렬 인터페이스 블록을 포함한다. 전력 절감 모드가 요구될 때, 상기 응용 프로세서는 상기 제 2 직렬 인터페이스 블록에서 상기 제 1 직렬 인터페이스 블록으로의 제 1 전송 채널을 서스펜드 상태로 설정한 후 상기 제 2 직렬 인터페이스 블록이 상기 전력 절감 모드로 전환되도록 상기 제 1 및 제 2 직렬 인터페이스 블록들을 제어하고, 그 다음에 상기 제 1 직렬 인터페이스 블록에서 상기 제 2 직렬 인터페이스 블록으로의 제 2 전송 채널을 서스펜드 상태로 설정한 후 상기 제 1 직렬 인터페이스 블록이 상기 전력 절감 모드로 전환하되도록 상기 제 1 및 제 2 직렬 인터페이스 블록들을 제어한다.
이 실시예에 있어서, 상기 응용 프로세서는 상기 전력 절감 모드가 요구될 때 상기 전력 절감 모드에 필요한 정보를 상기 제 1 및 제 2 직렬 인터페이스 블록들에 각각 저장한 후 상기 제 1 및 제 2 직렬 인터페이스 블록들의 외부 인터페이스 기능들을 디세이블시킨다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 직렬 인터페이스 기능을 지원하는 시스템이 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명에 따른 시스템을 개략적으로 보여주는 블록도이다. 도 1을 참조하면, 본 발명에 따른 시스템은 직렬 인터페이스 방식에 따라 통신하는 제 1 서브-시스템(1000)과 제 2 서브-시스템(2000)을 포함한다. 직렬 인터페이스 방식은 고속 데이터 전송을 위한 인터페이스 표준인 저전압 차동 시그널링(Low Voltage Differential Signaling: LVDS) 인터페이스 방식을 포함한다. 하지만, 본 발명의 직렬 인터페이스 방식이 여기에 기재된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
제 1 서브-시스템(1000)은 응용 프로세서(Application Processor:AP)(1200)와 제 1 직렬 인터페이스 블록(1400)을 포함하며, 제 2 서브-시스템(2000)은 제 2 직렬 인터페이스 블록(2200)과 사용자 인터페이스 블록(2400)을 포함한다. 제 1 서브-시스템(1000)에 있어서, 제 1 직렬 인터페이스 블록(1400)은 응용 프로세서(1200)에서 제공되는 병렬 데이터를 직렬 데이터로 변환하고, 정해진 직렬 인터페이스 방식(예를 들면, LVDS 인터페이스 방식)에 따라 변환된 직렬 데이터를 제 2 서브-시스템(2000)으로 출력한다. 제 1 직렬 인터페이스 블록(1400)은 제 2 서브- 시스템(2000)으로부터 전달되는 직렬 데이터를 병렬 데이터로 변환하고, 변환된 병렬 데이터를 응용 프로세서(1200)로 출력한다. 제 2 서브-시스템(2000)에 있어서, 제 2 직렬 인터페이스 블록(2200)은 제 1 서브-시스템(1000)으로부터 전달된 직렬 데이터를 병렬 데이터로 변환하고 변환된 병렬 데이터를 사용자 인터페이스 블록(2400)으로 출력한다. 사용자 인터페이스 블록(2400)은 사용자에게 제공되도록 직렬 인터페이스 블록(2200)으로부터 출력된 데이터를 가공한다. 예를 들면, 사용자 인터페이스 블록(2400)은 LCD와 같은 표시 장치, 음성을 출력하기 위한 스피커, 등을 포함한다.
비록 도면에는 도시되지 않았지만, 본 발명에 따른 시스템이 휴대 전화, 노트북, 등과 같은 모바일 기기인 경우, 제 1 서브-시스템(1000)에는 전원을 공급하기 위한 전원 공급 장치(예를 들면, 배터리)(미도시됨)가 제공될 것이다. 또한, 제 2 서브-시스템(2000)은 제 1 서브-시스템(1000)의 전원 공급 장치로부터 전원을 공급받을 것이다. 시스템이 배터리와 같은 전원 공급 장치로부터 공급되는 전원을 이용하여 동작하기 때문에, 시스템의 동작 가능한 시간을 늘리기 위해서는 대기 전력(또는 동적 전력)을 줄이는 것이 바람직하다. 이러한 대기 전력을 줄이기 위해서 본 발명의 시스템은 직렬 인터페이스 블록들(1400, 2200)의 오동작없이 수행될 수 있는 전력 절감 모드(power saving mode)를 지원한다. 또한, 본 발명에 따른 시스템은 직렬 인터페이스 블록들(1400, 2200)의 전력 절감 모드를 해제하는 기능을 제공한다. 이는 이후 상세히 설명될 것이다.
도 2는 도 1에 도시된 제 1 서브-시스템 및 제 2 서브-시스템의 직렬 인터페 이스 블록들을 개략적으로 보여주는 블록도이다.
도 2를 참조하면, 제 1 서브-시스템(1000)의 직렬 인터페이스 블록(1400)은 시스템 제어기(1410), 호스트 제어기(1420), 클라이언트 제어기(1430), 인터페이스 장치(1440), 그리고 저전압 차동 시그널링 입출력 장치(1450) (도면에는 "LVDS I/O"로 표기됨)을 포함한다. 시스템 제어기(1410), 호스트 제어기(1420), 클라이언트 제어기(1430), 그리고 인터페이스 장치(1440)는 버스(1401)를 통해 통신하도록 구성되어 있다. 비록 도면에는 도시되지 않았지만, 시스템 제어기(1410), 호스트 제어기(1420), 그리고 클라이언트 제어기(1430)는 각종 정보를 저장하기 위한 하나 또는 그 보다 많은 레지스터들을 포함한다.
시스템 제어기(1410)는 클록 발생기(1460)로부터 공급되는 클록 신호(CLK)를 입력받아 직렬 인터페이스 블록(1400)의 각 구성 요소들로 시스템 클록 신호(SCLK)를 공급하도록 구성된다. 클록 발생기(1460)는 시스템 제어기(1410)에 의해서 제어되며, 직렬 인터페이스 블록(1400)의 외부(예를 들면, 크리스탈 발진기)로부터 공급되는 발진 신호(OSC)를 입력받아 클록 신호(CLK)를 시스템 제어기(1410)로 공급한다. 발진 신호(OSC)를 이용하여 원하는 듀티비를 갖는 클록 신호(CLK)를 발생하기 위한 클록 발생기(1460)는 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있고, 그것에 대한 설명은 그러므로 생략된다. 호스트 제어기(1420)는 저전압 차동 시그널링 입출력 장치(1450)를 통해 전송될 신호를 처리하기 위한 링크 레이어 모듈(link layer module)이다. 예를 들면, 호스트 제어기(1420)는 저전압 차동 시그널링 입출력 장치(1450)를 통해 전송될 데이터를 패킷 데이터로 변환하는 기능 을 수행한다. 클라이언트 제어기(1430)는 저전압 차동 시그널링 입출력 장치(1450)을 통해 전송되는 신호를 처리하기 위한 링크 레이어 모듈(link layer module)이다. 예를 들면, 클라이언트 제어기(1430)는 저전압 차동 시그널링 입출력 장치(1450)를 통해 전송되는 패킷 데이터를 복원한다. 인터페이스 장치(1440)는 도 1에 도시된 응용 프로세서(1200)와의 인터페이스를 제공한다. 또한, 인터페이스 장치(1440)는, 비록 도면에는 도시되지 않았지만, 다양한 인터페이스 기능들(예를 들면, AP와 같은 CPU와의 인터페이스 기능, RGB 인터페이스 기능, 카메라 인터페이스 기능, 등)을 제공할 것이다. 저전압 차동 시그널링 입출력 장치(1450)는 물리 계층 모듈(physical layer module)로, 호스트 제어기(1420)로부터 출력되는 패킷 데이터(즉, 병렬 데이터)를 직렬 패킷 데이터(즉, 직렬 데이터)로 변환하고, 제 2 서브-시스템(2000)으로부터 전달되는 직렬 패킷 데이터(즉, 직렬 데이터)를 병렬 패킷 데이터(병렬 데이터)로 변환한다.
계속해서 도 2를 참조하면, 제 2 서브-시스템(2000)의 직렬 인터페이스 블록(2200)은 시스템 제어기(2210), 호스트 제어기(2220), 클라이언트 제어기(2230), 인터페이스 장치(2240), 그리고 저전압 차동 시그널링 입출력 장치(2250) (도면에는 "LVDS I/O"로 표기됨)를 포함한다. 시스템 제어기(2210), 호스트 제어기(2220), 클라이언트 제어기(2230), 그리고 인터페이스 장치(2240)는 버스(2201)를 통해 통신하도록 구성되어 있다. 비록 도면에는 도시되지 않았지만, 시스템 제어기(2210), 호스트 제어기(2220), 그리고 클라이언트 제어기(2230)는 각종 정보를 저장하기 위한 하나 또는 그 보다 많은 레지스터들을 포함한다.
시스템 제어기(2210)는 클록 발생기(2260)로부터 공급되는 클록 신호(OSC)를 입력받아 제 2 직렬 인터페이스 블록(2200)의 각 구성 요소들로 시스템 클록 신호(SCLK)를 공급하도록 구성된다. 클록 발생기(2260)는 시스템 제어기(2210)에 의해서 제어되며, 제 2 직렬 인터페이스 블록(2200)의 외부(예를 들면, 제 1 직렬 인터페이스 블록(1400)으로 발진 신호를 공급하는 크리스탈 발진기)로부터 공급되는 발진 신호(OSC)를 입력받아 클록 신호(CLK)를 시스템 제어기(2210)로 공급한다. 호스트 제어기(2220)는 저전압 차동 시그널링 입출력 장치(1450)를 통해 전송될 신호를 처리하기 위한 링크 레이어 모듈(link layer module)이다. 예를 들면, 호스트 제어기(2220)는 저전압 차동 시그널링 입출력 장치(2250)를 통해 전송될 데이터를 패킷 데이터로 변환하는 기능을 수행한다. 클라이언트 제어기(2230)는 저전압 차동 시그널링 입출력 장치(2250)를 통해 전송되는 신호를 처리하기 위한 링크 레이어 모듈(link layer module)이다. 예를 들면, 클라이언트 제어기(2230)는 저전압 차동 시그널링 입출력 장치(2250)를 통해 전송되는 패킷 데이터를 복원한다. 인터페이스 장치(2240)는 사용자 인터페이스 블록(2400)과의 인터페이스를 제공한다. 인터페이스 장치(2240)는 CPU 인터페이스 기능, RGB 인터페이스 기능, 카메라 인터페이스 기능, GPIO 기능, 등과 같은 다양한 인터페이스 기능들을 제공할 것이다. 저전압 차동 시그널링 입출력 장치(2250)는 물리 계층 모듈로, 호스트 제어기(2220)로부터 출력되는 패킷 데이터(즉, 병렬 데이터)를 직렬 패킷 데이터(즉, 직렬 데이터)로 변환하고, 제 1 서브-시스템(1000)으로부터 전달되는 직렬 패킷 데이터(즉, 직렬 데이터)를 병렬 패킷 데이터(병렬 데이터)로 변환한다.
도 3은 본 발명에 따른 시스템의 전력 절감 모드를 설정하는 방법을 설명하기 위한 흐름도이고, 도 4a 및 도 4b는 본 발명에 따른 시스템의 전력 절감 모드를 설정할 때 직렬 인터페이스 블록들 간의 제어 흐름을 보여주는 도면이다. 이하, 본 발명에 따른 시스템의 전력 절감 모드를 설정하는 방법이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
먼저, 제 1 서브-시스템(1000)의 응용 프로세서(1200)는 전력 절감 모드에 진입하기 위한 조건들(예를 들면, 일정 시간 동안 외부 입력이 없거나 처리해야할 데이터가 존재하지 않는 경우)이 발생하였는 지의 여부를 판별한다(S100). 만약 전력 절감 모드에 진입하기 위한 조건들이 발생하면, 응용 프로세서(1200)의 제어에 따라 제 1 및 제 2 직렬 인터페이스 블록들(1400, 2200)이 전력 절감 모드로 순차적으로 설정될 것이다. 이는 이하 상세히 설명될 것이다.
전력 절감 모드로의 진입이 요구될 때, 응용 프로세서(1200)는 도 4a의 신호 경로들(①, ②)을 통해 시스템 제어기들(1410, 2210) 내의 레지스터들(1411, 2211)을 전력 절감 모드에 필요한 정보로 각각 설정한다(S110). 여기서, 전력 절감 모드에 필요한 정보는 클록 발생기들(1460, 2260)을 디세이블시킬 것인 지에 대한 정보, 저전압 차동 시그널링 입출력 장치들(1450, 2250)의 검출 기능을 디세이블시킬 것인 지에 대한 정보, 등을 포함한다.
그 다음에, 응용 프로세서(1200)의 제어하에 제 1 및 제 2 직렬 인터페이스 블록들(1400, 2200)의 외부 인터페이스 기능들이 디세이블된다(S120). 예를 들면, 제 1 직렬 인터페이스 블록(1400)의 인터페이스 장치(1440)에 의해서 제공되는 인 터페이스 기능들 중 외부 장치와의 인터페이스를 담당하는 기능들(예를 들면, RGB 인터페이스 기능, 카메라 인터페이스 기능, 등)이 응용 프로세서(1200)의 제어에 따라 디세이블될 것이다. 마찬가지로, 제 2 직렬 인터페이스 블록(2200)의 인터페이스 장치(2240)에 의해서 제공되는 인터페이스 기능들 중 외부 장치와의 인터페이스를 담당하는 기능들(예를 들면, RGB 인터페이스 기능, 카메라 인터페이스 기능, 등)이 응용 프로세서(1200)의 제어에 따라 디세이블될 것이다. 이러한 경우, 제 1 직렬 인터페이스 블록(1400)에 의해서 제공되는 응용 프로세서(1200)와의 인터페이스 기능과 제 2 직렬 인터페이스 블록(2400)에 의해서 제공되는 GPIO 인터페이스 기능은 디세이블되지 않는다.
외부 장치와의 인터페이스 기능을 디세이블시킨 후, 제 2 서브-시스템(2000)에서 제 1 서브-시스템(1000)으로의 전송 채널(이하, "하향링크 채널"이라 칭함)이 서스펜드 상태로 전환된다(S130). 예를 들면, 응용 프로세서(1200)는 도 4a의 신호 경로(③)를 통해 제 2 서브-시스템(2000)의 호스트 제어기(2220) 내의 레지스터(2221)를 서스펜드 상태로 설정한다. 서스펜드 상태는 구성 요소의 드라이버 기능이 차단됨에 따라 드라이버의 출력이 고-임피던스 상태(High-impedence(Hi-Z) state)가 되는 것을 의미한다. 즉, 제 2 직렬 인터페이스 블록(2200)의 호스트 제어기(2220)의 출력이 고-임피던스 상태가 된다. 이후, 제 1 직렬 인터페이스 블록(1400)의 클라이언트 제어기(1430)는 제 2 직렬 인터페이스 장치(2200)의 호스트 제어기(2220)가 서스펜드 상태로 전환되었는 지의 여부를 검출한다. 즉, 서스펜드 상태로의 전환은 호스트 제어기(2220)의 출력이 고 임피던스 상태인 지의 여부를 입출력 블록들을 통해 점검함으로써 검출될 수 있다.
호스트 제어기(2220)의 고 임피던스 상태가 검출되면, 클라이언트 제어기(1430)는 제 2 서브-시스템(2000)에서 제 1 서브-시스템(1000)으로의 전송 채널 즉, 하향링크 채널이 서스펜드 상태로 설정되었음을 알리는 서스펜드 상태 비트를 레지스터(1431)에 설정한다. 응용 프로세서(1200)는 도 4a의 신호 경로(④)를 통해 클라이언트 제어기(1430)의 레지스터(1431)에 저장된 서스펜드 상태 비트를 점검한다. 만약 서스펜드 상태 비트가 하향링크 채널이 서스펜드 상태로 설정되었음을 나타내면, 제 2 서브-시스템(2000)의 직렬 인터페이스 블록(2200)은 응용 프로세서(1200)의 제어에 따라 전력 절감 모드로 설정된다. 이는 도 4b의 신호 경로(⑤)를 통해 시스템 제어기(2210)의 레지스터(2211)를 전력 절감 모드로 설정함으로써 이루어진다. 시스템 제어기(2210)의 레지스터(2211)가 전력 절감 모드로 설정되면, 레지스터(2211)에 저장된 전력 절감 모드에 필요한 정보에 따라 직렬 인터페이스 블록(2200)의 각 구성 요소로 공급되는 시스템 클록 신호(SCLK)가 차단된다/디세이블된다.
앞서의 설명과 달리, 하향링크 채널이 서스팬드 상태로 설정되었는 지의 여부는 다양한 방식을 통해 검출될 수 있다. 예를 들면, 호스트 제어기(2220)의 레지스터(2221)가 서스팬드 상태를 나타내는 비트 정보로 설정될 때, 호스트 제어기(2210)는 하향링크 채널이 서스팬드 상태로 설정되었음을 나타내는 플래그 신호를 인터페이스 장치(2240)(예를 들면, 인터페이스 장치(2240)의 GPIO 인터페이스 기능)를 통해 응용 프로세서(1200)로 제공한다. 응용 프로세서(1200)는 플래그 신호 에 응답하여 앞서 설명된 것과 동일한 절차를 통해 제 2 서브-시스템(2000)의 직렬 인터페이스 블록(2200)을 전력 절감 모드로 설정할 것이다.
앞서 언급된 바와 같이, 클록 발생기(2260)를 디세이블시키기 위한 정보가 레지스터(2211)에 저장된 경우, 전력 절감 모드에서 클록 신호(CLK)의 생성이 시스템 제어기(2210)에 의해서 중지된다. 이는 시스템 클록 신호(SCLK)의 생성이 중지됨을 의미한다. 이에 반해서, 클록 발생기(2260)를 인에이블시키기 위한 정보가 레지스터(2211)에 저장된 경우, 시스템 제어기(2210)는 클록 발생기(2260)의 활성화 상태에서 시스템 클록 신호(SCLK)의 생성을 중지한다.
계속해서, 제 2 직렬 인터페이스 블록(2200)이 전력 절감 모드로 전환된 후, 제 1 서브-시스템(1000)에서 제 2 서브-시스템(2000)으로의 전송 채널(이하, "상향링크 채널:이 칭함)이 응용 프로세서(1200)의 제어에 따라 서스펜드 상태로 전환된다(S150). 예를 들면, 응용 프로세서(1200)는 도 4b의 신호 경로(⑥)를 통해 제 1 서브-시스템(1000)의 호스트 제어기(1420) 내의 레지스터(1421)를 서스펜드 상태 정보로 설정한다. 앞서 언급된 바와 같이, 서스펜드 상태는 구성 요소의 드라이버 기능이 차단됨에 따라 드라이버의 출력이 고-임피던스 상태(Hi-Z state)가 되는 것을 의미한다. 즉, 제 1 직렬 인터페이스 블록(1400)의 호스트 제어기(1420)의 출력이 고-임피던스 상태가 된다. 이때, 호스트 제어기(1420)는 제 1 서브-시스템(1000)에서 제 2 서브-시스템(2000)으로의 전송 채널 즉, 상향링크 채널이 서스펜드 상태로 설정되었음을 알리는 서스펜드 상태 비트로 레지스터(1421)를 설정한다. 이후, 응용 프로세서(1200)는 도 4b의 신호 경로(⑦)를 통해 호스트 제어기(1420) 의 레지스터(1421)에 저장된 서스펜드 상태 비트를 점검한다. 만약 서스펜드 상태 비트가 제 1 서브-시스템(1000)에서 제 2 서브-시스템(2000)으로의 전송 채널이 서스펜드 상태로 설정되었음을 나타내면, 제 1 직렬 인터페이스 블록(1440)은 응용 프로세서(1200)의 제어에 따라 전력 절감 모드로 설정된다(S160). 이는 도 4b의 신호 경로(⑧)를 통해 시스템 제어기(1410)의 레지스터(1411)를 전력 절감 모드로 설정함으로써 이루어진다. 시스템 제어기(1410)의 레지스터(1411)에 전력 절감 모드가 설정되면, 레지스터(1411)에 저장된 전력 절감 모드에 필요한 정보에 따라 직렬 인터페이스 블록(1400)의 각 구성 요소로 공급되는 시스템 클록 신호(SCLK)가 차단된다. 시스템 클록 신호(SCLK)의 차단은 앞서 언급된 것과 동일한 방식에 따라 행해질 것이며, 그것에 대한 설명은 그러므로 생략될 것이다.
앞서 설명된 절차를 통해 직렬 인터페이스 블록들(1400, 2200)을 순차적으로 전력 절감 모드로 설정함으로써 직렬 인터페이스 방식으로 통신하는 서스-시스템들(1000, 2000)의 대기 전력을 최소화할 수 있다. 이러한 상태에서 인터럽트가 발생하면, 직렬 인터페이스 블록들(1400, 2200)의 전력 절감 모드가 해제되어야 한다. 전력 절감 모드를 해제하는 방법은 다양하게 구현될 수 있다. 예를 들면, 제 1 서브-시스템(1000)을 통해 직렬 인터페이스 블록들(1400, 2200)의 전력 절감 모드를 해제하는 것이 가능하다. 또한, 제 2 서브-시스템(2000)을 통해 직렬 인터페이스 블록들(1400, 2200)의 전력 절감 모드를 해제하는 것이 가능하다. 전력 절감 모드를 해제하는 방법들이 모두 본 발명에 따른 시스템에 적용될 것이다. 설명의 편의상, 전자의 경우가 설명된 후, 후자의 경우가 설명될 것이다.
도 5는 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 방법을 설명하기 위한 흐름도이고, 도 6은 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 방법을 설명하기 위한 직렬 인터페이스 블록들의 동작 타이밍도이며, 도 7은 본 발명에 따른 시스템의 전력 절감 모드를 해제할 때 직렬 인터페이스 블록들 간의 제어 흐름을 보여주는 도면이다. 이하, 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 방법이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
먼저, 도 5에 도시된 바와 같이, 인터럽트가 발생하면(S200), 제 1 직렬 인터페이스 블록(1400)의 전력 절감 모드가 해제되어 시스템 클록 신호(SCLK)가 인에이블된다(S210). 그 다음에, 상향링크 채널을 활성화시킨 후, 패킷 데이터가 활성화된 상향링크 채널을 통해 출력될 것이다(S220). 상향링크 채널을 통해 패킷 데이터가 제 2 직렬 인터페이스 블록(2200)으로 전달되면, 제 2 직렬 인터페이스 블록(2200)의 전력 절감 모드가 해제되어 시스템 클록 신호(SCLK)가 인에이블된다(S230). 그 다음에, 하향링크 채널을 활성화시킨 후, 플래그 패킷 데이터가 활성화된 하향링크 채널을 통해 출력될 것이다(S240). 마지막으로, 제 1 및 제 2 직렬 인터페이스 블록들(1400, 2200)이 모두 전력 절감 모드로부터 빠져나왔음이 응용 프로세서(1200)로 통보된다(S250). 각 절차에 따른 직렬 인터페이스 블록들의 동작이 도 6 및 도 7에 의거하여 이하 상세히 설명될 것이다.
제 1 직렬 인터페이스 블록(1400)의 인터페이스 장치(1440)는 응용 프로세서(1200)로부터 인터럽트 정보(WAKEUP)에 응답하여 제어 신호(WAKEUP_BY_CPU)를 발생한다. 시스템 제어기(1410)는 제어 신호(WAKEUP_BY_CPU)의 입력시 전력 절감 모드 에서 빠져나온다. 이때, 시스템 제어기(1410)는 시스템 클록 신호(SCLK)를 활성화시키도록 내부적으로 클록 인에이블 신호(CLK_EN)를 생성한다. 시스템 클록 신호(SCLK)의 활성화는 앞서 설명된 전력 절감 모드시 설정된 방식에 따라 다양하게 행해질 수 있다. 예를 들면, 클록 발생기(1460)가 전력 절감 모드에서 비활성화되는 경우, 먼저, 시스템 제어기(1410)는 클록 발생기(1460)를 활성화시킨다. 이에 따라 클록 발생기(1460)는 외부로부터의 발진 신호(OSC)에 응답하여 클록 신호(CLK)를 발생하며, 시스템 제어기(1410)는 클록 신호(CLK)에 응답하여 시스템 클록 신호(SCLK)를 발생한다. 이에 반해서, 클록 발생기(1460)가 전력 절감 모드에서 비활성화되지 않은 경우, 시스템 제어기(1410)는 제어 신호(WAKEUP_BY_CPU)의 입력에 응답하여 클록 발생기(1460)로부터 제공되는 클록 신호(CLK)에 따라 시스템 클록 신호(SCLK)를 발생한다.
그 다음에, 도 6에 도시된 바와 같이, 시스템 제어기(1410)는 제어 신호(LINK_WAKEUP)를 발생한다. 호스트 제어기(1420)의 서스펜드 상태는 제어 신호(LINK_WAKEUP)의 활성화에 따라 해제된다. 즉, 호스트 제어기(1420)는 제어 신호(LINK_WAKEUP)의 활성화에 응답하여 상향링크 채널을 활성화시킨다. 호스트 제어기(1420)는 웨이크업 패킷(WAKEUP_PACKET)을 활성화된 상향링크 채널을 통해 출력한다. 웨이크업 패킷(WAKEUP_PACKET)은 저전압 차동 시그널링 입출력 장치(1450)를 통해 직렬화될 것이다.
제 2 직렬 인터페이스 블록(2200)의 저전압 차동 시그널링 입출력 장치(2250)는 상향링크 채널을 통해 전송된 웨이크업 패킷(WAKEUP_PACKET)에 응답하여 제어 신호(WAKEUP_BY_LINK)를 발생한다. 시스템 제어기(2210)는 제어 신호(WAKEUP_BY_LINK)의 입력시 전력 절감 모드에서 빠져나온다. 이때, 시스템 제어기(2210)는 시스템 클록 신호(SCLK)를 활성화시키도록 내부적으로 클록 인에이블 신호(CLK_EN)를 생성한다. 시스템 클록 신호(SCLK)의 활성화는 앞서 설명된 전력 절감 모드시 설정된 방식에 따라 다양하게 행해질 수 있다. 예를 들면, 클록 발생기(2260)가 전력 절감 모드에서 비활성화되는 경우, 먼저, 시스템 제어기(2210)는 클록 발생기(2260)를 활성화시킨다. 이에 따라 클록 발생기(2260)는 외부로부터의 발진 신호(OSC)에 응답하여 클록 신호(CLK)를 발생하며, 시스템 제어기(2210)는 클록 신호(CLK)에 응답하여 시스템 클록 신호(SCLK)를 발생한다. 이에 반해서, 클록 발생기(2260)가 전력 절감 모드에서 비활성화되지 않은 경우, 시스템 제어기(2210)는 제어 신호(WAKEUP_BY_LINK)의 입력에 응답하여 클록 발생기(2260)으로부터 제공되는 클록 신호(CLK)에 따라 시스템 클록 신호(SCLK)를 발생한다.
시스템 클록 신호(SCLK)를 인에이블시킨 후, 시스템 제어기(2210)는 제어 신호(LINK_WAKEUP)를 호스트 제어기(2220)로 출력한다. 호스트 제어기(2220)의 서스펜드 상태는 제어 신호(LINK_WAKEUP)에 의해서 해제되며, 그 결과 하향링크 채널이 활성화될 것이다. 호스트 제어기(2220)는 플래그 패킷(FLAG_PACKET)을 활성화된 하향링크 채널을 통해 출력한다. 플래그 패킷(FLAG_PACKET)은 저전압 차동 시그널링 입출력 장치(2250)를 통해 직렬화될 것이다. 플래그 패킷(FLAG_PACKET)은 제 1 직렬 인터페이스 블록(1400)의 저전압 차동 시그널링 입출력 장치(1450) 및 클라이언트 제어기(1430)를 통해 인터페이스 장치(1440)로 전송된다. 인터페이스 장치 (1440)는 입력된 플래그 패킷(FLAG_PACKET)에 응답하여 인터럽트를 발생한다. 즉, 인터페이스 장치(1440)는 제 1 및 제 2 직렬 인터페이스 블록들(1400, 2200)이 모두 전력 절감 모드로부터 빠져나왔음을 응용 프로세서(1200)에 통보한다. 응용 프로세서(1200)는, 이후, 전력 절감 모드에서 디세이블되었던 제 1 및 제 2 직렬 인터페이스 블록들의 인터페이스 기능들을 인에이블시킨다.
도 8은 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 다른 방법을 설명하기 위한 흐름도이고, 도 9는 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 다른 방법을 설명하기 위한 직렬 인터페이스 블록들의 동작 타이밍도이며, 도 10은 본 발명에 따른 시스템의 전력 절감 모드를 다른 방법으로 해제할 때 직렬 인터페이스 블록들 간의 제어 흐름을 보여주는 도면이다. 이하, 본 발명에 따른 시스템의 전력 절감 모드를 해제하는 다른 방법이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
먼저, 도 8에 도시된 바와 같이, 외부 인터럽트 소오스로부터 인터럽트가 발생하면(S300), 제 2 직렬 인터페이스 블록(2200)의 전력 절감 모드가 해제되어 시스템 클록 신호(SCLK)가 인에이블된다(S310). 그 다음에, 하향링크 채널을 활성화시킨 후, 패킷 데이터가 활성화된 하향링크 채널을 통해 출력될 것이다(S320). 하향링크 채널을 통해 패킷 데이터가 제 1 직렬 인터페이스 블록(1400)으로 전달되면, 제 1 직렬 인터페이스 블록(1400)의 전력 절감 모드가 해제되어 시스템 클록 신호(SCLK)가 인에이블된다(S330). 그 다음에, 하향링크 채널을 활성화시킨 후(S340), 제 1 및 제 2 직렬 인터페이스 블록들(1400, 2200)이 모두 전력 절감 모드 로부터 빠져나왔음이 응용 프로세서(1200)로 통보된다(S350). 각 절차에 따른 직렬 인터페이스 블록들의 동작이 도 9 및 도 10에 의거하여 이하 상세히 설명될 것이다.
제 2 직렬 인터페이스 블록(2200)의 인터페이스 장치(2240)(즉, GPIO 인터페이스)는 외부 인터럽트 소오스로부터의 인터럽트 정보에 응답하여 제어 신호(WAKEUP_BY_GPIO)를 발생한다. 시스템 제어기(2210)는 제어 신호(WAKEUP_BY_GPIO)의 입력시 전력 절감 모드에서 빠져나온다. 이때, 시스템 제어기(2210)는 시스템 클록 신호(SCLK)를 활성화시키도록 내부적으로 클록 인에이블 신호(CLK_EN)를 생성한다. 시스템 클록 신호(SCLK)의 활성화는 앞서 설명된 전력 절감 모드시 설정된 방식에 따라 다양하게 행해질 수 있다. 예를 들면, 클록 발생기(2260)가 전력 절감 모드에서 비활성화되는 경우, 먼저, 시스템 제어기(2210)는 클록 발생기(2260)를 활성화시킨다. 이에 따라 클록 발생기(2260)는 외부로부터의 발진 신호(OSC)에 응답하여 클록 신호(CLK)를 발생하며, 시스템 제어기(2210)는 클록 신호(CLK)에 응답하여 시스템 클록 신호(SCLK)를 발생한다. 이에 반해서, 클록 발생기(2260)가 전력 절감 모드에서 비활성화되지 않은 경우, 시스템 제어기(2210)는 제어 신호(WAKEUP_BY_GPIO)의 입력에 응답하여 클록 발생기(2260)로부터 제공되는 클록 신호(CLK)에 따라 시스템 클록 신호(SCLK)를 발생한다.
그 다음에, 도 9에 도시된 바와 같이, 시스템 제어기(2210)는 제어 신호(LINK_WAKEUP)를 발생한다. 호스트 제어기(2220)의 서스펜드 상태는 제어 신호(LINK_WAKEUP)에 따라 해제된다. 즉, 호스트 제어기(2220)는 제어 신호 (LINK_WAKEUP)에 응답하여 하향링크 채널을 활성화시킨다. 호스트 제어기(2220)는 웨이크업 패킷(WAKEUP_PACKET)을 활성화된 하향링크 채널을 통해 출력한다. 웨이크업 패킷(WAKEUP_PACKET)은 저전압 차동 시그널링 입출력 장치(2250)를 통해 직렬화될 것이다.
제 1 직렬 인터페이스 블록(1400)의 저전압 차동 시그널링 입출력 장치(1450)는 하향링크 채널을 통해 전송된 웨이크업 패킷(WAKEUP_PACKET)에 응답하여 제어 신호(WAKEUP_BY_LINK)를 발생한다. 시스템 제어기(1410)는 제어 신호(WAKEUP_BY_LINK)의 입력시 전력 절감 모드에서 빠져나온다. 이때, 시스템 제어기(1410)는 시스템 클록 신호(SCLK)를 활성화시키도록 내부적으로 클록 인에이블 신호(CLK_EN)를 생성한다. 시스템 클록 신호(SCLK)의 활성화는 앞서 설명된 전력 절감 모드시 설정된 방식에 따라 다양하게 행해질 수 있다. 예를 들면, 클록 발생기(1460)가 전력 절감 모드에서 비활성화되는 경우, 먼저, 시스템 제어기(1410)는 클록 발생기(1460)를 활성화시킨다. 이에 따라 클록 발생기(1460)는 외부로부터의 발진 신호(OSC)에 응답하여 클록 신호(CLK)를 발생하며, 시스템 제어기(1410)는 클록 신호(CLK)에 응답하여 시스템 클록 신호(SCLK)를 발생한다. 이에 반해서, 클록 발생기(1460)가 전력 절감 모드에서 비활성화되지 않은 경우, 시스템 제어기(1410)는 제어 신호(WAKEUP_BY_LINK)의 입력에 응답하여 클록 발생기(1560)으로부터 제공되는 클록 신호(CLK)에 따라 시스템 클록 신호(SCLK)를 발생한다.
시스템 클록 신호(SCLK)를 인에이블시킨 후, 시스템 제어기(1410)는 제어 신호(LINK_WAKEUP)를 호스트 제어기(1420)로 출력한다. 호스트 제어기(1420)의 서스 펜드 상태는 제어 신호(LINK_WAKEUP)에 의해서 해제되며, 그 결과 상향링크 채널이 활성화될 것이다. 이와 동시에, 호스트 제어기(1420)는 제어 신호(SYSTEM_WAKEUP)를 발생하며, 인터페이스 장치(1440)는 제어 신호(SYSTEM_WAKEUP)에 응답하여 인터럽트를 발생한다. 즉, 인터페이스 장치(1440)는 제 1 및 제 2 직렬 인터페이스 블록들(1400, 2200)이 모두 전력 절감 모드에서 빠져나왔음을 응용 프로세서(1200)에게 통보한다.
본 발명의 실시예들에 있어서, 각 서브-시스템의 구성 요소들은 개별적인 칩들로 구성될 수 있거나, 각 서브-시스템의 구성 요소들이 단일의 칩으로 구성될 수 있다. 본 발명에 따른 시스템이 이동 통신 기기인 경우, 이동 통신 기기는, 예를 들면, 폴더형 휴대 전화, 슬라이드형 휴대 전화, 등과 같이 하부(예를 들면, 제 1 서브-시스템)와 상부(예를 들면, 제 2 서브-시스템)로 분리된 구조를 가질 수 있다. 또한, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
상술한 바와 같이, 직렬 인터페이스 방식을 갖는 시스템의 대기 전력을 최소화시킬 수 있다. 시스템 오동작 없이 전력 절감 모드를 해제하는 것이 가능하다.

Claims (43)

  1. 제 1 및 제 2 직렬 인터페이스 블록들을 포함한 시스템의 전력을 제어하는 방법에 있어서:
    상기 제 1 및 제 2 직렬 인터페이스 블록들의 외부 인터페이스 기능들을 디세이블시키는 단계와;
    상기 제 2 직렬 인터페이스 블록에서 상기 제 1 직렬 인터페이스 블록으로의 제 1 전송 채널을 서스펜드 상태로 설정하는 단계와;
    상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부에 따라 상기 제 2 직렬 인터페이스 블록을 전력 절감 모드로 전환하는 단계와;
    상기 제 1 직렬 인터페이스 블록에서 상기 제 2 직렬 인터페이스 블록으로의 제 2 전송 채널을 서스펜드 상태로 설정하는 단계와; 그리고
    상기 제 1 직렬 인터페이스 블록을 상기 전력 절감 모드로 전환하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 직렬 인터페이스 블록들의 제 1 및 제 2 시스템 클록 신호들은 상기 전력 절감 모드시 디세이블되는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 직렬 인터페이스 블록들 각각은 내부 버스를 통해 전기적으로 연결되는 인터페이스 장치, 시스템 제어기, 호스트 제어기, 직렬 인터페이스 장치, 그리고 클라이언트 제어기를 포함하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서,
    상기 전력 절감 모드에 필요한 정보는 상기 제 1 및 제 2 직렬 인터페이스 블록들의 시스템 제어기들에 각각 저장되는 것을 특징으로 하는 방법.
  5. 제 3 항에 있어서,
    상기 제 1 전송 채널은 상기 제 2 직렬 인터페이스 블록의 호스트 제어기에 서스펜드 상태 정보를 저장함으로써 상기 서스펜드 상태로 설정되는 것을 특징으로 하는 방법.
  6. 제 3 항에 있어서,
    상기 제 2 전송 채널은 상기 제 1 직렬 인터페이스 블록의 호스트 제어기에 서스펜드 상태 정보를 저장함으로써 상기 서스펜드 상태로 설정되는 것을 특징으로 하는 방법.
  7. 제 3 항에 있어서,
    상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부는 상기 제 2 직렬 인터페이스 블록의 호스트 제어기의 출력이 고 임피던스 상태가 되었는 지의 여부를 검출함으로써 판별되는 것을 특징으로 하는 방법.
  8. 제 3 항에 있어서,
    상기 제 2 직렬 인터페이스 블록의 시스템 제어기는 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정될 때 상기 인터페이스 블록을 통해 인터럽트를 발생하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부는 상기 인터페이스 블록으로부터 인터럽트가 발생하였는 지의 여부에 의거하여 판별되는 것을 특징으로 하는 방법.
  10. 제 1 항에 있어서,
    상기 제 1 및 제 2 직렬 인터페이스 블록들의 외부 인터페이스 기능들을 디세이블시키기 이전에, 상기 제 1 및 제 2 직렬 인터페이스 블록들에 상기 전력 절감 모드에 필요한 정보를 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제 3 항에 있어서,
    상기 직렬 인터페이스 장치는 저전압 차동 시그널링 인터페이스 장치를 포함 하는 것을 특징으로 하는 방법.
  12. 제 2 항에 있어서,
    인터럽트가 발생할 때, 상기 제 1 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와;
    상기 제 2 전송 채널을 활성화시키고 상기 활성화된 제 2 전송 채널을 통해 패킷 데이터를 출력하는 단계와;
    상기 패킷 데이터의 입력시 상기 제 2 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와;
    상기 제 1 전송 채널을 활성화시키고 상기 활성화된 제 1 전송 채널을 통해 플래그 패킷 데이터를 출력하는 단계와; 그리고
    상기 플래그 패킷 데이터의 입력시 상기 제 1 및 제 2 직렬 인터페이스 블록들이 모두 상기 전력 절감 모드로부터 빠져나왔음을 알리기 위한 인터럽트를 발생하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서,
    상기 제 1 전송 채널의 활성화는 상기 제 2 직렬 인터페이스 블록에 포함된 호스트 제어기의 서스펜드 상태를 해제함으로써 이루어지는 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서,
    상기 제 2 전송 채널의 활성화는 상기 제 1 직렬 인터페이스 블록에 포함된 호스트 제어기의 서스펜드 상태를 해제함으로써 이루어지는 것을 특징으로 하는 방법.
  15. 제 12 항에 있어서,
    상기 제 1 직렬 인터페이스 블록의 전력 절감 모드가 해제될 때, 상기 제 1 시스템 클록 신호가 인에이블되는 것을 특징으로 하는 방법.
  16. 제 12 항에 있어서,
    상기 제 2 직렬 인터페이스 블록의 전력 절감 모드가 해제될 때, 상기 제 2 시스템 클록 신호가 인에이블되는 것을 특징으로 하는 방법.
  17. 제 2 항에 있어서,
    인터럽트가 발생할 때, 상기 제 2 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와;
    상기 제 1 전송 채널을 활성화시키고 상기 활성화된 제 1 전송 채널을 통해 패킷 데이터를 출력하는 단계와;
    상기 패킷 데이터의 입력시 상기 제 1 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 단계와; 그리고
    상기 제 1 직렬 인터페이스 블록의 전력 절감 모드를 해제한 후, 상기 제 2 전송 채널을 활성화시킴과 동시에 상기 제 1 및 제 2 직렬 인터페이스 블록들이 모두 상기 전력 절감 모드로부터 빠져나왔음을 알리기 위한 인터럽트를 발생하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서,
    상기 제 1 전송 채널의 활성화는 상기 제 2 직렬 인터페이스 블록에 포함된 호스트 제어기의 서스펜드 상태를 해제함으로써 이루어지는 것을 특징으로 하는 방법.
  19. 제 17 항에 있어서,
    상기 제 2 전송 채널의 활성화는 상기 제 1 직렬 인터페이스 블록에 포함된 호스트 제어기의 서스펜드 상태를 해제함으로써 이루어지는 것을 특징으로 하는 방법.
  20. 제 17 항에 있어서,
    상기 제 1 직렬 인터페이스 블록의 전력 절감 모드가 해제될 때, 상기 제 1 시스템 클록 신호가 인에이블되는 것을 특징으로 하는 방법.
  21. 제 17 항에 있어서,
    상기 제 2 직렬 인터페이스 블록의 전력 절감 모드가 해제될 때, 상기 제 2 시스템 클록 신호가 인에이블되는 것을 특징으로 하는 방법.
  22. 응용 프로세서와;
    상기 응용 프로세서에 의해서 제어되는 제 1 직렬 인터페이스 블록과;
    제 1 및 제 2 전송 채널들을 통해 상기 제 1 직렬 인터페이스 블록과 통신하는 제 2 직렬 인터페이스 블록을 포함하며,
    전력 절감 모드가 요구될 때, 상기 응용 프로세서는 상기 제 2 직렬 인터페이스 블록에서 상기 제 1 직렬 인터페이스 블록으로의 제 1 전송 채널을 서스펜드 상태로 설정한 후 상기 제 2 직렬 인터페이스 블록이 상기 전력 절감 모드로 전환되도록 상기 제 1 및 제 2 직렬 인터페이스 블록들을 제어하고, 그 다음에 상기 제 1 직렬 인터페이스 블록에서 상기 제 2 직렬 인터페이스 블록으로의 제 2 전송 채널을 서스펜드 상태로 설정한 후 상기 제 1 직렬 인터페이스 블록이 상기 전력 절감 모드로 전환하되도록 상기 제 1 및 제 2 직렬 인터페이스 블록들을 제어하는 직렬 인터페이스 방식을 갖는 시스템.
  23. 제 22 항에 있어서,
    상기 응용 프로세서는 상기 전력 절감 모드가 요구될 때 상기 전력 절감 모드에 필요한 정보를 상기 제 1 및 제 2 직렬 인터페이스 블록들에 각각 저장한 후 상기 제 1 및 제 2 직렬 인터페이스 블록들의 외부 인터페이스 기능들을 디세이블 시키는 시스템.
  24. 제 22 항에 있어서,
    상기 제 1 및 제 2 직렬 인터페이스 블록들의 제 1 및 제 2 시스템 클록 신호들은 상기 전력 절감 모드시 디세이블되는 시스템.
  25. 제 22 항에 있어서,
    상기 제 1 및 제 2 직렬 인터페이스 블록들 각각은 내부 버스를 통해 전기적으로 연결되는 인터페이스 장치, 시스템 제어기, 호스트 제어기, 직렬 인터페이스 장치, 그리고 클라이언트 제어기를 포함하는 시스템.
  26. 제 25 항에 있어서,
    상기 전력 절감 모드에 필요한 정보는 상기 제 1 및 제 2 직렬 인터페이스 블록들의 시스템 제어기들에 각각 저장되는 시스템.
  27. 제 25 항에 있어서,
    상기 제 1 전송 채널은 상기 제 2 직렬 인터페이스 블록의 호스트 제어기에 서스펜드 상태 정보를 저장함으로써 상기 서스펜드 상태로 설정되는 시스템.
  28. 제 25 항에 있어서,
    상기 제 2 전송 채널은 상기 제 1 직렬 인터페이스 블록의 호스트 제어기에 서스펜드 상태 정보를 저장함으로써 상기 서스펜드 상태로 설정되는 시스템.
  29. 제 22 항에 있어서,
    상기 제 2 직렬 인터페이스 블록을 상기 전력 절감 모드로 전환하기 이전에, 상기 응용 프로세서는 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부를 판별하는 시스템.
  30. 제 29 항에 있어서,
    상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부는 상기 제 2 직렬 인터페이스 블록의 호스트 제어기의 출력이 고 임피던스 상태가 되었는 지의 여부를 검출함으로써 판별되는 시스템.
  31. 제 22 항에 있어서,
    상기 제 2 직렬 인터페이스 블록의 시스템 제어기는 상기 제 1 전송 채널이 상기 서스펜드 상태로 설정될 때 상기 인터페이스 블록을 통해 인터럽트를 발생하는 시스템.
  32. 제 31 항에 있어서,
    상기 제 1 전송 채널이 상기 서스펜드 상태로 설정되었는 지의 여부는 상기 제 2 직렬 인터페이스 블록으로부터 인터럽트가 발생하였는 지의 여부에 의거하여 상기 응용 프로세서에 의해서 판별되는 시스템.
  33. 제 22 항에 있어서,
    상기 제 1 및 제 2 직렬 인터페이스 블록들은 저전압 차동 시그널링 인터페이스 방식으로 통신하는 시스템.
  34. 제 22 항에 있어서,
    상기 전력 절감 모드에서 인터럽트가 발생하면, 상기 응용 프로세서는 상기 제 1 직렬 인터페이스 블록의 전력 절감 모드를 해제하는 시스템.
  35. 제 34 항에 있어서,
    상기 제 1 직렬 인터페이스 블록의 전력 절감 모드가 해제될 때, 상기 제 2 전송 채널이 활성화되고 상기 활성화된 제 2 전송 채널을 통해 패킷 데이터가 출력되는 시스템.
  36. 제 35 항에 있어서,
    상기 제 2 직렬 인터페이스 블록의 전력 절감 모드는 상기 제 1 직렬 인터페이스 블록으로부터 상기 패킷 데이터가 전송될 때 해제되는 시스템.
  37. 제 36 항에 있어서,
    상기 제 2 직렬 인터페이스 블록의 전력 절감 모드가 해제될 때, 상기 제 1 전송 채널이 활성화되고 상기 활성화된 제 1 전송 채널을 통해 패킷 데이터가 출력되는 시스템.
  38. 제 37 항에 있어서,
    상기 제 2 직렬 인터페이스 블록으로부터 상기 플래그 패킷 데이터가 전송될 때, 상기 제 1 직렬 인터페이스 블록은 상기 제 1 및 제 2 직렬 인터페이스 블록들이 모두 상기 전력 절감 모드로부터 빠져나왔음을 상기 응용 프로세서에게 통보하는 시스템.
  39. 제 22 항에 있어서,
    외부 인터럽트 소오스로부터 인터럽트가 발생할 때, 상기 제 2 직렬 인터페이스 블록의 전력 절감 모드가 범용 입출력 인터페이스를 통해 해제되는 시스템.
  40. 제 39 항에 있어서,
    상기 제 2 직렬 인터페이스 블록의 전력 절감 모드가 해제됨에 따라, 상기 제 1 전송 채널이 활성화되고 상기 활성화된 제 1 전송 채널을 통해 패킷 데이터가 상기 제 1 직렬 인터페이스 블록으로 전송되는 시스템.
  41. 제 40 항에 있어서,
    상기 제 1 직렬 인터페이스 블록의 전력 절감 모드는 상기 제 2 직렬 인터페이스 블록으로부터 패킷 데이터가 전송될 때 해제되는 시스템.
  42. 제 41 항에 있어서,
    상기 제 1 직렬 인터페이스 블록의 전력 절감 모드이 해제된 후, 상기 제 1 직렬 인터페이스 블록은 상기 제 2 전송 채널을 활성화시키고 상기 제 1 및 제 2 직렬 인터페이스 블록들이 모두 상기 전력 절감 모드로부터 빠져나왔음을 상기 응용 프로세서에 통보하는 시스템.
  43. 제 22 항에 있어서,
    상기 제 2 직렬 인터페이스 블록과 통신하도록 구성된 사용자 인터페이스 블록을 더 포함하는 시스템.
KR1020050113651A 2005-11-25 2005-11-25 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법 KR101205324B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050113651A KR101205324B1 (ko) 2005-11-25 2005-11-25 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법
JP2006317754A JP4952990B2 (ja) 2005-11-25 2006-11-24 シリアルインターフェースを有するシステムの電力消耗を制御する方法及びシステム
US11/604,250 US7734938B2 (en) 2005-11-25 2006-11-27 System and method of controlling power consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050113651A KR101205324B1 (ko) 2005-11-25 2005-11-25 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법

Publications (2)

Publication Number Publication Date
KR20070055207A true KR20070055207A (ko) 2007-05-30
KR101205324B1 KR101205324B1 (ko) 2012-11-28

Family

ID=38088922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050113651A KR101205324B1 (ko) 2005-11-25 2005-11-25 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법

Country Status (3)

Country Link
US (1) US7734938B2 (ko)
JP (1) JP4952990B2 (ko)
KR (1) KR101205324B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101371319B1 (ko) * 2012-04-12 2014-03-10 주식회사 이노피아테크 마이컴 및 시스템-온-칩을 이용하여 전력을 관리하는 장치 및 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4532421B2 (ja) * 2006-02-27 2010-08-25 アラクサラネットワークス株式会社 ネットワーク中継装置
CN101365087B (zh) * 2007-08-08 2012-07-04 三洋电机株式会社 摄像装置
US8964779B2 (en) * 2007-11-30 2015-02-24 Infineon Technologies Ag Device and method for electronic controlling
US8265095B2 (en) * 2009-12-02 2012-09-11 International Business Machines Corporation Resource management finite state machine for handling resource management tasks separate from a protocol finite state machine
JP5580786B2 (ja) 2010-07-23 2014-08-27 パナソニック株式会社 ホスト装置、周辺装置、通信システム、および、通信方法
US10009842B2 (en) * 2011-06-09 2018-06-26 Thomson Licensing Method for exiting a low-consumption standby mode, and associated device
US9679869B2 (en) 2011-09-02 2017-06-13 Skyworks Solutions, Inc. Transmission line for high performance radio frequency applications
WO2013062975A1 (en) * 2011-10-24 2013-05-02 Skyworks Solutions, Inc. Dual mode power amplifier control interface
KR101925870B1 (ko) * 2012-03-21 2018-12-06 삼성전자주식회사 Ｓｓｄ 콘트롤러 및 그의 제어 방법
CN104410373B (zh) 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
US9152206B2 (en) 2013-01-24 2015-10-06 Qualcomm Incorporated System and method for reducing power consumption
US9813221B2 (en) * 2013-11-13 2017-11-07 Stmicroelectronics (Rousset) Sas Combined flow and low-power state control using same lines between interfaces
JP2015125606A (ja) * 2013-12-26 2015-07-06 株式会社東芝 送信回路
KR102108831B1 (ko) 2014-01-22 2020-05-28 삼성전자주식회사 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US11216061B2 (en) * 2019-07-25 2022-01-04 Arm Limited Methods and apparatus for interfacing between power domains

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3763903B2 (ja) * 1996-10-29 2006-04-05 株式会社日立製作所 情報処理装置
JP2000010659A (ja) * 1998-06-18 2000-01-14 Nec Corp 活線挿抜保護装置
KR20020078380A (ko) 2001-04-09 2002-10-18 주식회사 팬택앤큐리텔 이동통신단말기의 슬립 모드 제어방법
JP2004128629A (ja) * 2002-09-30 2004-04-22 Nec Engineering Ltd 信号伝送回路
KR100496545B1 (ko) 2002-12-26 2005-06-22 엘지.필립스 엘시디 주식회사 커넥터 및 이를 이용한 액정표시장치의 구동장치
US7137018B2 (en) * 2002-12-31 2006-11-14 Intel Corporation Active state link power management
JP4300079B2 (ja) * 2003-09-02 2009-07-22 株式会社リコー 画像機器、画像機器システム及びエネルギー消費モード制御方法
JP4371739B2 (ja) 2003-09-02 2009-11-25 株式会社東芝 シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US7738482B2 (en) * 2003-11-17 2010-06-15 Broadcom Corporation Apparatus and method for implementing a suspend mode in an Ethernet-based communications system
US20050144488A1 (en) * 2003-12-30 2005-06-30 Lee Victor W. Method and apparatus of lowering I/O bus power consumption
US20050160186A1 (en) * 2003-12-31 2005-07-21 Ruiz Everardo D. Optical display link
JP4387815B2 (ja) * 2004-01-30 2009-12-24 富士通株式会社 シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス
TWI273789B (en) * 2004-02-24 2007-02-11 Via Tech Inc Method for adjusting the power consumption of a network interface
JP3815482B2 (ja) * 2004-03-09 2006-08-30 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2005339135A (ja) * 2004-05-26 2005-12-08 Toshiba Corp シリアルａｔａインタフェースを持つ電子機器及び同機器におけるパワーセーブ制御方法
JP2006099665A (ja) * 2004-09-30 2006-04-13 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置及びそのシリアル・インターフェース部のパワー・セーブ・モードの制御方法
JP2006277032A (ja) * 2005-03-28 2006-10-12 Canon Inc 電子機器および電子機器の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101371319B1 (ko) * 2012-04-12 2014-03-10 주식회사 이노피아테크 마이컴 및 시스템-온-칩을 이용하여 전력을 관리하는 장치 및 방법

Also Published As

Publication number Publication date
US20070124621A1 (en) 2007-05-31
JP4952990B2 (ja) 2012-06-13
KR101205324B1 (ko) 2012-11-28
JP2007151122A (ja) 2007-06-14
US7734938B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
KR101205324B1 (ko) 직렬 인터페이스 방식을 갖는 시스템의 전력을 제어하는방법
JP3807406B2 (ja) データ転送制御装置及び電子機器
US8621247B2 (en) Bus interface with power management features
KR100693863B1 (ko) 디스플레이 구동 회로
JP5238727B2 (ja) マルチポート・メモリ・デバイスの漸進的な電力制御
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
US20090204834A1 (en) System and method for using inputs as wake signals
US8185072B2 (en) Method and apparatus for power reduction for interconnect links
KR20040066926A (ko) 프로세서의 저전력 모드를 가능하게 하는 방법 및 장치
US10394309B2 (en) Power gated communication controller
US9246716B2 (en) Method and apparatus for selectively terminating signals on a bidirectional bus based on bus speed
JP2006319316A (ja) 複数の機能を制御するための単一ピン
JP2008542936A (ja) 特にシステムオンチップに対するインタフェース配置およびその使用方法
US20040083400A1 (en) Clock control circuit, data transfer control device, and electronic equipment
US10331592B2 (en) Communication apparatus with direct control and associated methods
US9122479B2 (en) Network processor and energy saving method thereof
JP4857617B2 (ja) データ転送制御装置、電子機器及びデータ転送制御方法
KR20160118902A (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
US20240184733A1 (en) Repeater generated forced resume for hosts with an eusb repeater
US20240330210A1 (en) Method and apparatus to improve performance and battery life for systems with discrete universal serial bus connector
CN114330186A (zh) 数据传输系统的前端芯片
JP2014033073A (ja) 半導体装置
TW202213953A (zh) 資料傳輸系統的前晶片

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 8