JP4941585B2 - セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 - Google Patents

セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 Download PDF

Info

Publication number
JP4941585B2
JP4941585B2 JP2010234837A JP2010234837A JP4941585B2 JP 4941585 B2 JP4941585 B2 JP 4941585B2 JP 2010234837 A JP2010234837 A JP 2010234837A JP 2010234837 A JP2010234837 A JP 2010234837A JP 4941585 B2 JP4941585 B2 JP 4941585B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
electronic component
chip
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010234837A
Other languages
English (en)
Other versions
JP2011014940A (ja
Inventor
亮 五島
俊宏 井口
彰敏 吉井
和幸 長谷部
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2010234837A priority Critical patent/JP4941585B2/ja
Publication of JP2011014940A publication Critical patent/JP2011014940A/ja
Application granted granted Critical
Publication of JP4941585B2 publication Critical patent/JP4941585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Description

本発明は、セラミック電子部品、その製造方法及び梱包方法に関する。

直方体状に形成されたチップ素体と、チップ素体の内部に対向するように配置された複数の導体層と、チップ素体の端面にそれぞれ形成された外部電極と、を備えるセラミック電子部品がある。このセラミック電子部品は、製造されると、梱包材に形成された複数の凹部にそれぞれ収容される(下記特許文献1参照)。

特開昭61−217317号公報

梱包されたセラミック電子部品を実装する際には、梱包材の凹部から露出したセラミック電子部品の上側の側面を吸着搬送装置により吸着して、セラミック電子部品を梱包材から取り出し、実装基板上に載置する。そして、吸着した側面が上になった状態で実装基板にセラミック電子部品が実装される。この場合、導体層の対向方向が、実装基板に対して平行な場合と垂直な場合とでは、導体層と外部の導体部品との間の電気容量や、導体層による磁界等が異なる。

よって、実装基板に対するセラミック電子部品の導体層の対向方向によってその電気的特性が異なり、電気的特性がばらつくので問題がある。また、チップ素体の内部に複数の導体層が対向して配置されている場合に限らず、チップ素体の内部に導体が形成されたセラミック電子部品は、その導体の配置方向によって電気的特性がばらつくので問題がある。そこで、導体の配置方向が揃うように基板に実装するために、導体の配置方向を揃えて梱包することが求められている。

しかしながら、完成したセラミック電子部品において、チップ素体の内部に配置された導体は、セラミック及び外部電極に覆われているので、その方向を視認することができない。特に、外部電極が形成された端面が正方形の場合は、チップ素体のどの側面も同形状であるので、導体の配置方向を形状により判別することができない。

そこで本発明は、チップ素体の内部に配置された導体の配置方向を判別可能なセラミック電子部品、その製造方法、及び導体の配置方向を揃えて梱包することが可能なセラミック電子部品の梱包方法を提供することを目的とする。

本発明のセラミック電子部品は、互いに対向する2つの面と、2つの面に垂直で互いに対向する第1の側面並びに第2の側面と、2つの面及び第1並びに第2の側面に垂直で互いに対向する第3の側面並びに第4の側面とを有すると共に、第1のセラミックで形成され、内部に導体が配置されたチップ素体と、チップ素体の2つの面にそれぞれ形成された外部電極と、チップ素体の第1の側面と第2の側面との少なくとも一方の側面に設けられ、第1のセラミックとは異なる第2のセラミックにより形成され、第1のセラミックで形成された第3及び第4の側面とは色が異なる識別層と、を備えることを特徴とする。

本発明のセラミック電子部品では、チップ素体は第1のセラミックで形成され、第1の側面と第2の側面との少なくとも一方の側面には第1のセラミックとは異なる第2のセラミックにより形成された識別層が設けられている。この第2のセラミックで形成された識別層は、第1のセラミックで形成されたチップ素体の第3及び第4の側面とは色が異なる。従って、導体の配置方向と平行な側面と垂直な側面とのいずれか一方の側面に識別層が設けられているか分かれば、識別層により導体の配置方向を容易に判別することができる。

本発明のセラミック電子部品は、好ましくは、識別層は、少なくとも一方の側面の全面を覆うように形成されている。この場合、識別層の色をより確認しやすくなる。

本発明のセラミック電子部品は、好ましくは、第1のセラミックと第2のセラミックとは、焼成の度合いが異なることにより、色が異なる。この場合、第1のセラミックとは色の異なる第2のセラミックの識別層をチップ素体の側面に容易に設けることができる。

本発明のセラミック電子部品は、好ましくは、第1のセラミックと第2のセラミックとは、それぞれ含まれる粒子の粒径が異なる。この場合、第1のセラミックとは色の異なる第2のセラミックの識別層をチップ素体の側面に容易に設けることができる。

本発明のセラミック電子部品は、好ましくは、第1のセラミックと第2のセラミックとは、それぞれ含まれる添加物が異なる。この場合、第1のセラミックとは色の異なる第2のセラミックの識別層をチップ素体の側面に容易に設けることができる。

本発明のセラミック電子部品は、第1のセラミックと第2のセラミックとは、それぞれ含まれる材料の組成比が異なる。この場合、第1のセラミックとは色の異なる第2のセラミックの識別層をチップ素体の側面に容易に設けることができる。

本発明に係るセラミック電子部品の製造方法は、複数の第1のセラミックグリーン層が積層され、内部に電極パターンが設けられた積層体を形成する積層体形成工程と、積層体において積層方向に互いに対向する面の少なくともいずれか一方に、第1のセラミックグリーン層とは異なると共に、焼成後の色が第1のセラミックグリーン層の焼成後の色と異なる材料を用いて第2のセラミックグリーン層を形成する識別層形成工程と、第2のセラミックグリーン層が形成された積層体を切断して、互いに対向する2つの面と、2つの面に垂直で互いに対向する第1の側面並びに第2の側面と、2つの面及び第1並びに第2の側面に垂直で互いに対向すると共に第1のセラミックグリーン層で構成された第3の側面及び第4の側面とを有し、第1の側面と第2の側面との少なくとも一方の側面に識別層形成工程において形成された第2のセラミックグリーン層が設けられた積層体チップを形成するチップ形成工程と、積層体チップを焼成して、第1のセラミックで形成されたチップ素体であって、少なくとも一方の側面に第2のセラミックで形成された識別層が設けられたチップ素体を形成する焼成工程と、チップ素体の2つの面に外部電極を形成する外部電極形成工程と、を備えることを特徴とする。

本発明のセラミック電子部品の製造方法では、識別層形成工程において、チップ素体の母体となる積層体の互いに対向する面の少なくともいずれか一方に識別層となる第2のセラミックグリーン層を形成し、その後、切断してチップ状にし、焼成する。これにより、容易に、第1の側面と第2の側面との少なくとも一方の側面に第2のセラミックにより形成された識別層が設けられたチップ素体を形成することができる。この第2のセラミックで形成された識別層は、第1のセラミックで形成されたチップ素体の第3及び第4の側面とは色が異なる。また、チップ素体の内部に設けられた導体の配置方向と垂直な側面と平行な側面とのいずれか一方の側面に設けられている。従って、識別層により導体の配置方向を簡易に判別することができる。

本発明のセラミック電子部品は、第1のセラミックグリーン層と第2のセラミックグリーン層とは、それぞれ含まれる粒子の粒径が異なる。この場合、第1のセラミックとは色の異なる第2のセラミックの識別層をチップ素体の側面に容易に設けることができる。

本発明のセラミック電子部品は、第1のセラミックグリーン層と第2のセラミックグリーン層とは、それぞれ含まれる添加物が異なる。この場合、第1のセラミックとは色の異なる第2のセラミックの識別層をチップ素体の側面に容易に設けることができる。

本発明のセラミック電子部品は、第1のセラミックグリーン層と第2のセラミックグリーン層とは、それぞれ含まれる材料の組成比が異なる。この場合、第1のセラミックとは色の異なる第2のセラミックの識別層をチップ素体の側面に容易に設けることができる。

本発明に係るセラミック電子部品の梱包方法は、上記のセラミック電子部品を複数準備する準備工程と、第3又は第4の側面と識別層との色の違いに基づいて、セラミック電子部品における内部電極層の積層方向を判別する判別工程と、判別工程において判別した積層方向が同じ向きを向くように、複数のセラミック電子部品を配置して梱包する梱包工程と、を備えることを特徴とする。

本発明のセラミック電子部品の梱包方法では、導体の配置方向と平行な側面と垂直な側面とのいずれか一方の側面に識別層が設けられているか分かれば、判別工程において、識別層により導体の配置方向を判別することができる。続いて、梱包工程において、導体の配置方向が同じ向きを向くように、複数のセラミック電子部品を配置して梱包することができる。

本発明に係るセラミック電子部品の梱包方法では、好ましくは、判別工程において、第3の側面と識別層との色の違いは、明度の差を測定することにより判別する。この場合、精度よく色の違いを判別することができるので、精度よく内部電極層の積層方向を判別することができる。

本発明によれば、導体の配置方向を判別可能なセラミック電子部品、その製造方法、及び導体の配置方向を揃えて梱包することが可能なセラミック電子部品の梱包方法を提供することができる。

本実施形態に係るセラミック電子部品の斜視図である。 本実施形態に係るセラミック電子部品の断面図である。 本実施形態に係るセラミック電子部品の製造方法及び梱包方法の手順を示すフロー図である。 本実施形態に係るセラミック電子部品の製造方法において形成される積層体の断面図である。 本実施形態に係るセラミック電子部品の製造方法において形成される積層体チップの斜視図である。 本実施形態に係るセラミック電子部品の梱包状態を示す断面図である。 本実施形態に係るセラミック電子部品の実施例を示す図である。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。

図1は、本実施形態に係るセラミック電子部品の斜視図である。本実施形態に係るセラミック電子部品C1は、積層型のチップコンデンサである。セラミック電子部品C1は、略直方体形状で、高さ2.5mm程度、幅2.5mm程度、奥行3.2mm程度の大きさであり、高さ方向の寸法と幅方向の寸法が実質的に同一であり、外部電極が形成される端面が正方形状である。

セラミック電子部品C1は、略直方体形状のチップ素体2と、チップ素体2の両端面2a,2bにそれぞれ形成された第1及び第2の外部電極3,4と、チップ素体2の互いに対向する第1の側面2c及び第2の側面2dにそれぞれ設けられた識別層5,6とを備える。

チップ素体2において、両端面2a,2bは互いに対向し、第1の側面2c及び第2の側面2dは互いに対向すると共に両端面2a,2bと垂直である。そして、チップ素体2は、両端面2a,2b及び第1並びに第2の側面2c,2dに垂直で互いに対向する第3の側面2e及び第4の側面2fを備える。識別層5,6は、チップ素体1の第1の側面2cと第2の側面2dとの全面をそれぞれ覆っている。

第1の外部電極3は、チップ素体2の端面2aに形成され、端面2aの全面を覆い、識別層5,6及び第3並びに第4の側面2e,2fの一部まで覆っている。第2の外部電極4は、チップ素体2の端面2bに形成され、端面2bの全面を覆い、識別層5,6及び第3並びに第4の側面2e,2fの一部まで覆っている。

図2を参照して、チップ素体2及び識別層5,6について説明する。図2は、本実施形態に係るセラミック電子部品の断面図である。図2に示す断面図は、セラミック電子部品C1の両端面2a,2bと平行な断面である。この断面は、本実施形態では、正方形状である。

チップ素体2は、セラミック(第1のセラミック)で形成され、内部に複数の内部電極層7が形成されている。チップ素体2を形成する第1のセラミックは、例えば、BaTiO3を主成分とし、MgO、Y2O3、MnO、V2O5、及びBaSiO3又はCaSiO3等の添加物を加えて構成される。

複数の内部電極層7は、間に第1のセラミックで形成された第1のセラミック層を挟んで、複数積層されている。複数の内部電極層7は、端面2a側にずれて端面2aに内部電極層7の端面が露出するように配置された内部電極層7と、端面2b側にずれて端面2bに内部電極層7の端面が露出するように配置された内部電極層7とが、交互に積層されている。端面2a側にずれた内部電極層7の端面が、第1の外部電極3と電気的且つ機械的に接続され、端面2b側にずれた内部電極層7の端面が、第2の外部電極4と電気的且つ機械的に接続されている。

複数の内部電極層7のうち最も第1の側面2c側に位置する内部電極層7と第1の側面2cとの間の寸法は、300μm程度である。複数の内部電極層7のうち最も第2の側面2d側に位置する内部電極層7と第2の側面2dとの間の寸法は、300μm程度である。

複数の内部電極層7の第3の側面2e側の端面が揃って配置され、その端面と第3の側面2eとの間の寸法は、200μm程度である。複数の内部電極層7の第4の側面2f側の端面が揃って配置され、その端面と第4の側面2fとの間の寸法は、200μm程度である。すなわち、チップ素体2において第1〜第4の側面2c〜2fは、第1のセラミックで構成されている。

識別層5,6の厚さ寸法は、30μm程度である。識別層5,6は、第1のセラミックとは異なる第2のセラミックで形成されている。これにより、識別層5、6は、チップ素体2の第1〜第4の側面2c〜2fとは色が異なる。

例えば、第1のセラミックと第2のセラミックとは、それぞれ含まれる粒子の粒径が異なる。第2のセラミックの材料となるセラミック粒子の平均粒径やBET径を第1のセラミックの材料となるセラミック粒子の平均粒径やBET径より小さくし、焼結度合いをより高めることにより、第1のセラミックより第2のセラミックの色を暗くする。この場合、第2のセラミックにおいて焼結したセラミック粒子の平均粒径は、第2のセラミックにおいて焼結したセラミック粒子の平均粒径より小さく、第2のセラミックの密度は第1のセラミックの密度より高い。また、第2のセラミックの材料となるセラミック粒子の平均粒径やBET径を第1のセラミックの材料となるセラミック粒子の平均粒径やBET径より大きくし、第1のセラミックより第2のセラミックの色を明るくしてもよい。

また、第1のセラミックと第2のセラミックとは、それぞれ含まれる添加物が異なるように構成されていてもよい。例えば、第1と第2のセラミックのいずれか一方に、他方に含まれていない添加物であって、バンドギャップ中のエネルギー準位を変化させて色を異ならせる添加物や、焼結の度合いが異なることにより色が異なる添加物等を加えてもよい。

また、第1のセラミックと第2のセラミックとは、それぞれ含まれる材料の組成比が異なるように構成されていてもよい。例えば、第1と第2のセラミックのいずれか一方に、色を異ならせる添加物や焼結の度合いが異なる添加物を他方より多く加えてもよい。

セラミック電子部品C1において、複数の内部電極層7は、チップ素体1の内部に配置された導体である。複数の内部電極層7は、チップ素体1の中心を通り端面2a、第1の側面2c、及び第2の側面2eに平行な3つの面に対してそれぞれ対称に配置されている。この導体の配置方向は、内部電極層7の積層方向により示すことができる。本実施形態では、内部電極層7の積層方向は、識別層5,6に垂直な方向である。

以上説明した本実施形態に係るセラミック電子部品C1では、チップ素体2は第1のセラミックで形成され、第1の側面2cと第2の側面2dとには第1のセラミックとは異なる第2のセラミックにより形成された識別層5,6がそれぞれ設けられている。この第2のセラミックで形成された識別層5,6は、第1のセラミックで形成されたチップ素体2の第1〜第4の側面2c〜2fとは色が異なる。この識別層5,6は、複数の内部電極層7の積層方向と垂直な第1及び第2の側面2c,2dに設けられているので、識別層5,6により内部電極層7の積層方向を判別することができる。すなわち、チップ素体2の内部に設けられた導体の配置方向を判別することができる。

また、識別層5,6は、第1及び第2の側面2c,2dの全面を覆うように形成されているので、識別層5,6と第3及び第4の側面2e,2fの色の違いが確認しやすい。

また、第1のセラミックと第2のセラミックとは、それぞれ含まれる主成分の粒子の粒径が異なる。これにより、容易に、第1のセラミックとは色の異なる第2のセラミックの識別層5,6をチップ素体1の側面に設けることができる。また、第1と第2のセラミックは、成分及びその組成比が同じなので、チップ素体2の第1及び第2の側面2c,2dと識別層5,6との間の剥離を抑制することができる。

また、第1のセラミックと第2のセラミックとは、それぞれ含まれる添加物が異なるように構成されていてもよい。また、第1のセラミックと第2のセラミックとは、それぞれ含まれる材料の組成比が異なるように構成されていてもよい。これにより、上記の場合と同様に、容易に、第1のセラミックとは色の異なる第2のセラミックの識別層5,6をチップ素体1の側面に設けることができる。また、第1と第2のセラミックは、主成分が同じなので、チップ素体2の第1及び第2の側面2c,2dと識別層5,6との間の剥離を抑制することができる。また、第1のセラミックと第2のセラミックとは、材料の一部が異なるか、又は、一部の添加量が異なることにより、色が異なる。よって、容易に識別層5,6を形成できる。

引き続いて、本実施形態に係るセラミック電子部品C1の製造方法及び梱包方法について説明する。図3は、本実施形態に係るセラミック電子部品の製造方法及び梱包方法の手順を示すフロー図である。本実施形態に係るセラミック電子部品の製造方法は、積層体形成工程S1、識別層形成工程S2、切断工程S3、焼成工程S4、及び外部電極形成工程S5を含む。この工程S1〜S5により上述したセラミック電子部品C1が複数形成される(準備工程)。各工程について説明する。

積層体形成工程S1では、図4に示すように、複数の第1のセラミックグリーン層21が積層され、内部に複数の電極パターン17が設けられた積層体を形成する。まず、PETフィルム上に第1のセラミックグリーン層21を形成する。第1のセラミックグリーン層21は、第1のセラミックとなるグリーン層である。第1のセラミックグリーン層21は、主成分に添加物を加え、バインダ樹脂(例えば有機バインダ樹脂等)、溶剤、可塑剤等を更に加えて混合分散することにより得られたセラミックスラリーをPETフィルム上に塗布後、乾燥することによって形成される。例えば、第1のセラミックグリーン層21の主成分はBaTiO3であり、添加物はMgO、Y2O3、MnO、V2O5、BaSiO3、及びCaSiO3等である。

次に、第1のセラミックグリーン層21の上面に複数の電極パターン17を形成する。電極パターン17は、第1のセラミックグリーン層21の上面に電極ペーストを印刷後、乾燥することにより形成される。電極ペーストは、例えばNi、Ag、Pdなどの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。印刷手段として、例えばスクリーン印刷などを用いる。

この電極パターン17が形成された第1のセラミックグリーン層21を複数積層する。電極パターン17が形成された複数の第1のセラミックグリーン層21を挟んで、電極パターン17が形成されていない複数の第1のセラミックグリーン層21を上下それぞれに積層する。これにより、積層体が形成される。

続いて、識別層形成工程S2において、識別層5,6となる第2のセラミックグリーン層15,16を形成する。第2のセラミックグリーン層15,16は、積層体の積層方向に互いに対向する面12c,12dにそれぞれ形成される。

第2のセラミックグリーン層15,16は、第2のセラミックとなるグリーン層である。第2のセラミックグリーン層15,16は、BaTiO3を主成分とし、MgO、Y2O3、MnO、V2O5、及びBaSiO3又はCaSiO3等の添加物を加えて、更に、バインダ樹脂(例えば有機バインダ樹脂等)、溶剤、可塑剤等を加えて混合分散することにより得たセラミックスラリーを面15,16上に塗布後、乾燥することによって形成される。なお、セラミックスラリーをPETフェイルム上に塗布後、乾燥させて、シート状にしたものを、積層体に積層してもよい。

ただし、第2のセラミックグリーン層15,16は、第1のセラミックグリーン層21とは異なるセラミックグリーン層である。第2のセラミックグリーン層15,16は、焼成後の色が、第1のセラミックグリーン層21の焼成後の色と異なる。色を異ならせるために、例えば、第1のセラミックグリーン層21と第2のセラミックグリーン層15,16とは、それぞれ含まれる粒子の粒径を異ならせる。また、第1のセラミックグリーン層21と第2のセラミックグリーン層15,16とを、それぞれ含まれる添加物が異なるように構成してもよい。また、第1のセラミックグリーン層21と第2のセラミックグリーン層15,16とを、それぞれ含まれる材料の組成比が異なるように構成してもよい。

次に、切断工程S3において、第2のセラミックグリーン層15,16が形成された積層体10を切断して、図5に示すように、積層体チップ11を形成する。積層体チップ11は、互いに対向する2つの端面12a,12bと、2つの端面12a,12bに垂直で互いに対向する第1の側面12c及び第2の側面12dと、2つの端面12a,12b及び第1並びに第2の側面12c,12dと垂直で互いに対向する第3の側面12eと第4の側面12fとを有する。

2つの端面12a,12bには、電極パターンの端部が露出している。また、第1の側面12cと第2の側面12dとは、識別層形成工程S2により形成された第2のセラミックグリーン層15,16で構成されている。

次に、焼成工程S4において、第1のセラミックグリーン層21及び第2のセラミックグリーン層15,16に含まれるバインダを除去し、焼成する。焼成により、積層体チップ11の第1のセラミックグリーン層21は、第1のセラミックとなり、第2のセラミックグリーン層15,16は、第2のセラミックで形成された識別層5,6となり、内部電極パターン17は、内部電極層7となる。

すなわち、焼成により、識別層5,6が設けられたチップ素体2が形成される。チップ素体2の第1〜第4の側面2c〜2dは、識別層5,6とは色が異なる。例えば、第1のセラミックは第2のセラミックのセラミック粒子のBET径をいずれか一方を他方より大きく又は小さくする。セラミック粒子が小さい方が、大きい方よりも低温で焼結が進むので、色を暗くすることができる。

また、例えば、第1のセラミックは第2のセラミックの材料のいずれか一方のセラミックにSiO2化合物若しくはTiO2を添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。又は、一方のセラミックにSiO2化合物若しくはTiO2を多く添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。すなわち、SiO2化合物、TiO2等の添加物により、セラミックが焼け易くなる為に、より焼成が進み、明度Lが低下する。

また、例えば、第1のセラミック又は第2のセラミックの材料のいずれか一方のセラミックにBaO、MgO、若しくはRe2O3(希土類酸化物)を添加することにより、他方のセラミックより一方のセラミックを明るくすることができる。又は、一方のセラミックにBaO、MgO、若しくはRE2O3(希土類酸化物)を多く添加することにより、他方のセラミックより一方のセラミックを明るくすることができる。すなわち、BaO、MgO、Re2O3等の添加物により、セラミックが焼けにくくなる為に、より明るくなり、明度Lがあがる。

また、例えば、第1のセラミック又は第2のセラミックの材料のいずれか一方のセラミックにV2O5を添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。又は、一方のセラミックにV2O5を多く添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。これは、Vを添加することでBaTiO3のバンド構造が変化することに起因するものである。

次に、外部電極形成工程S5において、チップ素体2の両端面2a,2bに、第1の外部電極3と第2の外部電極4とがそれぞれ形成される。これにより、内部電極層7が第1の外部電極3又は第2の外部電極4に電気的に接続される。以上説明した各工程によって、複数のセラミック電子部品C1が完成する。

引き続いて、本実施形態に係るセラミック電子部品の梱包方法について説明する。本実施形態に係るセラミック電子部品の梱包方法は、準備工程、判別工程S6、及び梱包工程S7を含む。まず、準備工程として、上述した工程S1〜S5を実施し、複数のセラミック電子部品C1を準備する。

次に、判別工程S6において、第3又は第4の側面2e,2fと識別層5,6との色の違いに基づいて、セラミック電子部品C1における内部電極層7の積層方向を判別する。セラミック電子部品C1における外部電極3,4が形成された端面を除く側面のうち、隣り合う2つの側面の色を、測色機器を用いて測定する。その明度Lの差に基づいて、測定した側面が識別層5,6か第3又は第4の側面2e,2fか識別する。

例えば、測色機器として、分光色差計を用いることができる。この分光色差計によりL*a*b*表色系(JIS Z8729)の明度Lを測定する。その明度Lの差に基づいて、測定した側面が識別層5,6か第3又は第4の側面2e,2fか識別する。測定した側面が識別層5,6であれば、測定した面は内部電極層の積層方向と垂直な面である。測定した側面が第3又は第4の側面2e,2fであれば、測定した面は、内部電極層の積層方向と平行な面である。

次に、梱包工程S7において、判別した内部電極層の積層方向が同じ向きを向くように、図6に示すように、複数のセラミック電子部品C1を配置して梱包する。梱包材は、梱包材31及び梱包材32からなる。梱包材31には、断面が四角形状の凹部31aが2次元に配列して複数形成されている。この凹部31にそれぞれセラミック電子部品C1が収容される。

セラミック電子部品C1は、識別層5,6が凹部31の深さ方向に対して垂直となるように、凹部31に収容される。すなわち、セラミック電子部品C1は、その内部電極層7の積層方向が凹部31の深さ方向と平行となるように、凹部31に収容される。その後、梱包材32により、凹部31aの開口部が覆われて、梱包が完了する。

以上説明した本実施形態に係るセラミック電子部品の製造方法では、識別層形成工程S1において、チップ素体1の母体となる積層体の互いに対向する面12c,12dに識別層5,6となる第2のセラミックグリーン層15,16をそれぞれ形成し、その後、切断してチップ状にし、焼成する。これにより、容易に、第1の側面2cと第2の側面2dとに第2のセラミックにより形成された識別層5,6が設けられたチップ素体2を形成することができる。この第2のセラミックで形成された識別層5,6は、第1のセラミックで形成されたチップ素体2の第3及び第4の側面2e,2fとは色が異なる。そして、識別層5,6は、内部電極層7の積層方向に垂直である。従って、識別層5,6により内部電極層7の積層方向を簡易に判別することができる。

本実施形態に係るセラミック電子部品の梱包方法では、まずセラミック電子部品C1を準備する。内部電極層7の積層方向と垂直な側面に識別層5,7が設けられているので、判別工程S6において、識別層5,6により内部電極層6の積層方向を判別することができる。続いて、梱包工程S7において、内部電極層7の積層方向が同じ向きを向くように、複数のセラミック電子部品C1を配置して梱包することができる。

これにより、実装時に、内部電極層7の積層方向を揃えて基板に実装することができるので、セラミック電子部品C1及び基板上の電子部品における電気的特性のばらつきを抑制することができる。

また、本実施形態に係るセラミック電子部品の梱包方法では、判別工程S6において、第3又は4の側面2e,2fと識別層5,6との色の違いは、L*a*b*表色系の明度Lの差を測定することにより判別する。これにより、精度よく色の違いを判別することができるので、精度よく内部電極層の積層方向を判別することができる。

また、焼成後に第1のセラミックと第2のセラミックとなる第1のセラミックグリーン層と第2のセラミックグリーン層とは、それぞれ含まれる主成分の粒子のBET径が異なる。これにより、容易に、第1のセラミックとは色の異なる第2のセラミックの識別層5,6をチップ素体1の側面に設けることができる。また、第1と第2のセラミックは、成分及びその組成比が同じなので、チップ素体2の第1及び第2の側面2c,2dと識別層5,6との間の剥離を抑制することができる。

また、第1のセラミックと第2のセラミックとなる第1のセラミックグリーン層と第2のセラミックグリーン層とは、それぞれ含まれる添加物が異なるように構成されていてもよい。また、第1のセラミックと第2のセラミックとなる第1のセラミックグリーン層と第2のセラミックグリーン層とは、それぞれ含まれる材料の組成比が異なるように構成されていてもよい。これにより、上記の場合と同様に、容易に、第1のセラミックとは色の異なる第2のセラミックの識別層5,6をチップ素体1の側面に設けることができる。また、第1と第2のセラミックは、主成分が同じなので、チップ素体2の第1及び第2の側面2c,2dと識別層5,6との間の剥離を抑制することができる。

また、一般的に、セラミック電子部品のチップ素体は、内部電極層の積層方向と垂直な第1及び第2の側面が凸状になり、積層方向と平行な第3及び第4の側面が凹状になる。よって、第1又は第2の側面を実装基板側にして実装した場合と、第3又は第4の側面を実装基板側にして実装した場合とでは、セラミック電子部品の設置状態が異なる。実装基板側の側面が第1又は第2の側面の場合と第3又は第4の側面となる場合とが混在すると、設置精度がばらつくことになり、問題である。

それに対して、本実施形態に係るセラミック電子部品の梱包方法によれば、内部電極層7の積層方向が揃って梱包される。これにより、梱包材から取り出したセラミック電子部品C1について、内部電極層7の積層方向を変えずに実装することにより、セラミック電子部品C1の設置精度のばらつきを抑制することができる。

また、梱包材からセラミック電子部品C1を取り出すときには、負圧を利用してセラミック電子部品C1を吸着して取り出す。この際に、梱包材の開口部側の側面を吸着して取り出すので、その側面が凸状である方が凹状である場合より吸着し易い。本実施形態のセラミック電子部品の梱包方法では、梱包材の開口部側には、第1又は第2の側面2c,2dが位置しているので、凸状の第1又は第2の側面2c,2dを吸着することとなる。よって、容易に吸着搬送を行うことができる。

本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記本実施形態に係るセラミック電子部品C1は、チップコンデンサとしたが、これに限られず、積層型の圧電体、バリスタ、インダクタ等でもよい。また、上記実施形態に係るセラミック電子部品C1は、複数の導体(内部電極層7)が積層されていることとしたが、導体は1つでもよい。

また、例えば、上記本実施形態に係るセラミック電子部品C1は、識別層5,6をチップ素体2の第1の側面2c及び第2の側面2dにそれぞれ設けることとしたが、これに限らない。第1の側面2cと第2の側面2dとのいずれか一方に設けてもよい。また、チップ素体2において積層方向と平行で互いに対向する側面に、識別層5,6を設けてもよい。また、識別層は、第1〜第4の側面のいずれか一部に設けられていてもよい。

(実施例)
引き続いて、実施例について説明する。上述した本実施形態に係るセラミック電子部品の製造方法により製造したセラミック電子部品を実施例1〜12とし、上述した本実施形態に係るセラミック電子部品の製造方法において識別層形成工程を省き、識別層のないセラミック電子部品を比較例1とする。

図7には、比較例1及び実施例1〜12のセラミックグリーン層を構成する材料と、分光色差計による測定結果をL*a*b*表色系により示す。用いた分光色差計は、日本電色工業株式会社製の微小面分光色差計VSS 400である。

図7において、比較例1については、第1のセラミックグリーン層の材料を示す。図7において実施例1〜12については、第2のセラミックグリーン層の材料、すなわち、識別層の材料を示す。実施例1〜12の第3及び第4の側面を構成する第1のセラミックグリーン層の材料は、比較例1の第1のセラミックの材料と同じである。

比較例1においては、識別層の明度L80.9と第3又は第4の側面の明度L80.2との差は、0.7であった。これは、誤差程度の差であり、明度に基づいて識別層の判別はできなかった。

実施例1は、比較例1よりBaTiO3のBETを大きくし、実施例2は、比較例1よりBaTiO3のBETを小さくした。実施例1においては、識別層の明度L75.3と第3又は第4の側面の明度L80.9との差は、−5.6であった。この場合、明度に基づく識別層の判別ができた。実施例2においては、識別層の明度L88.9と第3又は第4の側面の明度L80.7との差は、8.2であった。この場合、明度に基づく識別層の判別ができた。

実施例3は、比較例1よりBaTiO3のBサイト原子に対するAサイト原子のモル比率を小さくし、実施例4は、比較例1よりBaTiO3のBサイト原子に対するAサイト原子のモル比率を大きくした。実施例3においては、識別層の明度L73.7と第3又は第4の側面の明度L80.6との差は、−6.9であった。この場合、明度に基づく識別層の判別ができた。実施例4においては、識別層の明度L89.0と第3又は第4の側面の明度L80.4との差は、8.7であった。この場合、明度に基づく識別層の判別ができた。

実施例5は、比較例1よりMgOの添加量を多くし、実施例6は、比較例1よりMgOの添加量を少なくした。実施例6においては、識別層の明度L73.2と第3又は第4の側面の明度L81.2との差は、−8.0であった。この場合、明度に基づく識別層の判別ができた。実施例6においては、識別層の明度L89.0と第3又は第4の側面の明度L80.2との差は、8.8であった。この場合、明度に基づく識別層の判別ができた。

実施例7は、比較例1よりY2O3の添加量を多くし、実施例8は、比較例1よりY2O3の添加量を少なくした。実施例7においては、識別層の明度L71.9と第3又は第4の側面の明度L80.3との差は、−8.3であった。この場合、明度に基づく識別層の判別ができた。実施例8においては、識別層の明度L87.9と第3又は第4の側面の明度L80.7との差は、7.2であった。この場合、明度に基づく識別層の判別ができた。

実施例9は、比較例1よりV2O5の添加量を多くし、実施例10は、比較例1よりV2O5の添加量を少なくした。実施例9においては、識別層の明度L65.3と第3又は第4の側面の明度L80.6との差は、−15.3であった。この場合、明度に基づく識別層の判別ができた。実施例10においては、識別層の明度L90.3と第3又は第4の側面の明度L80.6との差は、9.7であった。この場合、明度に基づく識別層の判別ができた。

実施例11は、比較例1より(Ba,Ca)SiO3の添加量を多くし、実施例12は、比較例1より(Ba,Ca)SiO3の添加量を少なくした。実施例11においては、識別層の明度L73.7と第3又は第4の側面の明度L80.2との差は、−6.6であった。この場合、明度に基づく識別層の判別ができた。実施例12においては、識別層の明度L89.0と第3又は第4の側面の明度L80.2との差は、8.8であった。この場合、明度に基づく識別層の判別ができた。

以上のように、識別層の明度と第3又は第4の側面の明度との差が、1以上あれば、比較的正確に識別層の判別を行うことができる。

C1…セラミック電子部品、2…チップ素体、2a,2b…端面、2c…第1の側面、2d…第2の側面、2e…第3の側面、2f…第4の側面、3…第1の外部電極、4…第2の外部電極、5,6…識別層、7…内部電極層(導体)、11…積層体チップ、15,16…第2のセラミックグリーン層、17…電極パターン、21…第1のセラミックグリーン層。

Claims (8)

  1. 互いに対向する2つの面と、前記2つの面に垂直で互いに対向する第1の側面並びに第2の側面と、前記2つの面及び前記第1並びに前記第2の側面に垂直で互いに対向する第3の側面並びに第4の側面とを有すると共に、第1のセラミックで形成され、内部に導体が配置されたチップ素体と、
    前記チップ素体の前記2つの面にそれぞれ形成された外部電極と、
    前記チップ素体の前記第1の側面と前記第2の側面との少なくとも一方の側面に設けられ、前記第1のセラミックとは異なる第2のセラミックにより形成され、前記第1のセラミックで形成された前記第3及び第4の側面とは色が異なる識別層と、
    を備え、
    前記識別層は、前記少なくとも一方の側面の全面を覆うように設けられ、
    前記第1のセラミックと前記第2のセラミックとは、それぞれBaTiOを主成分とすると共に、BaTiOにおけるBサイト原子に対するAサイト原子のモル比率が異なることを特徴とするセラミック電子部品。
  2. 前記第2のセラミックは、前記第1のセラミックよりも、BaTiOにおけるBサイト原子に対するAサイト原子のモル比率が大きいことを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記第2のセラミックは、前記第1のセラミックよりも、BaTiOにおけるBサイト原子に対するAサイト原子のモル比率が小さいことを特徴とする請求項1に記載のセラミック電子部品。
  4. 複数の第1のセラミックグリーン層が積層され、内部に電極パターンが設けられた積層体を形成する積層体形成工程と、
    前記積層体において積層方向に互いに対向する面の少なくともいずれか一方に、前記第1のセラミックグリーン層とは異なると共に、焼成後の色が前記第1のセラミックグリーン層の焼成後の色と異なる材料を用いて第2のセラミックグリーン層を形成する識別層形成工程と、
    前記第2のセラミックグリーン層が形成された前記積層体を切断して、互いに対向する2つの面と、前記2つの面に垂直で互いに対向する第1の側面並びに第2の側面と、前記2つの面及び前記第1並びに前記第2の側面に垂直で互いに対向すると共に前記第1のセラミックグリーン層で構成された第3の側面及び第4の側面とを有し、前記第1の側面と前記第2の側面との少なくとも一方の側面に前記識別層形成工程において形成された前記第2のセラミックグリーン層が設けられた積層体チップを形成するチップ形成工程と、
    前記積層体チップを焼成して、第1のセラミックで形成されたチップ素体であって、前記少なくとも一方の側面に第2のセラミックで形成された識別層が設けられたチップ素体を形成する焼成工程と、
    前記チップ素体の前記2つの面に外部電極を形成する外部電極形成工程と、
    を備え、
    前記第1のセラミックグリーン層と前記第2のセラミックグリーン層とは、それぞれBaTiOを主成分とすると共に、BaTiOにおけるBサイト原子に対するAサイト原子のモル比率が異なることを特徴とするセラミック電子部品の製造方法。
  5. 前記第2のセラミックグリーン層は、前記第1のセラミックグリーン層よりも、BaTiOにおけるBサイト原子に対するAサイト原子のモル比率が大きいことを特徴とする請求項4に記載のセラミック電子部品の製造方法。
  6. 前記第2のセラミックグリーン層は、前記第1のセラミックグリーン層よりも、BaTiOにおけるBサイト原子に対するAサイト原子のモル比率が小さいことを特徴とする請求項4に記載のセラミック電子部品の製造方法。
  7. 請求項1〜3のいずれか1項に記載のセラミック電子部品を複数準備する準備工程と、
    前記第3又は前記第4の側面と前記識別層との色の違いに基づいて、前記セラミック電子部品における前記内部電極層の積層方向を判別する判別工程と、
    前記判別工程において判別した前記積層方向が同じ向きを向くように、複数の前記セラミック電子部品を配置して梱包する梱包工程と、
    を備えることを特徴とするセラミック電子部品の梱包方法。
  8. 前記判別工程において、前記第3の側面と前記識別層との色の違いは、明度の差を測定することにより判別することを特徴とする請求項7に記載のセラミック電子部品の梱包方法。
JP2010234837A 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 Active JP4941585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010234837A JP4941585B2 (ja) 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010234837A JP4941585B2 (ja) 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008039111 Division 2008-02-20

Publications (2)

Publication Number Publication Date
JP2011014940A JP2011014940A (ja) 2011-01-20
JP4941585B2 true JP4941585B2 (ja) 2012-05-30

Family

ID=43593457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010234837A Active JP4941585B2 (ja) 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Country Status (1)

Country Link
JP (1) JP4941585B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703781B2 (ja) 2010-09-03 2015-04-22 ソニー株式会社 画像処理装置および方法
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
KR101422928B1 (ko) * 2012-07-20 2014-07-24 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
US8934215B2 (en) * 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP6024353B2 (ja) * 2012-10-02 2016-11-16 株式会社村田製作所 積層型電子部品
JP5772808B2 (ja) * 2012-12-25 2015-09-02 株式会社村田製作所 Multilayer ceramic electronic components
JP5696821B2 (ja) * 2013-03-19 2015-04-08 株式会社村田製作所 積層セラミックコンデンサ
WO2014148133A1 (ja) 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP5924543B2 (ja) 2013-03-19 2016-05-25 株式会社村田製作所 積層セラミックコンデンサ
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101532141B1 (ko) * 2013-09-17 2015-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR102004787B1 (ko) 2014-04-02 2019-07-29 삼성전기주식회사 적층형 전자부품 및 그 제조방법
KR20160098780A (ko) 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판
KR101670184B1 (ko) 2015-08-24 2016-10-27 삼성전기주식회사 적층 전자부품 및 그 제조방법
KR102105389B1 (ko) 2015-09-14 2020-04-28 삼성전기주식회사 적층 전자부품
US10170241B2 (en) 2015-10-19 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120094A (ja) * 1992-09-30 1994-04-28 Tdk Corp 微小電子部品集合体とその検査方法
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH06204075A (ja) * 1992-12-25 1994-07-22 Taiyo Yuden Co Ltd 高周波用積層セラミック電子部品およびその製造方法
JP3359802B2 (ja) * 1995-11-28 2002-12-24 太陽誘電株式会社 積層インダクタおよびその製造方法
JPH10241987A (ja) * 1997-02-25 1998-09-11 Tokin Corp 積層セラミックコンデンサの製造方法
JP2002270428A (ja) * 2001-03-09 2002-09-20 Fdk Corp Multilayer chip inductor
JP2003224216A (ja) * 2002-01-29 2003-08-08 Toko Inc 積層チップ型電子部品
JP4349843B2 (ja) * 2003-05-28 2009-10-21 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP4670856B2 (ja) * 2007-11-14 2011-04-13 Tdk株式会社 セラミック電子部品の梱包方法

Also Published As

Publication number Publication date
JP2011014940A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
US9812260B2 (en) Multilayer ceramic capacitor
US10431379B2 (en) Method of manufacturing a multilayer ceramic capacitor
JP6593424B2 (ja) 積層チップ電子部品、その実装基板及び包装体
JP5485351B2 (ja) 積層チップ電子部品、その実装基板及び包装体
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP6275377B2 (ja) 積層チップ電子部品、その実装基板及び包装体
TWI412047B (zh) 陶瓷電子零件
JP2015226053A (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR100876206B1 (ko) 회로 보호 소자 및 그 제조 방법
JP5420619B2 (ja) Multilayer ceramic capacitor and manufacturing method thereof
JP6632808B2 (ja) 積層セラミックコンデンサ
KR20140040547A (ko) 적층 세라믹 커패시터 및 그 제조방법
US9251957B2 (en) Multilayer ceramic condenser and method of manufacturing the same
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US20190103226A1 (en) Multilayer ceramic capacitor
JP5196038B2 (ja) コイル内蔵基板
KR101570204B1 (ko) 적층 세라믹 전자부품
JP5206440B2 (ja) セラミック電子部品
JP4905498B2 (ja) 積層型セラミック電子部品
JP5293379B2 (ja) 積層セラミック電子部品
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
KR101876621B1 (ko) 적층 세라믹 콘덴서
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Ref document number: 4941585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3