JP4941585B2 - セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 - Google Patents

セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 Download PDF

Info

Publication number
JP4941585B2
JP4941585B2 JP2010234837A JP2010234837A JP4941585B2 JP 4941585 B2 JP4941585 B2 JP 4941585B2 JP 2010234837 A JP2010234837 A JP 2010234837A JP 2010234837 A JP2010234837 A JP 2010234837A JP 4941585 B2 JP4941585 B2 JP 4941585B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
electronic component
ceramic electronic
ceramic green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010234837A
Other languages
English (en)
Other versions
JP2011014940A (ja
Inventor
俊宏 井口
彰敏 吉井
亮 五島
和幸 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010234837A priority Critical patent/JP4941585B2/ja
Publication of JP2011014940A publication Critical patent/JP2011014940A/ja
Application granted granted Critical
Publication of JP4941585B2 publication Critical patent/JP4941585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、セラミック電子部品、その製造方法及び梱包方法に関する。
直方体状に形成されたチップ素体と、チップ素体の内部に対向するように配置された複数の導体層と、チップ素体の端面にそれぞれ形成された外部電極と、を備えるセラミック電子部品がある。このセラミック電子部品は、製造されると、梱包材に形成された複数の凹部にそれぞれ収容される（下記特許文献１参照）。
特開昭６１−２１７３１７号公報
梱包されたセラミック電子部品を実装する際には、梱包材の凹部から露出したセラミック電子部品の上側の側面を吸着搬送装置により吸着して、セラミック電子部品を梱包材から取り出し、実装基板上に載置する。そして、吸着した側面が上になった状態で実装基板にセラミック電子部品が実装される。この場合、導体層の対向方向が、実装基板に対して平行な場合と垂直な場合とでは、導体層と外部の導体部品との間の電気容量や、導体層による磁界等が異なる。
よって、実装基板に対するセラミック電子部品の導体層の対向方向によってその電気的特性が異なり、電気的特性がばらつくので問題がある。また、チップ素体の内部に複数の導体層が対向して配置されている場合に限らず、チップ素体の内部に導体が形成されたセラミック電子部品は、その導体の配置方向によって電気的特性がばらつくので問題がある。そこで、導体の配置方向が揃うように基板に実装するために、導体の配置方向を揃えて梱包することが求められている。
しかしながら、完成したセラミック電子部品において、チップ素体の内部に配置された導体は、セラミック及び外部電極に覆われているので、その方向を視認することができない。特に、外部電極が形成された端面が正方形の場合は、チップ素体のどの側面も同形状であるので、導体の配置方向を形状により判別することができない。
そこで本発明は、チップ素体の内部に配置された導体の配置方向を判別可能なセラミック電子部品、その製造方法、及び導体の配置方向を揃えて梱包することが可能なセラミック電子部品の梱包方法を提供することを目的とする。
本発明のセラミック電子部品は、互いに対向する２つの面と、２つの面に垂直で互いに対向する第１の側面並びに第２の側面と、２つの面及び第１並びに第２の側面に垂直で互いに対向する第３の側面並びに第４の側面とを有すると共に、第１のセラミックで形成され、内部に導体が配置されたチップ素体と、チップ素体の２つの面にそれぞれ形成された外部電極と、チップ素体の第１の側面と第２の側面との少なくとも一方の側面に設けられ、第１のセラミックとは異なる第２のセラミックにより形成され、第１のセラミックで形成された第３及び第４の側面とは色が異なる識別層と、を備えることを特徴とする。
本発明のセラミック電子部品では、チップ素体は第１のセラミックで形成され、第１の側面と第２の側面との少なくとも一方の側面には第１のセラミックとは異なる第２のセラミックにより形成された識別層が設けられている。この第２のセラミックで形成された識別層は、第１のセラミックで形成されたチップ素体の第３及び第４の側面とは色が異なる。従って、導体の配置方向と平行な側面と垂直な側面とのいずれか一方の側面に識別層が設けられているか分かれば、識別層により導体の配置方向を容易に判別することができる。
本発明のセラミック電子部品は、好ましくは、識別層は、少なくとも一方の側面の全面を覆うように形成されている。この場合、識別層の色をより確認しやすくなる。
本発明のセラミック電子部品は、好ましくは、第１のセラミックと第２のセラミックとは、焼成の度合いが異なることにより、色が異なる。この場合、第１のセラミックとは色の異なる第２のセラミックの識別層をチップ素体の側面に容易に設けることができる。
本発明のセラミック電子部品は、好ましくは、第１のセラミックと第２のセラミックとは、それぞれ含まれる粒子の粒径が異なる。この場合、第１のセラミックとは色の異なる第２のセラミックの識別層をチップ素体の側面に容易に設けることができる。
本発明のセラミック電子部品は、好ましくは、第１のセラミックと第２のセラミックとは、それぞれ含まれる添加物が異なる。この場合、第１のセラミックとは色の異なる第２のセラミックの識別層をチップ素体の側面に容易に設けることができる。
本発明のセラミック電子部品は、第１のセラミックと第２のセラミックとは、それぞれ含まれる材料の組成比が異なる。この場合、第１のセラミックとは色の異なる第２のセラミックの識別層をチップ素体の側面に容易に設けることができる。
本発明に係るセラミック電子部品の製造方法は、複数の第１のセラミックグリーン層が積層され、内部に電極パターンが設けられた積層体を形成する積層体形成工程と、積層体において積層方向に互いに対向する面の少なくともいずれか一方に、第１のセラミックグリーン層とは異なると共に、焼成後の色が第１のセラミックグリーン層の焼成後の色と異なる材料を用いて第２のセラミックグリーン層を形成する識別層形成工程と、第２のセラミックグリーン層が形成された積層体を切断して、互いに対向する２つの面と、２つの面に垂直で互いに対向する第１の側面並びに第２の側面と、２つの面及び第１並びに第２の側面に垂直で互いに対向すると共に第１のセラミックグリーン層で構成された第３の側面及び第４の側面とを有し、第１の側面と第２の側面との少なくとも一方の側面に識別層形成工程において形成された第２のセラミックグリーン層が設けられた積層体チップを形成するチップ形成工程と、積層体チップを焼成して、第１のセラミックで形成されたチップ素体であって、少なくとも一方の側面に第２のセラミックで形成された識別層が設けられたチップ素体を形成する焼成工程と、チップ素体の２つの面に外部電極を形成する外部電極形成工程と、を備えることを特徴とする。
本発明のセラミック電子部品の製造方法では、識別層形成工程において、チップ素体の母体となる積層体の互いに対向する面の少なくともいずれか一方に識別層となる第２のセラミックグリーン層を形成し、その後、切断してチップ状にし、焼成する。これにより、容易に、第１の側面と第２の側面との少なくとも一方の側面に第２のセラミックにより形成された識別層が設けられたチップ素体を形成することができる。この第２のセラミックで形成された識別層は、第１のセラミックで形成されたチップ素体の第３及び第４の側面とは色が異なる。また、チップ素体の内部に設けられた導体の配置方向と垂直な側面と平行な側面とのいずれか一方の側面に設けられている。従って、識別層により導体の配置方向を簡易に判別することができる。
本発明のセラミック電子部品は、第１のセラミックグリーン層と第２のセラミックグリーン層とは、それぞれ含まれる粒子の粒径が異なる。この場合、第１のセラミックとは色の異なる第２のセラミックの識別層をチップ素体の側面に容易に設けることができる。
本発明のセラミック電子部品は、第１のセラミックグリーン層と第２のセラミックグリーン層とは、それぞれ含まれる添加物が異なる。この場合、第１のセラミックとは色の異なる第２のセラミックの識別層をチップ素体の側面に容易に設けることができる。
本発明のセラミック電子部品は、第１のセラミックグリーン層と第２のセラミックグリーン層とは、それぞれ含まれる材料の組成比が異なる。この場合、第１のセラミックとは色の異なる第２のセラミックの識別層をチップ素体の側面に容易に設けることができる。
本発明に係るセラミック電子部品の梱包方法は、上記のセラミック電子部品を複数準備する準備工程と、第３又は第４の側面と識別層との色の違いに基づいて、セラミック電子部品における内部電極層の積層方向を判別する判別工程と、判別工程において判別した積層方向が同じ向きを向くように、複数のセラミック電子部品を配置して梱包する梱包工程と、を備えることを特徴とする。
本発明のセラミック電子部品の梱包方法では、導体の配置方向と平行な側面と垂直な側面とのいずれか一方の側面に識別層が設けられているか分かれば、判別工程において、識別層により導体の配置方向を判別することができる。続いて、梱包工程において、導体の配置方向が同じ向きを向くように、複数のセラミック電子部品を配置して梱包することができる。
本発明に係るセラミック電子部品の梱包方法では、好ましくは、判別工程において、第３の側面と識別層との色の違いは、明度の差を測定することにより判別する。この場合、精度よく色の違いを判別することができるので、精度よく内部電極層の積層方向を判別することができる。
本発明によれば、導体の配置方向を判別可能なセラミック電子部品、その製造方法、及び導体の配置方向を揃えて梱包することが可能なセラミック電子部品の梱包方法を提供することができる。
本実施形態に係るセラミック電子部品の斜視図である。 本実施形態に係るセラミック電子部品の断面図である。 本実施形態に係るセラミック電子部品の製造方法及び梱包方法の手順を示すフロー図である。 本実施形態に係るセラミック電子部品の製造方法において形成される積層体の断面図である。 本実施形態に係るセラミック電子部品の製造方法において形成される積層体チップの斜視図である。 本実施形態に係るセラミック電子部品の梱包状態を示す断面図である。 本実施形態に係るセラミック電子部品の実施例を示す図である。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。
図１は、本実施形態に係るセラミック電子部品の斜視図である。本実施形態に係るセラミック電子部品Ｃ１は、積層型のチップコンデンサである。セラミック電子部品Ｃ１は、略直方体形状で、高さ２．５ｍｍ程度、幅２．５ｍｍ程度、奥行３．２ｍｍ程度の大きさであり、高さ方向の寸法と幅方向の寸法が実質的に同一であり、外部電極が形成される端面が正方形状である。
セラミック電子部品Ｃ１は、略直方体形状のチップ素体２と、チップ素体２の両端面２ａ，２ｂにそれぞれ形成された第１及び第２の外部電極３，４と、チップ素体２の互いに対向する第１の側面２ｃ及び第２の側面２ｄにそれぞれ設けられた識別層５，６とを備える。
チップ素体２において、両端面２ａ，２ｂは互いに対向し、第１の側面２ｃ及び第２の側面２ｄは互いに対向すると共に両端面２ａ，２ｂと垂直である。そして、チップ素体２は、両端面２ａ，２ｂ及び第１並びに第２の側面２ｃ，２ｄに垂直で互いに対向する第３の側面２ｅ及び第４の側面２ｆを備える。識別層５，６は、チップ素体１の第１の側面２ｃと第２の側面２ｄとの全面をそれぞれ覆っている。
第１の外部電極３は、チップ素体２の端面２ａに形成され、端面２ａの全面を覆い、識別層５，６及び第３並びに第４の側面２ｅ，２ｆの一部まで覆っている。第２の外部電極４は、チップ素体２の端面２ｂに形成され、端面２ｂの全面を覆い、識別層５，６及び第３並びに第４の側面２ｅ，２ｆの一部まで覆っている。
図２を参照して、チップ素体２及び識別層５，６について説明する。図２は、本実施形態に係るセラミック電子部品の断面図である。図２に示す断面図は、セラミック電子部品Ｃ１の両端面２ａ，２ｂと平行な断面である。この断面は、本実施形態では、正方形状である。
チップ素体２は、セラミック（第１のセラミック）で形成され、内部に複数の内部電極層７が形成されている。チップ素体２を形成する第１のセラミックは、例えば、BaTiO3を主成分とし、MgO、Y2O3、MnO、V2O5、及びBaSiO3又はCaSiO3等の添加物を加えて構成される。
複数の内部電極層７は、間に第１のセラミックで形成された第１のセラミック層を挟んで、複数積層されている。複数の内部電極層７は、端面２ａ側にずれて端面２ａに内部電極層７の端面が露出するように配置された内部電極層７と、端面２ｂ側にずれて端面２ｂに内部電極層７の端面が露出するように配置された内部電極層７とが、交互に積層されている。端面２ａ側にずれた内部電極層７の端面が、第１の外部電極３と電気的且つ機械的に接続され、端面２ｂ側にずれた内部電極層７の端面が、第２の外部電極４と電気的且つ機械的に接続されている。
複数の内部電極層７のうち最も第１の側面２ｃ側に位置する内部電極層７と第１の側面２ｃとの間の寸法は、３００μｍ程度である。複数の内部電極層７のうち最も第２の側面２ｄ側に位置する内部電極層７と第２の側面２ｄとの間の寸法は、３００μｍ程度である。
複数の内部電極層７の第３の側面２ｅ側の端面が揃って配置され、その端面と第３の側面２ｅとの間の寸法は、２００μｍ程度である。複数の内部電極層７の第４の側面２ｆ側の端面が揃って配置され、その端面と第４の側面２ｆとの間の寸法は、２００μｍ程度である。すなわち、チップ素体２において第１〜第４の側面２ｃ〜２ｆは、第１のセラミックで構成されている。
識別層５，６の厚さ寸法は、３０μｍ程度である。識別層５，６は、第１のセラミックとは異なる第２のセラミックで形成されている。これにより、識別層５、６は、チップ素体２の第１〜第４の側面２ｃ〜２ｆとは色が異なる。
例えば、第１のセラミックと第２のセラミックとは、それぞれ含まれる粒子の粒径が異なる。第２のセラミックの材料となるセラミック粒子の平均粒径やＢＥＴ径を第１のセラミックの材料となるセラミック粒子の平均粒径やＢＥＴ径より小さくし、焼結度合いをより高めることにより、第１のセラミックより第２のセラミックの色を暗くする。この場合、第２のセラミックにおいて焼結したセラミック粒子の平均粒径は、第２のセラミックにおいて焼結したセラミック粒子の平均粒径より小さく、第２のセラミックの密度は第１のセラミックの密度より高い。また、第２のセラミックの材料となるセラミック粒子の平均粒径やＢＥＴ径を第１のセラミックの材料となるセラミック粒子の平均粒径やＢＥＴ径より大きくし、第１のセラミックより第２のセラミックの色を明るくしてもよい。
また、第１のセラミックと第２のセラミックとは、それぞれ含まれる添加物が異なるように構成されていてもよい。例えば、第１と第２のセラミックのいずれか一方に、他方に含まれていない添加物であって、バンドギャップ中のエネルギー準位を変化させて色を異ならせる添加物や、焼結の度合いが異なることにより色が異なる添加物等を加えてもよい。
また、第１のセラミックと第２のセラミックとは、それぞれ含まれる材料の組成比が異なるように構成されていてもよい。例えば、第１と第２のセラミックのいずれか一方に、色を異ならせる添加物や焼結の度合いが異なる添加物を他方より多く加えてもよい。
セラミック電子部品Ｃ１において、複数の内部電極層７は、チップ素体１の内部に配置された導体である。複数の内部電極層７は、チップ素体１の中心を通り端面２ａ、第１の側面２ｃ、及び第２の側面２ｅに平行な３つの面に対してそれぞれ対称に配置されている。この導体の配置方向は、内部電極層７の積層方向により示すことができる。本実施形態では、内部電極層７の積層方向は、識別層５，６に垂直な方向である。
以上説明した本実施形態に係るセラミック電子部品Ｃ１では、チップ素体２は第１のセラミックで形成され、第１の側面２ｃと第２の側面２ｄとには第１のセラミックとは異なる第２のセラミックにより形成された識別層５，６がそれぞれ設けられている。この第２のセラミックで形成された識別層５，６は、第１のセラミックで形成されたチップ素体２の第１〜第４の側面２ｃ〜２ｆとは色が異なる。この識別層５，６は、複数の内部電極層７の積層方向と垂直な第１及び第２の側面２ｃ，２ｄに設けられているので、識別層５，６により内部電極層７の積層方向を判別することができる。すなわち、チップ素体２の内部に設けられた導体の配置方向を判別することができる。
また、識別層５，６は、第１及び第２の側面２ｃ，２ｄの全面を覆うように形成されているので、識別層５，６と第３及び第４の側面２ｅ，２ｆの色の違いが確認しやすい。
また、第１のセラミックと第２のセラミックとは、それぞれ含まれる主成分の粒子の粒径が異なる。これにより、容易に、第１のセラミックとは色の異なる第２のセラミックの識別層５，６をチップ素体１の側面に設けることができる。また、第１と第２のセラミックは、成分及びその組成比が同じなので、チップ素体２の第１及び第２の側面２ｃ，２ｄと識別層５，６との間の剥離を抑制することができる。
また、第１のセラミックと第２のセラミックとは、それぞれ含まれる添加物が異なるように構成されていてもよい。また、第１のセラミックと第２のセラミックとは、それぞれ含まれる材料の組成比が異なるように構成されていてもよい。これにより、上記の場合と同様に、容易に、第１のセラミックとは色の異なる第２のセラミックの識別層５，６をチップ素体１の側面に設けることができる。また、第１と第２のセラミックは、主成分が同じなので、チップ素体２の第１及び第２の側面２ｃ，２ｄと識別層５，６との間の剥離を抑制することができる。また、第１のセラミックと第２のセラミックとは、材料の一部が異なるか、又は、一部の添加量が異なることにより、色が異なる。よって、容易に識別層５，６を形成できる。
引き続いて、本実施形態に係るセラミック電子部品Ｃ１の製造方法及び梱包方法について説明する。図３は、本実施形態に係るセラミック電子部品の製造方法及び梱包方法の手順を示すフロー図である。本実施形態に係るセラミック電子部品の製造方法は、積層体形成工程Ｓ１、識別層形成工程Ｓ２、切断工程Ｓ３、焼成工程Ｓ４、及び外部電極形成工程Ｓ５を含む。この工程Ｓ１〜Ｓ５により上述したセラミック電子部品Ｃ１が複数形成される（準備工程）。各工程について説明する。
積層体形成工程Ｓ１では、図４に示すように、複数の第１のセラミックグリーン層２１が積層され、内部に複数の電極パターン１７が設けられた積層体を形成する。まず、ＰＥＴフィルム上に第１のセラミックグリーン層２１を形成する。第１のセラミックグリーン層２１は、第１のセラミックとなるグリーン層である。第１のセラミックグリーン層２１は、主成分に添加物を加え、バインダ樹脂（例えば有機バインダ樹脂等）、溶剤、可塑剤等を更に加えて混合分散することにより得られたセラミックスラリーをＰＥＴフィルム上に塗布後、乾燥することによって形成される。例えば、第１のセラミックグリーン層２１の主成分はBaTiO3であり、添加物はMgO、Y2O3、MnO、V2O5、BaSiO3、及びCaSiO3等である。
次に、第１のセラミックグリーン層２１の上面に複数の電極パターン１７を形成する。電極パターン１７は、第１のセラミックグリーン層２１の上面に電極ペーストを印刷後、乾燥することにより形成される。電極ペーストは、例えばＮｉ、Ａｇ、Ｐｄなどの金属粉末にバインダ樹脂や溶剤等を混合したペースト状の組成物である。印刷手段として、例えばスクリーン印刷などを用いる。
この電極パターン１７が形成された第１のセラミックグリーン層２１を複数積層する。電極パターン１７が形成された複数の第１のセラミックグリーン層２１を挟んで、電極パターン１７が形成されていない複数の第１のセラミックグリーン層２１を上下それぞれに積層する。これにより、積層体が形成される。
続いて、識別層形成工程Ｓ２において、識別層５，６となる第２のセラミックグリーン層１５，１６を形成する。第２のセラミックグリーン層１５，１６は、積層体の積層方向に互いに対向する面１２ｃ，１２ｄにそれぞれ形成される。
第２のセラミックグリーン層１５，１６は、第２のセラミックとなるグリーン層である。第２のセラミックグリーン層１５，１６は、BaTiO3を主成分とし、MgO、Y2O3、MnO、V2O5、及びBaSiO3又はCaSiO3等の添加物を加えて、更に、バインダ樹脂（例えば有機バインダ樹脂等）、溶剤、可塑剤等を加えて混合分散することにより得たセラミックスラリーを面１５，１６上に塗布後、乾燥することによって形成される。なお、セラミックスラリーをＰＥＴフェイルム上に塗布後、乾燥させて、シート状にしたものを、積層体に積層してもよい。
ただし、第２のセラミックグリーン層１５，１６は、第１のセラミックグリーン層２１とは異なるセラミックグリーン層である。第２のセラミックグリーン層１５，１６は、焼成後の色が、第１のセラミックグリーン層２１の焼成後の色と異なる。色を異ならせるために、例えば、第１のセラミックグリーン層２１と第２のセラミックグリーン層１５，１６とは、それぞれ含まれる粒子の粒径を異ならせる。また、第１のセラミックグリーン層２１と第２のセラミックグリーン層１５，１６とを、それぞれ含まれる添加物が異なるように構成してもよい。また、第１のセラミックグリーン層２１と第２のセラミックグリーン層１５，１６とを、それぞれ含まれる材料の組成比が異なるように構成してもよい。
次に、切断工程Ｓ３において、第２のセラミックグリーン層１５，１６が形成された積層体１０を切断して、図５に示すように、積層体チップ１１を形成する。積層体チップ１１は、互いに対向する２つの端面１２ａ，１２ｂと、２つの端面１２ａ，１２ｂに垂直で互いに対向する第１の側面１２ｃ及び第２の側面１２ｄと、２つの端面１２ａ，１２ｂ及び第１並びに第２の側面１２ｃ，１２ｄと垂直で互いに対向する第３の側面１２ｅと第４の側面１２ｆとを有する。
２つの端面１２ａ，１２ｂには、電極パターンの端部が露出している。また、第１の側面１２ｃと第２の側面１２ｄとは、識別層形成工程Ｓ２により形成された第２のセラミックグリーン層１５，１６で構成されている。
次に、焼成工程Ｓ４において、第１のセラミックグリーン層２１及び第２のセラミックグリーン層１５，１６に含まれるバインダを除去し、焼成する。焼成により、積層体チップ１１の第１のセラミックグリーン層２１は、第１のセラミックとなり、第２のセラミックグリーン層１５，１６は、第２のセラミックで形成された識別層５，６となり、内部電極パターン１７は、内部電極層７となる。
すなわち、焼成により、識別層５，６が設けられたチップ素体２が形成される。チップ素体２の第１〜第４の側面２ｃ〜２ｄは、識別層５，６とは色が異なる。例えば、第１のセラミックは第２のセラミックのセラミック粒子のＢＥＴ径をいずれか一方を他方より大きく又は小さくする。セラミック粒子が小さい方が、大きい方よりも低温で焼結が進むので、色を暗くすることができる。
また、例えば、第１のセラミックは第２のセラミックの材料のいずれか一方のセラミックにSiO2化合物若しくはTiO2を添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。又は、一方のセラミックにSiO2化合物若しくはTiO2を多く添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。すなわち、SiO2化合物、TiO2等の添加物により、セラミックが焼け易くなる為に、より焼成が進み、明度Ｌが低下する。
また、例えば、第１のセラミック又は第２のセラミックの材料のいずれか一方のセラミックにBaO、MgO、若しくはRe2O3（希土類酸化物）を添加することにより、他方のセラミックより一方のセラミックを明るくすることができる。又は、一方のセラミックにBaO、MgO、若しくはRE2O3（希土類酸化物）を多く添加することにより、他方のセラミックより一方のセラミックを明るくすることができる。すなわち、BaO、MgO、Re2O3等の添加物により、セラミックが焼けにくくなる為に、より明るくなり、明度Ｌがあがる。
また、例えば、第１のセラミック又は第２のセラミックの材料のいずれか一方のセラミックにV2O5を添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。又は、一方のセラミックにV2O5を多く添加することにより、他方のセラミックより一方のセラミックを暗くすることができる。これは、Ｖを添加することでBaTiO3のバンド構造が変化することに起因するものである。
次に、外部電極形成工程Ｓ５において、チップ素体２の両端面２ａ，２ｂに、第１の外部電極３と第２の外部電極４とがそれぞれ形成される。これにより、内部電極層７が第１の外部電極３又は第２の外部電極４に電気的に接続される。以上説明した各工程によって、複数のセラミック電子部品Ｃ１が完成する。
引き続いて、本実施形態に係るセラミック電子部品の梱包方法について説明する。本実施形態に係るセラミック電子部品の梱包方法は、準備工程、判別工程Ｓ６、及び梱包工程Ｓ７を含む。まず、準備工程として、上述した工程Ｓ１〜Ｓ５を実施し、複数のセラミック電子部品Ｃ１を準備する。
次に、判別工程Ｓ６において、第３又は第４の側面２ｅ，２ｆと識別層５，６との色の違いに基づいて、セラミック電子部品Ｃ１における内部電極層７の積層方向を判別する。セラミック電子部品Ｃ１における外部電極３，４が形成された端面を除く側面のうち、隣り合う２つの側面の色を、測色機器を用いて測定する。その明度Ｌの差に基づいて、測定した側面が識別層５，６か第３又は第４の側面２ｅ，２ｆか識別する。
例えば、測色機器として、分光色差計を用いることができる。この分光色差計によりＬ＊ａ＊ｂ＊表色系（JIS Z8729）の明度Ｌを測定する。その明度Ｌの差に基づいて、測定した側面が識別層５，６か第３又は第４の側面２ｅ，２ｆか識別する。測定した側面が識別層５，６であれば、測定した面は内部電極層の積層方向と垂直な面である。測定した側面が第３又は第４の側面２ｅ，２ｆであれば、測定した面は、内部電極層の積層方向と平行な面である。
次に、梱包工程Ｓ７において、判別した内部電極層の積層方向が同じ向きを向くように、図６に示すように、複数のセラミック電子部品Ｃ１を配置して梱包する。梱包材は、梱包材３１及び梱包材３２からなる。梱包材３１には、断面が四角形状の凹部３１ａが２次元に配列して複数形成されている。この凹部３１にそれぞれセラミック電子部品Ｃ１が収容される。
セラミック電子部品Ｃ１は、識別層５，６が凹部３１の深さ方向に対して垂直となるように、凹部３１に収容される。すなわち、セラミック電子部品Ｃ１は、その内部電極層７の積層方向が凹部３１の深さ方向と平行となるように、凹部３１に収容される。その後、梱包材３２により、凹部３１ａの開口部が覆われて、梱包が完了する。
以上説明した本実施形態に係るセラミック電子部品の製造方法では、識別層形成工程Ｓ１において、チップ素体１の母体となる積層体の互いに対向する面１２ｃ，１２ｄに識別層５，６となる第２のセラミックグリーン層１５，１６をそれぞれ形成し、その後、切断してチップ状にし、焼成する。これにより、容易に、第１の側面２ｃと第２の側面２ｄとに第２のセラミックにより形成された識別層５，６が設けられたチップ素体２を形成することができる。この第２のセラミックで形成された識別層５，６は、第１のセラミックで形成されたチップ素体２の第３及び第４の側面２ｅ，２ｆとは色が異なる。そして、識別層５，６は、内部電極層７の積層方向に垂直である。従って、識別層５，６により内部電極層７の積層方向を簡易に判別することができる。
本実施形態に係るセラミック電子部品の梱包方法では、まずセラミック電子部品Ｃ１を準備する。内部電極層７の積層方向と垂直な側面に識別層５，７が設けられているので、判別工程Ｓ６において、識別層５，６により内部電極層６の積層方向を判別することができる。続いて、梱包工程Ｓ７において、内部電極層７の積層方向が同じ向きを向くように、複数のセラミック電子部品Ｃ１を配置して梱包することができる。
これにより、実装時に、内部電極層７の積層方向を揃えて基板に実装することができるので、セラミック電子部品Ｃ１及び基板上の電子部品における電気的特性のばらつきを抑制することができる。
また、本実施形態に係るセラミック電子部品の梱包方法では、判別工程Ｓ６において、第３又は４の側面２ｅ，２ｆと識別層５，６との色の違いは、Ｌ＊ａ＊ｂ＊表色系の明度Ｌの差を測定することにより判別する。これにより、精度よく色の違いを判別することができるので、精度よく内部電極層の積層方向を判別することができる。
また、焼成後に第１のセラミックと第２のセラミックとなる第１のセラミックグリーン層と第２のセラミックグリーン層とは、それぞれ含まれる主成分の粒子のＢＥＴ径が異なる。これにより、容易に、第１のセラミックとは色の異なる第２のセラミックの識別層５，６をチップ素体１の側面に設けることができる。また、第１と第２のセラミックは、成分及びその組成比が同じなので、チップ素体２の第１及び第２の側面２ｃ，２ｄと識別層５，６との間の剥離を抑制することができる。
また、第１のセラミックと第２のセラミックとなる第１のセラミックグリーン層と第２のセラミックグリーン層とは、それぞれ含まれる添加物が異なるように構成されていてもよい。また、第１のセラミックと第２のセラミックとなる第１のセラミックグリーン層と第２のセラミックグリーン層とは、それぞれ含まれる材料の組成比が異なるように構成されていてもよい。これにより、上記の場合と同様に、容易に、第１のセラミックとは色の異なる第２のセラミックの識別層５，６をチップ素体１の側面に設けることができる。また、第１と第２のセラミックは、主成分が同じなので、チップ素体２の第１及び第２の側面２ｃ，２ｄと識別層５，６との間の剥離を抑制することができる。
また、一般的に、セラミック電子部品のチップ素体は、内部電極層の積層方向と垂直な第１及び第２の側面が凸状になり、積層方向と平行な第３及び第４の側面が凹状になる。よって、第１又は第２の側面を実装基板側にして実装した場合と、第３又は第４の側面を実装基板側にして実装した場合とでは、セラミック電子部品の設置状態が異なる。実装基板側の側面が第１又は第２の側面の場合と第３又は第４の側面となる場合とが混在すると、設置精度がばらつくことになり、問題である。
それに対して、本実施形態に係るセラミック電子部品の梱包方法によれば、内部電極層７の積層方向が揃って梱包される。これにより、梱包材から取り出したセラミック電子部品Ｃ１について、内部電極層７の積層方向を変えずに実装することにより、セラミック電子部品Ｃ１の設置精度のばらつきを抑制することができる。
また、梱包材からセラミック電子部品Ｃ１を取り出すときには、負圧を利用してセラミック電子部品Ｃ１を吸着して取り出す。この際に、梱包材の開口部側の側面を吸着して取り出すので、その側面が凸状である方が凹状である場合より吸着し易い。本実施形態のセラミック電子部品の梱包方法では、梱包材の開口部側には、第１又は第２の側面２ｃ，２ｄが位置しているので、凸状の第１又は第２の側面２ｃ，２ｄを吸着することとなる。よって、容易に吸着搬送を行うことができる。
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記本実施形態に係るセラミック電子部品Ｃ１は、チップコンデンサとしたが、これに限られず、積層型の圧電体、バリスタ、インダクタ等でもよい。また、上記実施形態に係るセラミック電子部品Ｃ１は、複数の導体（内部電極層７）が積層されていることとしたが、導体は１つでもよい。
また、例えば、上記本実施形態に係るセラミック電子部品Ｃ１は、識別層５，６をチップ素体２の第１の側面２ｃ及び第２の側面２ｄにそれぞれ設けることとしたが、これに限らない。第１の側面２ｃと第２の側面２ｄとのいずれか一方に設けてもよい。また、チップ素体２において積層方向と平行で互いに対向する側面に、識別層５，６を設けてもよい。また、識別層は、第１〜第４の側面のいずれか一部に設けられていてもよい。
（実施例）
引き続いて、実施例について説明する。上述した本実施形態に係るセラミック電子部品の製造方法により製造したセラミック電子部品を実施例１〜１２とし、上述した本実施形態に係るセラミック電子部品の製造方法において識別層形成工程を省き、識別層のないセラミック電子部品を比較例１とする。
図７には、比較例１及び実施例１〜１２のセラミックグリーン層を構成する材料と、分光色差計による測定結果をＬ＊ａ＊ｂ＊表色系により示す。用いた分光色差計は、日本電色工業株式会社製の微小面分光色差計VSS 400である。
図７において、比較例１については、第１のセラミックグリーン層の材料を示す。図７において実施例１〜１２については、第２のセラミックグリーン層の材料、すなわち、識別層の材料を示す。実施例１〜１２の第３及び第４の側面を構成する第１のセラミックグリーン層の材料は、比較例１の第１のセラミックの材料と同じである。
比較例１においては、識別層の明度Ｌ８０．９と第３又は第４の側面の明度Ｌ８０．２との差は、０．７であった。これは、誤差程度の差であり、明度に基づいて識別層の判別はできなかった。
実施例１は、比較例１よりBaTiO3のＢＥＴを大きくし、実施例２は、比較例１よりBaTiO3のＢＥＴを小さくした。実施例１においては、識別層の明度Ｌ７５．３と第３又は第４の側面の明度Ｌ８０．９との差は、−５．６であった。この場合、明度に基づく識別層の判別ができた。実施例２においては、識別層の明度Ｌ８８．９と第３又は第４の側面の明度Ｌ８０．７との差は、８．２であった。この場合、明度に基づく識別層の判別ができた。
実施例３は、比較例１よりBaTiO3のＢサイト原子に対するＡサイト原子のモル比率を小さくし、実施例４は、比較例１よりBaTiO3のＢサイト原子に対するＡサイト原子のモル比率を大きくした。実施例３においては、識別層の明度Ｌ７３．７と第３又は第４の側面の明度Ｌ８０．６との差は、−６．９であった。この場合、明度に基づく識別層の判別ができた。実施例４においては、識別層の明度Ｌ８９．０と第３又は第４の側面の明度Ｌ８０．４との差は、８．７であった。この場合、明度に基づく識別層の判別ができた。
実施例５は、比較例１よりMgOの添加量を多くし、実施例６は、比較例１よりMgOの添加量を少なくした。実施例６においては、識別層の明度Ｌ７３．２と第３又は第４の側面の明度Ｌ８１．２との差は、−８．０であった。この場合、明度に基づく識別層の判別ができた。実施例６においては、識別層の明度Ｌ８９．０と第３又は第４の側面の明度Ｌ８０．２との差は、８．８であった。この場合、明度に基づく識別層の判別ができた。
実施例７は、比較例１よりY2O3の添加量を多くし、実施例８は、比較例１よりY2O3の添加量を少なくした。実施例７においては、識別層の明度Ｌ７１．９と第３又は第４の側面の明度Ｌ８０．３との差は、−８．３であった。この場合、明度に基づく識別層の判別ができた。実施例８においては、識別層の明度Ｌ８７．９と第３又は第４の側面の明度Ｌ８０．７との差は、７．２であった。この場合、明度に基づく識別層の判別ができた。
実施例９は、比較例１よりV2O5の添加量を多くし、実施例１０は、比較例１よりV2O5の添加量を少なくした。実施例９においては、識別層の明度Ｌ６５．３と第３又は第４の側面の明度Ｌ８０．６との差は、−１５．３であった。この場合、明度に基づく識別層の判別ができた。実施例１０においては、識別層の明度Ｌ９０．３と第３又は第４の側面の明度Ｌ８０．６との差は、９．７であった。この場合、明度に基づく識別層の判別ができた。
実施例１１は、比較例１より(Ba,Ca)SiO3の添加量を多くし、実施例１２は、比較例１より(Ba,Ca)SiO3の添加量を少なくした。実施例１１においては、識別層の明度Ｌ７３．７と第３又は第４の側面の明度Ｌ８０．２との差は、−６．６であった。この場合、明度に基づく識別層の判別ができた。実施例１２においては、識別層の明度Ｌ８９．０と第３又は第４の側面の明度Ｌ８０．２との差は、８．８であった。この場合、明度に基づく識別層の判別ができた。
以上のように、識別層の明度と第３又は第４の側面の明度との差が、１以上あれば、比較的正確に識別層の判別を行うことができる。
Ｃ１…セラミック電子部品、２…チップ素体、２ａ，２ｂ…端面、２ｃ…第１の側面、２ｄ…第２の側面、２ｅ…第３の側面、２ｆ…第４の側面、３…第１の外部電極、４…第２の外部電極、５，６…識別層、７…内部電極層（導体）、１１…積層体チップ、１５，１６…第２のセラミックグリーン層、１７…電極パターン、２１…第１のセラミックグリーン層。

Claims (8)

  1. 互いに対向する２つの面と、前記２つの面に垂直で互いに対向する第１の側面並びに第２の側面と、前記２つの面及び前記第１並びに前記第２の側面に垂直で互いに対向する第３の側面並びに第４の側面とを有すると共に、第１のセラミックで形成され、内部に導体が配置されたチップ素体と、
    前記チップ素体の前記２つの面にそれぞれ形成された外部電極と、
    前記チップ素体の前記第１の側面と前記第２の側面との少なくとも一方の側面に設けられ、前記第１のセラミックとは異なる第２のセラミックにより形成され、前記第１のセラミックで形成された前記第３及び第４の側面とは色が異なる識別層と、
    を備え、
    前記識別層は、前記少なくとも一方の側面の全面を覆うように設けられ、
    前記第１のセラミックと前記第２のセラミックとは、それぞれＢａＴｉＯ３を主成分とすると共に、ＢａＴｉＯ３におけるＢサイト原子に対するＡサイト原子のモル比率が異なることを特徴とするセラミック電子部品。
  2. 前記第２のセラミックは、前記第１のセラミックよりも、ＢａＴｉＯ３におけるＢサイト原子に対するＡサイト原子のモル比率が大きいことを特徴とする請求項１に記載のセラミック電子部品。
  3. 前記第２のセラミックは、前記第１のセラミックよりも、ＢａＴｉＯ３におけるＢサイト原子に対するＡサイト原子のモル比率が小さいことを特徴とする請求項１に記載のセラミック電子部品。
  4. 複数の第１のセラミックグリーン層が積層され、内部に電極パターンが設けられた積層体を形成する積層体形成工程と、
    前記積層体において積層方向に互いに対向する面の少なくともいずれか一方に、前記第１のセラミックグリーン層とは異なると共に、焼成後の色が前記第１のセラミックグリーン層の焼成後の色と異なる材料を用いて第２のセラミックグリーン層を形成する識別層形成工程と、
    前記第２のセラミックグリーン層が形成された前記積層体を切断して、互いに対向する２つの面と、前記２つの面に垂直で互いに対向する第１の側面並びに第２の側面と、前記２つの面及び前記第１並びに前記第２の側面に垂直で互いに対向すると共に前記第１のセラミックグリーン層で構成された第３の側面及び第４の側面とを有し、前記第１の側面と前記第２の側面との少なくとも一方の側面に前記識別層形成工程において形成された前記第２のセラミックグリーン層が設けられた積層体チップを形成するチップ形成工程と、
    前記積層体チップを焼成して、第１のセラミックで形成されたチップ素体であって、前記少なくとも一方の側面に第２のセラミックで形成された識別層が設けられたチップ素体を形成する焼成工程と、
    前記チップ素体の前記２つの面に外部電極を形成する外部電極形成工程と、
    を備え、
    前記第１のセラミックグリーン層と前記第２のセラミックグリーン層とは、それぞれＢａＴｉＯ３を主成分とすると共に、ＢａＴｉＯ３におけるＢサイト原子に対するＡサイト原子のモル比率が異なることを特徴とするセラミック電子部品の製造方法。
  5. 前記第２のセラミックグリーン層は、前記第１のセラミックグリーン層よりも、ＢａＴｉＯ３におけるＢサイト原子に対するＡサイト原子のモル比率が大きいことを特徴とする請求項４に記載のセラミック電子部品の製造方法。
  6. 前記第２のセラミックグリーン層は、前記第１のセラミックグリーン層よりも、ＢａＴｉＯ３におけるＢサイト原子に対するＡサイト原子のモル比率が小さいことを特徴とする請求項４に記載のセラミック電子部品の製造方法。
  7. 請求項１〜３のいずれか１項に記載のセラミック電子部品を複数準備する準備工程と、
    前記第３又は前記第４の側面と前記識別層との色の違いに基づいて、前記セラミック電子部品における前記内部電極層の積層方向を判別する判別工程と、
    前記判別工程において判別した前記積層方向が同じ向きを向くように、複数の前記セラミック電子部品を配置して梱包する梱包工程と、
    を備えることを特徴とするセラミック電子部品の梱包方法。
  8. 前記判別工程において、前記第３の側面と前記識別層との色の違いは、明度の差を測定することにより判別することを特徴とする請求項７に記載のセラミック電子部品の梱包方法。
JP2010234837A 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法 Active JP4941585B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010234837A JP4941585B2 (ja) 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010234837A JP4941585B2 (ja) 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008039111A Division JP2009200168A (ja) 2008-02-20 2008-02-20 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Publications (2)

Publication Number Publication Date
JP2011014940A JP2011014940A (ja) 2011-01-20
JP4941585B2 true JP4941585B2 (ja) 2012-05-30

Family

ID=43593457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010234837A Active JP4941585B2 (ja) 2010-10-19 2010-10-19 セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Country Status (1)

Country Link
JP (1) JP4941585B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621116B2 (en) 2019-08-29 2023-04-04 Murata Manufacturing Co., Ltd. Multilayer inductor
WO2023090798A1 (ko) * 2021-11-18 2023-05-25 주식회사 아모텍 세라믹 커패시터 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703781B2 (ja) 2010-09-03 2015-04-22 ソニー株式会社 画像処理装置および方法
KR101548773B1 (ko) * 2011-08-22 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조
US8934215B2 (en) * 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101422928B1 (ko) * 2012-07-20 2014-07-24 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101474065B1 (ko) * 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP6024353B2 (ja) * 2012-10-02 2016-11-16 株式会社村田製作所 積層型電子部品
JP5772808B2 (ja) * 2012-12-25 2015-09-02 株式会社村田製作所 積層セラミック電子部品
KR101674583B1 (ko) * 2013-03-19 2016-11-09 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP5924543B2 (ja) 2013-03-19 2016-05-25 株式会社村田製作所 積層セラミックコンデンサ
WO2014148133A1 (ja) 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
KR102122932B1 (ko) * 2013-08-08 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101532141B1 (ko) 2013-09-17 2015-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR102004787B1 (ko) 2014-04-02 2019-07-29 삼성전기주식회사 적층형 전자부품 및 그 제조방법
KR20160098780A (ko) 2015-02-11 2016-08-19 삼성전기주식회사 전자부품 및 전자부품의 실장 기판
KR101670184B1 (ko) 2015-08-24 2016-10-27 삼성전기주식회사 적층 전자부품 및 그 제조방법
KR102130672B1 (ko) 2015-09-14 2020-07-06 삼성전기주식회사 적층 전자부품 및 그 제조방법
KR102105389B1 (ko) 2015-09-14 2020-04-28 삼성전기주식회사 적층 전자부품
KR102127811B1 (ko) 2015-10-19 2020-06-29 삼성전기주식회사 적층 전자부품 및 그 제조방법
KR102642913B1 (ko) 2016-10-27 2024-03-04 삼성전기주식회사 적층 전자부품 및 그 제조방법
JP7163883B2 (ja) 2019-08-07 2022-11-01 株式会社村田製作所 インダクタ部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120094A (ja) * 1992-09-30 1994-04-28 Tdk Corp 微小電子部品集合体とその検査方法
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JPH06204075A (ja) * 1992-12-25 1994-07-22 Taiyo Yuden Co Ltd 高周波用積層セラミック電子部品およびその製造方法
JP3359802B2 (ja) * 1995-11-28 2002-12-24 太陽誘電株式会社 積層インダクタおよびその製造方法
JPH10241987A (ja) * 1997-02-25 1998-09-11 Tokin Corp 積層セラミックコンデンサの製造方法
JP2002270428A (ja) * 2001-03-09 2002-09-20 Fdk Corp 積層チップインダクタ
JP2003224216A (ja) * 2002-01-29 2003-08-08 Toko Inc 積層チップ型電子部品
JP4349843B2 (ja) * 2003-05-28 2009-10-21 京セラ株式会社 積層セラミックコンデンサおよびその製法
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP4670856B2 (ja) * 2007-11-14 2011-04-13 Ｔｄｋ株式会社 セラミック電子部品の梱包方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11621116B2 (en) 2019-08-29 2023-04-04 Murata Manufacturing Co., Ltd. Multilayer inductor
WO2023090798A1 (ko) * 2021-11-18 2023-05-25 주식회사 아모텍 세라믹 커패시터 제조방법

Also Published As

Publication number Publication date
JP2011014940A (ja) 2011-01-20

Similar Documents

Publication Publication Date Title
JP4941585B2 (ja) セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP2009200168A (ja) セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP6593424B2 (ja) 積層チップ電子部品、その実装基板及び包装体
JP6439551B2 (ja) 積層セラミックコンデンサ
KR101141402B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5772808B2 (ja) 積層セラミック電子部品
US10283269B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor mount structure
JP7338665B2 (ja) 積層セラミックコンデンサ
KR101218985B1 (ko) 칩형 코일 부품
JP2020035788A (ja) 電子部品
KR101462757B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
JP6342245B2 (ja) 積層セラミック電子部品及びその製造方法
JP2013084871A (ja) 積層セラミック電子部品及びその製造方法
JP4670856B2 (ja) セラミック電子部品の梱包方法
KR101462758B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 내장된 인쇄회로기판
JP2015026760A (ja) 積層コイル
JP2020053577A (ja) 電子部品
JP2004296936A (ja) セラミック電子部品
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20140120110A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
JP7510741B2 (ja) 積層セラミック電子部品の製造方法
JP6024353B2 (ja) 積層型電子部品
JP2015026864A (ja) 積層セラミックコンデンサ
JP2012204475A (ja) 積層電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Ref document number: 4941585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3