JP4932701B2 - トレンチ型半導体デバイス及びその製造方法 - Google Patents

トレンチ型半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP4932701B2
JP4932701B2 JP2007505726A JP2007505726A JP4932701B2 JP 4932701 B2 JP4932701 B2 JP 4932701B2 JP 2007505726 A JP2007505726 A JP 2007505726A JP 2007505726 A JP2007505726 A JP 2007505726A JP 4932701 B2 JP4932701 B2 JP 4932701B2
Authority
JP
Japan
Prior art keywords
trench
region
doped region
silicon
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007505726A
Other languages
English (en)
Other versions
JP2007531298A (ja
Inventor
クリステル、ロシュフォール
フィリップ、ムニエ‐ベイヤール
エルビン、アー.ヒイゼン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2007531298A publication Critical patent/JP2007531298A/ja
Application granted granted Critical
Publication of JP4932701B2 publication Critical patent/JP4932701B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/405Resistive arrangements, e.g. resistive or semi-insulating field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

開示の内容
本発明は、トレンチを有する半導体デバイスの製造方法に関し、特に、表面電界低減(RESURF)型デバイスとして知られている形式の半導体ダイオード又はトランジスタの製造方法に関する。
半導体デバイスの製造方法は、ロッシュフォート(Rochefort)他の論文,「Manufacturing of high aspect ratio p-n junctions using Vapor Phase Doping for application inmulti-Resurf devices」,Proceedings of the 14th International Symposium on Power Semiconductor Devices andICs,2002年,p.237〜240(以下、「ISPSD論文」又は「ロッシュフォート他の論文」という場合がある)に記載されている。
この方法は、p型層をn基板上のn型エピ層(エピタキシャル層)に被着させるステップを含む。p型層及びn型層を貫通してトレンチを形成する。気相ドーピングを利用してトレンチの側壁にボロンをドープする。次に、オキサイド(酸化膜)を被着させてトレンチを埋めると共に表面を覆う。オキサイドをエッチバックしてトレンチを埋めているオキサイドを後に残し、金属コンタクトをn基板の後部上及び前部上に形成してp型層に接触させる。
形成されたデバイスは、このデバイスをターンオフしたときにn型エピ層に隣接して位置するp型層が、n型エピ層を空乏化するよう働くRESURF(表面電界低減)型p−nダイオードである。これは、デバイスの破壊電圧を増大させることができる。
米国特許第6,512,267号明細書は、n型層がトレンチの一方の側壁に沿って設けられ、p型層が反対側の側壁上に設けられている構造体を用いて、デバイスをターンオフしたときのドリフト領域に空乏層を得る従来型スーパージャンクションFETを記載している。テトラエチルオルトシリケート(TEOS)を用いてトレンチの壁を絶縁し、トレンチを絶縁性オキサイドキャップで塞ぐ(施栓する)。
米国特許第6,337,499号明細書は、米国特許第6,512,267号明細書の構造体に非常によく似た構造体を記載している。
本発明によれば、半導体デバイスの製造方法であって、
(a) 互いに反対側に位置した第1と第2の主表面を有し、高濃度ドープ領域よりも上方の第1の主表面のところに低濃度ドープ領域を有するシリコン半導体本体を用意するステップを有し、前記低濃度ドープ領域と前記高濃度ドープ領域の両方は、第1の導電型を呈するようドープされ、前記低濃度ドープ領域は、前記高濃度ドープ領域よりもドーピング度が低く、
(b) 前記第1の主表面上に開口部を備えたマスクを形成するステップを有し、
(c) 前記マスクの前記開口部を通ってトレンチを形成するステップを有し、前記トレンチは、前記第1の主表面から前記第2の主表面に向かって前記低濃度ドープ領域を通って前記高濃度ドープ領域の方へ延びており、
(d) 前記トレンチの側壁及び底部並びに前記第1の主表面にトレンチ絶縁層を被着させるステップを有し、
(e) 前記トレンチ絶縁層を前記第1の主表面に隣接して位置する前記トレンチの前記側壁の頂部から除去し、後に露出状態のシリコンが前記トレンチの前記側壁の前記頂部のところに残されるようにするステップを有し、
(f) シリコンを前記露出シリコン上で選択的に成長させてシリコンを前記トレンチの前記頂部のところで成長させ、前記トレンチの前記頂部に施栓するステップを有する方法であって、
該方法は、前記半導体デバイスの動作状態において前記低濃度ドープ領域を空乏化させて前記低濃度ドープ領域が前記動作状態における電圧に耐えることができるようにする構造体を形成するステップを更に有する方法が提供される。
本発明は、電界を形作る領域を備えた半導体デバイスに関し、かかる半導体デバイスは、RESURF(Reduced surface field :表面電界低減)型デバイスと呼ばれる場合が多い。これらデバイスでは、デバイスをオフに切り換えたとき、低濃度ドープ領域は、電圧に耐えるよう空乏化される。
トレンチ絶縁層は好ましくは薄く、即ち、トレンチの幅のせいぜい10%である。
好ましい実施形態では、本方法は、前記トレンチの前記側壁をドープして前記第1の導電型とは反対の第2の導電型を呈し、前記トレンチ絶縁層の被着前に前記低濃度ドープ領域を空乏化させて前記構造体を形成するステップを更に有する。これらドープト側壁は、デバイスをオフに切り換えたときに低濃度ドープ領域を空乏化する構造体を形成する。このように、低濃度ドープ領域中のドーピング度は、ドープト層が存在しない場合よりも高いのがよく、それによりデバイスがオンの状態のとき、デバイスの特性を向上させる。したがって、このRESURFは、所与の破壊電圧について比オン抵抗を減少させることができ、或いは別言すると、所与の比オン抵抗について破壊電圧を増大させることができる。
本発明者は、先行技術のISPSD論文に記載された方法が高アスペクト比のトレンチについては実用可能ではないという知見を得た。高い破壊電圧に必要な高アスペクト比のトレンチ中に誘電体を埋め込むのは困難である。1つの問題は、トレンチ中のボイドが先行技術の構造体ではエッチバック後に開く場合が多いということにある。しかしながら、本発明の方法は、低アスペクト比トレンチと高アスペクト比トレンチの両方について良好に働く。
先行技術の構造に関するもう1つの問題は、応力である。トレンチにオキサイドを埋め込んだ後ではサーマルバジェットが制限されるので、熱処理により引き起こされる機械的応力を考慮すると、温度を上げることができない。これとは対照的に、本発明の方法は、シリコンを選択的に成長させた後、非常に高い温度に耐えることができる。
さらに、本発明により、埋込みが困難な場合のある様々なトレンチ形状を備えたトレンチを用いることができる。
米国特許出願第2003/0136994号明細書は、選択的成長を利用してトレンチにキャップ付けする方法を記載している。しかしながら、この特許文献は、この方法を、例えばDRAMのキャパシタや圧力センサではキャビティがあらかじめ提供されているキャビティの形成方法として記載しており、RESURFデバイスのドリフト領域にシリコンでキャップ付けされたキャビティを提供することを示唆していない。したがって、この特許文献は、かかるデバイスの製造を改良する示唆を何ら提供していない。
本発明のデバイスは、プロセスの流れの観点において利点をもたらす。
米国特許第6,337,499号のBPSG(borophosphorous silicate glass:ボロホスホラス・シリケート・ガラス)をドープし、このBPSGは、必然的にトレンチの側壁及び第1の主表面を覆うことになる。このガラスは、ドーピング電荷を相当含んでいるので、これは、RESURF効果に影響を及ぼす場合がある。
米国特許第6,512,267号明細書の場合のようにリフローに用いられるオキサイドは、一般に、フロントエンド処理には適していない。というのは、かかるオキサイドは、多量の汚染要因物を含んでいるからである。
これとは対照的に、本発明の方法は、プロセスのどの段階でも利用することができる。これは、トレンチをゲートデポジション前にキャップ付けできるという別の利点を有する。これは、このことによりゲート接続部がトレンチ上を延びることができるので顕著な利点である。かくして、トレンチにキャップ付けするためにオキサイドを用いる先行技術の構成では、ゲートを個々のコンタクトにより又は困難な処理ステップを利用して金属に接触させることができるに過ぎない。
かくして、本発明の方法により、効率的で容易な且つ費用効果のよい設計を得ることができる。さらに、本発明の方法は、処理オプションを制約しない。
本発明の方法は、これら先行技術のデバイスと比べて多くの利点を有し、トレンチの最上部のところに設けられたシリコン栓により得られる電気接続を利用するデバイスを製造する。シリコン栓中のドーピングは、所望の導電率を達成するよう調節できる。
第1に、シリコン層は、トレンチの頂部の端から端まで、それ故に隣り合うメサ相互間の電気的接続を可能にする。これは、p型本体への接続をもたらすのに役立ち、小さなピッチサイズを可能にする。
第2に、トレンチをエッジ終端部中に用いることができ、このエッジ終端部は、トレンチの互いに反対側の側部に設けられた隣り合う本体領域を高抵抗の栓により接続するのにシリコン栓を用いるだけである。これにより、トレンチ及び本体領域は、以下に詳細に説明するように効果的なエッジ終端構造体を形成することができる。
本方法は、(g)前記第1の導電型とは反対の第2の導電型のものであるようにドープされた半導体の本体領域を前記第1の主表面のところ又はこれに隣接すると共に前記トレンチに隣接して形成するステップを更に有するとよい。
前記ステップ(e)は、前記トレンチ絶縁層を前記トレンチの底部及び前記第1の主表面並びに前記第1の主表面に隣接した前記トレンチの前記側壁の前記頂部から除去するようオーバーエッチングし、後に前記露出シリコンが前記トレンチの前記側壁の前記頂部及び前記トレンチの前記底部のところに残るようにするステップから成るのがよい。
本方法は、
(h) 第1の導電型のものであるようドープされた半導体のソース領域を前記第1の主表面のところ又はこれに隣接すると共に前記本体領域と接触して形成するステップと、
(i) 前記ソース領域と前記高濃度ドープ領域との間における前記本体領域中の導通状態を制御する絶縁ゲートを形成するステップとを更に有するとよい。
先の幾つかの段落において、「本体」層、「ソース」層及び「ドレイン」層という用語が記載されているが、本発明は、FETに利用されるだけでなく、表面電界低減効果を用いる半導体デバイスの任意のタイプ、例えば、ダイオード、絶縁ゲートバイポーラトランジスタ又は従来型バイポーラトランジスタにも利用できる。
話を簡単にするために、「本体」、「ドレイン」及び「ソース」という用語を、説明上デバイスの形式とは無関係に用いる。かくして、ダイオードの場合、本明細書で用いる「本体」という用語は、アノード及びカソードのうちの一方を意味し、「ドレイン」は、アノード及びカソードのうちの他方である。バイポーラトランジスタの場合、「本体」は、ベースであり、「ドレイン」は、コレクタであり、「ソース」は、エミッタであると考えられる。
本発明は又、デバイスの縁部のところのエッジ終端領域中にエッジ終端構造体を形成するのにも使用できる。この場合も又、ソース領域は不要である。
本方法は、トレンチ絶縁層の被着前に第2の導電型を呈するようトレンチの側壁をドープするステップを更に有するのがよい。第2の導電型のこの領域は、デバイスをターンオフしたときに低濃度ドープ領域を空乏化する構造体を形成し、それにより、もしそのように構成しない場合に、所与の破壊電圧について可能なドーピング度よりも高いドーピング度が低濃度ドープ領域に可能であり、又は別言すれば、他の特性が同一に保たれた状態で破壊電圧の向上が可能である。
代替的又は追加的には、本方法は、半絶縁性ポリシリコン(SIPOS)を前記トレンチの前記側壁上に成膜して前記低濃度ドープ領域を空乏化させる前記構造体を形成するステップを有するのがよい。
特に、本方法は、前記ステップ(c)の後に、
外側トレンチ絶縁層を前記トレンチの前記側壁及び頂面に被着させるステップと、
前記外側トレンチ絶縁層を前記トレンチの前記底部から除去するステップと、
半絶縁性ポリシリコン(SIPOS)を前記トレンチ内に成膜するステップと、
トレンチ絶縁層を被着させるステップとを更に有するのがよい。
この場合、前記オーバーエッチングステップ(e)は、前記外側絶縁層、前記半絶縁性ポリシリコン及び前記トレンチ絶縁層をエッチングして前記第1の主表面に隣接した前記トレンチの前記側壁を露出させる1又は2以上のエッチングステップを含むのがよい。
デバイスをオフに切り換えると、SIPOSは、その長さに沿って比較的一様に電圧を降下させ、それにより、電圧を維持する場合には電界を低濃度ドープ領域において一層一様にし、かくして完成品としてのデバイスの破壊電圧が向上する。
特定の実施形態では、前記ステップ(f)は、
シリコンを前記トレンチの前記頂部のところの露出状態にある前記側壁上で選択的に成長させて、互いに反対側の側壁上で成長したシリコン相互間に隙間が後に残るようにするサブステップと、
別のシリコン層を前記第1の主表面に被着させて前記トレンチの前記隙間に施栓するサブステップと、
前記第1の主表面に被着させた前記シリコン層を除去し、前記隙間(72)に施栓した前記シリコン層(74)が後に残るようにするサブステップとを有する。
別のシリコン層は、半絶縁性ポリシリコン層であるのがよい。このように、垂直の半絶縁性ポリシリコンをトレンチの側壁上に容易に設けることができ、それにより電圧を低濃度ドープ領域中で一様に降下させ、かくして上述したように破壊電圧が向上する。
別の特徴では、本発明は、上述した方法により作られる半導体デバイスに関する。
特に、本発明は、一特徴では、半導体デバイスであって、
互いに反対側に位置した第1と第2の主表面を有し、高濃度ドープ領域よりも上方に低濃度ドープ領域を有するシリコン半導体本体を有し、前記低濃度ドープ領域と前記高濃度ドープ領域の両方は、第1の導電型を呈するようドープされ、
前記第1の主表面から前記第2の主表面に向かって前記低濃度ドープ領域を通って前記高濃度ドープ領域の方へ延びたトレンチを有し、
前記トレンチ内のボイドの上方で前記トレンチの頂部を塞ぐシリコン栓を有し、
前記半導体デバイスの動作状態において前記低濃度ドープ領域を空乏化させて前記低濃度ドープ領域が前記動作状態における電圧に耐えることができるようにする構造体を有する半導体デバイスに関する。
前記トレンチの前記側壁に隣接した前記半導体は、前記低濃度ドープ領域を空乏化させる構造体を形成する第2の導電型のものであるようにドープされたものであるのがよい。
代替的に又は追加的には、前記低濃度ドープ領域を空乏化させる前記構造体を形成する半絶縁性ポリシリコンの層を前記トレンチの前記側壁に沿って延びる状態で設けられるのかよく、この半絶縁性ポリシリコンは、前記トレンチの下に位置する前記半導体及び前記トレンチの頂部のところに位置する前記シリコン栓と電気的接触状態にある。
本半導体デバイスは、エッジ終端構造体を有するのかよく、従って、能動領域及び該能動領域の周りに位置するエッジ終端領域を有するのがよく、複数の前記トレンチは、前記エッジ終端領域中にエッジ終端構造体を形成し、前記エッジ本体領域は、前記トレンチ相互間に延び、前記シリコン栓は、前記トレンチの各側の前記エッジ本体領域相互間に高抵抗経路を形成するよう前記エッジ終端領域中ではアンドープされている。
好ましい実施形態では、複数のトレンチが能動領域中に形成され、シリコン栓は、トレンチの2つの側部を互いに電気的に接続するよう能動領域中ではドープされる。
本デバイスがFETである場合、本デバイスは、前記第1の導電型とは逆の第2の導電型のものであるようにドープされていて、前記第1の主表面のところ又はこれに隣接すると共に前記トレンチに隣接して設けられた半導体の本体領域と、第1の導電型のものであるようドープされていて、前記第1の主表面のところ又はこれに隣接すると共に前記本体領域と接触して設けられた半導体のソース領域と、前記ソース領域と前記ドレインとの間における前記本体領域中の導通状態を制御する絶縁ゲートとを有する。
本発明を一層よく理解するために、今添付の図面を参照して特定の実施形態について説明するが、これらは単に例示である。
図は、単なる例示であり、縮尺通りではない。同一又は対応のコンポーネントには、異なる図において同一の参照符号が与えられている。
図1〜図3を参照して本発明のデバイスを製造する方法の第1の実施形態について説明する。
高濃度ドープトシリコン基板2をn状態にドープし、n型にドープした低濃度ドープトエピ層4で覆う。オキサイドハードマスク6を被着させ、開口部9を有するようパターニングする。次に、開口部9を通ってトレンチ8をエッチングする。特定の例では、エピ層4の厚さは、12ミクロンに僅かに足りず、トレンチの深さは12ミクロンであり、その幅は1.5ミクロンである。ただし、これらの値は当然のことながら、必要に応じて様々であってよい。ドリフト領域を形成するエピ層4のドーピングは、この厚さに関しては例えば2×1015cm−3〜1016cm−3のオーダーであるのがよい。説明する特定の例では、ドーピングは、5×1015cm−3である。
次に、上述のロッシュフォート他の論文に記載されているように気相ドーピングを実施して、トレンチの側壁に沿ってp型ドープト層10を形成する。次に、薄いオキサイド層12をトレンチの側壁又は底部上に成長させ、変形実施形態では、この薄いオキサイド層12を被着させてもよい。
この結果、図1に示す中間構造体が得られる。図1の半導体本体は、互いに反対側に位置する第1の主表面80と第2の主表面82を有している。
次に、異方性エッチング、例えば反応性イオンエッチングを長いオーダーエッチング期間で用いてオキサイド層12をトレンチの底部から除去すると共に側壁14の頂部から除去し、後に露出状態のシリコンがトレンチの頂部に残されるようにする。
次に、選択的エピタキシャルシリコン成長ステップを実施し、このステップにより、トレンチの底部及びトレンチの側壁の頂部を含む露出状態のシリコン領域上でのみシリコンを成長させる。それに応じて、シリコンベース16をトレンチの底部のところに被着させ、シリコン栓18をトレンチの頂部に形成する。栓18を十分に形成してトレンチを塞ぐと、シリコンは、トレンチの底部上の成長を停止し、後には、側壁相互間でシリコン栓18の下及びベース16の上にはボイド20が残る。
特定の例では、選択的成長ステップの準備をするため、デバイスをクリーニングし、次に1,050℃で1分間現場ベーキングを行ってもともとあったオキサイドを除去する。次に、前駆物質としてトリクロロシラン(TCS,SiHCl)を用いると共にキャリヤとして水素を用い、40トルの全圧を用いて選択的シリコン成長を1,050℃で実施する。
トレンチの上方には幾分かの過剰シリコンが被着され、従って、ドライエッチングプロセスを用いてこのシリコンをオキサイドハードマスク層6上で停止しているトレンチにエッチバックし、その結果図2に示す構造体が得られる。
当業者であれば理解されるように、トレンチの形状及びシリコンの段差被覆性(ステップカバレージ)は、トレンチ内のボイド20のサイズを決定する。トレンチの頂部を埋めるのに十分なシリコンを被着して、エッチバック中、栓18が除去されず又は開けられないようにすべきである。
次に、処理を続行して完成状態のFETを形成する。オキサイドウェットエッチングを利用してハードマスク層6を除去する。p型本体領域22を第1の主表面のところで拡散させ、nソース拡散部24を本体領域22内で第1の主表面のところに被着させる。非埋込み状態のトレンチを用いることにより、次の処理を、埋込み状態のトレンチには適するかもしれない675℃オーダーという低い温度ではなく、高い温度、例えば1,100℃で達成することができる場合がある。
図4を参照して説明する理由で、栓18をアンドープト状態で被着させる。変形実施形態では、栓18を現場で、即ち成長中にドープしてもよい。
ゲート絶縁体26を被着させ、次にゲート28を被着させ、このゲートは、ソース拡散部24とドリフト領域4として機能するエピ層4との間における本体領域22中の導通状態を制御する。高濃度ドープト基板2によってドレインを形成する。頂部ゲート絶縁体30が、ゲートを包囲してこれを絶縁する。ソースコンタクト31をソース領域24及び本体領域22に接続する。
この構造では、シリコン栓18は、トレンチの両側で本体領域22に接続され、それにより、シリコンの部分を増大させないで、ソースコンタクト28と本体領域22との間の電気的接続具合を向上させる。さらに、ボイド20は、もしそのように構成しなければ埋込み状態のトレンチにより引き起こされる場合のある問題の発生を阻止する。ボイドにより、埋込み状態のトレンチよりも応力が小さくなる。さらに、ボイドを含む構造体の製造は、トレンチを誘電体で埋めるよりも非常に簡単である。
p型層10をn型ドリフト領域と関連して用いることにより、デバイスをオフに切り換えたときにドリフト領域中のキャリヤを減少させるRESURF効果が生じる。
図4に示すように、トレンチは、デバイス34の縁部のところのエッジ終端部として用いられる。実際問題として、これを能動領域32中の同一のトレンチの使用と組み合わせるのがよく、これらトレンチは、図4に示すように、能動領域32中にRESURF構造体を形成すると共にエッジ終端領域34中にエッジ終端構造体を形成するのに用いられる。
この好ましい実施形態では、栓18をアンドープト状態で被着させ、この栓がエッジ終端部に用いることができるようにする。次に、能動領域32中の栓18をp型本体領域22、即ち、バックゲートインプラントと同時に又は別々にドープすることができる。
エッジ終端領域34には、ソース拡散部24は存在せず、エッジ本体領域36が、隣り合うトレンチ相互間に延びている。シリコン栓18は、エッジ終端領域34中ではアンドープト状態であり、従って隣り合うエッジ本体領域相互間に抵抗の高い接続部を形成している。図4には、エッジ終端領域中にトレンチが2つしか示されていないが、実際には、それよりも多くのトレンチが設けられている場合があり、従って、エッジ終端領域中には、一連のエッジ本体領域36とアンドープトシリコン栓18が、電気的に直列接続されている。したがって、ソースコンタクト28とドレイン4との間の電圧をエッジ領域全体にわたり降下させてデバイスの縁部のところの破壊を阻止することができる。これにより、複雑で抵抗の高い層を表面上に被着させる必要なく、先行技術の国際公開第02/065552号パンフレットの効果と同様な効果が達成される。
第2の実施形態では、用いられるRESURF構造体は、ドリフト領域中で交番するn型及びp型領域ではなく、SIPOS層である。
図5を参照すると、本プロセスは、第2の実施形態においては気相ドーピングステップが実施されないことを除き、図1に示す段階に至るまで第1の実施形態のプロセスと同一である。
次に、異方性スペーサエッチングを利用して絶縁層12をエッチングしてトレンチの底部から除去する。この絶縁層12は、完成状態のデバイス中の外側絶縁層を形成する。半絶縁性ポリシリコン50を被着させ、次にテトラエチルオルトシリケート(TEOS層)52で作られた層を被着させ、この層は、完成状態のデバイス中のトレンチ絶縁層を形成することになる。特定の実施形態では、これら層は両方とも、300nmの厚さまで被着されるが、当業者であれば、このような数値は様々であってよいことは認識されよう。
次に、オキサイドスペーサエッチングを長時間のオーバーエッチングで実施してトレンチ絶縁層52をトレンチの底部及びトレンチの頂部から除去する。SIPOSバックエッチを長時間のオーバーエッチングで実施してSIPOSをエッチングによりトレンチの頂部及びトレンチの底部から除去し、次に短時間のオキサイドウェットエッチングによってオキサイド層10を側壁の頂部から除去し、後には図5に示す構造体が残る。注目すべきこととして、オキサイドハードマスク6も又、オキサイドウェットエッチングステップ中、トレンチの縁部から僅かにエッチバックされる。
次に、第1の実施形態の場合と同様、シリコンを選択的に被着させ、トレンチの底部のところにシリコンベース16を形成すると共にトレンチの頂部のところにシリコン栓18を形成する。次に、化学的機械的研磨を行って栓18を平坦化する。ドライエッチングを実施してトレンチに隣接した頂面の露出部分上に被着されたシリコンを更にエッチングする。ドライエッチングに続き、オキサイドウェットエッチングを行ってオキサイドハードマスク6を除去し、その結果、図6に示すデバイスが得られる。
次に、第1の実施形態の場合と同様、ソース領域、本体領域及びゲート領域を形成して処理を続行する。
従来型SIPOS構造体と比較した場合の特定の利点は、完成状態のデバイス中の応力が小さいということにある。深さ12ミクロンのトレンチを用いる先行技術の構造体では、亀裂が問題であった。
SIPOSの使用により、使用中におけるデバイスの性能が向上する。というのは、これにより、自動調節により電荷のアンバランスを考慮することができるからである。
本明細書では、SIPOS実施形態と気相ドープト実施形態が別々に提供されているが、必要ならばSIPOSと気相ドーピングを組み合わせることも可能である。これは、いずれも、単に第1の実施形態の気相ドーピングステップを含むことにより第1の実施形態と第2の実施形態のステップを組み合わせることによって実施できる。
変形例として、第3の実施形態としての組合せ構造体を得ることができ、これについては、次に図7を参照して説明する。
本発明の第3の実施形態では、第1の実施形態の場合と同様、側壁14の頂部上で成長したシリコン70が出会うことがなく、シリコン領域70相互間に後で隙間72が残るように短時間実施されるシリコンの選択的成長ステップまでは処理が続行する。
次に、SIPOS74を被着させてトレンチを塞ぎ、その後、表面を平坦化し、その結果図7に示すデバイスが得られる。
次に、処理は、先の実施形態の場合と同様に続行する。
上述の説明はトレンチ−FETのための本発明の利用に関するが、単にソース領域24を省くことにより同じ方式をダイオードに利用することができる。この方式は又、RESURF効果を利用する他のデバイス、例えば、バイポーラトランジスタやIGBTにも利用できる。
本発明は、p型デバイスとn型デバイスの両方に利用でき、従って、導電型を上述した導電型とは逆にすることが可能である。
エピタキシャル成長したシリコンは、単結晶シリコンであってもよく、多結晶シリコン(poly−Si)であってもよい。Poly−Siは、アンドープト単結晶シリコンの抵抗率が低すぎる場合には図4のエッジ終端構造体についてアンドープト状態の場合に適していることがある。他方、p型本体への接続具合を向上させるために又はちょうどp層をトレンチの互いに反対側の側部に接続するためだけであっても、ドープト単結晶シリコンがより適している場合がある。
本願の開示内容を読むことにより、他の変形例及び改造例が当業者には明らかであろう。かかる変形例及び改造例は、半導体デバイスの設計、製造及び用途において既に知られており、本明細書において説明した特徴に加え又はこれに代えて使用できる均等範囲の特徴及び他の特徴を含む場合がある。請求項は、この用途においては特徴の特定の組合せに合わせて作成されているが、開示の範囲には、明示的であるにせよ暗黙的であるにせよ、本明細書に開示した新規な特徴又は種々の特徴の新規な組合せ又はその一般化が、これにより本発明が軽減するのと同じ技術的問題のうちのいずれか又は全てが軽減されるかどうかに関係なく、含まれることがあるものと理解されるべきである。本出願人は、ここに、本願又は本願から派生する別個の出願のいずれの審査の過程においても、かかる特徴のいずれか及び(又は)かかる特徴の組合せのいずれかに合わせて新たな請求項を作成する場合のあることを通告する。
本発明の第1の実施形態の方法における第1のステップの略図である。 本発明の第1の実施形態の方法における第2のステップの略図である。 第1の実施形態に従って作られた完成状態のデバイスを示す図である。 第1の実施形態に従って作られたエッジ終端部構造体を示す図である。 本発明の方法の第2の実施形態におけるステップを示す図である。 第2の実施形態における後の方で実施されるステップを示す図である。 本発明の方法の第3の実施形態におけるステップを示す図である。

Claims (13)

  1. 半導体デバイスの製造方法であって、
    (a) 互いに反対側に位置した第1と第2の主表面を有し、高濃度ドープ領域よりも上方の第1の主表面のところに低濃度ドープ領域を有するシリコン半導体本体を用意するステップを有し、前記低濃度ドープ領域と前記高濃度ドープ領域の両方は、第1の導電型を呈するようドープされ、前記低濃度ドープ領域は、前記高濃度ドープ領域よりもドーピング度が低く、
    (b) 前記第1の主表面上に開口部を備えたマスクを形成するステップを有し、
    (c) 前記マスクの前記開口部を通ってトレンチを形成するステップを有し、前記トレンチは、前記第1の主表面から前記第2の主表面に向かって前記低濃度ドープ領域を通って前記高濃度ドープ領域の方へ延びており、
    (d) 前記トレンチの側壁及び底部並びに前記第1の主表面にトレンチ絶縁層を被着させるステップを有し、
    (e) 前記トレンチ絶縁層を前記第1の主表面に隣接して位置する前記トレンチの前記側壁の頂部から除去し、後に露出状態のシリコンが前記トレンチの前記側壁の前記頂部のところに残されるようにするステップを有し、
    (f) シリコンを前記露出シリコン上で選択的に成長させてシリコンを前記トレンチの前記頂部のところで成長させ、前記トレンチの前記頂部に施栓するステップを有する方法であって、
    該方法は、前記半導体デバイスの動作状態において前記低濃度ドープ領域(4)を欠乏化させて前記低濃度ドープ領域が前記動作状態における電圧に耐えることができるようにする構造体を形成するステップを更に有する、方法。
  2. 前記トレンチ絶縁層の被着前に、前記トレンチの前記側壁を前記第1の導電型とは反対の第2の導電型を呈するようにドープして、前記低濃度ドープ領域を欠乏化させる前記構造体を形成するステップを更に有する、請求項1に記載の方法。
  3. (g) 前記第1の導電型とは反対の第2の導電型のものであるようにドープされた半導体の本体領域を前記第1の主表面のところ又はこれに隣接すると共に前記トレンチに隣接して形成するステップを更に有する、請求項1又は2に記載の方法。
  4. (h) 第1の導電型のものであるようドープされた半導体のソース領域を前記第1の主表面のところ又はこれに隣接すると共に前記本体領域と接触して形成するステップと、
    (i) 前記ソース領域とドレインとして働く前記高濃度ドープ領域との間における前記本体領域中の導通状態を制御する絶縁ゲートを形成するステップとを更に有する、請求項3に記載の方法。
  5. 前記ステップ(e)は、前記トレンチ絶縁層を前記トレンチの底部及び前記第1の主表面並びに前記第1の主表面に隣接した前記トレンチの前記側壁の前記頂部から除去するようオーバーエッチングし、後に前記露出シリコンが前記トレンチの前記側壁の前記頂部及び前記トレンチの前記底部のところに残るようにするステップから成る、請求項1〜4のうちいずれか一に記載の方法。
  6. 半絶縁性ポリシリコンを前記トレンチの前記側壁上に成膜して前記低濃度ドープ領域を欠乏化させる前記構造体を形成するステップを更に有する、請求項1〜5のうちいずれか一に記載の方法。
  7. 前記ステップ(c)の後に、
    外側トレンチ絶縁層を前記トレンチの前記側壁及び底部に被着させるステップと、
    前記外側トレンチ絶縁層を前記トレンチの前記底部から除去するステップとを有し、
    次いで、半絶縁性ポリシリコンを前記トレンチ内に成膜する前記ステップを実施し、次にトレンチ絶縁層を被着させる前記ステップ(d)を実施し、
    前記オーバーエッチングステップ(e)は、前記外側トレンチ絶縁層、前記半絶縁性ポリシリコン及び前記トレンチ絶縁層をエッチングして前記第1の主表面に隣接した前記トレンチの前記側壁を露出させる1又は2以上のエッチングステップを含む、請求項6記載の方法。
  8. 前記ステップ(f)では、
    シリコンを前記トレンチの前記頂部のところの露出状態にある前記側壁上で選択的に成長させて、互いに反対側の側壁上で成長したシリコン相互間に隙間が後に残るようにし、
    シリコン層を前記第1の主表面に被着させて前記トレンチの前記隙間に施栓し、
    前記第1の主表面に被着させた前記シリコン層を除去し、前記隙間に施栓した前記シリコン層が後に残るようにする、請求項1〜7のうちいずれか一に記載の方法。
  9. 半導体デバイスであって、
    互いに反対側に位置した第1と第2の主表面を有し、高濃度ドープ領域よりも上方に低濃度ドープ領域を有するシリコン半導体本体を有し、前記低濃度ドープ領域と前記高濃度ドープ領域の両方は、第1の導電型を呈するようドープされ、
    前記第1の主表面から前記第2の主表面に向かって前記低濃度ドープ領域を通って前記高濃度ドープ領域の方へ延びたトレンチを有し、
    前記トレンチ内のボイドの上方で前記トレンチの頂部を塞ぐシリコン栓を有し、
    前記半導体デバイスの動作状態において前記低濃度ドープ領域を欠乏化させて前記低濃度ドープ領域が前記動作状態における電圧に耐えることができるようにする構造体を有し、
    能動領域及び該能動領域の周りに位置するエッジ終端領域を有し、複数の前記トレンチは、前記エッジ終端領域中にエッジ終端構造体を形成し、前記第1の導電型とは反対の第2の導電型のものであるようにドープされたエッジ本体領域は、前記エッジ終端領域中の前記トレンチ相互間に延び、前記エッジ終端領域中の前記トレンチ内の前記シリコン栓は、前記トレンチの各側の前記エッジ本体領域相互間に高抵抗経路を形成するようアンドープされている、半導体デバイス。
  10. 前記トレンチの前記側壁に隣接した前記半導体は、前記低濃度ドープ領域を欠乏化させる構造体を形成する第2の導電型のものであるようにドープされている、請求項9記載の半導体デバイス。
  11. 前記トレンチの前記側壁に沿って延び、前記低濃度ドープ領域を欠乏化させる前記構造体を形成する半絶縁性ポリシリコンの層を更に有し、該半絶縁性ポリシリコンは、前記トレンチの下に位置する前記半導体及び前記トレンチの頂部のところに位置する前記シリコン栓と電気的接触状態にある、請求項9又は10に記載の半導体デバイス。
  12. 前記能動領域中のシリコン栓で塞がれた複数の前記トレンチを有し、前記能動領域中の前記トレンチ内の前記シリコン栓は、導電性であるようにドープされている、請求項11に記載の半導体デバイス。
  13. 前記第1の導電型とは逆の第2の導電型のものであるようにドープされていて、前記第1の主表面のところ又はこれに隣接すると共に前記トレンチに隣接して設けられた半導体の本体領域と、
    第1の導電型のものであるようドープされていて、前記第1の主表面のところ又はこれに隣接すると共に前記本体領域と接触して設けられた半導体のソース領域と、
    前記ソース領域とドレインとして働く高濃度ドープ領域との間における前記本体領域中の導通状態を制御する絶縁ゲートとを有する、請求項9〜12のうちいずれか一に記載の半導体デバイス
JP2007505726A 2004-03-31 2005-03-29 トレンチ型半導体デバイス及びその製造方法 Expired - Fee Related JP4932701B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0407363.1 2004-03-31
GBGB0407363.1A GB0407363D0 (en) 2004-03-31 2004-03-31 Trench semiconductor device and method of manufacturing it
PCT/IB2005/051056 WO2005096389A1 (en) 2004-03-31 2005-03-29 Trench semiconductor device and method of manufacturing it

Publications (2)

Publication Number Publication Date
JP2007531298A JP2007531298A (ja) 2007-11-01
JP4932701B2 true JP4932701B2 (ja) 2012-05-16

Family

ID=32247635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007505726A Expired - Fee Related JP4932701B2 (ja) 2004-03-31 2005-03-29 トレンチ型半導体デバイス及びその製造方法

Country Status (6)

Country Link
US (1) US7394144B2 (ja)
EP (1) EP1733431A1 (ja)
JP (1) JP4932701B2 (ja)
CN (1) CN100499164C (ja)
GB (1) GB0407363D0 (ja)
WO (1) WO2005096389A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
KR100739532B1 (ko) * 2006-06-09 2007-07-13 삼성전자주식회사 매몰 비트라인 형성 방법
US7948033B2 (en) * 2007-02-06 2011-05-24 Semiconductor Components Industries, Llc Semiconductor device having trench edge termination structure
WO2009057015A1 (en) 2007-10-29 2009-05-07 Nxp B.V. Trench gate mosfet and method of manufacturing the same
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
US7960781B2 (en) 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
US7902075B2 (en) 2008-09-08 2011-03-08 Semiconductor Components Industries, L.L.C. Semiconductor trench structure having a sealing plug and method
US9000550B2 (en) 2008-09-08 2015-04-07 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP4883099B2 (ja) 2009-01-28 2012-02-22 ソニー株式会社 半導体装置及び半導体装置の製造方法
US8084811B2 (en) * 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
US20120091516A1 (en) * 2010-04-15 2012-04-19 Robert Kuo-Chang Yang Lateral Floating Coupled Capacitor Device Termination Structures
TWI446521B (zh) * 2011-04-21 2014-07-21 Anpec Electronics Corp 功率元件之耐壓終止結構
KR101279185B1 (ko) * 2011-08-25 2013-06-27 주식회사 케이이씨 전력 반도체 소자
CN103077958A (zh) * 2011-10-25 2013-05-01 上海华虹Nec电子有限公司 带空气间隙结构的半导体功率器件及其制造方法
US8900990B2 (en) * 2012-12-31 2014-12-02 Stmicroelectronics, Inc. System and method of combining damascenes and subtract metal etch for advanced back end of line interconnections
US20150035002A1 (en) * 2013-07-31 2015-02-05 Infineon Technologies Austria Ag Super Junction Semiconductor Device and Manufacturing Method
US9112022B2 (en) 2013-07-31 2015-08-18 Infineon Technologies Austria Ag Super junction structure having a thickness of first and second semiconductor regions which gradually changes from a transistor area into a termination area
CN103560151B (zh) * 2013-10-18 2016-04-20 西安龙腾新能源科技发展有限公司 优化体二极管反向恢复特性的超结vdmos及制备方法
JP2016152377A (ja) * 2015-02-19 2016-08-22 株式会社リコー 半導体デバイス及びその製造方法並びに撮像装置
US9812535B1 (en) * 2016-11-29 2017-11-07 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device and power semiconductor device
CN110164957B (zh) * 2017-04-18 2022-04-26 中国电子科技集团公司第二十四研究所 高压半导体介质耐压终端
EP3490000B1 (en) * 2017-11-24 2023-01-04 ams AG Near-infrared photodetector semiconductor device
JP7123613B2 (ja) * 2018-02-02 2022-08-23 株式会社東芝 半導体装置
CN109166923B (zh) * 2018-08-28 2021-03-30 电子科技大学 一种屏蔽栅mosfet
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119238A (ja) * 1988-10-28 1990-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH0821619B2 (ja) * 1989-10-13 1996-03-04 株式会社東芝 半導体装置
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5306659A (en) * 1993-03-29 1994-04-26 International Business Machines Corporation Reach-through isolation etching method for silicon-on-insulator devices
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US6337499B1 (en) * 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
JP3519589B2 (ja) * 1997-12-24 2004-04-19 株式会社ルネサステクノロジ 半導体集積回路の製造方法
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
GB0003185D0 (en) * 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
GB0103715D0 (en) * 2001-02-15 2001-04-04 Koninkl Philips Electronics Nv Semicondutor devices and their peripheral termination
US6512267B2 (en) 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
JP2003086800A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 半導体装置及びその製造方法
DE10202140A1 (de) * 2002-01-21 2003-08-07 Infineon Technologies Ag Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
US6812525B2 (en) 2002-06-25 2004-11-02 International Rectifier Corporation Trench fill process
GB0214618D0 (en) * 2002-06-25 2002-08-07 Koninkl Philips Electronics Nv Semiconductor device with edge structure
JP3634848B2 (ja) * 2003-01-07 2005-03-30 株式会社東芝 電力用半導体素子
US6921704B1 (en) * 2003-11-05 2005-07-26 Advanced Micro Devices, Inc. Method for improving MOS mobility
JP2005150522A (ja) * 2003-11-18 2005-06-09 Toshiba Corp 半導体装置及びその製造方法
GB0327792D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
JP4699692B2 (ja) * 2003-12-26 2011-06-15 ローム株式会社 半導体装置の製造方法および半導体装置
US7087959B2 (en) * 2004-08-18 2006-08-08 Agere Systems Inc. Metal-oxide-semiconductor device having an enhanced shielding structure
GB0419558D0 (en) * 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices

Also Published As

Publication number Publication date
JP2007531298A (ja) 2007-11-01
EP1733431A1 (en) 2006-12-20
US20070222019A1 (en) 2007-09-27
CN100499164C (zh) 2009-06-10
WO2005096389A1 (en) 2005-10-13
US7394144B2 (en) 2008-07-01
CN1947261A (zh) 2007-04-11
GB0407363D0 (en) 2004-05-05

Similar Documents

Publication Publication Date Title
JP4932701B2 (ja) トレンチ型半導体デバイス及びその製造方法
KR101626290B1 (ko) 수직 전하-보상 구조물 및 표면-아래 접속층을 구비한 반도체 소자 및 방법
TWI542018B (zh) 帶有集成肖特基二極體的mosfet
KR101632938B1 (ko) 밀봉 플러그를 구비한 반도체 트렌치 구조와 방법
US6495421B2 (en) Manufacture of semiconductor material and devices using that material
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率mosfet及其制備方法
TWI464883B (zh) 形成具深溝式電荷補償區域之半導體裝置之方法
US9842904B2 (en) Method of manufacturing a semiconductor device having a trench at least partially filled with a conductive material in a semiconductor substrate
JP4204389B2 (ja) 高電圧縦型dmosトランジスタ及びその製造方法
JP2003533889A (ja) トレンチゲート半導体装置
JP2008511982A (ja) 縦型半導体デバイスおよびそのようなデバイスの製造方法
US20190181233A1 (en) Semiconductor Device Including a Gate Trench and a Source Trench
JP2016537809A (ja) 高エネルギードーパント注入技術を用いた半導体構造
WO2008121479A2 (en) Method and structure for making a top-side contact to a substrate
US20190067427A1 (en) Inter-poly oxide in field effect transistors
JP2013545306A (ja) 拡張されたドレインmosトランジスタ
US10707342B2 (en) Transistor having at least one transistor cell with a field electrode
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
CN218351469U (zh) 半导体器件以及fdsoi
CN105826375B (zh) 一种沟槽型半超结功率器件及其制作方法
CN116417506A (zh) 一种沟槽式绝缘栅双极型晶体管及制备方法
CN117038450A (zh) 一种具有载流子存储夹层器件的制造方法、半导体器件和绝缘栅双极晶体管
TWI455312B (zh) 一種功率mosfet裝置及其製造方法
CN118448462A (zh) 优化反向恢复特性的超结mosfet及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Ref document number: 4932701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees