JP4922092B2 - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP4922092B2 JP4922092B2 JP2007191184A JP2007191184A JP4922092B2 JP 4922092 B2 JP4922092 B2 JP 4922092B2 JP 2007191184 A JP2007191184 A JP 2007191184A JP 2007191184 A JP2007191184 A JP 2007191184A JP 4922092 B2 JP4922092 B2 JP 4922092B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power supply
- circuit unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
図1には、本第1実施形態に係るレベルシフト回路1が示されている。
上記第1実施形態では、入力回路部8にインバータ回路を設けて貫通電流経路ができないようにする形態について説明したが、本第2実施形態では、更に、何れかの電源電圧の電源供給が遮断された場合の出力端子OUTからの出力をLレベルに固定する形態について説明する。
8 入力回路部
9 出力回路部
10 NORゲート回路(第1の生成回路)
11 NORゲート回路(第2の生成回路)
12 NORゲート回路(固定化回路)
13 インバータ回路(第3の変換回路)
14 インバータ回路(第2の変換回路)
15 インバータ回路(第1の変換回路)
N3 NMOSトランジスタ(第1のトランジスタ)
N4 NMOSトランジスタ(第2のトランジスタ)
P3 PMOSトランジスタ(第3のトランジスタ)
P4 PMOSトランジスタ(第4のトランジスタ)
N7 NMOSトランジスタ(第5のトランジスタ)
Claims (5)
- 第1の電源電圧の電力が供給されて動作する入力回路部と、
前記入力回路部と電気的に接続され、前記第1の電源電圧とは異なる第2の電源電圧の電力が供給されて動作する出力回路部と、
前記出力回路部に設けられ、ソースが接地されたNチャネル型の第1のトランジスタ及び第2のトランジスタ、ソースが前記第2の電源電圧の電源供給線に接続されると共にドレインが前記第1のトランジスタのドレインに接続され、ゲートが前記第2のトランジスタのドレインに接続されたPチャネル型の第3のトランジスタ、ソースが前記第2の電源電圧の電源供給線に接続されると共にドレインが前記第2のトランジスタのドレインに接続され、ゲートが前記第1のトランジスタのドレインに接続された第4のトランジスタと、からなるレベル変換回路と、
前記第2の電源電圧の電力が供給されて動作し、前記出力回路部に対して外部から入力される電源遮断の制御信号を変換して出力する第1の変換回路と、
前記第2の電源電圧の電力が供給されて動作し、前記第1の変換回路から入力される信号を変換して出力する第2の変換回路と、
前記第1の電源電圧の電力が供給されて動作し、前記第1の変換回路から入力される信号を変換して出力する第3の変換回路と、
前記出力回路部に設けられ、前記レベル変換回路による出力及び前記第2の変換回路から出力された制御信号に基づいて、当該出力回路部から出力される信号レベルを固定化するための固定化回路と、
前記入力回路部に設けられ、当該入力回路部に対して外部から入力される入力信号、前記第2の変換回路から出力された信号及び前記第3の変換回路から出力された信号に基づき、前記第1のトランジスタのゲートに出力する制御信号を生成する第1の生成回路と、
前記入力回路部に設けられ、前記第1の生成回路で生成された信号、前記第2の変換回路から出力された信号及び前記第3の変換回路から出力された信号に基づき、前記第2のトランジスタのゲートに出力する制御信号を生成する第2の生成回路と、
を備えたレベルシフト回路。 - 前記第3の変換回路の出力端を前記固定化回路の入力端に更に接続し、
前記固定化回路において、前記レベル変換回路による出力、前記第2の変換回路による出力、及び前記第3の変換回路による出力に基づいて、前記出力回路部から出力される信号レベルを固定化することを特徴とする請求項1記載のレベルシフト回路。 - ドレインが前記固定化回路の後段に接続されると共にソースが接地され、ゲートが前記第3の変換回路の出力端に接続されたNチャネル型の第5のトランジスタを更に備えた請求項1記載のレベルシフト回路。
- 第1の電源電圧の電力が供給されて動作する複数の回路部を有する第1の電源領域と、
前記第1の電源領域に設けられた回路部と電気的に接続された回路部を有し、前記第1の電源電圧とは異なる第2の電源電圧の電力が供給されて動作する第2の電源領域と、
前記第2の電源領域に設けられ、外部から入力される電源遮断の制御信号に所定の変換を施して出力する第1の変換回路部と、
前記第2の電源領域に設けられ、前記第1の変換回路部から出力される信号に対して、前記第1の変換回路部と逆の変換を行なって出力する第2の変換回路部と、
前記第1の電源領域に設けられ、前記第1の変換回路部から出力される信号に対して、前記第1の変換回路部と逆の変換を行なって出力する第3の変換回路部と、
前記第2の電源領域に設けられ、前記第1の電源領域を介して入力される信号に応じてレベル変換を行なうレベル変換回路部と、
前記第1の電源領域に設けられ、外部から入力される入力信号を、前記第2の変換回路部から出力された信号及び前記第3の変換回路部から出力された信号に基づき、レベル変換回路部に出力する信号を生成する生成回路部と、
前記第2の電源領域に設けられ、前記レベル変換回路部による出力を前記第2の変換回路から出力された信号に基づいて固定化する固定化回路部と、
を備えたレベルシフト回路。 - 前記固定化回路部による出力を前記第3の変換回路部から出力された信号に基づいて更に固定化する副固定化回路部を更に備えたことを特徴とする請求項4記載のレベルシフト回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007191184A JP4922092B2 (ja) | 2007-07-23 | 2007-07-23 | レベルシフト回路 |
US12/140,553 US7573314B2 (en) | 2007-07-23 | 2008-06-17 | Level shift circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007191184A JP4922092B2 (ja) | 2007-07-23 | 2007-07-23 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009027632A JP2009027632A (ja) | 2009-02-05 |
JP4922092B2 true JP4922092B2 (ja) | 2012-04-25 |
Family
ID=40294750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007191184A Expired - Fee Related JP4922092B2 (ja) | 2007-07-23 | 2007-07-23 | レベルシフト回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7573314B2 (ja) |
JP (1) | JP4922092B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7839170B1 (en) * | 2009-03-13 | 2010-11-23 | Nvidia Corporation | Low power single rail input voltage level shifter |
TWI374611B (en) * | 2009-04-03 | 2012-10-11 | Univ Nat Sun Yat Sen | I/o buffer with twice supply voltage tolerance using normal supply voltage devices |
CN101807911A (zh) * | 2010-03-25 | 2010-08-18 | 华为终端有限公司 | 电平转换电路和电平转换方法 |
FR2980931A1 (fr) * | 2011-09-30 | 2013-04-05 | France Telecom | Dispositif de commande d'un interrupteur d'alimentation electrique et appareil electrique associe. |
US11144041B2 (en) * | 2014-11-05 | 2021-10-12 | The Boeing Company | 3D visualizations of in-process products based on machine tool input |
CN109861683B (zh) * | 2017-11-30 | 2021-02-23 | 华为技术有限公司 | 接口电路 |
TWI707541B (zh) * | 2020-04-17 | 2020-10-11 | 瑞昱半導體股份有限公司 | 電壓準位轉換電路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084274A (ja) * | 1996-09-09 | 1998-03-31 | Matsushita Electric Ind Co Ltd | 半導体論理回路および回路レイアウト構造 |
JP3796034B2 (ja) * | 1997-12-26 | 2006-07-12 | 株式会社ルネサステクノロジ | レベル変換回路および半導体集積回路装置 |
JP4356836B2 (ja) * | 2004-02-13 | 2009-11-04 | 川崎マイクロエレクトロニクス株式会社 | レベルシフト回路 |
JP4502190B2 (ja) * | 2004-06-08 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | レベルシフタ、レベル変換回路及び半導体集積回路 |
JP4340195B2 (ja) * | 2004-06-10 | 2009-10-07 | Okiセミコンダクタ株式会社 | 信号発生回路および信号発生回路付きレベルシフタ |
JP2006157099A (ja) * | 2004-11-25 | 2006-06-15 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
JP2006173889A (ja) * | 2004-12-14 | 2006-06-29 | Denso Corp | レベルシフト回路 |
JP4630782B2 (ja) * | 2005-09-27 | 2011-02-09 | Okiセミコンダクタ株式会社 | レベルシフト回路 |
-
2007
- 2007-07-23 JP JP2007191184A patent/JP4922092B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-17 US US12/140,553 patent/US7573314B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009027632A (ja) | 2009-02-05 |
US20090027101A1 (en) | 2009-01-29 |
US7573314B2 (en) | 2009-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922092B2 (ja) | レベルシフト回路 | |
US7501876B2 (en) | Level shifter circuit | |
JP3657235B2 (ja) | レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置 | |
US7358773B2 (en) | Signal level conversion circuit | |
JP2007208714A (ja) | レベルシフタ回路 | |
JP4985212B2 (ja) | 半導体集積回路装置及びレベルシフト回路 | |
JP2006054886A (ja) | ロー漏洩電流を持つレベルシフタ | |
KR100379610B1 (ko) | 전압 레벨 차이로 인한 누설 전류를 효과적으로 차단할 수있는 전압 레벨 변환 장치를 구비한 온-칩 시스템 | |
US9755644B2 (en) | Interface circuit | |
JP4241657B2 (ja) | 半導体集積回路 | |
JP5255244B2 (ja) | 入出力装置 | |
JP5190335B2 (ja) | トレラントバッファ回路及びインターフェース | |
JP3719671B2 (ja) | レベルシフタ回路 | |
US8143916B2 (en) | Level shift circuit, method for driving the same, and semiconductor circuit device having the same | |
JP3761812B2 (ja) | レベルシフト回路 | |
JP5838743B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
JP2003258621A (ja) | インタフェースバッファ | |
JP2006352204A (ja) | 電位検出回路及びそれを備える半導体集積回路 | |
JP4939285B2 (ja) | レベルシフタ | |
JP5129028B2 (ja) | 半導体集積回路及び発振回路 | |
JP2006173889A (ja) | レベルシフト回路 | |
JP4104634B2 (ja) | 半導体装置 | |
JP2021145166A (ja) | 半導体装置 | |
JP2007306632A (ja) | レベルシフト回路 | |
JP2009177280A (ja) | レベルシフタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |