JP2009177280A

JP2009177280A - レベルシフタ回路

Info

Publication number: JP2009177280A
Application number: JP2008011175A
Authority: JP
Inventors: Noriyuki Kimura; 紀之木村
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2008-01-22
Filing date: 2008-01-22
Publication date: 2009-08-06

Abstract

【課題】動的に電源電圧と周波数を変化させる半導体集積回路において、異電源間に必要なレベルシフタ回路を高速化する。
【解決手段】第１の電源電圧で動作する第１のインバータ１２０と、上記第１のインバータ１２０で論理反転した入力信号の振幅を第１の電源電圧の電位から第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路１２１と、第１のインバータの出力信号と上記振幅変換回路１２１からの振幅が変換された入力信号とを入力すると共に上記両電源電圧が異なるときは上記振幅変換回路１２１からの入力信号を、また、上記両電源電圧が同電位のときは第１のインバータの出力信号を選択し、論理反転して出力信号として伝達するもので上記第２の電源電圧で動作する選択回路１２３と、を備えた事で、振幅変換が必要ない場合に、信号の伝達速度の高速化を実現できる。
【選択図】図１

Description

本発明は２種類以上の電源電圧を持ち、その電源電圧を可変に制御できる半導体集積回路において、異なる電源電圧で動作する論理回路間の信号伝達に用いるレベルシフタ回路に関するものである。

近年、半導体集積回路の消費電力を削減する為に、動的に電源電圧や動作周波数を変化させる技術が導入され、半導体集積回路の内部に２種類以上の電源電圧を供給する事で、異なる電源電圧で動作する論理回路が１つの半導体集積回路内に混在する場合がある。その際、電源電圧が異なる論理回路の間で信号を正しく伝達させるには、信号の振幅を変換するレベルシフタ回路が必要となる。（例えば特許文献１参照）。

従来技術の例を図７に示す。

７００は第１の電源電圧、７０１は第２の電源電圧、７１０はレベルシフタ回路、７１１は第１の電源電圧７００で動作する第１の論理回路、７１２は第２の電源電圧７０１で動作する第２の論理回路、７２０は第１の論理回路７１１の出力信号を受け第１の電源電圧７００で動作する第１のインバータ、７２１は第１のインバータ７２０の出力信号を受け第１の電源電圧７００の振幅を持つ信号を第２の電源電圧７０１の振幅を持つ信号に変換する振幅変換回路、７２２は振幅変換回路７２１の出力信号を受け第２の電源電圧７０１で動作する第２のインバータであり、第２のインバータ７２２の出力信号が第２の論理回路７１２へ伝達される構成である。

この図７を用いて、従来のレベルシフタの動作と効果を説明する。

まず、第１の論理回路７１１で生成された第１の電源電圧７００の振幅を持つ信号がレベルシフタ回路７１０内の第１のインバータ７２０を通り、振幅は第１の電源電圧７００のまま、論理が反転して出力される。この出力信号が振幅変換回路７２１に入り、論理は反転せず第２の電源電圧７０１の振幅を持った信号として出力される。そして、その出力信号が第２のインバータ７２２を通り、振幅は第２の電源電圧７０１のまま、再び論理が反転し、第２の論理回路７１２へ伝達される。これらの動作によって、第１の電源電圧７００で動作する第１の論理回路７１１から第２の電源電圧７０１で動作する第２の論理回路７１２へ信号を正しく伝達できるのである。
特開平７−１９３４８８号公報

しかしながら、半導体集積回路として動的に電源電圧と周波数を変化させる際に、第１の電源電圧７００と第２の電源電圧７０１を同電位にし、動作周波数を上げる状態が存在するが、第１の論理回路７１１から第２の論理回路７１２への信号には同電位の時には不要な振幅変換回路７２１が入っており、動作周波数を上げる際に無駄な遅延増加となる。

本発明は、上記従来の問題点を解決するもので、第１の電源電圧７００と第２の電源電圧７０１の電位差が振幅変換回路７２１を必要としない場合に、信号伝達速度を上げる事を目的とする。

（１）本発明によるレベルシフタ回路は、第１の電源電圧で動作する第１の論理回路から入力信号を受け、第２の電源電圧で動作する第２の論理回路へ出力信号を伝達するレベルシフタ回路において、上記入力信号の振幅を第１の電源電圧の電位から上記第２の電源電圧の電位に変換する振幅変換回路と、上記両電源電圧が異なる場合は上記振幅変換回路の出力を出力信号として選択出力し上記両電源電圧が同電位の場合は上記入力信号を出力信号として選択出力する選択回路と、を備えたことを特徴とするものである。

本発明において、好ましい態様は、上記選択回路が、上記振幅変換回路からの入力信号と上記入力信号とを個別に受ける２つのトライステートインバータを含み、一方のトライステートインバータは、上記両電源電圧が異なることを示す制御信号の入力に応答して上記振幅変換回路の出力を選択し、他方のトライステートインバータは、上記両電源電圧が同電位であることを示す制御信号の入力に応答して上記入力信号を選択する、ことである。

本発明において、別の好ましい態様は、上記選択回路の出力側にインバータを備えると共に、上記選択回路が、上記振幅変換回路からの入力信号と上記入力信号とを個別に受ける２つのトランスミッションゲートを含み、一方のトランスミッションゲートは、上記両電源電圧が異なることを示す制御信号の入力に応答して上記振幅変換回路の出力を選択し、他方のトランスミッションゲートは、上記両電源電圧が同電位であることを示す制御信号の入力に応答して上記入力信号を選択する、ことである。

（２）本発明によるレベルシフタ回路は、第１の電源電圧で動作する第１の論理回路から入力信号を受け、第２の電源電圧で動作する第２の論理回路へ出力信号を伝達するレベルシフタ回路において、第１の論理回路からの入力信号を受けると共にこの入力信号を論理反転するもので上記第１の電源電圧で動作する第１のインバータと、上記第１のインバータで論理反転した入力信号の振幅を論理反転せずに第１の電源電圧の電位から上記第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路と、第１のインバータの出力信号と上記振幅変換回路からの振幅が変換された入力信号とを入力すると共に上記両電源電圧が異なるときは上記振幅変換回路からの入力信号を、また、上記両電源電圧が同電位のときは第１のインバータの出力信号を選択し、論理反転して出力信号として伝達するもので上記第２の電源電圧で動作する選択回路と、を備えたことを特徴とするものである。

本発明において、好ましい態様は、上記選択回路は、それぞれ上記第１のインバータを介する上記振幅変換回路からの入力信号と第１のインバータの出力信号とをそれぞれ個別に受けると共にこれら入力信号を論理反転しかつ上記両電源電圧の異同に応じた制御信号によりいずれか一方がオンで他方がオフするよう設けられ、かつ、第２の電源電圧で動作する２つのトライステートインバータで構成されていることである。

（３）本発明によるレベルシフタ回路は、第１の電源電圧で動作する第１の論理回路から入力信号を受け、第２の電源電圧で動作する第２の論理回路へ出力信号を伝達するレベルシフタ回路において、第１の論理回路からの入力信号を受けると共にこの入力信号を論理反転するもので上記第１の電源電圧で動作する第１のインバータと、上記第１のインバータで論理反転した入力信号の振幅を論理反転せずに第１の電源電圧の電位から上記第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路と、第１のインバータの出力信号と上記振幅変換回路からの振幅が変換された入力信号とを入力すると共に上記両電源電圧が異なるときは上記振幅変換回路からの入力信号を、また、上記両電源電圧が同電位かまたは第１の電源電圧が後記第２のインバータのスイッチングレベルを上回るときは第１のインバータの出力信号を選択し、出力信号として伝達するもので上記第２の電源電圧で動作する選択回路と、上記選択回路から伝達される出力信号を論理反転して出力するもので上記第２の電源電圧で動作する第２のインバータと、を備えたことを特徴とするものである。

本発明において、好ましい態様は、上記選択回路は、それぞれ上記第１のインバータを介する上記振幅変換回路からの入力信号と第１のインバータの出力信号とをそれぞれ個別に受けると共に上記両電源電圧の異同に応じた制御信号によりいずれか一方がオンで他方がオフするよう設けられ、かつ、第２の電源電圧で動作する２つのトランスミッションゲートで構成されていることである。

（４）本発明による半導体集積回路は、第１の電源電圧で動作する第１の論理回路と、第２の電源電圧で動作する第２の論理回路と、上記（１）ないし（３）のいずれかに記載のレベルシフタ回路と、上記両電源電圧の異同を検出すると共にその検出に対応した上記制御信号を上記レベルシフタ回路に入力する制御信号出力回路と、を備えたことを特徴とするものである。

本発明において、好ましい態様は、上記制御信号出力回路を、上記両電源電圧の電位差から上記両電源電圧の異同を検出する電位差検出回路とすることである。

本発明において、別の好ましい態様は、上記制御信号出力回路を、第１の論理回路に上記両電源電圧の異同状態が書込まれるレジスタを備え、このレジスタからそれに書込まれた異同状態に関して制御信号を出力するようにすることである。

本発明において、さらに別の好ましい態様は、上記制御信号出力回路は、第２の論理回路または別途の第３の論理回路のいずれかに上記両電源電圧の異同状態が書込まれると共にその状態に対応して制御信号を出力するレジスタと、このレジスタに書込まれた異同状態に関して出力されてくる制御信号の振幅を変換して出力するレベルシフタと、を備えることである。

（５）本発明による半導体集積回路は、第１の電源電圧で動作する第１の論理回路と、第２の電源電圧で動作する第２の論理回路と、上記（１）ないし（３）のいずれかに記載のレベルシフタ回路と、を備え、上記レベルシフタ回路は、両電源電圧の異同を検出すると共にその検出に対応した制御信号を外部の制御信号生成回路から供給されるようになっていることを特徴とするものである。

本発明において、好ましい態様は、上記制御信号生成回路が、ＣＰＵであり、このＣＰＵからソフトウエア的に上記制御信号を生成されるようになっている、ことである。

（６）本発明による半導体集積回路は、第１の電源電圧で動作する第１の論理回路と、第２の電源電圧で動作する第２の論理回路と、上記（１）ないし（３）のいずれかに記載のレベルシフタ回路（第１のレベルシフタ回路）と、上記両電源電圧の異同を検出すると共にその検出に対応した上記制御信号を上記第１のレベルシフタ回路に入力する制御信号出力回路と、第２のレベルシフタ回路と、を備え、上記第２のレベルシフタ回路は、第１の論理回路からの入力信号を受けると共にこの入力信号を論理反転するもので上記第１の電源電圧で動作する第１のインバータと、上記第１のインバータで論理反転した入力信号の振幅を論理反転せずに第１の電源電圧の電位から上記第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路と、上記振幅変換回路からの出力信号を受けると共にこの出力信号を論理反転する第２のインバータと、を備えていることを特徴とするものである。

本発明のレベルシフタ回路は選択回路を有する事で、振幅変換回路を通らずに信号伝達をする事ができ、信号の伝達速度を上げる事ができる。

（実施例１）
図１は本発明の実施例１にかかわり、同図で、１００は第１の電源電圧、１０１は第２の電源電圧、１１０は本発明のレベルシフタ回路、１１１は第１の電源電圧１００で動作する第１の論理回路、１１２は第２の電源電圧１０１で動作する第２の論理回路、１２０は第１の論理回路１１１の出力信号を受け第１の電源電圧１００で動作する第１のインバータ、１２１は第１のインバータ１２０の出力信号を受け第１の電源電圧１００の振幅を持つ信号を第２の電源電圧１０１の振幅を持つ信号に変換する振幅変換回路である。

１２３は第１のインバータ１２０の出力と振幅変換回路１２１の出力とを制御信号１３０の状態によって切り替える選択回路であり、選択回路１２３の出力信号が第２の論理回路１１２へ伝達される構成である。

選択回路１２３は、制御信号１３０がＶＳＳの電位（以下、Ｌｏｗレベルと呼ぶ）の時に振幅変換回路１２１の出力を選択し、制御信号１３０が第２の電源電圧１０１の電位（以下、Ｈｉレベルと呼ぶ）の時に、第１のインバータ１２０の出力を選択する様に、第１のトライステートインバータ１２４および第２のトライステートインバータ１２５で構成されている。また、図中における振幅変換回路１２１は代表的な回路構成を記載している。

以上の様に構成された回路において、その動作と効果を説明する。

まず、第１の電源電圧１００と第２の電源電圧１０１が異なる場合、制御信号１３０にレベルシフタ回路１１０の外部からＬｏｗレベルを供給する。

第１の論理回路１１１で生成された第１の電源電圧１００の振幅を持つ信号がレベルシフタ回路１１０内の第１のインバータ１２０を通り、振幅は第１の電源電圧１００のまま、論理が反転して出力される。この出力信号が振幅変換回路１２１に入り、論理は反転せず第２の電源電圧１０１の振幅を持った信号として出力される。

そして、その出力信号が選択回路１２３内にある第１のトライステートインバータ１２４を通り、振幅は第２の電源電圧１０１のまま、再び論理が反転し、第２の論理回路１１２へ伝達される。

これらの動作によって、第１の電源電圧１００で動作する第１の論理回路１１１から第２の電源電圧１０１で動作する第２の論理回路１１２へ信号を正しく伝達できる。

次に、第１の電源電圧１００と第２の電源電圧１０１が同電位の場合、制御信号１３０にレベルシフタ回路１１０の外部からＨｉレベルを供給する。第１の論理回路１１１で生成された第１の電源電圧１００の振幅を持つ信号がレベルシフタ回路１１０内の第１のインバータ１２０を通り、振幅は第１の電源電圧１００のまま、論理が反転して出力される。

この出力信号を選択回路１２３内にある第２のトライステートインバータ１２５で受けるが、第１の電源電圧１００と第２の電源電圧１０１とが同電位である為、Ｈｉレベル、Ｌｏｗレベル共に正しく認識され、振幅は第２の電源電圧１０１になり、再び論理が反転して出力され、第２の論理回路１１２へ伝達される。

この時、レベルシフタ回路１１０を通過する信号は、振幅変換回路１２１を通らない為、信号の伝達速度が速くなる効果を得る事ができる。

また、第１の電源電圧１００と第２の電源電圧１０１が異なる場合においても、第１の電源電圧１００が、第２のトライステートインバータ１２５のスイッチングレベルを上回る場合は、第１のインバータ１２０の出力を第２のトライステートインバータ１２５は正しく、Ｈｉレベル、Ｌｏｗレベルの認識をできる為、制御信号１３０にＨｉレベルを供給し、振幅変換回路１２１を通さない事で、信号の伝達速度が速くなる効果を得る事ができる。

なお、本実施例では、制御信号１３０がＬｏｗレベルの時に振幅変換回路１２１の出力を選択しているが、逆に、制御信号１３０がＨｉレベルの時に振幅変換回路１２１の出力を選択しても良い。

（実施例２）
図２は本発明の実施例２にかかわり、同図で、２００は第１の電源電圧、２０１は第２の電源電圧、２１０は本発明のレベルシフタ回路、２１１は第１の電源電圧２００で動作する第１の論理回路、２１２は第２の電源電圧２０１で動作する第２の論理回路、２２０は第１の論理回路２１１の出力信号を受け第１の電源電圧２００で動作する第１のインバータ、２２１は第１のインバータ２２０の出力信号を受け第１の電源電圧２００の振幅を持つ信号を第２の電源電圧２０１の振幅を持つ信号に変換する振幅変換回路である。

２２３は第１のインバータ２２０の出力と振幅変換回路２２１の出力とを制御信号２３０の状態によって切り替える選択回路である。

２２２は選択回路２２３の出力信号を受け第２の電源電圧で動作する第２のインバータであり、第２のインバータ２２２の出力が第２の論理回路２１２へ伝達される構成である。

選択回路２２３は、制御信号２３０がＶＳＳの電位（以下、Ｌｏｗレベルと呼ぶ）の時に振幅変換回路２２１の出力を選択し、制御信号２３０が第２の電源電圧２０１の電位（以下、Ｈｉレベルと呼ぶ）の時に、第１のインバータ２２０の出力を選択する様に、第１のトランスミッションゲート２２４および第２のトランスミッションゲート２２５で構成されている。

また、図中における振幅変換回路２２１は代表的な回路構成を記載している。

まず、第１の電源電圧２００と第２の電源電圧２０１とが異なる場合、制御信号２３０にレベルシフタ回路２１０の外部からＬｏｗレベルを供給する。

第１の論理回路２１１で生成された第１の電源電圧２００の振幅を持つ信号がレベルシフタ回路２１０内の第１のインバータ２２０を通り、振幅は第１の電源電圧２００のまま、論理が反転して出力される。この出力信号が振幅変換回路２２１に入り、論理は反転せず第２の電源電圧２０１の振幅を持った信号として出力される。そして、その出力信号が選択回路２２３内にある第１のトランスミッションゲート２２４を通り、第２のインバータ２２２で再び論理が反転し、第２の論理回路２１２へ伝達される。

これらの動作によって、第１の電源電圧２００で動作する第１の論理回路２１１から第２の電源電圧２０１で動作する第２の論理回路２１２へ信号を正しく伝達できる。

次に、第１の電源電圧２００と第２の電源電圧２０１が同電位の場合、制御信号２３０にレベルシフタ回路２１０の外部からＨｉレベルを供給する。第１の論理回路２１１で生成された第１の電源電圧２００の振幅を持つ信号がレベルシフタ回路２１０内の第１のインバータ２２０を通り、振幅は第１の電源電圧２００のまま、論理が反転して出力される。この出力信号が選択回路２２３内にある第２のトランスミッションゲート２２５を通り、第２のインバータ２２２で受けるが、第１の電源電圧２００と第２の電源電圧２０１が同電位である為、Ｈｉレベル、Ｌｏｗレベル共に正しく認識され、振幅は第２の電源電圧２０１になり、再び論理が反転して出力され、第２の論理回路２１２へ伝達される。

この時、レベルシフタ回路２１０を通過する信号は、振幅変換回路２２１を通らない為、信号の伝達速度が速くなる効果を得る事ができる。

また、第１の電源電圧２００と第２の電源電圧２０１が異なる場合においても、第１の電源電圧２００が、第２のインバータ２２２のスイッチングレベルを上回る場合は、第１のインバータ２２０の出力を第２のインバータ２２２は正しく、Ｈｉレベル、Ｌｏｗレベルの認識をできる為、制御信号２３０にＨｉレベルを供給し、振幅変換回路２２１を通さない事で、信号の伝達速度が速くなる効果を得る事ができる。

実施例１の構成に対して、レベルシフタ回路２１０の出力部のトランジスタ数が少なく、またトランスミッションゲート２２４および２２５は第２のインバータ２２２のゲート幅より小さくできる為、レベルシフタ回路２１０の面積を小さく構成できる。

なお、本実施例２では、制御信号２３０がＬｏｗレベルの時に振幅変換回路２２１の出力を選択しているが、逆に、制御信号２３０がＨｉレベルの時に振幅変換回路２２１の出力を選択しても良い。

（実施例３）
図３は本発明の実施例３にかかわり、同図で、３００は第１の電源電圧、３０１は第２の電源電圧、３１０は実施例１ないしは実施例２で示したレベルシフタ回路、３１１は第１の電源電圧３００で動作する第１の論理回路、３１２は第２の電源電圧３０１で動作する第２の論理回路である。

３１３は第１の電源電圧３００と第２の電源電圧３０１との電位が同電位の場合に制御信号３３０を通じてレベルシフタ回路３１０の選択回路に第２の電源電圧の電位（以下、Ｈｉレベルと呼ぶ）を出力する電位差検出回路（制御信号出力回路）である。

３４０は半導体集積回路であり、第１の論理回路３１１から出力された信号は、レベルシフタ回路３１０に入り、レベルシフタ回路３１０の出力は、第２の論理回路３１２に伝達される構成となっている。

まず、第１の電源電圧３００と第２の電源電圧３０１とが異なる場合、電位差検出回路３１３から制御信号３３０を通じて、レベルシフタ回路３１０へＶＳＳの電位（以下、Ｌｏｗレベルと呼ぶ）が供給され、第１の論理回路３１１から出力された第１の電源電圧の振幅を持つ信号がレベルシフタ回路３１０に入り、第２の電源電圧の振幅を持つ信号に変換され、第２の論理回路３１２へ伝達される。

次に、第１の電源電圧３００と第２の電源電圧３０１とが同電位の場合、電位差検出回路３１３から制御信号３３０を通じて、レベルシフタ回路３１０へＨｉレベルの信号が供給され、第１の論理回路３１１から出力された第１の電源電圧の振幅を持つ信号がレベルシフタ回路３１０に入り、第２の電源電圧の振幅を持つ信号に変換され、第２の論理回路３１２へ伝達される。この際、レベルシフタ回路３１０内部の振幅変換回路は通らずにレベルシフタ回路３１０から出力され、第２の論理回路３１２に伝達される為、信号の伝達速度が速くなる効果を得る事ができる。

なお、電位差検出回路３１３は、第１の電源電圧３００が、レベルシフタ回路３１０内部の出力部（実施例１の第２のトライステートインバータ１２５、ないしは、実施例２の第２のインバータ２２２）のスイッチングレベルを上回る電位の時にＨｉレベルを出力する回路であっても、同様の効果を得られる。

更に、電位差検出回路３１３は、第１の電源電圧３００と第２の電源電圧３０１の差が、レベルシフタ回路３１０内部の出力部（実施例１の第２のトライステートインバータ１２５、ないしは、実施例２の第２のインバータ２２２）のＰチャンネルトランジスタの閾値よりも小さい時に、Ｈｉレベルを出力する回路であっても、同様の効果が得られ、更に、実施例１の第２のトライステートインバータ１２５、ないしは、実施例２の第２のインバータ２２２における貫通電流を削減する事ができる。

（実施例４）
図４の（ａ）、（ｂ）、（ｃ）は本発明の実施例にかかわり、同図で、４００は第１の電源電圧、４０１は第２の電源電圧、４０２は第３の電源電圧である。

４１０は実施例１ないしは実施例２で示した第１のレベルシフタ回路である。

４１１は第１の電源電圧４００で動作する第１の論理回路、４１２は第２の電源電圧４０１で動作する第２の論理回路、４１３は第３の電源電圧４０２で動作する第３の論理回路である。

４５１は第１の論理回路４１１内に存在する第１のレジスタ（制御信号出力回路）、４５０は第２の論理回路４１２内に存在する第２のレジスタ（制御信号出力回路）、４５２は第３の論理回路４１３内に存在する第３のレジスタ（制御信号出力回路）である。

４６０は第１の電源電圧４００の振幅を持つ信号を第２の電源電圧４０１の振幅に変換する第２のレベルシフタ回路、４６１は第３の電源電圧４０２の振幅を持つ信号を第２の電源電圧４０１の振幅に変換する第３のレベルシフタ回路である。

４４０は半導体集積回路であり、第１の論理回路４１１から出力された信号は、レベルシフタ回路４１０を介して、第２の論理回路４１２に伝達される。

図４（ａ）は第２のレジスタ４５０の出力から第２の制御信号４３１が第１のレベルシフタ回路４１０に供給される場合を示す。

図４（ｂ）は第１のレジスタ４５１から出力された制御信号が、第２のレベルシフタ回路４６０によって振幅変換され、第１の制御信号４３２として第１のレベルシフタ回路４１０に供給される場合を示す。

図４（ｃ）は第３のレジスタ４５２から出力された制御信号が第３のレベルシフタ回路４６１によって振幅変換され、第３の制御信号４３３として第１のレベルシフタ回路４１０に供給される構成を示す。

以上の様に構成された回路において、その動作と効果について、図４（ａ）を用いて説明する。

まず、第１の電源電圧４００と第２の電源電圧４０１とが異なる場合、第２のレジスタ４５０にＶＳＳレベル（以下、Ｌｏｗレベルと呼ぶ）を書き込み、制御信号４３１を通じて第１のレベルシフタ回路４１０へＬｏｗレベルを供給する。第１のレベルシフタ回路４１０は、制御信号４３１がＬｏｗレベルであるので、内部の選択回路１２３，２２３が振幅変換回路１２１，２２１の出力を選択し、第１の論理回路４１１から出力される第１の電源電圧４００の振幅を持つ信号が、振幅変換回路１２１，２２１によって、第２の電源電圧４０１の振幅を持つ信号に変換され、第２の論理回路４１２へ伝達される。

次に、第１の電源電圧４００と第２の電源電圧４０１とが同電位、もしくは第１の電源電圧４００が第１のレベルシフタ回路４１０内部の出力部（実施例１の第２のトライステートインバータ１２５、ないしは、実施例２の第２のインバータ２２２）のスイッチングレベルを上回る電位の時に第２のレジスタ４５０に第２の電源電圧の電位（以下、Ｈｉレベルと呼ぶ）を書込み、制御信号４３１を通じて第１のレベルシフタ回路４１０へＨｉレベルを供給する。第１のレベルシフタ回路４１０は、制御信号４３１がＨｉレベルであるので、内部の選択回路１２３，２２３が入力信号側を選択し、振幅変換回路１２１，２２１を通らずに信号が出力され、第２の論理回路４１２へ伝達される為、信号の伝達速度が速くなる効果を得る事ができる。

同様に、図４（ｂ）もしくは図４（ｃ）の構成であっても、第２のレベルシフタ回路４６０もしくは第３のレベルシフタ回路４６１によって、第１のレジスタ４５１もしくは第３のレジスタ４５２の出力信号の振幅が第２の電源電圧４０１に変換される事で第１のレベルシフタ回路４１０へ、第１の制御信号４３２もしくは第３の制御信号４３３として供給される事で同様の効果を得る事ができる。

なお、第１の制御信号４３２の論理がＬｏｗレベルの際に第１のレベルシフタ回路４１０内部の選択回路１２３，２２３が振幅変換回路１２１，２２１の出力を選ぶ様にする事で、第１の電源電圧４００と第２の電源電圧４０１の電位差がある場合にＬｏｗレベルの電位を第１のレベルシフタ回路４１０に供給し、電位差が無い、もしくは第１の制御信号４３２を受ける第１のレベルシフタ回路４１０内のトランジスタのスイッチングレベルを上回る場合にＨｉレベルを供給する事で、第２のレベルシフタ回路４６０を設けなくても、同様の効果を得る事ができる。

また、第３の制御信号４３３の論理がＬｏｗレベルの際に第１のレベルシフタ回路４１０内部の選択回路１２３，２２３が振幅変換回路１２１，２２１の出力を選ぶ様にする事で、第３の電源電圧４０２と第２の電源電圧４０１とに電位差がある場合にＬｏｗレベルの電位を第１のレベルシフタ回路４１０に供給し、電位差が無い、もしくは第３の制御信号４３３を受ける第１のレベルシフタ回路４１０内のトランジスタのスイッチングレベルを上回る場合にＨｉレベルを供給する事で、第３のレベルシフタ回路４６１を設けなくても、同様の効果を得る事ができる。

（実施例５）
図５は本発明の実施例５にかかわり、同図で、５００は第１の電源電圧、５０１は第２の電源電圧である。

５１０は実施例１ないしは実施例２で示したレベルシフタ回路である。

５１１は第１の電源電圧５００で動作する第１の論理回路、５１２は第２の電源電圧５０１で動作する第２の論理回路である。

５４０は半導体集積回路である。

５５０は半導体集積回路の外部にある制御信号生成回路（制御信号出力回路）である。

第１の論理回路５１１から出力された信号は、レベルシフタ回路５１０を介して、第２の論理回路５１２に伝達される。レベルシフタ回路５１０の選択回路を制御する信号は、制御信号生成回路５５０と制御信号５３０で繋がっている。

制御信号生成回路５５０としては、例えばＣＰＵなどが使用でき、半導体集積回路５４０の外部にある電源ＩＣと一緒にソフト的に制御を行える点で好ましい。

以上の様に構成された回路において、その動作と効果について説明する。

まず、第１の電源電圧５００と第２の電源電圧５０１とが異なる場合、制御信号生成回路５５０から制御信号５３０を通じてＶＳＳレベル（以下、Ｌｏｗレベルと呼ぶ）をレベルシフタ回路５１０へ供給する。

レベルシフタ回路５１０は、制御信号５３１がＬｏｗレベルであるので、内部の選択回路が振幅変換回路の出力を選択し、第１の論理回路５１１から出力される第１の電源電圧５００の振幅を持つ信号が、振幅変換回路によって、第２の電源電圧５０１の振幅を持つ信号に変換され、第２の論理回路５１２へ伝達される。

次に、第１の電源電圧５００と第２の電源電圧５０１が同電位、もしくは第１の電源電圧５００がレベルシフタ回路５１０内部の出力部（実施例１の第２のトライステートインバータ１２５、ないしは、実施例２の第２のインバータ２２２）のスイッチングレベルを上回る電位の時に制御信号生成回路５５０から制御信号５３０を通じて第２の電源電圧の電位（以下、Ｈｉレベルと呼ぶ）をレベルシフタ回路５１０へ供給する。

レベルシフタ回路５１０は、制御信号５３０がＨｉレベルであるので、内部の選択回路が入力信号側を選択し、振幅変換回路を通らずに信号が出力され、第２の論理回路５１２へ伝達される為、信号の伝達速度が速くなる効果を得る事ができる。

（実施例６）
図６は本発明の実施例６にかかわり、同図で、６４０は半導体集積回路、６００は第１の電源電圧、６０１は第２の電源電圧である。

６１０は実施例１ないしは実施例２で示した第１のレベルシフタ回路、６１４は従来例で示した第２のレベルシフタ回路である。

６１１は第１の電源電圧６００で動作する第１の論理回路、６１２は第２の電源電圧６０１で動作する第２の論理回路である。

６１３は第１のレベルシフタ６１０の制御信号生成回路であり、制御信号生成回路６１３と第１のレベルシフタ回路６１０は制御信号６３０で接続されている。

６７０は第１の論理回路６１１から出た信号が第１のレベルシフタ回路６１０を介して第２の論理回路６１２へ伝達される第１の信号、６７１は第１の論理回路６１１から出た信号が第２のレベルシフタ回路６１４を介して第２の論理回路６１２へ伝達される第２の信号である。

まず、第１の電源電圧６００と第２の電源電圧６０１とが異なる場合、制御信号生成回路６１３から制御信号６３０を通じてＶＳＳレベル（以下、Ｌｏｗレベルと呼ぶ）を第１のレベルシフタ回路６１０へ供給する。

第１のレベルシフタ回路６１０は、制御信号６３０がＬｏｗレベルであるので、内部の選択回路が振幅変換回路の出力を選択し、第１の論理回路６１１から出力される第１の電源電圧６００の振幅を持つ信号が、振幅変換回路によって、第２の電源電圧６０１の振幅を持つ信号に変換され、第２の論理回路６１２へ第１の信号６７０として伝達される。

この時、第２の信号６７１も同様に、第１の論理回路６１１から出力される第１の電源電圧６００の振幅を持つ信号が、第２のレベルシフタ回路６１４内の振幅変換回路によって、第２の電源電圧６０１の振幅を持つ信号に変換され、第２の論理回路６１２へ伝達され、第１の信号６７０および第２の信号６７１は正しい論理を伝達する事ができる。

次に、第１の電源電圧６００と第２の電源電圧６０１が同電位、もしくは第１の電源電圧６００が第１のレベルシフタ回路６１０内部の出力部（実施例１の第２のトライステートインバータ１２５、ないしは、実施例２の第２のインバータ２２２）のスイッチングレベルを上回る電位の時に制御信号生成回路６１３から制御信号６３０を通じて第２の電源電圧の電位（以下、Ｈｉレベルと呼ぶ）を第１のレベルシフタ回路６１０へ供給する。

第１のレベルシフタ回路６１０は、制御信号６３０がＨｉレベルであるので、内部の選択回路が入力信号側を選択し、振幅変換回路を通らずに信号が出力され、第２の論理回路６１２へ第１の信号６７０として伝達される。

この時、第２の信号６７１は、第２のレベルシフタ回路６１４内の振幅変換回路によって、第１の電源電圧６００の振幅を持つ信号から第２の電源電圧６０１の振幅を持つ信号へ変換され、第２の論理回路６１２へ伝達する。

以上の様に、第１の信号６７０および第２の信号６７１は正しい論理を伝達すると同時に、第１の信号は第２の信号よりも高速に信号を伝達する事ができ、必要に応じて、第１のレベルシフタ回路６１０と第２のレベルシフタ回路６１４を混在させる事で、制御信号６１０の結線の容易性や、制御信号生成回路６１３の追加や第１のレベルシフタ回路６１０を使用する事による面積増加を最小限に抑える事ができる。

本発明は、高速かつ低電力を実現する半導体集積回路に用いるレベルシフタ回路として有用である。

図１は本発明の実施例１におけるレベルシフタ回路図である。図２は本発明の実施例２におけるレベルシフタ回路図である。図３は本発明のレベルシフタ回路を用いた実施例３の半導体集積回路図である。図４は本発明のレベルシフタ回路を用いた実施例４の半導体集積回路図である。図５は本発明のレベルシフタ回路を用いた実施例５の半導体集積回路図である。図６は本発明のレベルシフタ回路を用いた実施例６の半導体集積回路図である。図７は従来にかかわるレベルシフタ回路図である。

符号の説明

１００：第１の電源電圧
１０１：第２の電源電圧
１１０：レベルシフタ回路
１１１：第１の論理回路
１１２：第２の論理回路
１２０：第１のインバータ
１２１：振幅変換回路
１２３：選択回路
１２４：第１のトライステートインバータ
１２５：第２のトライステートインバータ
１３０：制御信号

Claims

第１の電源電圧で動作する第１の論理回路から入力信号を受け、第２の電源電圧で動作する第２の論理回路へ出力信号を伝達するレベルシフタ回路において、
上記入力信号の振幅を第１の電源電圧の電位から上記第２の電源電圧の電位に変換する振幅変換回路と、
上記両電源電圧が異なる場合は上記振幅変換回路の出力を出力信号として選択出力し上記両電源電圧が同電位の場合は上記入力信号を出力信号として選択出力する選択回路と、
を備えたレベルシフタ回路。
上記選択回路は、上記入力信号と上記振幅変換回路からの入力信号とを個別に受ける２つのトライステートインバータを含み、
一方のトライステートインバータは、上記両電源電圧が異なることを示す制御信号の入力に応答して上記振幅変換回路の出力を選択し、
他方のトライステートインバータは、上記両電源電圧が同電位であることを示す制御信号の入力に応答して上記入力信号を選択する、請求項１に記載のレベルシフタ回路。
上記選択回路の出力側にインバータを備えると共に、
上記選択回路は、上記入力信号と上記振幅変換回路からの入力信号とを個別に受ける２つのトランスミッションゲートを含み、
一方のトランスミッションゲートは、上記両電源電圧が異なることを示す制御信号の入力に応答して上記振幅変換回路の出力を選択し、
他方のトランスミッションゲートは、上記両電源電圧が同電位であることを示す制御信号の入力に応答して上記入力信号を選択する、請求項１に記載のレベルシフタ回路。
第１の電源電圧で動作する第１の論理回路から入力信号を受け、第２の電源電圧で動作する第２の論理回路へ出力信号を伝達するレベルシフタ回路において、
第１の論理回路からの入力信号を受けると共にこの入力信号を論理反転するもので上記第１の電源電圧で動作する第１のインバータと、
上記第１のインバータで論理反転した入力信号の振幅を論理反転せずに第１の電源電圧の電位から上記第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路と、
第１のインバータの出力信号と上記振幅変換回路からの振幅が変換された入力信号とを入力すると共に上記両電源電圧が異なるときは上記振幅変換回路からの入力信号を、また、上記両電源電圧が同電位のときは第１のインバータの出力信号を選択し、論理反転して出力信号として伝達するもので上記第２の電源電圧で動作する選択回路と、
を備えたレベルシフタ回路。
上記選択回路は、それぞれ上記第１のインバータを介する上記振幅変換回路からの入力信号と第１のインバータの出力信号とを個別に受けると共にこれら入力信号を論理反転しかつ上記両電源電圧の異同に応じた制御信号によりいずれか一方がオンで他方がオフするよう設けられ、かつ、第２の電源電圧で動作する２つのトライステートインバータで構成されている、請求項４に記載のレベルシフタ回路。
第１の電源電圧で動作する第１の論理回路から入力信号を受け、第２の電源電圧で動作する第２の論理回路へ出力信号を伝達するレベルシフタ回路において、
第１の論理回路からの入力信号を受けると共にこの入力信号を論理反転するもので上記第１の電源電圧で動作する第１のインバータと、
上記第１のインバータで論理反転した入力信号の振幅を論理反転せずに第１の電源電圧の電位から上記第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路と、
第１のインバータの出力信号と上記振幅変換回路からの振幅が変換された入力信号とを入力すると共に上記両電源電圧が異なるときは上記振幅変換回路からの入力信号を、また、上記両電源電圧が同電位かまたは第１の電源電圧が後記第２のインバータのスイッチングレベルを上回るときは第１のインバータの出力信号を選択し、出力信号として伝達するもので上記第２の電源電圧で動作する選択回路と、
上記選択回路から伝達される出力信号を論理反転して出力するもので上記第２の電源電圧で動作する第２のインバータと、
を備えたレベルシフタ回路。
上記選択回路は、それぞれ上記第１のインバータを介する上記振幅変換回路からの入力信号と第１のインバータの出力信号とを個別に受けると共に上記両電源電圧の異同に応じた制御信号によりいずれか一方がオンで他方がオフするよう設けられ、かつ、第２の電源電圧で動作する２つのトランスミッションゲートで構成されている、請求項６に記載のレベルシフタ回路。
第１の電源電圧で動作する第１の論理回路と、
第２の電源電圧で動作する第２の論理回路と、
請求項１ないし５のいずれかに記載のレベルシフタ回路と、
上記両電源電圧の異同を検出すると共にその検出に対応した上記制御信号を上記レベルシフタ回路に入力する制御信号出力回路と、
を備えた請求項７に記載の半導体集積回路。
上記制御信号出力回路は、上記両電源電圧の電位差から上記両電源電圧の異同を検出する電位差検出回路である、請求項８に記載の半導体集積回路。
上記制御信号出力回路は、第１の論理回路に上記両電源電圧の異同状態が書込まれるレジスタを備え、このレジスタからそれに書込まれた異同状態に関して制御信号を出力するようになっている、請求項８に記載の半導体集積回路。
上記制御信号出力回路は、第２の論理回路または別途の第３の論理回路のいずれかに上記両電源電圧の異同状態が書込まれると共にその状態に対応して制御信号を出力するレジスタと、このレジスタに書込まれた異同状態に関して出力されてくる制御信号の振幅を変換して出力するレベルシフタと、を備える、請求項８に記載の半導体集積回路。
第１の電源電圧で動作する第１の論理回路と、
第２の電源電圧で動作する第２の論理回路と、
請求項１ないし７のいずれかに記載のレベルシフタ回路と、
を備え、
上記レベルシフタ回路は、両電源電圧の異同を検出すると共にその検出に対応した制御信号を外部の制御信号生成回路から供給されるようになっている半導体集積回路。
上記制御信号生成回路が、ＣＰＵであり、このＣＰＵからソフトウエア的に上記制御信号を生成されるようになっている、請求項１２に記載の半導体集積回路。
第１の電源電圧で動作する第１の論理回路と、
第２の電源電圧で動作する第２の論理回路と、
請求項１ないし７のいずれかに記載のレベルシフタ回路（第１のレベルシフタ回路）と、
上記両電源電圧の異同を検出すると共にその検出に対応した上記制御信号を上記第１のレベルシフタ回路に入力する制御信号出力回路と、
第２のレベルシフタ回路と、を備え、
上記第２のレベルシフタ回路は、第１の論理回路からの入力信号を受けると共にこの入力信号を論理反転するもので上記第１の電源電圧で動作する第１のインバータと、上記第１のインバータで論理反転した入力信号の振幅を論理反転せずに第１の電源電圧の電位から上記第２の電源電圧の電位に変換するもので上記第２の電源電圧で動作する振幅変換回路と、上記振幅変換回路からの出力信号を受けると共にこの出力信号を論理反転する第２のインバータと、を備えている、半導体集積回路。