JP4899296B2 - 情報処理装置および方法 - Google Patents

Description

本発明は、情報処理装置および方法に関し、特に、２個以上のコンピュータを備える情報処理装置および方法に関する。

近年、デジタルテレビジョン放送の受信機においては、多機能化に伴い、受信機のシステム構成がより複雑化している。そのため、受信機の開発効率の向上、部品調達の迅速化、受信機のコストダウンなどを実現するために、それぞれ不揮発性メモリやRAM（Random Access Memory）などから構成される独立したメモリ空間を持ち、CPU（Central Processing Unit）またはMPU（Micro Processing Unit）などからなる複数のプロセッサを受信機に設けて、それらのプロセッサにより受信機の処理を分散して実行するようにする場合がある。

また、「デジタル放送用受信装置標準規格ARIB STD-B21 4.0版， 第12章 ダウンロード機能、および、付属−3 ダウンロード機能， 社団法人 電波産業会」に示されるように、デジタルテレビジョン放送においては、放送局（放送事業者）から送出される電波（放送波）を利用して、受信機のプログラムを更新するためのプログラム（以下、更新プログラムと称する）を含むデータ（以下、更新データと称する）を送受信する仕組みが運用されている。例えば、更新データは、圧縮された更新プログラム、および、バージョン情報などの更新プログラムに関する情報などを含む。

この運用では、事前に更新データの配信が行われることを示すダウンロード告知情報が放送波に多重されて放送局から定期的に送信され、受信機はそのダウンロード告知情報を監視する。そして、受信機は、ダウンロード告知情報により通知された時刻に、ダウンロード告知情報により通知された特定のサービス（チャンネル）で送信されるトランスポートストリームを受信し、受信したトランスポートストリームから更新データを抽出し、更新データに基づいて、受信機のプログラムを更新する。これにより、受信機のプログラムが人手を介さずに最新のプログラムに更新されるようになる。

ここで、図１および図２を参照して、プロセッサＡおよびプロセッサＢの２つのプロセッサ（いずれも、図示せず）を持つ受信機のプログラムの更新処理の一例を説明する。

図１は、プロセッサＡが使用するプログラムやデータなどを記憶する不揮発性メモリ１、およびプロセッサＢが使用するプログラムやデータなどを記憶する不揮発性メモリ２に記憶されるプログラムおよびデータの構成の例を示す図である。

不揮発性メモリ１の領域は、プログラム領域１Ａ、プログラム領域１Ｂ、およびデータ領域１Ｃの３つに分かれる。プログラム領域１Ａまたは１Ｂのうちいずれか一方に、プロセッサＡが実行するプログラム（以下、実行プログラムと称する）が記憶される。実行プログラムが記憶されているプログラム領域（以下、実行プログラム領域と称する）とは異なるもう一方のプログラム領域（以下、予備プログラム領域と称する）には、プログラムの更新が失敗して、更新プログラムが実行できない場合などに、プロセッサＡが実行するプログラムを元のプログラムに戻すことができるように、現在の実行プログラムより１つ古いバージョンのプログラム（以下、予備プログラムと称する）が保管される。データ領域１Ｃには、プロセッサＡが処理を行なう場合に使用するデータなどが記憶される。

不揮発性メモリ２の領域も、不揮発性メモリ１の領域と同様に、プログラム領域２Ａ、プログラム領域２Ｂ、およびデータ領域２Ｃの３つに分かれる。プログラム領域２Ａまたは２Ｂのうちいずれか一方に、プロセッサＢの実行プログラムが記憶され、他方にプロセッサＢの予備プログラムが記憶される。データ領域２Ｃには、プロセッサＢが処理を行なう場合に使用するデータなどが記憶される。

次に、図２のフローチャートを参照して、受信機のプログラムの更新処理を説明する。なお、図２のフローチャートの説明において、事前にプログラム領域１Ａおよび２Ａが実行プログラム領域とされ、プログラム領域１Ｂおよび２Ｂが予備プログラム領域とされているものとする。また、ダウンロード告知情報により、プロセッサＡの更新プログラムが含まれる更新データ、およびプロセッサＢの更新プログラムが含まれる更新データの配信に関する情報が事前に通知されているものとする。

事前にダウンロード告知情報により通知された時刻になった場合、ステップＳ１において、プロセッサＡは、プロセッサＡの更新プログラムが含まれる更新データを放送局からダウンロードし、ダウンロードした更新データをプロセッサＡが使用する図示せぬRAMに記憶させる。

ステップＳ２において、プロセッサＡはプログラムの更新準備を行なう。具体的には、プロセッサＡは、受信機の使用頻度が低い深夜などの予め定められた時刻になるのを監視するなど、プログラムの更新を実行できる条件が整うタイミングを監視する。

プログラムを更新できる条件が整った場合、ステップＳ３において、プロセッサＡは、RAMに記憶されている更新データに含まれる更新プログラムを読み出し、読み出した更新プログラムを解凍し、解凍した更新プログラムを現在の予備プログラム領域であるプログラム領域１Ｂにコピーする。

ステップＳ４において、プロセッサＡは、プロセッサＡの実行プログラム領域の設定をプログラム領域１Ａからプログラム領域１Ｂに切り替える。これにより、次回の起動時に、プロセッサＡは、プログラム領域１Ｂに記憶された更新プログラムを実行する。

事前にダウンロード告知情報により通知された時刻になった場合、ステップＳ５において、プロセッサBは、プロセッサＢの更新プログラムが含まれる更新データをダウンロードし、ダウンロードした更新データをプロセッサＢが使用する図示せぬRAMに記憶させる。

ステップＳ６において、プロセッサＢは、ステップＳ２のプロセッサＡによる処理と同様に、プログラムの更新準備を行なう。

プログラムを更新できる条件が整った場合、ステップＳ７において、プロセッサＢは、RAMに記憶されている更新データに含まれる更新プログラムを読み出し、読み出した更新プログラムを解凍し、解凍した更新プログラムを現在の予備プログラム領域であるプログラム領域２Ｂにコピーする。

ステップＳ８において、プロセッサＢは、プロセッサＢの実行プログラム領域の設定をプログラム領域２Ａからプログラム領域２Ｂに切り替え、プログラム更新処理は終了する。これにより、次回の起動時に、プロセッサＢは、プログラム領域２Ｂに記憶された更新プログラムを実行する。

ところで、この受信機において、プロセッサＡとプロセッサＢが、互いに通信したり、データを送受信しながら、協調して処理を実行する場合がある。この場合、例えば、プロセッサＡとプロセッサＢの間の通信プロトコルを変更するとき、プロセッサＡとプロセッサＢの処理の協調性を保つために、プロセッサＡとプロセッサＢが実行するプログラムを一度に更新して、切り替える必要がある。

しかし、図１および図２を参照して上述したプログラム更新処理では、プロセッサＡのプログラムの更新と、プロセッサＢのプログラムの更新が独立して行なわれるため、プロセッサＡとプロセッサＢのプログラムを一度に切り替えることができない。また、更新データの配信は放送局から受信機への単方向通信で行なわれるため、受信機が確実に更新データを受信できることが保証されておらず、確実に両方のプロセッサのプログラムが更新されるとは限らない。そこで、プロセッサＡとプロセッサＢのプログラムを一度に切り替えるようにするために考えられるプログラム更新処理を図３および図４を参照して説明する。

図３は、不揮発性メモリ１、不揮発性メモリ２、およびプロセッサＡが処理を実行するときに使用するRAM３に記憶されるプログラムおよびデータの構成の例を示す図である。なお、図３に示される不揮発性メモリ１および２に記憶されるプログラムおよびデータの構成例は、図１に示される構成例と同様である。

次に、図４のフローチャートを参照して、プロセッサＡとプロセッサＢのプログラムを一度に切り替えるようにした場合の受信機のプログラムの更新処理を説明する。なお、図４のフローチャートの説明において、事前にプログラム領域１Ａおよび２Ａが実行プログラム領域とされ、プログラム領域１Ｂおよび２Ｂが予備プログラム領域とされているものとする。

また、プロセッサＡの更新プログラムおよびプログラムＢの更新プログラムを圧縮し、多重化したデータ、および、バージョン情報など更新プログラムに関する情報などを含むデータ（以下、多重更新データと称する）が放送局から配信されるとともに、多重更新データが配信される前に、多重更新データが配信される配信時刻、多重更新データの配信を行なうサービス（チャンネル）、多重更新データに含まれるプロセッサＡの更新プログラムとプロセッサＢの更新プログラムのバージョンを統合したバージョン（以下、統合バージョンと称する）などを含むダウンロード告知情報が放送波に多重されて放送局から定期的に送信されるように運用されているものとする。

ステップＳ２１において、プロセッサＡは、現在のプログラムよりも新しいプログラムをダウンロード可能であるか否かを判定する。具体的には、プロセッサＡは、ダウンロード告知情報を受信した場合、配信される多重更新データに含まれる更新プログラムの統合バージョンが、現在のプロセッサＡおよびＢの実行プログラムの統合バージョンより新しいか否かを判定する。更新プログラムの統合バージョンが、現在の実行プログラムの統合バージョンより新しい、すなわち、現在の実行プログラムよりも新しいプログラムをダウンロード可能であると判定された場合、処理はステップＳ２２に進む。

事前にダウンロード告知情報により通知された時刻になった場合、ステップＳ２２において、プロセッサＡは、多重更新データをダウンロードし、RAM３に記憶させる。このとき、プロセッサＡは、プロセッサＡの更新プログラムが含まれる更新データとプロセッサＢの更新プログラムが含まれる更新データとに多重更新データを分離して、プロセッサＡの更新データをRAM３の領域３Cに記憶させ、プロセッサＢの更新データをRAM３の領域３Ｂに記憶させる。なお、RAM３の領域３Ａには、プロセッサＡが処理に使用するデータなどが記憶されており、RAM３の空き領域が含まれる。

ステップＳ２３において、プロセッサＡはプログラムの更新準備を行なう。具体的には、例えば、プロセッサＡは、受信機の使用頻度が低い深夜の予め定められた時刻になるのを監視するなど、プログラムの更新を実行できる条件が整うタイミングを監視し、プログラムの更新を実行できる条件が整った時点で、プログラムが確実に更新されたか否かを示す更新フラグの値をオフに設定する。

プログラムが更新できる条件が整った場合、ステップＳ２４において、プロセッサＡは、RAM３の領域３Ｃに記憶されている更新データに含まれる更新プログラムを読み出し、読み出した更新プログラムを解凍し、解凍した更新プログラムをプロセッサＡの現在の予備プログラム領域であるプログラム領域１Ｂにコピーする。

ステップＳ２５において、プロセッサＡは、RAM３の領域３Ｂに記憶されている更新データをプロセッサＢに送信し、プロセッサＢは、受信した更新データに含まれる更新プログラムを解凍し、解凍した更新プログラムをプロセッサＢの現在の予備プログラム領域であるプログラム領域２Ｂにコピーする。

ステップＳ２６において、プロセッサＡは、プロセッサＡの実行プログラム領域の設定をプログラム領域１Ａからプログラム領域１Ｂに切り替える。これにより、次回の起動時に、プロセッサＡは、プログラム領域１Ｂに記憶された更新プログラムを実行する。

ステップＳ２７において、プロセッサＢは、プロセッサＢの実行プログラムの領域の設定をプログラム領域２Ａからプログラム領域２Ｂに切り替える。これにより、次回の起動時に、プロセッサＢは、プログラム領域２Ｂに記憶された更新プログラムを実行する。その後、プロセッサＢは、実行プログラム領域の設定の切り替えが完了したことを示す信号をプロセッサＡに送信し、プロセッサＡは、その信号の受信に伴い、更新フラグの値をオンに設定し、プログラム更新処理は終了する。

ステップＳ２１において、現在のプログラムよりも新しいプログラムをダウンロード可能でないと判定された場合、そのまま、プログラム更新処理は終了する。

この他、複数のサーバで処理を分散して行なう電子商取引装置および方法が提案されている（例えば、特許文献１参照）。
特開２００２−１５２６０号公報

しかしながら、図３および図４を参照して上述したプログラム更新処理では、ステップＳ２６とＳ２７の処理の間に、停電などにより受信機への電力の供給が中断されると、次回受信機が起動した場合、プロセッサＡのみが更新プログラムを起動するようになり、プロセッサＡとプロセッサＢの実行プログラムのバージョンの不整合が生じてしまうという課題があった。また、例えば、図４のステップＳ２４とＳ２５の処理の間に、受信機への電力の供給が中断され、一方のプロセッサのプログラムのみが更新された場合、受信機の再起動後に元のプログラムを実行できるように、不揮発メモリ１および２に更新プログラムの１つ前のバージョンの予備プログラムを保管しておく必要があり、不揮発性メモリ１および２の容量が大きくなってしまうという課題があった。

さらに、放送局からダウンロードした多重更新データをRAM３に一時的に記憶させるため、図４のステップＳ２２の処理が終了してから、ステップＳ２５の処理が終了するまでの間に、受信機への電力の供給が中断されると、プログラムの更新が完了する前に、RAMに記憶されている多重更新データが消去されてしまうため、多重更新データを再度ダウンロードしなければならない。

これを避けるために、ダウンロードした多重更新データを、RAM３の代わりに、不揮発性メモリ１または不揮発性メモリ２に記憶させる方法も考えられるが、この場合においても、プログラムの更新処理を行なうのは、更新前のプログラムであり、少なくともプログラムの更新処理が終わるまでの間、更新前のプログラムを保持する必要がある。従って、一方の不揮発性メモリに実行プログラム、予備プログラム、プロセッサＡの更新データ、およびプロセッサＢの更新データの４種類のデータを一度に記憶し、他の不揮発性メモリに実行プログラムおよび予備プログラムを一度に記憶する必要があり、不揮発性メモリ１および２の容量が大きくなってしまうという課題があった。

また、特許文献１に記載されている発明では、各サーバが実行するプログラムを更新することについては開示されておらず、上述した課題は解決されていなかった。

本発明は、このような状況に鑑みてなされたものであり、より少ない容量の不揮発性メモリで、２個以上の不揮発性メモリに記憶されたそれぞれ異なるコンピュータが実行するプログラムを、一度にかつ確実に更新することができるようにするものである。

本発明の情報処理装置は、第１のコンピュータと、第２のコンピュータと、第１の情報処理用プログラム、第１の情報処理用プログラムを更新するための第１の更新データ、および、第２の情報処理用プログラムを更新するための第２の更新データを記憶する不揮発性の第１の記憶手段と、第２の情報処理用プログラムを記憶する不揮発性の第２の記憶手段とを含み、第１のコンピュータは、起動時に第１の情報処理用プログラムを更新するための第１の更新処理用プログラムを実行した後、第１のフラグがオフである場合、第１の情報処理用プログラムを実行するとともに、第２のコンピュータに第２のフラグのオフを指示し、第２のコンピュータは、起動時に第２の情報処理用プログラムを更新するための第２の更新処理用プログラムを実行した後、第２のフラグがオフである場合、第２の情報処理用プログラムを実行し、第１のコンピュータは、第１の更新処理用プログラムの実行時に第１のフラグがオンである場合、第１の記憶手段に記憶されている第１の更新データに基づく第１の情報処理用プログラムの更新、および、第１の記憶手段に記憶されている第２の更新データの第２のコンピュータへの送信を実行し、第２の更新データを受信した第２のコンピュータは、第２の更新データに基づく第２の情報処理用プログラムを更新した後、第１のコンピュータに更新の完了を通知し、更新の完了の通知を受けた第１のコンピュータは、第１のフラグをオフにするとともに、第２のコンピュータに第２のフラグのオフを指示し、第２のフラグのオフを指示された第２のコンピュータは、第２のフラグがオンである場合、第２のフラグをオフし、第２のフラグがオフした後、第１のコンピュータおよび第２のコンピュータが再起動し、第１のコンピュータは、第１の情報処理用プログラムの実行中に、第１の更新データおよび第２の更新データを取得した場合、取得した更新データの第１の記憶手段への記憶、第１のフラグのオン、および、第２のコンピュータへの第２のフラグのオンの指示を実行した後、再起動し、第２のフラグのオンを指示された第２のコンピュータは、第２のフラグをオンにした後、再起動する。

第１のコンピュータには、第１の情報処理用プログラムの実行中に、第１の更新データおよび第２の更新データを取得した場合、取得した更新データを第１の記憶手段に記憶させた後、所定の時刻になったときに前記情報処理装置が未使用であるとき、第１のフラグのオン、および、第２のコンピュータへの第２のフラグのオンの指示を実行させた後、再起動させるようにすることができる。

第１の情報処理用プログラムおよび第２の情報処理用プログラムを更新中であることを通知するように制御する通知制御手段をさらに含むようにすることができる。

第１のコンピュータには、第１の更新データに含まれる第１の情報処理用プログラムのバージョンが、第１の記憶手段に記憶されている第１の情報処理用プログラムのバージョンより新しい場合のみ、第１の情報処理用プログラムを更新させ、第２の更新データに含まれる第２の情報処理用プログラムのバージョンが、第２の記憶手段に記憶されている第２の情報処理用プログラムのバージョンより新しい場合のみ、第２の更新データを第２のコンピュータに送信させることができる。

第１の更新処理用プログラムは第１の記憶手段に記憶され、第２の更新処理用プログラムは第２の記憶手段に記憶されるようにすることができる。

本発明の情報処理方法は、第１のコンピュータと、第２のコンピュータと、第１の情報処理用プログラム、第１の情報処理用プログラムを更新するための第１の更新データ、および、第２の情報処理用プログラムを更新するための第２の更新データを記憶する不揮発性の第１の記憶手段と、第２の情報処理用プログラムを記憶する不揮発性の第２の記憶手段とを備える情報処理装置の情報処理方法において、第１のコンピュータは、起動時に第１の情報処理用プログラムを更新するための第１の更新処理用プログラムを実行した後、第１のフラグがオフである場合、第１の情報処理用プログラムを実行するとともに、第２のコンピュータに第２のフラグのオフを指示し、第２のコンピュータは、起動時に第２の情報処理用プログラムを更新するための第２の更新処理用プログラムを実行した後、第２のフラグがオフである場合、第２の情報処理用プログラムを実行し、第１のコンピュータは、第１の更新処理用プログラムの実行時に第１のフラグがオンである場合、第１の記憶手段に記憶されている第１の更新データに基づく第１の情報処理用プログラムの更新、および、第１の記憶手段に記憶されている第２の更新データの第２のコンピュータへの送信を実行し、第２の更新データを受信した第２のコンピュータは、第２の更新データに基づく第２の情報処理用プログラムを更新した後、第１のコンピュータに更新の完了を通知し、更新の完了の通知を受けた第１のコンピュータは、第１のフラグをオフにするとともに、第２のコンピュータに第２のフラグのオフを指示し、第２のフラグのオフを指示された第２のコンピュータは、第２のフラグがオンである場合、第２のフラグをオフし、第２のフラグがオフした後、第１のコンピュータおよび第２のコンピュータが再起動し、第１のコンピュータは、第１の情報処理用プログラムの実行中に、第１の更新データおよび第２の更新データを取得した場合、取得した更新データの第１の記憶手段への記憶、第１のフラグのオン、および、第２のコンピュータへの第２のフラグのオンの指示を実行した後、再起動し、第２のフラグのオンを指示された第２のコンピュータは、第２のフラグをオンにした後、再起動する。

本発明の情報処理装置および方法においては、第１のコンピュータにより、起動時に第１の情報処理用プログラムを更新するための第１の更新処理用プログラムが実行された後、第１のフラグがオフである場合、第１の情報処理用プログラムが実行されるとともに、第２のコンピュータに第２のフラグのオフが指示され、第２のコンピュータにより、起動時に第２の情報処理用プログラムを更新するための第２の更新処理用プログラムが実行された後、第２のフラグがオフである場合、第２の情報処理用プログラムが実行され、第１のコンピュータにより、第１の更新処理用プログラムの実行時に第１のフラグがオンである場合、第１の記憶手段に記憶されている第１の更新データに基づく第１の情報処理用プログラムの更新、および、第１の記憶手段に記憶されている第２の更新データの第２のコンピュータへの送信が実行され、第２の更新データを受信した第２のコンピュータにより、第２の更新データに基づく第２の情報処理用プログラムが更新された後、第１のコンピュータに更新の完了が通知され、更新の完了の通知を受けた第１のコンピュータにより、第１のフラグがオフにされるとともに、第２のコンピュータに第２のフラグのオフが指示され、第２のフラグのオフを指示された第２のコンピュータにより、第２のフラグがオンである場合、第２のフラグがオフされ、第２のフラグがオフされた後、第１のコンピュータおよび第２のコンピュータが再起動され、第１のコンピュータにより、第１の情報処理用プログラムの実行中に、第１の更新データおよび第２の更新データが取得された場合、取得された更新データの第１の記憶手段への記憶、第１のフラグのオン、および、第２のコンピュータへの第２のフラグのオンの指示が実行された後、第１のコンピュータが再起動され、第２のフラグのオンを指示された第２のコンピュータにより、第２のフラグがオンにされた後、第２のコンピュータが再起動される。

以上のように、本発明の情報処理装置および方法、記録媒体、並びにプログラムによれば、コンピュータが実行するプログラムを更新することができる。また、本発明の情報処理装置および方法、記録媒体、並びにプログラムによれば、より少ない容量の不揮発性メモリで、２個以上の不揮発性メモリに記憶されたそれぞれ異なるコンピュータが実行するプログラムを、一度にかつ確実に更新することができる。

以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、発明の実施の形態における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする具体例が、発明の実施の形態に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、構成要件に対応するものとして、ここには記載されていない具体例があったとしても、そのことは、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

さらに、この記載は、発明の実施の形態に記載されている具体例に対応する発明が、請求項に全て記載されていることを意味するものではない。換言すれば、この記載は、発明の実施の形態に記載されている具体例に対応する発明であって、この出願の請求項には記載されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。

請求項１に記載の情報処理装置（例えば、図５の受信機１０２）は、第１のコンピュータ（例えば、図５のプロセッサ１１１）と、第２のコンピュータ（例えば、図５のプロセッサ１１７）と、第１の情報処理用プログラム、前記第１の情報処理用プログラムを更新するための第１の更新データ、および、前記第２の情報処理用プログラムを更新するための第２の更新データを記憶する不揮発性の第１の記憶手段（例えば、図５の不揮発性メモリ１１２）と、第２の情報処理用プログラムを記憶する不揮発性の第２の記憶手段（例えば、図５の不揮発性メモリ１１８）とを含み、 前記第１のコンピュータは、起動時に前記第１の情報処理用プログラムを更新するための第１の更新処理用プログラムを実行した後、第１のフラグがオフである場合、前記第１の情報処理用プログラムを実行するとともに、前記第２のコンピュータに第２のフラグのオフを指示し、前記第２のコンピュータは、起動時に前記第２の情報処理用プログラムを更新するための第２の更新処理用プログラムを実行した後、前記第２のフラグがオフである場合、前記第２の情報処理用プログラムを実行し、前記第１のコンピュータは、前記第１の更新処理用プログラムの実行時に前記第１のフラグがオンである場合、前記第１の記憶手段に記憶されている前記第１の更新データに基づく前記第１の情報処理用プログラムの更新、および、前記第１の記憶手段に記憶されている前記第２の更新データの前記第２のコンピュータへの送信を実行し、前記第２の更新データを受信した前記第２のコンピュータは、前記第２の更新データに基づく前記第２の情報処理用プログラムを更新した後、前記第１のコンピュータに更新の完了を通知し、前記更新の完了の通知を受けた前記第１のコンピュータは、前記第１のフラグをオフにするとともに、前記第２のコンピュータに前記第２のフラグのオフを指示し、前記第２のフラグのオフを指示された前記第２のコンピュータは、前記第２のフラグがオンである場合、前記第２のフラグをオフし、前記第２のフラグがオフした後、前記第１のコンピュータおよび前記第２のコンピュータが再起動し、前記第１のコンピュータは、前記第１の情報処理用プログラムの実行中に、前記第１の更新データおよび前記第２の更新データを取得した場合、取得した更新データの前記第１の記憶手段への記憶、前記第１のフラグのオン、および、前記第２のコンピュータへの前記第２のフラグのオンの指示を実行した後、再起動し、前記第２のフラグのオンを指示された前記第２のコンピュータは、前記第２のフラグをオンにした後、再起動する。

請求項３に記載の情報処理装置（例えば、図５の受信機１０２）は、前記第１の情報処理用プログラムおよび前記第２の情報処理用プログラムを更新中であることを通知するように制御する通知制御手段（例えば、図１０の通知制御部３２４）をさらに含む。
請求項６に記載の情報処理装置（例えば、図５の受信機１０２）は、前記第１の更新データおよび前記第２の更新データの受信を制御する受信制御手段（例えば、図７の更新データ受信制御部２０１）をさらに含む。

請求項７に記載の情報処理方法は、第１のコンピュータ（例えば、図５のプロセッサ１１１）と、第２のコンピュータ（例えば、図５のプロセッサ１１７）と、第１の情報処理用プログラム、前記第１の情報処理用プログラムを更新するための第１の更新データ、および、前記第２の情報処理用プログラムを更新するための第２の更新データを記憶する不揮発性の第１の記憶手段（例えば、図５の不揮発性メモリ１１２）と、第２の情報処理用プログラムを記憶する不揮発性の第２の記憶手段（例えば、図５の不揮発性メモリ１１８）とを備える情報処理装置（例えば、図５の受信機１０２）の情報処理方法において、前記第１のコンピュータは、起動時に前記第１の情報処理用プログラムを更新するための第１の更新処理用プログラムを実行した後、第１のフラグがオフである場合、前記第１の情報処理用プログラムを実行するとともに、前記第２のコンピュータに第２のフラグのオフを指示し、前記第２のコンピュータは、起動時に前記第２の情報処理用プログラムを更新するための第２の更新処理用プログラムを実行した後、前記第２のフラグがオフである場合、前記第２の情報処理用プログラムを実行し、前記第１のコンピュータは、前記第１の更新処理用プログラムの実行時に前記第１のフラグがオンである場合、前記第１の記憶手段に記憶されている前記第１の更新データに基づく前記第１の情報処理用プログラムの更新、および、前記第１の記憶手段に記憶されている前記第２の更新データの前記第２のコンピュータへの送信を実行し、前記第２の更新データを受信した前記第２のコンピュータは、前記第２の更新データに基づく前記第２の情報処理用プログラムを更新した後、前記第１のコンピュータに更新の完了を通知し、前記更新の完了の通知を受けた前記第１のコンピュータは、前記第１のフラグをオフにするとともに、前記第２のコンピュータに前記第２のフラグのオフを指示し、前記第２のフラグのオフを指示された前記第２のコンピュータは、前記第２のフラグがオンである場合、前記第２のフラグをオフし、前記第２のフラグがオフした後、前記第１のコンピュータおよび前記第２のコンピュータが再起動し、前記第１のコンピュータは、前記第１の情報処理用プログラムの実行中に、前記第１の更新データおよび前記第２の更新データを取得した場合、取得した更新データの前記第１の記憶手段への記憶、前記第１のフラグのオン、および、前記第２のコンピュータへの前記第２のフラグのオンの指示を実行した後、再起動し、前記第２のフラグのオンを指示された前記第２のコンピュータは、前記第２のフラグをオンにした後、再起動する。

以下、図を参照して、本発明の実施の形態について説明する。

図５は、本発明を適用した受信機１０２の一実施の形態の構成を示すブロック図である。受信機１０２は、アンテナ１０１を介して、放送局から送信される放送波を受信し、放送波に含まれる映像をディスプレイ１０３に出力して、ディスプレイ１０３に表示させるとともに、放送波に含まれる音声をスピーカ１０４に出力して、スピーカ１０４から音声を出力させる。

受信機１０２は、プロセッサ１１１、不揮発性メモリ１１２、RAM１１３、操作入力部１１４、ネットワークインターフェイス（I/F）１１５、ドライブ１１６、プロセッサ１１７、不揮発性メモリ１１８、RAM１１９、フロントエンド部１２０、デスクランブラ１２１、デマルチプレクサ１２２、MPEG（Moving Picture Experts Group）デコーダ１２３、映像信号処理部１２４、および音声信号処理部１２５により構成される。プロセッサ１１１、プロセッサ１１７、フロントエンド部１２０、デスクランブラ１２１、デマルチプレクサ１２２、MPEGデコーダ１２３、映像信号処理部１２４、および音声信号処理部１２５は、バス１２６を介して相互に接続される。

プロセッサ１１１には、不揮発性メモリ１１２、RAM１１３、操作入力部１１４、ネットワークインターフェイス１１５、およびドライブ１１６が接続されている。プロセッサ１１１は、例えば、CPU、MPUなどにより構成され、ユーザが操作入力部１１４を用いて入力した処理の指示やデータの入力などを受け、不揮発性メモリ１１２に記憶されているプログラムに従って各種の処理を実行する。

プロセッサ１１１は、フロントエンド部１２０、デスクランブラ１２１、デマルチプレクサ１２２、およびMPEGデコーダ１２３を制御して、放送局から送信される放送波の受信処理、放送波に含まれるデータの復調およびスクランブルの解除、放送波に含まれるデータを映像データ、音声データ、セクションデータなどに分離する分離処理、映像データ、音声データのデコードなどを実行する。また、プロセッサ１１１は、図１１乃至図１９を参照して後述するように、プロセッサ１１１が実行するプログラムの更新処理を行なう。

不揮発性メモリ１１２は、例えば、フラッシュメモリ、EEPROM（Electrically Erasable and Programmable Read Only Memory）、HDD（Hard Disk Drive）、MRAM（Magnetoresistive Random Access Memory，磁気抵抗メモリ）、FeRAM（Ferroelectric Random Access Memory，強誘電体メモリ）、OUM（Ovonic Unified Memory）などの書き換え可能な不揮発性のメモリにより構成される。不揮発性メモリ１１２には、図６を参照して後述するように、プロセッサ１１１が実行するプログラム、受信機１０２が受信したダウンロード告知情報やダウンロードデータなどが記憶される。

RAM１１３は、プロセッサ１１１の実行において使用するプログラムや、その実行において適宜変化するパラメータやデータなどを格納する。

操作入力部１１４は、入力ボタンやダイヤルなどからなり、ユーザにより入力された処理の指示を示す信号やデータなどを、プロセッサ１１１に供給する。

ネットワークインターフェイス１１５は、モデムやIEEE802.3インターフェイスなどにより構成され、図示せぬネットワークに接続されるサーバなどとデータリンク確立を行い、必要に応じて、FTP（File Transfer Protocol）やHTTP（Hyper Text Transport Protocol）などのデータ転送プロトコルにより、所定のデータを送受信する。

ドライブ１１６には、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM（Compact Disc-Read Only Memory）、DVD(Digital Versatile Disc)を含む）、光磁気ディスク（MD(Mini-Disc)（登録商標）を含む）、もしくは半導体メモリなどよりなる記録媒体１３１が適宜装着される。ドライブ１１６は、記録媒体１３１よりデータやプログラムなどを読み出したり、記録媒体１３１にデータやプログラムを書き込んだりする。記録媒体１３１から読み出されたプログラムは、必要に応じて、不揮発性メモリ１１２またはRAM１１３に記憶され、インストールされる。また、プロセッサ１１１は、記録媒体１３１から読み出したデータやプログラムなどを、必要に応じて、バス１２６を介してプロセッサ１１７に供給する。プロセッサ１１７は、必要に応じて、取得したプログラムを不揮発性メモリ１１８またはRAM１１９に記憶させ、インストールする。

プロセッサ１１７には、不揮発性メモリ１１８、およびRAM１１９が接続されている。プロセッサ１１７は、プロセッサ１１１およびバス１２６を介して、ユーザが操作入力部１１４を用いて入力した処理の指示やデータの入力などを受け、不揮発性メモリ１１８に記憶されているプログラムに従って各種の処理を実行する。

プロセッサ１１７は、映像信号処理部１２４、音声信号処理部１２５を制御して、デコードされた映像データからディスプレイ１０３に表示させる映像の信号の生成処理、デコードされた音声データからスピーカ１０４から出力させる音声の信号の生成処理、ディスプレイ１０３に表示させたり、スピーカ１０４から音声を出力させたりするチャンネル（サービス）の選局処理、スピーカ１０４から出力される音量の制御などを実行する。また、プロセッサ１１７は、受信機１０２の各部の電源制御を行なう。また、プロセッサ１１７は、図１１乃至図１９を参照して後述するように、プロセッサ１１７が実行するプログラムの更新処理を行なう。

不揮発性メモリ１１８は、不揮発性メモリ１１２と同様に、例えば、フラッシュメモリ、EEPROM、HDD、MRAM、FeRAM、OUMなどの書き換え可能な不揮発性のメモリにより構成される。不揮発性メモリ１１８には、図６を参照して後述するように、プロセッサ１１７が実行するプログラム、プロセッサ１１７が処理を実行する際に使用するデータなどが記憶される。

RAM１１９は、プロセッサ１１７の実行において使用するプログラムや、その実行において適宜変化するパラメータやデータなどを格納する。

プロセッサ１１１とプロセッサ１１７は、バス１２６を介して相互に通信を行ない、各種のデータ、プログラム、制御信号などの送受信を行なう。

フロントエンド部１２０は、アンテナ１０１を介して受信される放送波から、ユーザによる選局やプロセッサ１１１からの指示に対応する放送信号を抽出して、復調し、トランスポートストリームを生成し、デスクランブラ１２１に供給する。

デスクランブラ１２１は、フロントエンド部１２０から供給されるトランスポートストリームのスクランブルを適宜解除して、デマルチプレクサ１２２に供給する。

デマルチプレクサ１２２は、多重化されたトランスポートストリームを、映像または音声データなどのストリームや、セクションデータに分離する。デマルチプレクサ１２２は、分離した映像データおよび音声データをMPEGデコーダ１２３に供給する。また、デマルチプレクサ１２２は、プロセッサ１１１により供給されたパラメータに基づいて、プロセッサ１１１が必要とするセクションデータを、バス１２６を介してプロセッサ１１１に供給する。プロセッサ１１１は、必要に応じて、取得したセクションデータを不揮発性メモリ１１２またはRAM１１３に記憶させる。

セクションデータは、データ放送やデータのダウンロードで利用されるDSM-CC（Digital Storage Media Command and Control）セクション、ダウンロード告知情報（SDTT（Software Download Trigger Table））、およびEPG（Electronic Program Guide）情報などを含む。DSM-CCセクションは、例えば、プロセッサ１１１が実行するプログラムを更新するためのプログラム（以下、更新プログラムと称する）を圧縮したデータおよび更新プログラムのバージョンなど更新プログラムに関する情報などを含むデータ（以下、更新データと称する）と、プロセッサ１１７が実行するプログラムの更新プログラムを圧縮したデータおよび更新プログラムのバージョンなど更新プログラムに関する情報などを含む更新データとを多重化したデータ（以下、多重更新データと称する）を含む。

なお、多重更新データに含まれる更新プログラムのデータ形式は特に限定されず、暗号化されていてもよいし、各プロセッサのみが解釈できる独自のフォーマットの形式でもよい。また、多重更新データには、各プロセッサの更新プログラムのうち、更新されたモジュールのみを含めるようにしてもよい。

ダウンロード告知情報には、多重更新データが配信される配信時刻、多重更新データの配信を行なうサービス（チャンネル）、多重更新データに含まれるプロセッサ１１１の更新プログラムとプロセッサ１１７の更新プログラムのバージョンを統合したバージョン（以下、統合バージョンと称する）などを含み、多重更新データが配信される前に、放送局から定期的に送信される。

MPEGデコーダ１２３は、デマルチプレクサ１２２から供給された映像データおよび音声データをデコードし、デコードした映像データを映像信号処理部１２４に供給し、デコードした音声データを音声信号処理部１２５に供給する。

映像信号処理部１２４は、デマルチプレクサ１２２から供給された映像データに、データ放送データなどを付加（重畳）し、例えば、NTSCフォーマットの映像信号に変換して、変換した映像信号をディスプレイ１０３に出力し、ディスプレイ１０３に表示させる。

音声信号処理部１２５は、デマルチプレクサ１２２から供給された音声データを、アナログの音声信号に変換し、変換した音声信号をスピーカ１０４に出力し、スピーカ１０４から音声を出力させる。

図６は、不揮発性メモリ１１２および１１８に記憶されるプログラムおよびデータの構成の例について説明する。

不揮発性メモリ１１２の記憶領域は、記憶されるプログラムおよびデータの種類により、ブートプログラム領域１１２Ａ、メインプログラム領域１１２Ｂ、更新データ領域１１２Ｃ、更新データ領域１１２Ｄ、および汎用データ領域１１２Ｅの５つに分かれる。

プロセッサ１１１が実行するプログラムは、ブートプログラム１５１とメインプログラム１５２の２つのプログラムから構成され、ブートプログラム１５１はブートプログラム領域１１２Ａに記憶され、メインプログラム１５２はメインプログラム領域１１２Ｂに記憶される。ブートプログラム１５１は、プロセッサ１１１の起動時、および、メインプログラム１５２の更新時にプロセッサ１１１により実行され、プロセッサ１１７との通信機能、不揮発性メモリ１１２およびRAM１１３のデータの読み書きなど、限定された基本的な機能のみを提供する小規模なプログラムである。通常の受信機１０２の処理において、プロセッサ１１１はメインプログラム１５２を実行し、メインプログラム１５２は放送波の受信処理や放送波に含まれるデジタル信号の処理などの機能を提供する。

更新データ領域１１２Ｃには、放送局から送信される多重更新データに含まれるプロセッサ１１１のメインプログラム１５２を更新するための更新データ１５３が記憶される。更新データ領域１１２Ｄには、多重更新データに含まれるプロセッサ１１７のメインプログラム１６２を更新するための更新データ１６３が記憶される。汎用データ領域１１２Ｅには、セクションデータや、プロセッサ１１１が処理を実行するときに使用するデータなどが記憶される。

不揮発性メモリ１１８の記憶領域は、記憶されるプログラムおよびデータの種類により、ブートプログラム領域１１８Ａ、メインプログラム領域１１８Ｂ、および汎用データ領域１１８Ｃの３つに分かれる。

プロセッサ１１７が実行するプログラムは、ブートプログラム１６１とメインプログラム１６２の２つのプログラムから構成され、ブートプログラム１６１はブートプログラム領域１１８Ａに記憶され、メインプログラム１６２はメインプログラム領域１１８Ｂに記憶される。ブートプログラム１６１は、プロセッサ１１７の起動時、および、メインプログラム１６２の更新時にプロセッサ１１７により実行され、プロセッサ１１１との通信機能、不揮発性メモリ１１８およびRAM１１９のデータの読み書き、メインプログラムの更新処理を実行中であることを通知する機能、受信機１０２の各部の電源制御など、限定された基本的な機能のみを提供する小規模なプログラムである。

通常の受信機１０２の処理において、プロセッサ１１７はメインプログラム１６２を実行し、メインプログラム１６２は、ディスプレイ１０３に表示させる映像の映像信号の生成処理、デコードされた音声データからスピーカ１０４から出力させる音声の音声信号の生成処理、チャンネル（サービス）の選局処理などの機能を提供する。

汎用データ領域１１８Ｃには、プロセッサ１１７が処理を実行するときに使用するデータなどが記憶される。

なお、不揮発性メモリ１１２または１１８を、それぞれ複数の不揮発性のメモリにより構成して、図６に示される記憶領域を複数のメモリに分割して割り当てるようにしてもよい。また、ブートプログラム１５１または１６１は、不揮発性メモリ１１２または１１８ではなく、プロセッサ１１１または１１７に接続される図示せぬROM（Read Only Memory）に記憶させるようにしてもよい。

なお、上述した放送局から配信される多重更新データに含まれる更新データ１５３はメインプログラム１５２を更新するためのデータであり、更新データ１６３はメインプログラム１６２を更新するためのデータである。

図７は、メインプログラム１５２を実行するプロセッサ１１１により実現される機能の構成の例の一部を示すブロック図である。プロセッサ１１１がメインプログラム１５２を実行することにより、更新データ受信制御部２０１、モード管理部２０２、受信部２０３、他プロセッサ制御部２０４、および送信部２０５が実現される。

更新データ受信制御部２０１は、バス１２６を介して、デマルチプレクサ１２２に所定のパラメータを供給し、放送局から送信されたセクションデータに含まれるダウンロード告知情報または多重更新データを供給させる。更新データ受信制御部２０１は、取得した多重更新データに含まれる更新データ１５３を不揮発性メモリ１１２の更新データ領域１１２Ｃに記憶させ、多重更新データに含まれる更新データ１６３を更新データ領域１１２Ｄに記憶させる。更新データ受信制御部２０１は、多重更新データを取得したことを示す信号（以下、多重更新データ取得信号）をモード管理部２０２に供給する。更新データ受信制御部２０１は、ダウンロード告知情報に示された配信時刻になると、バス１２６を介して、フロントエンド部１２０を制御して、アンテナ１０１を介して受信される放送信号より、ダウンロード告知情報に示されるサービス（チャンネル）を選局させる。

モード管理部２０２は、メインプログラム１５２または１６２の更新が可能になった場合、例えば、メインプログラム１５２または１６２を更新するように予め定められた受信機１０２の使用頻度が低い深夜などの所定の時刻に、受信機１０２が未使用のスタンバイ状態になっている場合、メインプログラム１５２または１６２の更新を開始することを示す信号（以下、更新処理開始信号と称する）を他プロセッサ制御部２０４に供給する。

モード管理部２０２は、受信機１０２がメインプログラム１５２または１６２の更新処理を実行中か否かを示す未更新フラグを管理する。未更新フラグの値は、例えば、不揮発性メモリ１１２の汎用データ領域１１２Eの所定の領域に記憶され、受信機１０２の出荷時の初期状態において、オフに設定されている。モード管理部２０２は、プロセッサ１１７が管理するメインプログラムを更新中であることを示すモード（以下、更新モードと称する）を示すフラグ（以下、更新モード設定フラグと称する）がオンにされたことを通知する信号（以下、更新モード設定完了信号と称する）を他プロセッサ制御部２０４から取得した場合、未更新フラグをオンにし、未更新フラグの値をオンにしたことを通知する信号（以下、未更新フラグ設定完了信号と称する）を他プロセッサ制御部２０４に供給する。

モード管理部２０２は、プロセッサ１１１の起動時に未更新フラグがオフにされている場合、メインプログラム１５２および１６２が更新済みであることを示す信号（以下、プログラム更新済み信号と称する）を他プロセッサ制御部２０４に供給する。

他プロセッサ制御部２０４は、モード管理部２０２から更新処理開始信号を取得した場合、送信部２０５およびバス１２６を介して、更新モード設定フラグをオンにするように指示する信号（以下、更新モード設定信号と称する）をプロセッサ１１７に送信し、バス１２６および受信部２０３を介して、更新モード設定信号に対する応答である更新モード設定応答信号をプロセッサ１１７から受信する。他プロセッサ制御部２０４は、更新モード設定応答信号を受信した場合、モード管理部２０２に更新モード設定完了信号を供給し、送信部２０５およびバス１２６を介して、プロセッサ１１１および１１７の電源のリセットを指示するリセット信号をプロセッサ１１７に送信する。

他プロセッサ制御部２０４は、モード管理部２０２からプログラム更新済み信号を取得した場合、送信部２０５およびバス１２６を介して、プロセッサ１１７の更新モード設定フラグをオフにするように指示する信号（以下、更新モード解除信号と称する）をプロセッサ１１７に送信する。

図８は、メインプログラム１６２を実行するプロセッサ１１７により実現される機能の構成の例の一部を示すブロック図である。プロセッサ１１７がメインプログラム１６２を実行することにより、受信部２２１、モード管理部２２２、電源管理部２２３、および送信部２２４が実現される。

モード管理部２２２は、バス１２６および受信部２２１を介して、更新モード設定信号および更新モード解除信号をプロセッサ１１１から受信する。モード管理部２２２は、更新モード設定信号を受信した場合、更新モード設定フラグをオンにし、送信部２２４およびバス１２６を介して、更新モード設定応答信号をプロセッサ１１１に送信する。更新モード設定フラグの値は、例えば、不揮発性メモリ１１８の汎用データ領域１１８Cの所定の領域に記憶され、受信機１０２の出荷時の初期状態において、オフに設定されている。

電源管理部２２３は、バス１２６および受信部２２１を介して、プロセッサ１１１からリセット信号を受信する。電源管理部２２３は、リセット信号を受信した場合、送信部２２４およびバス１２６を介して、プロセッサ１１１の電源をリセットするハードウェアの信号をプロセッサ１１１に供給するとともに、プロセッサ１１７の電源をリセットする。

図９は、ブートプログラム１５１を実行するプロセッサ１１１により実現される機能の構成の例を示すブロック図である。プロセッサ１１１がブートプログラム１５１を実行することにより、モード管理部３０１、プログラム起動制御部３０２、プログラム更新制御部３０３、受信部３０４、他プロセッサ制御部３０５、更新データ送信制御部３０６、および送信部３０７が実現される。

モード管理部３０１は、図７のモード管理部２０２と同様に、未更新フラグを管理する。モード管理部３０１は、プロセッサ１１１の起動時に未更新フラグがオンにされている場合、メインプログラム１５２または１６２が未更新であることを示す信号（以下、プログラム未更新信号と称する）を他プロセッサ制御部３０５に供給する。モード管理部３０１は、プロセッサ１１１の起動時に未更新フラグがオフにされている場合、プログラム更新済み信号をプログラム起動制御部３０２に供給する。

モード管理部３０１は、更新モード設定完了信号、および、プロセッサ１１７のメインプログラム１６２の更新が完了したことを通知する信号（以下、他プロセッサ更新完了信号と称する）を他プロセッサ制御部３０５から取得する。モード管理部３０１は、更新モード設定完了信号を取得した場合、メインプログラム１５２の更新が可能であることを示す信号（以下、プログラム更新可能信号と称する）をプログラム更新制御部３０３に供給する。モード管理部３０１は、他プロセッサ更新完了信号を取得した場合、未更新フラグをオフにし、未更新フラグをオフにしたことを通知する信号（以下、未更新フラグ解除信号と称する）を他プロセッサ制御部３０５に供給する。

プログラム起動制御部３０２は、モード管理部３０１からプログラム更新済み信号を取得した場合、メインプログラム１５２を起動する。具体的には、例えば、プログラム起動制御部３０２は、プロセッサ１１１のプログラムカウンタの値を不揮発性メモリ１１２のメインプログラム領域１１２Ｂの先頭アドレスに設定して、プロセッサ１１１がメインプログラム１５２を実行するように制御する。

プログラム更新制御部３０３は、モード管理部３０１からプログラム更新可能信号を取得した場合、必要に応じて、不揮発性メモリ１１２の更新データ領域１１２Ｃから更新データ１５３を読み出し、更新データ１５３に含まれるメインプログラム１５２の更新プログラムを解凍し、解凍した更新プログラムをメインプログラム領域１１２Ｂに上書きし、メインプログラム１５２を更新する。プログラム更新制御部３０３は、メインプログラム１５２の更新が完了したことを示す信号（以下、プログラム更新完了信号と称する）を更新データ送信制御部３０６に供給する。

他プロセッサ制御部３０５は、モード管理部３０１からプログラム未更新信号を取得した場合、送信部３０７およびバス１２６を介して、更新モード設定信号をプロセッサ１１７に送信し、バス１２６および受信部３０４を介して、更新モード設定信号に対する応答である更新モード設定応答信号をプロセッサ１１７から受信する。他プロセッサ制御部３０５は、更新モード設定応答信号を受信した場合、モード管理部３０１に更新モード設定完了信号を供給する。

他プロセッサ制御部３０５は、モード管理部３０１から未更新フラグ解除信号を取得した場合、送信部３０７およびバス１２６を介して、更新モード解除信号をプロセッサ１１７に送信し、バス１２６および受信部３０４を介して、更新モード解除信号に対する応答である更新モード解除応答信号をプロセッサ１１７から受信する。他プロセッサ制御部３０５は、更新モード解除応答信号を受信した場合、送信部３０７およびバス１２６を介して、リセット信号をプロセッサ１１７に送信する。

他プロセッサ制御部３０５は、メインプログラム１６２の更新が完了したことを通知する信号（以下、更新完了通知信号と称する）を、バス１２６および受信部３０４を介してプロセッサ１１７から受信する。他プロセッサ制御部３０５は、プロセッサ１１７のメインプログラム１６２の更新が不要であることを信示す信号（以下、他プロセッサ更新不要信号と称する）を、更新データ送信制御部３０６から取得する。他プロセッサ制御部３０５は、更新完了通知信号を受信した場合、または、他プロセッサ更新不要信号を取得した場合、他プロセッサ更新完了信号をモード管理部３０１に供給する。

更新データ送信制御部３０６は、プログラム更新制御部３０３からプログラム更新完了信号を取得した場合、不揮発性メモリ１１２の更新データ領域１１２Ｄに記憶されている更新データ１６３に含まれるメインプログラム１６２の更新プログラムのバージョンを調べ、調べたバージョンを通知する信号（以下、バージョン通知信号と称する）を、送信部３０７およびバス１２６を介して、プロセッサ１１７に送信し、バージョン通知信号に対する応答であるバージョン通知応答信号を、バス１２６および受信部３０４を介して、プロセッサ１１７から受信する。

更新データ送信制御部３０６は、バージョン通知応答信号により更新データ１６３の送信が必要であることを通知された場合、不揮発性メモリ１１２の更新データ領域１１２Ｄから更新データ１６３を読み出し、読み出した更新データ１６３を、送信部３０７およびバス１２６を介して、プロセッサ１１７に送信する。更新データ送信制御部３０６は、バージョン通知応答信号により更新データ１６３の送信が不要であることを通知された場合、他プロセッサ更新不要信号を他プロセッサ制御部３０５に供給する。

図１０は、ブートプログラム１６１を実行するプロセッサ１１７により実現される機能の構成の例を示すブロック図である。プロセッサ１１７がブートプログラム１６１を実行することにより、受信部３２１、モード管理部３２２、プログラム起動制御部３２３、通知制御部３２４、電源管理部３２５、プログラム更新制御部３２６、および送信部３２７が実現される。

モード管理部３２２は、バス１２６および受信部３２１を介して、プロセッサ１１１から更新モード設定信号を受信する。モード管理部３２２は、更新モード設定信号を受信した場合、更新モード設定フラグをオンにし、送信部３２７およびバス１２６を介して、更新モード設定応答信号をプロセッサ１１１に送信する。モード管理部３２２は、メインプログラム１５２または１６２の更新処理中であることの通知を開始するように指示する信号（以下、更新処理通知開始信号と称する）を通知制御部３２４に供給する。

モード管理部３２２は、バス１２６および受信部３２１を介して、プロセッサ１１１から更新モード解除信号を受信する。モード管理部３２２は、更新モード解除信号を受信した場合、更新モード設定フラグをオフにし、更新モード設定フラグをオフにしたことを通知する信号（以下、更新モード解除完了信号と称する）を電源管理部３２５に供給し、送信部３２７およびバス１２６を介して、更新モード解除応答信号をプロセッサ１１１に送信する。モード管理部３２２は、プロセッサ１１７の起動時に、更新モード設定フラグがオフにされている場合、更新モードがオフされていることを示す信号（以下、更新モード解除済み信号）をプログラム起動制御部３２３に供給する。

プログラム起動制御部３２３は、モード管理部３２２から更新モード解除済み信号を取得した場合、メインプログラム１６２を起動する。具体的には、例えば、プログラム起動制御部３２３は、プロセッサ１１７のプログラムカウンタの値を不揮発性メモリ１１８のメインプログラム領域１１８Ｂの先頭アドレスに設定して、プロセッサ１１７がメインプログラム１６２を実行するように制御する。

通知制御部３２４は、モード管理部３２２から更新処理通知開始信号を取得した場合、ユーザに対して、メインプログラムを更新中であることを通知するための通知処理を行なう。例えば、通知制御部３２４は、映像信号処理部１２４を制御して、受信機１０２のメインプログラムを更新中であること示すアイコンやメッセージなどをディスプレイ１０３に表示させたり、メインプログラムを更新中であることを示す図示せぬLED（Light Emitting Diode）を点灯させたりする。この他にも、例えば、通知制御部３２４が、音声信号処理部１２５を制御して、スピーカ１０４から音声を出力させるなどして、メインプログラムを更新中であることを通知するようにしてもよい。

電源管理部３２５は、バス１２６および受信部３２１を介して、プロセッサ１１１からリセット信号を受信した場合、または、モード管理部３２２から更新モード解除完了信号を取得した場合、送信部３２７およびバス１２６を介して、プロセッサ１１１の電源をリセットするハードウェアの信号をプロセッサ１１１に供給するとともに、プロセッサ１１７の電源をリセットする。

プログラム更新制御部３２６は、バス１２６および受信部３２１を介して、プロセッサ１１１からバージョン通知信号を受信する。プログラム更新制御部３２６は、バージョン通知信号により通知されたメインプログラム１６２の更新プログラムのバージョンと、不揮発性メモリ１１８のメインプログラム領域１１８Ｂに記憶されている現在のメインプログラム１６２のバージョンを比較する。プログラム更新制御部３２６は、送信部３２７およびバス１２６を介して、更新プログラムのバージョンの方が現在のメインプログラム１６２のバージョンよりも新しい場合、更新データ１６３の送信が必要であることを示すバージョン通知応答信号をプロセッサ１１１に送信し、更新プログラムのバージョンが現在のメインプログラム１６２のバージョンよりも新しくない場合、更新データ１６３の送信が不要であることを示すバージョン通知応答信号をプロセッサ１１１に送信する。

プログラム更新制御部３２６は、バス１２６および受信部３２１を介して、プロセッサ１１１から更新データ１６３を受信し、受信した更新データ１６３に含まれるメインプログラム１６２の更新プログラムを解凍し、解凍した更新プログラムをメインプログラム領域１１８Ｂに上書きし、メインプログラム１６２を更新する。プログラム更新制御部３２６は、更新完了通知信号を、送信部３２７およびバス１２６を介して、プロセッサ１１１に送信する。

次に、図１１乃至図１９を参照して、受信機１０２により実行される処理を説明する。図１１乃至図１８は、受信機１０２のプロセッサ１１１または１１７の処理を説明するフローチャートであり、図１９は、図１１乃至図１８のフローチャートの主な処理における、プロセッサ１１１とプロセッサ１１７の間で送受信される信号およびデータの流れを示すシーケンス図である。

なお、図１９のシーケンス図において、信号線または処理線の上に記述されているＳで始まる番号は、図１１乃至図１８のフローチャートの処理のステップ番号に対応している。また、図１９のシーケンス図において、図内の左側の、内部に右下がりの斜線が描かれた長方形で示される期間はプロセッサ１１１がメインプログラム１５２を実行している期間を示し、内部に左下がりの斜線が描かれた長方形で示される期間はプロセッサ１１１がブートプログラム１５１を実行している期間を示す。さらに、図内の右側の、内部に右下がりの斜線が描かれた長方形で示される期間はプロセッサ１１７がメインプログラム１６２を実行している期間を示し、内部に左下がりの斜線が描かれた長方形で示される期間はプロセッサ１１７がブートプログラム１６１を実行している期間を示す。

まず、図１１のフローチャートおよび図１９のシーケンス図を参照して、プロセッサ１１１の起動処理を説明する。なお、この処理は、受信機１０２の電源がオンされたり、プロセッサ１１１の電源がリセットされたりして、プロセッサ１１１が起動したとき、開始される。プロセッサ１１１は、起動時に、まず、不揮発性メモリ１１２のブートプログラム領域１１２Ａに記憶されているブートプログラム１５１を実行する。

ステップＳ１０１において、図９のモード管理部３０１は、未更新フラグがオフであるか否かを判定する。未更新フラグがオフであると判定された場合、すなわち、プロセッサ１１１が実行するメインプログラム１５２、およびプロセッサ１１７が実行するメインプログラム１６２が更新済みである場合、処理はステップＳ１０２に進む。

ステップＳ１０２において、プロセッサ１１１は、メインプログラム１５２を起動する。具体的には、モード管理部３０１は、プログラム更新済み信号をプログラム起動制御部３０２に供給する。プログラム起動制御部３０２は、例えば、プロセッサ１１１のプログラムカウンタの値を不揮発性メモリ１１２のメインプログラム領域１１２Ｂの先頭アドレスに設定する。これにより、プロセッサ１１１がメインプログラム１５２の実行を開始する。

ステップＳ１０３において、図７のモード管理部２０２は、プログラム更新済み信号を他プロセッサ制御部２０４に供給し、他プロセッサ制御部２０４は、送信部２０５およびバス１２６を介して、更新モード解除信号をプロセッサ１１７に送信し、起動処理は終了する。プロセッサ１１７は、後述する図１２のステップＳ１２３またはＳ１２４おいて、更新モード解除信号を受信する。

その後、プロセッサ１１１は、メインプログラム１５２に従って、受信機１０２の各種の処理を実行する。

ステップＳ１０１において、未更新フラグがオンであると判定された場合、すなわち、メインプログラム１５２、または、メインプログラム１６２のうち少なくともいずれか一方が更新されていない場合、処理はステップＳ１０４に進む。

ステップＳ１０４において、プロセッサ１１１は、引き続きブートプログラム１５１に従って、プログラム更新処理を行ない、起動処理は終了する。プログラム更新処理の詳細は、図１５および図１６を参照して後述するが、この処理により、必要に応じて、不揮発性メモリ１１２のメインプログラム領域１１２Ｂに記憶されているメインプログラム１５２が更新される。

なお、以上では、プロセッサ１１１が、ブートプログラム１５１を起動してから、ブートプログラム１５１に従ってメインプログラム１５２を起動するようにしたが、例えば、プロセッサ１１１の起動時に、ハードウェアの処理により、未更新フラグの値に基づいて、ブートプログラム領域１１２Ａの先頭アドレス、または、メインプログラム領域１１２Ｂの先頭アドレスをプロセッサ１１１のプログラムカウンタに設定して、プロセッサ１１１が起動するプログラムを切り替えるようにしてもよい。

次に、図１２のフローチャートおよび図１９のシーケンス図を参照して、プロセッサ１１７の起動処理を説明する。なお、この処理は、受信機１０２の電源がオンされたり、プロセッサ１１７の電源がリセットされたりして、プロセッサ１１７が起動したとき、開始される。プロセッサ１１１は、起動時に、まず、不揮発性メモリ１１８のブートプログラム領域１１８Ａに記憶されているブートプログラム１６１を実行する。

ステップＳ１２１において、図１０のモード管理部３２２は、更新モード設定フラグがオフであるか否かを判定する。更新モード設定フラグがオフであると判定された場合、処理はステップＳ１２２に進む。

ステップＳ１２２において、プロセッサ１１７は、メインプログラム１６２を起動する。具体的には、モード管理部３２２は、更新モード解除済み信号をプログラム起動制御部３２３に供給する。プログラム起動制御部３２３は、例えば、プロセッサ１１７のプログラムカウンタの値を不揮発性メモリ１１８のメインプログラム領域１１８Ｂの先頭アドレスに設定する。これにより、プロセッサ１１７がメインプログラム１６２の実行を開始する。

ステップＳ１２３において、図８のモード管理部２２２は、バス１２６および受信部２２１を介して、図１１のステップＳ１０３においてプロセッサ１１１から送信された更新モード解除信号を受信し、起動処理は終了する。なお、このとき、すでに更新モード設定フラグはオフにされており、モード管理部２２２は、更新モード解除信号の受信に対応する処理は行なわない。

その後、プロセッサ１１７は、メインプログラム１６２に従って、受信機１０２の各種の処理を実行する。

ステップＳ１２１において、更新モード設定フラグがオンであると判定された場合、処理はステップＳ１２４に進む。

ステップＳ１２４において、モード管理部３２２は、更新モード解除信号を受信したか否かを判定する。更新モード解除信号を受信していないと判定された場合、すなわち、図１１のステップＳ１０１において、未更新フラグがオンであると判定され、プロセッサ１１１から更新モード解除信号が送信されなかった場合、処理はステップＳ１２５に進む。

ステップＳ１２５において、プロセッサ１１７は、引き続きブートプログラム１６１に基づいて、プログラム更新処理を行ない、起動処理は終了する。プログラム更新処理の詳細は、図１７および図１８を参照して後述するが、この処理により、必要に応じて、不揮発性メモリ１１８のメインプログラム領域１１８Ｂに記憶されているメインプログラム１６２が更新される。

ステップＳ１２４において、更新モード解除信号を受信したと判定された場合、すなわち、図１１のステップＳ１０１において、未更新フラグがオフであると判定され、ステップＳ１０３においてプロセッサ１１１から送信された更新モード解除信号を、バス１２６および受信部３２１を介して、モード管理部３２２が受信した場合、処理はステップＳ１２６に進み、ステップＳ１２６において、モード管理部３２２は、更新モード設定フラグをオフにし、更新モード解除完了信号を電源管理部３２５に供給する。この処理により、プロセッサ１１１の未更新フラグがオフ、かつ、プロセッサ１１７の更新モード設定フラグがオンの状態から、プロセッサ１１１の未更新フラグがオフ、かつ、プロセッサ１１７の更新モード設定フラグがオフの状態となり、プロセッサ１１１とプロセッサ１１７の状態の不整合が解消される。

ステップＳ１２７において、電源管理部３２５は、プロセッサ１１１およびプロセッサ１１７の電源をリセットして、起動処理は終了する。具体的には、電源管理部３２５は、送信部３２７およびバス１２６を介して、プロセッサ１１１の電源をリセットするハードウェアの信号をプロセッサ１１１に供給する。これにより、プロセッサ１１１の電源がリセットされ、プロセッサ１１１は、再起動した後、図１１を参照して上述した起動処理を行なう。また、電源管理部３２５は、プロセッサ１１７の電源をリセットし、プロセッサ１１７は、再起動した後、再度上述した起動処理を行なう。

なお、以上では、プロセッサ１１７が、ブートプログラム１６１を起動してから、ブートプログラム１６１に従ってメインプログラム１６２を起動するようにしたが、例えば、プロセッサ１１７の起動時に、ハードウェアの処理により、更新モード設定フラグの値に基づいて、ブートプログラム領域１１８Ａの先頭アドレス、または、メインプログラム領域１１８Ｂの先頭アドレスをプロセッサ１１７のプログラムカウンタに設定して、プロセッサ１１７が起動するプログラムを切り替えるようにしてもよい。

次に、図１３のフローチャートと図１９のシーケンス図を参照して、メインプログラム１５２を実行するプロセッサ１１１により実行されるプログラム更新準備処理を説明する。なお、この処理は、図１１を参照して上述した起動処理が行なわれた後、受信機１０２（プロセッサ１１１）の電源がオフされるまでの間、例えば、所定の間隔で定期的に行なわれる。

図５のフロントエンド部１２０は、アンテナ１０１を介して受信される放送波から、ユーザの選局やプロセッサ１１１からの指示に対応する放送信号を抽出して、復調し、トランスポートストリームを生成し、デスクランブラ１２１に供給する。デスクランブラ１２１は、フロントエンド部１２０から供給されるトランスポートストリームのスクランブルを適宜解除して、デマルチプレクサ１２２に供給する。デマルチプレクサ１２２は、多重化されたトランスポートストリームを、映像または音声データなどのストリームや、セクションデータに分離する。デマルチプレクサ１２２は、更新データ受信制御部２０１からバス１２６を介して供給された所定のパラメータに基づいて、セクションデータにダウンロード告知情報が含まれる場合、そのダウンロード告知情報を、バス１２６を介して図７の更新データ受信制御部２０１に供給する。

ステップＳ１４１において、更新データ受信制御部２０１は、ダウンロード告知情報を受信したか否かを判定する。ダウンロード告知情報を受信したと判定された場合、すなわち、バス１２６を介して、デマルチプレクサ１２２からダウンロード告知情報が供給された場合、処理はステップＳ１４２に進む。

ステップＳ１４２において、更新データ受信制御部２０１は、現在のメインプログラムより新しいバージョンのメインプログラムを受信可能であるか否かを判定する。具体的には、更新データ受信制御部２０１は、ステップＳ１４１の処理で受信したダウンロード告知情報に含まれるメインプログラム１５２およびメインプログラム１６２の更新プログラムの統合バージョンと、不揮発性メモリ１１２のメインプログラム領域１１２Ｂに記憶されている現在のメインプログラム１５２および不揮発性メモリ１１８のメインプログラム領域１１８Ｂに記憶されている現在のメインプログラム１６２の統合バージョンを比較して、更新プログラムの統合バージョンの方が現在のメインプログラムの統合バージョンよりも新しい場合、現在のメインプログラムより新しいバージョンのメインプログラムを受信可能であると判定して、処理はステップＳ１４３に進む。

ステップＳ１４３において、更新データ受信制御部２０１は、ステップＳ１４１の処理で取得したダウンロード告知情報を不揮発性メモリ１１２の汎用データ領域１１２Eに記憶させる。

ステップＳ１４２において、現在のメインプログラムより新しいバージョンのメインプログラムを受信可能でないと判定された場合、すなわち、更新プログラムの統合バージョンが現在のメインプログラムの統合バージョンより新しくない場合、ステップＳ１４３の処理はスキップされ、処理はステップＳ１４４に進む。

ステップＳ１４１において、ダウンロード告知情報を受信していないと判定された場合、ステップＳ１４２およびＳ１４３の処理はスキップされ、処理はステップＳ１４４に進む。

ステップＳ１４４において、更新データ受信制御部２０１は、以前のプログラム更新準備処理のステップＳ１４３の処理で、不揮発性メモリ１１２の汎用データ領域１１２Ｅに記憶されているダウンロード告知情報に基づいて、多重更新データの配信時刻になったか否かを判定する。多重更新データの配信時刻になったと判定された場合、処理はステップＳ１４５に進む。

ステップＳ１４５において、更新データ受信制御部２０１は、多重更新データをダウンロードする。具体的には、更新データ受信制御部２０１は、バス１２６を介して、フロントエンド部１２０を制御して、アンテナ１０１を介して受信される放送波より、ダウンロード告知情報に示されるサービス（チャンネル）を選局させる。フロントエンド部１２０は、アンテナ１０１を介して受信される放送波から、更新データ受信制御部２０１の選局に対応する放送信号を抽出して、復調し、トランスポートストリームを生成し、デスクランブラ１２１に出力する。デスクランブラ１２１は、フロントエンド部１２０から入力されるトランスポートストリームのスクランブルを適宜解除して、デマルチプレクサ１２２に出力する。

デマルチプレクサ１２２は、多重化されたトランスポートストリームを、映像または音声データなどのストリームや、セクションデータに分離する。デマルチプレクサ１２２は、更新データ受信制御部２０１からバス１２６を介して供給された所定のパラメータに基づいて、分離したセクションデータに含まれる多重更新データを、バス１２６を介して、更新データ受信制御部２０１に供給する。更新データ受信制御部２０１は、多重更新データに含まれるプロセッサ１１１用の更新データ１５３を不揮発性メモリ１１２の更新データ領域１１２Ｃに記憶させ、多重更新データに含まれるプロセッサ１１７用の更新データ１６３を更新データ領域１１２Ｄに記憶させる。

更新データ受信制御部２０１は、多重更新データ取得信号をモード管理部２０２に供給し、不揮発性メモリ１１２の汎用データ領域１１２Ｅに記憶されているダウンロード告知情報を消去する。モード管理部２０２は、メインプログラム１５２または１６２の更新を開始する条件を設定する。例えば、モード管理部２０２は、予め定められた受信機１０２の使用頻度が低い深夜などの所定の時刻に、メインプログラム１５２または１６２の更新処理を開始するように設定する。

ステップＳ１４４において、不揮発性メモリ１１２の汎用データ領域１１２Ｅにダウンロード告知情報が記憶されていない場合も含めて、多重更新データの配信時刻になっていないと判定された場合、ステップＳ１４５の処理はスキップされ、処理はステップＳ１４６に進む。

ステップＳ１４６において、モード管理部２０２は、メインプログラムの更新が可能であるか否かを判定する。具体的には、例えば、ステップＳ１４５の処理でメインプログラム１５２または１６２の更新処理を開始するように設定した時刻に、受信機１０２が未使用のスタンバイ状態になっている場合、モード管理部２０２は、メインプログラムの更新が可能であると判定し、処理はステップＳ１４７に進む。

ステップＳ１４７において、モード管理部２０２は、他プロセッサ制御部２０４に更新処理開始信号を供給し、他プロセッサ制御部２０４は、送信部２０５およびバス１２６を介して、更新モード設定信号をプロセッサ１１７に送信する。プロセッサ１１７は、後述する図１４のステップＳ１６１において、更新モード設定信号を受信し、ステップＳ１６３において、更新モード設定応答信号を送信する。

ステップＳ１４８において、他プロセッサ制御部２０４は、バス１２６および受信部２０３を介して、プロセッサ１１７から更新モード設定応答信号を受信し、更新モード設定完了信号をモード管理部２０２に供給する。

ステップＳ１４９において、モード管理部２０２は、未更新フラグをオンにし、未更新フラグ設定完了信号を他プロセッサ制御部２０４に供給する。

ステップＳ１５０において、他プロセッサ制御部２０４は、送信部２０５およびバス１２６を介して、リセット信号をプロセッサ１１７に送信する。プロセッサ１１７は、後述する図１４のステップＳ１６４において、リセット信号を受信し、ステップＳ１６５において、プロセッサ１１１の電源をリセットするハードウェアの信号をプロセッサ１１１に供給し、プロセッサ１１１の電源がリセットされ、プログラム更新準備処理は終了する。プロセッサ１１１は、再起動した後、図１１を参照して上述した起動処理を行なう。

次に、図１４のフローチャートと図１９のシーケンス図を参照して、図１３のプログラム更新準備処理に対応して、メインプログラム１６２を実行するプロセッサ１１７により実行される更新モード設定信号受信処理を説明する。

ステップＳ１６１において、図８のモード管理部２２２は、バス１２６および受信部２２１を介して、図１３のステップＳ１４７の処理で、プロセッサ１１１から送信された更新モード設定信号を受信し、ステップＳ１６２において、更新モード設定フラグをオンにし、ステップＳ１６３において、送信部２２４およびバス１２６を介して、更新モード設定応答信号をプロセッサ１１１に送信する。

ステップＳ１６４において、電源管理部２２３は、バス１２６および受信部２２１を介して、図１３のステップＳ１５０の処理でプロセッサ１１１から送信されたリセット信号を受信する。

ステップＳ１６５において、電源管理部２２３は、プロセッサ１１１および１１７の電源をリセットし、更新モード設定信号受信処理は終了する。具体的には、電源管理部２２３は、送信部２２４およびバス１２６を介して、プロセッサ１１１の電源をリセットするハードウェアの信号をプロセッサ１１１に送信する。これにより、プロセッサ１１１の電源がリセットされ、プロセッサ１１１は、再起動した後、図１１を参照して上述した起動処理を行なう。また、電源管理部２２３は、プロセッサ１１７の電源をリセットする。プロセッサ１１７は、再起動した後、図１２を参照して上述した起動処理を行なう。

なお、以上では、プロセッサ１１１が未更新フラグをオンにする前に、ステップＳ１６２において、プロセッサ１１７が更新モード設定フラグをオンにしてから、ステップＳ１４９において、プロセッサ１１１が未更新フラグをオンにするようにした。これは、ステップＳ１４６において、メインプログラムを更新可能であると判定されてから、ステップＳ１６２において、更新モード設定フラグがオンされるまでの間に、例えば、更新プログラムに障害が見つかるなどの理由により、更新プログラムが無効とされ、不揮発性メモリ１１２に記憶されている多重更新データが消去される場合があり、その場合に、多重更新データがないにも関わらず、プロセッサ１１１の未更新フラグがオン、かつプロセッサ１１７の更新モード設定フラグがオンになってしまうのを防止するためである。

これを考慮しなくてもよい場合、プロセッサ１１１の未更新フラグをオンにしてから、プロセッサ１１７の更新モード設定フラグをオンにするようにしてもよい。なお、未更新フラグがオンされている場合、不揮発性メモリ１１２に記憶されている多重更新データは消去されないようにプロセッサ１１１により制御される。

次に、図１５および図１６のフローチャートと図１９のシーケンス図を参照して、図１１のステップＳ１０４のプログラム更新処理の詳細を説明する。

ステップＳ２０１において、図９のモード管理部３０１は、プログラム未更新信号を他プロセッサ制御部３０５に供給し、他プロセッサ制御部３０５は、送信部３０７およびバス１２６を介して、更新モード設定信号をプロセッサ１１７に送信する。プロセッサ１１７は、後述する図１７のステップＳ２５１において、更新モード設定信号を受信し、ステップＳ２５３において、更新モード設定応答信号を送信する。

ステップＳ２０２において、他プロセッサ制御部３０５は、バス１２６および受信部３０４を介して、更新モード設定応答信号をプロセッサ１１７から受信する。他プロセッサ制御部３０５は、更新モード設定完了信号をモード管理部３０１に供給し、モード管理部３０１は、プログラム更新可能信号をプログラム更新制御部３０３に供給する。

ステップＳ２０３において、プログラム更新制御部３０３は、メインプログラム１５２の更新が必要であるか否かを判定する。具体的には、プログラム更新制御部３０３は、不揮発性メモリ１１２のメインプログラム領域１１２Ｂに記憶されている現在のメインプログラム１５２のバージョンと、更新データ領域１１２Ｃに記憶されている更新データ１５３に含まれるメインプログラム１５２の更新プログラムのバージョンとを比較して、更新プログラムのバージョンの方が現在のメインプログラム１５２のバージョンよりも新しい場合、メインプログラム１５２の更新が必要であると判定し、処理はステップＳ２０４に進む。

ステップＳ２０４において、プログラム更新制御部３０３は、メインプログラム１５２を更新する。具体的には、プログラム更新制御部３０３は、不揮発性メモリ１１２の更新データ領域１１２Ｃから更新データ１５３を読み出し、更新データ１５３に含まれるメインプログラム１５２の更新プログラムを解凍し、解凍した更新プログラムをメインプログラム領域１１２Ｂに上書きし、メインプログラム１５２を更新する。このとき、プログラム更新制御部３０３は、メインプログラム１５２を全て更新するようにしてもよいし、メインプログラム１５２内の更新されたモジュールのみを更新するようにしてもよい。

ステップＳ２０３において、メインプログラム１５２の更新が不要と判定された場合、すなわち、メインプログラム１５２の更新プログラムのバージョンが現在のメインプログラム１５２のバージョンより新しくない場合、ステップＳ２０４の処理はスキップされ、メインプログラム１５２は更新されずに、処理はステップＳ２０５に進む。これにより、不必要にメインプログラム１５２が更新される（不揮発性メモリ１１２に書き込まれる）ことが防止され、書き込み回数が有限である不揮発性メモリ１１２の寿命を延ばすことができるとともに、プログラム更新処理の時間が短縮される。

ステップＳ２０５において、更新データ送信制御部３０６は、バージョン通知信号を送信する。具体的には、プログラム更新制御部３０３は、ステップＳ２０４の処理でメインプログラム１５２を更新したか否かに関わらず、プログラム更新完了信号を更新データ送信制御部３０６に供給する。更新データ送信制御部３０６は、不揮発性メモリ１１２の更新データ領域１１２Ｄに記憶されている更新データ１６３に含まれるメインプログラム１６２の更新プログラムのバージョンを調べ、調べたバージョンを通知するバージョン通知信号を、送信部３０７およびバス１２６を介して、プロセッサ１１７に送信する。プロセッサ１１７は、後述する図１７のステップＳ２５４において、バージョン通知信号を受信し、ステップＳ２５７またはＳ２６１において、バージョン通知応答信号を送信する。

ステップＳ２０６において、更新データ送信制御部３０６は、バス１２６および受信部３０４を介して、バージョン通知応答信号をプロセッサ１１７から受信する。

ステップＳ２０７において、更新データ送信制御部３０６は、ステップＳ２０６の処理で受信したバージョン通知信号に基づいて、プロセッサ１１７からメインプログラム１６２の更新が必要であると通知されたか否かを判定する。メインプログラム１６２の更新が必要であると通知されたと判定された場合、すなわち、プロセッサ１１７が、後述する図１７のステップＳ２５６において、メインプログラム１６２の更新が必要であると判定し、ステップＳ２５７において、メインプログラム１６２の更新が必要であることを通知するバージョン通知応答信号を送信した場合、処理はステップＳ２０８に進む。

ステップＳ２０８において、更新データ送信制御部３０６は、不揮発性メモリ１１２の更新データ領域１１２Ｄから更新データ１６３を読み出し、読み出した更新データ１６３を、送信部３０７およびバス１２６を介して、プロセッサ１１７に送信する。なお、このとき、例えば、更新データを送信する前や後に誤り訂正符合を送信したり、更新データに誤り訂正符号を含めたりして、プロセッサ間の通信の信頼性を向上させるようにしてもよい。

プロセッサ１１７は、後述する図１７のステップＳ２５８において、更新データ１６３を受信し、ステップＳ２５９において、メインプログラム１６２を更新した後、ステップＳ２６０において、更新完了通知信号を送信する。

ステップＳ２０９において、他プロセッサ制御部３０５は、バス１２６および受信部３０４を介して、更新完了通知信号をプロセッサ１１７から受信し、他プロセッサ更新完了信号をモード管理部３０１に供給する。その後、処理はステップＳ２１１に進む。

ステップＳ２０７において、メインプログラム１６２の更新が不要であると通知されたと判定された場合、すなわち、プロセッサ１１７が、後述する図１７のステップＳ２５６において、メインプログラム１６２の更新が不要であると判定し、ステップＳ２６１において、メインプログラム１６２の更新が不要であることを通知するバージョン通知応答信号を送信した場合、処理はステップＳ２１０に進む。

ステップＳ２１０において、更新データ送信制御部３０６は、他プロセッサ更新不要信号を他プロセッサ制御部３０５に供給し、他プロセッサ制御部３０５は、他プロセッサ更新完了信号をモード管理部３０１に供給する。その後、更新データ１６３はプロセッサ１１７に送信されずに、処理はステップＳ２１１に進む。

ステップＳ２１１において、モード管理部３０１は、未更新フラグをオフにし、未更新フラグ解除信号を他プロセッサ制御部３０５に供給する。

ステップＳ２１２において、他プロセッサ制御部３０５は、送信部３０７およびバス１２６を介して、更新モード解除信号をプロセッサ１１７に送信する。プロセッサ１１７は、後述する図１８のステップＳ２６２において、更新モード解除信号を受信し、ステップＳ２６３において、更新モード設定フラグをオフにした後、ステップＳ２６４において更新モード解除応答信号を送信する。

他プロセッサ制御部３０５は、ステップＳ２１３において、バス１２６および受信部３０４を介して、更新モード解除応答信号をプロセッサ１１７から受信し、ステップＳ２１４において、送信部３０７およびバス１２６を介して、リセット信号をプロセッサ１１７に送信する。プロセッサ１１７は、後述する図１８のステップＳ２６５において、リセット信号を受信し、ステップＳ２６６において、プロセッサ１１１の電源をリセットするハードウェアの信号をプロセッサ１１１に供給し、プロセッサ１１１の電源がリセットされ、プログラム更新処理は終了する。プロセッサ１１１は、再起動した後、図１１を参照して上述した起動処理を行なう。

次に、図１７および図１８のフローチャートと図１９のシーケンス図を参照して、図１２のステップＳ１２５のプログラム更新処理の詳細を説明する。

ステップＳ２５１において、図１０のモード管理部３２２は、バス１２６および受信部３２１を介して、図１５のステップＳ２０１の処理でプロセッサ１１１から送信された更新モード設定信号を受信する。

ステップＳ２５２において、プロセッサ１１７は、更新モード設定処理を行なう。具体的には、まず、モード管理部３２２は、更新モード設定フラグをオンにし、更新処理通知開始信号を通知制御部３２４に供給する。通知制御部３２４は、映像信号処理部１２４を制御して、受信機１０２のプログラムを更新中であること示すアイコンやメッセージなどをディスプレイ１０３に表示させたり、メインプログラムを更新中であることを示す図示せぬLED（Light Emitting Diode）を点灯させたりする。

ステップＳ２５３において、モード管理部３２２は、送信部３２７およびバス１２６を介して、更新モード設定応答信号をプロセッサ１１１に送信する。

ステップＳ２５４において、プログラム更新制御部３２６は、バス１２６および受信部３２１を介して、図１５のステップＳ２０５の処理でプロセッサ１１１から送信されたバージョン通知信号を受信し、ステップＳ２５５において、不揮発性メモリ１１８のメインプログラム領域１１８Ｂに記憶されている現在のメインプログラム１６２のバージョンを確認する。

ステップＳ２５６において、プログラム更新制御部３２６は、メインプログラム１６２の更新が必要であるか否かを判定する。具体的には、プログラム更新制御部３２６は、ステップＳ２５４の処理で受信したバージョン通知信号により通知されたメインプログラム１６２の更新プログラムのバージョンと、ステップＳ２５５の処理で確認した現在のメインプログラム１６２のバージョンとを比較して、更新プログラムのバージョンの方が現在のメインプログラム１６２のバージョンより新しい場合、メインプログラム１６２の更新が必要であると判定し、処理はステップＳ２５７に進む。

プログラム更新制御部３２６は、ステップＳ２５７において、送信部３２７およびバス１２６を介して、メインプログラム１６２の更新が必要であることを示すバージョン通知応答信号をプロセッサ１１１に送信し、ステップＳ２５８において、バス１２６および受信部３２１を介して、図１５のステップＳ２０８の処理でプロセッサ１１１から送信された更新データ１６３を受信する。

ステップＳ２５９において、プログラム更新制御部３２６は、メインプログラム１６２を更新する。具体的には、プログラム更新制御部３２６は、更新データ１６３に含まれるメインプログラム１６２の更新プログラムを解凍し、解凍した更新プログラムをメインプログラム領域１１８Ｂに上書きし、メインプログラム１６２を更新する。このとき、プログラム更新制御部３２６は、メインプログラム１６２を全て更新するようにしてもよいし、メインプログラム１６２内の更新されたモジュールのみ更新するようにしてもよい。

ステップＳ２６０において、プログラム更新制御部３２６は、送信部３２７およびバス１２６を介して、更新完了通知信号をプロセッサ１１１に送信し、処理はステップＳ２６２に進む。

ステップＳ２５６において、メインプログラム１６２の更新が必要でないと判定された場合、すなわち、メインプログラム１６２の更新プログラムのバージョンが現在のメインプログラム１６２のバージョンより新しくない場合、処理はステップＳ２６１に進む。

ステップＳ２６１において、プログラム更新制御部３２６は、送信部３２７およびバス１２６を介して、メインプログラム１６２の更新が不要であることを示すバージョン通知応答信号をプロセッサ１１１に送信する。その後、メインプログラム１６２の更新は行なわれずに、処理はステップＳ２６２進む。これにより、不必要にメインプログラム１６２が更新される（不揮発性メモリ１１８に書き込まれる）ことが防止され、書き込み回数が有限である不揮発性メモリ１１８の寿命を延ばすことができるとともに、プログラム更新処理の時間が短縮される。

モード管理部３２２は、ステップＳ２６２において、バス１２６および受信部３２１を介して、図１６のステップＳ２１２の処理でプロセッサ１１１から送信された更新モード解除信号を受信し、ステップＳ２６３において、更新モード設定フラグをオフにし、ステップＳ２６４において、送信部３２７およびバス１２６を介して、更新モード解除応答信号をプロセッサ１１１に送信する。

ステップＳ２６５において、電源管理部３２５は、バス１２６および受信部３２１を介して、図１６のステップＳ２１４の処理でプロセッサ１１１から送信されたリセット信号を受信する。

ステップＳ２６６において、電源管理部３２５は、上述した図１２のステップＳ１２７の処理と同様に、プロセッサ１１１および１１７の電源をリセットし、プログラム更新処理は終了する。これにより、プロセッサ１１１および１１７の電源がリセットされ、プロセッサ１１１は、再起動した後、図１１を参照して上述した起動処理を行ない、プロセッサ１１７は、再起動した後、図１２を参照して上述した起動処理を行なう。

なお、図１９のシーケンス図において、ステップＳ１４９において、プロセッサ１１１の未更新フラグがオンされてから、ステップＳ２１１において、未更新フラグがオフされるまでの間に、停電などによりプロセッサ１１１および１１７への電力の供給が遮断された場合、プロセッサ１１１の未更新フラグがオン、かつ、プロセッサ１１７の更新モード設定フラグがオンになっており、プロセッサ１１１および１１７の電力の供給が再開された後、ステップＳ２０１以降のプログラム更新処理が実行されるため、確実にメインプログラム１５２および１６２が更新される。

また、ステップＳ２１１において、プロセッサ１１１の未更新フラグがオフされてから、ステップＳ２６３において、プロセッサ１１７の更新モード設定フラグがオフされるまでの間に、プロセッサ１１１および１１７への電力の供給が遮断された場合、プロセッサ１１１の未更新フラグがオフ、かつ、プロセッサ１１７の更新モード設定フラグがオンになっており、プロセッサ１１１および１１７への電力の供給が再開された後、プロセッサ１１１がメインプログラム１５２を実行する一方、プロセッサ１１７がブートプログラム１６１に従いプログラム更新処理を行なおうとして、プロセッサ１１１と１１７の状態の不整合が発生する。

しかし、ステップＳ１０３において、プロセッサ１１１からプロセッサ１１７に更新モード解除信号が送信され、プロセッサ１１７は、図１９には示されていない、図１２のステップＳ１２４において、更新モード解除信号を受信し、ステップＳ１２６において、更新モード設定フラグをオフにする。そして、ステップＳ１２７において、プロセッサ１１１および１１７の電源がリセットされ、再起動後に、プロセッサ１１１および１１７とも、更新されたメインプログラムを実行するようになり、プロセッサ１１１と１１７の状態の不整合が解消される。

さらに、ステップＳ１６２において、プロセッサ１１７の更新モード設定フラグがオンにされてから、ステップＳ１４９において、プロセッサ１１１の未更新フラグがオンにされるまでの間に、プロセッサ１１１および１１７への電源の供給が遮断された場合も同様に、プロセッサ１１１の未更新フラグがオフ、かつ、プロセッサ１１７の更新モード設定フラグがオンになっており、プロセッサ１１１および１１７への電力の供給が再開された後、プロセッサ１１１がメインプログラム１５２を実行する一方、プロセッサ１１７がブートプログラム１６１に従いプログラム更新処理を行なおうとして、プロセッサ１１１と１１７の状態の不整合が発生する。

この場合も、上述した場合と同様に、プロセッサ１１１からプロセッサ１１７に更新モード解除信号が送信され、プロセッサ１１７の更新モード設定フラグがオフされる。そして、プロセッサ１１１および１１７の電源がリセットされ、プロセッサ１１１および１１７とも、再起動後に、更新前のメインプログラムを実行するようになり、プロセッサ１１１と１１７の状態の不整合が解消される。そして、次に、図１３のステップＳ１４５の処理で設定された所定の時刻になったとき、確実にプログラム更新処理が行なわれる。

このように、不揮発性メモリ１１２に記憶されているメインプログラム１５２と、不揮発性メモリ１１８に記憶されているメインプログラム１６２を一度にかつ確実に更新することができる。また、メインプログラム１５２および１６２を確実に更新できるため、図３に示される従来の受信機のように、不揮発性メモリに一つ前のバージョンのメインプログラムを保管する必要がなくなる。

また、ブートプログラム１５１は機能を限定した小規模なプログラムであり、ブートプログラム１５１のみに必要な機能をメインプログラム１５２から削除することにより、ブートプログラム１５１を設けた場合と設けない場合とを比較して、プロセッサ１１１が実行するプログラムの容量の合計はほとんど変わらなくなる。さらに、更新データ１５３は、メインプログラム１５２を圧縮したデータであり、更新データ１５３の容量はメインプログラム１５２の容量より小さくなる。また、メインプログラム１５２はブートプログラム１５１のみに必要な機能を含まないため、ブートプログラム１５１を設けない場合に比べて、更新データ１５３の容量はより小さくなる。これは、ブートプログラム１６１、メインプログラム１６２、および更新データ１６３についても同様である。

従って、受信機の不揮発性メモリに記憶されるプログラムおよびデータの構成を、図６に示される本発明の構成とした場合、図３に示される従来の受信機のように、それぞれの不揮発性メモリに新旧それぞれのプログラムを記憶するようにした場合に比べて、不揮発性メモリの更新データの記憶領域も含めたプログラム領域の合計の容量を小さくすることができる。さらに、ブートプログラム１５１および１６１は基本的に更新する必要がないため、ブートプログラム１５１および１６１を図示せぬROMに記憶させるようにすることにより、さらに不揮発性メモリのプログラム領域の容量を小さくすることができる。

以上のように、第１の情報処理用プログラムを更新するためのデータを含む第１の更新データ、または、第２の情報処理用プログラムを更新するためのデータを含む第２の更新データを取得し、第１の記憶手段に記憶し、第１のコンピュータにより、第１の更新データに基づいて、第１の記憶手段に記憶されている第１の情報処理用プログラムを更新し、第２の更新データを送信し、第２のコンピュータにより、第２の更新データに基づいて、第２の記憶手段に記憶されている第２の情報処理用プログラムを更新するようにした場合には、コンピュータが実行するプログラムを更新することができる。また、より少ない容量の不揮発性メモリで、２個以上の不揮発性メモリに記憶されたそれぞれ異なるコンピュータが実行するプログラムを、一度にかつ確実に更新することができる。

なお、以上の説明では、２組のプロセッサと不揮発性メモリを設けた受信機の例について説明したが、本発明は、３組以上のプロセッサと不揮発性メモリを設けた受信機にも適用することができる。この場合、例えば、図１９のシーケンス図において、ステップＳ２０１乃至Ｓ２６０までの処理を、プロセッサ１１１以外のプロセッサの数だけ繰り返す。そして、全てのプロセッサのメインプログラムが更新された時点で、プロセッサ１１１が、ステップＳ２１１において、他の全てのプロセッサに更新モード解除信号を送信し、他の全てのプロセッサから更新モード解除応答信号を受信してから、ステップＳ２１３において、リセット信号を送信し、全てのプロセッサの電源をリセットするようにすることにより実現できる。なお、プロセッサの数が増え、不揮発性メモリの数が増えるほど、全ての不揮発性メモリのプログラム領域の合計容量の削減の効果は大きくなる。

また、本発明は、デジタルテレビジョン放送の受信機に限らず、２つ以上のプロセッサを有する情報処理装置に適用することができる。

さらに、以上の説明では、放送局から送信される放送波を介して多重更新データを取得する例について説明したが、ネットワークインターフェイス１１５を介してネットワークに接続されるサーバから多重更新データを取得したり、多重更新データが記録された記録媒体１３１をドライブ１１６に装着して、記録媒体１３１から多重更新データを取得したりするようにしてもよい。

また、メインプログラム１５２および１６２を更新した後に、図１８のステップＳ２６６において、プロセッサ１１１および１１７の電源をリセットして、再起動させるようにしたが、プロセッサ１１１および１１７の電源をリセットせずに、プロセッサ１１１および１１７の内部状態を初期化してから、プロセッサ１１１および１１７が更新プログラムを実行するようにしてもよい。

さらに、プロセッサ１１１および１１７の電源のリセットをプロセッサ１１７が行なうようにしたが、プロセッサ１１１、または、プロセッサ１１１および１１７以外のプロセッサが行なうようにしてもよい。

また、プロセッサ１１７が、図１８のステップＳ２６２において、更新モード解除信号を受信した後、ステップＳ２６４において、更新モード解除応答信号を送信する代わりに、ステップＳ２６６のプロセッサの電源をリセットする処理を行なうようにしてもよい。これにより、図１６のステップＳ２１３およびＳ２１４におけるプロセッサ１１１の処理、並びに、図１８のステップＳ２６４およびＳ２６５におけるプロセッサ１１７の処理、すなわち、プロセッサ１１１とプロセッサ１１７の間で行なわれる更新モード解除応答信号の送受信およびリセット信号の送受信の処理を省略することができる。

さらに、プロセッサ１１７が更新モード設定フラグを管理せずに、必要に応じて、プロセッサ１１１がプロセッサ１１７に未更新フラグの値を送信したり、プロセッサ１１７がプロセッサ１１１に未更新フラグの値を問い合わせたりするようにしてもよい。

また、図１５のステップＳ２０５の処理で、プロセッサ１１１からプロセッサ１１７に更新データ１６３に含まれるメインプログラム１６２の更新プログラムのバージョンを通知する代わりに、プロセッサ１１７からプロセッサ１１１に不揮発性メモリ１１８に記憶されているメインプログラム１６２のバージョンを通知するようにして、プロセッサ１１１が、プロセッサ１１７のメインプログラム１６２の更新が必要か否かを判定するようにしてもよい。

上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。

一連の処理をソフトウェアにより実行させる場合には、ブートプログラム１５１または１５２を、予め不揮発性メモリ１１２または１１８に組み込まれた状態で提供する以外に、ブートプログラム１５１または１６１をネットワークインターフェイス１１５を介してネットワークに接続されるサーバから受信したり、ブートプログラム１５１または１６１が記録された記録媒体１３１を提供して、その記録媒体１３１をドライブ１１６に装着して、記録媒体１３１からブートプログラム１５１または１６１を読み込んだりして、ブートプログラム１５１または１６１を取得し、不揮発性メモリ１１２または１１８にインストールさせることも可能である。

なお、本明細書において、プログラム格納媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

従来の受信機の不揮発性メモリに記憶されるプログラムおよびデータの構成の例について説明する図である。 従来の受信機のプログラムの更新処理の例を説明するフローチャートである。 従来の受信機の不揮発性メモリに記憶されるプログラムおよびデータの構成の別の例について説明する図である。 従来の受信機のプログラムの更新処理の別の例を説明するフローチャートである。 本発明を適用した受信機の一実施の形態の構成を示すブロック図である。 図５の受信機の不揮発性メモリに記憶されるプログラムおよびデータの構成の一例について説明する図である。 図５の受信機のプロセッサがメインプログラムを実行することにより実現される機能の構成の一部の例を示す図である。 図５の受信機の別のプロセッサが別のメインプログラムを実行することにより実現される機能の構成の一部の例を示す図である。 図５の受信機のプロセッサがブートプログラムを実行することにより実現される機能の構成の例を示す図である。 図５の受信機の別のプロセッサが別のブートプログラムを実行することにより実現される機能の構成の例を示す図である。 図５の受信機のプロセッサの起動処理の例を説明するフローチャートである。 図５の受信機の別のプロセッサの起動処理の例を説明するフローチャートである。 図５の受信機のプロセッサのプログラム更新準備処理の例を説明するフローチャートである。 図１３のプログラム更新処理に対応して実行される、図５の受信機の別のプロセッサの更新モード設定信号受信処理の例を説明するフローチャートである。 図１１のステップＳ１０４のプログラム更新処理の詳細を説明するフローチャートである。 図１１のステップＳ１０４のプログラム更新処理の詳細を説明するフローチャートである。 図１２のステップＳ１２５のプログラム更新処理の詳細を説明するフローチャートである。 図１２のステップＳ１２５のプログラム更新処理の詳細を説明するフローチャートである。 図５の受信機の２つのプロセッサ間で送受信される信号およびデータの流れ例を示すシーケンス図である。

符号の説明

１０２ 受信機， １１１ プロセッサ， １１２ 不揮発性メモリ， １１２Ａ ブートプログラム領域， １１２Ｂ メインプログラム領域， １１２Ｃ 更新データ領域， １１２Ｄ 更新データ領域， １１５ ネットワークインターフェイス， １１６ ドライブ， １１７ プロセッサ， １１８ 不揮発性メモリ， １１８Ａ ブートプログラム領域， １１８Ｂ メインプログラム領域， １２０ フロントエンド部， １２１ デスクランブラ， １２２ デマルチプレクサ， １２４ 映像信号処理部， １３１ 記録媒体， １５１ ブートプログラム， １５２ メインプログラム， １５３ 更新データ， １６１ ブートプログラム， １６２ メインプログラム， １６３ 更新データ， ２０１ 更新データ受信制御部， ２０２ モード管理部， ２０４ 他プロセッサ制御部， ２２２ モード管理部， ２２３ 電源管理部， ３０１ モード管理部， ３０２ プログラム起動制御部， ３０３ プログラム更新制御部， ３０５ 他プロセッサ制御部， ３０６ 更新データ送信制御部， ３２２ モード管理部， ３２３ プログラム起動制御部， ３２４ 通知制御部， ３２５ 電源管理部， ３２６ プログラム更新制御部

Claims (7)

1. 第１のコンピュータと、
   第２のコンピュータと、
   第１の情報処理用プログラム、前記第１の情報処理用プログラムを更新するための第１の更新データ、および、前記第２の情報処理用プログラムを更新するための第２の更新データを記憶する不揮発性の第１の記憶手段と、
   第２の情報処理用プログラムを記憶する不揮発性の第２の記憶手段と
   を含み、
   前記第１のコンピュータは、起動時に前記第１の情報処理用プログラムを更新するための第１の更新処理用プログラムを実行した後、第１のフラグがオフである場合、前記第１の情報処理用プログラムを実行するとともに、前記第２のコンピュータに第２のフラグのオフを指示し、
   前記第２のコンピュータは、起動時に前記第２の情報処理用プログラムを更新するための第２の更新処理用プログラムを実行した後、前記第２のフラグがオフである場合、前記第２の情報処理用プログラムを実行し、
   前記第１のコンピュータは、前記第１の更新処理用プログラムの実行時に前記第１のフラグがオンである場合、前記第１の記憶手段に記憶されている前記第１の更新データに基づく前記第１の情報処理用プログラムの更新、および、前記第１の記憶手段に記憶されている前記第２の更新データの前記第２のコンピュータへの送信を実行し、
   前記第２の更新データを受信した前記第２のコンピュータは、前記第２の更新データに基づく前記第２の情報処理用プログラムを更新した後、前記第１のコンピュータに更新の完了を通知し、
   前記更新の完了の通知を受けた前記第１のコンピュータは、前記第１のフラグをオフにするとともに、前記第２のコンピュータに前記第２のフラグのオフを指示し、
   前記第２のフラグのオフを指示された前記第２のコンピュータは、前記第２のフラグがオンである場合、前記第２のフラグをオフし、前記第２のフラグがオフした後、前記第１のコンピュータおよび前記第２のコンピュータが再起動し、
   前記第１のコンピュータは、前記第１の情報処理用プログラムの実行中に、前記第１の更新データおよび前記第２の更新データを取得した場合、取得した更新データの前記第１の記憶手段への記憶、前記第１のフラグのオン、および、前記第２のコンピュータへの前記第２のフラグのオンの指示を実行した後、再起動し、
   前記第２のフラグのオンを指示された前記第２のコンピュータは、前記第２のフラグをオンにした後、再起動する
   情報処理装置。
2. 前記第１のコンピュータは、前記第１の情報処理用プログラムの実行中に、前記第１の更新データおよび前記第２の更新データを取得した場合、取得した更新データを前記第１の記憶手段に記憶させた後、所定の時刻になったときに前記情報処理装置が未使用であるとき、前記第１のフラグのオン、および、前記第２のコンピュータへの前記第２のフラグのオンの指示を実行した後、再起動する
   請求項１に記載の情報処理装置。
3. 前記第１の情報処理用プログラムおよび前記第２の情報処理用プログラムを更新中であることを通知するように制御する通知制御手段を
   さらに含む請求項１に記載の情報処理装置。
4. 前記第１のコンピュータは、前記第１の更新データに含まれる前記第１の情報処理用プログラムのバージョンが、前記第１の記憶手段に記憶されている前記第１の情報処理用プログラムのバージョンより新しい場合のみ、前記第１の情報処理用プログラムを更新し、
   前記第２の更新データに含まれる前記第２の情報処理用プログラムのバージョンが、前記第２の記憶手段に記憶されている前記第２の情報処理用プログラムのバージョンより新しい場合のみ、前記第２の更新データを前記第２のコンピュータに送信する
   請求項１に記載の情報処理装置。
5. 前記第１の更新処理用プログラムは前記第１の記憶手段に記憶され、前記第２の更新処理用プログラムは前記第２の記憶手段に記憶される
   請求項１に記載の情報処理装置。
6. 前記第１の更新データおよび前記第２の更新データの受信を制御する受信制御手段を
   さらに含む請求項１に記載の情報処理装置。
7. 第１のコンピュータと、
   第２のコンピュータと、
   第１の情報処理用プログラム、前記第１の情報処理用プログラムを更新するための第１の更新データ、および、前記第２の情報処理用プログラムを更新するための第２の更新データを記憶する不揮発性の第１の記憶手段と、
   第２の情報処理用プログラムを記憶する不揮発性の第２の記憶手段と
   を備える情報処理装置の情報処理方法において、
   前記第１のコンピュータは、起動時に前記第１の情報処理用プログラムを更新するための第１の更新処理用プログラムを実行した後、第１のフラグがオフである場合、前記第１の情報処理用プログラムを実行するとともに、前記第２のコンピュータに第２のフラグのオフを指示し、
   前記第２のコンピュータは、起動時に前記第２の情報処理用プログラムを更新するための第２の更新処理用プログラムを実行した後、前記第２のフラグがオフである場合、前記第２の情報処理用プログラムを実行し、
   前記第１のコンピュータは、前記第１の更新処理用プログラムの実行時に前記第１のフラグがオンである場合、前記第１の記憶手段に記憶されている前記第１の更新データに基づく前記第１の情報処理用プログラムの更新、および、前記第１の記憶手段に記憶されている前記第２の更新データの前記第２のコンピュータへの送信を実行し、
   前記第２の更新データを受信した前記第２のコンピュータは、前記第２の更新データに基づく前記第２の情報処理用プログラムを更新した後、前記第１のコンピュータに更新の完了を通知し、
   前記更新の完了の通知を受けた前記第１のコンピュータは、前記第１のフラグをオフにするとともに、前記第２のコンピュータに前記第２のフラグのオフを指示し、
   前記第２のフラグのオフを指示された前記第２のコンピュータは、前記第２のフラグがオンである場合、前記第２のフラグをオフし、前記第２のフラグがオフした後、前記第１のコンピュータおよび前記第２のコンピュータが再起動し、
   前記第１のコンピュータは、前記第１の情報処理用プログラムの実行中に、前記第１の更新データおよび前記第２の更新データを取得した場合、取得した更新データの前記第１の記憶手段への記憶、前記第１のフラグのオン、および、前記第２のコンピュータへの前記第２のフラグのオンの指示を実行した後、再起動し、
   前記第２のフラグのオンを指示された前記第２のコンピュータは、前記第２のフラグをオンにした後、再起動する
   情報処理方法。

Images