JP2008009742A - 情報処理装置 - Google Patents

Abstract

【課題】 起動時間の短い情報処理装置を提供する。
【解決手段】 情報処理部１３と、プログラムが記憶された第１記憶部１８と、第１記憶部１８からプログラムが転送される第２記憶部２０と、第２記憶部２０に記憶されたプログラムに基づいて所定のタスクを実行するＣＰＵ１６と、情報処理部１３と第１記憶部１８とＣＰＵ１６とに電力を供給する第１電源２１と、第２記憶部２０に電力を常時供給する第２電源２２とを具備し、第１電源２１がオンされると、第２記憶部２０にプログラムが記憶されているか否かを判断し、プログラムが記憶されている場合に第２記憶部２０に記憶されているプログラムに基づいて所定のタスクの実行を開始し、プログラムが記憶されていない場合に第１記憶部１８からプログラムを第２記憶部２０に転送し、第２記憶部２０に記憶されたプログラムに基づいて所定のタスクの実行を開始する。
【選択図】 図１

Description

本発明は、起動時間の短い情報処理装置に関する。

マイクロコンピュータを用いた情報処理装置では、多くはマイクロコンピュータを動作させるためのオペレーティングシステム、入出力装置を制御するためのドライバプログラムおよび所定の情報処理を実行するためのアプリケーションプログラム等をＲＯＭ（Read Only Memory）に記憶している。

マイクロコンピュータに電源が入れられると、ＣＰＵ（Central Processing Unit）はＲＯＭからプログラムを読み込んでＲＡＭ（Random Access Memory）に転送し、所定の初期設定や各種アプリケーションのパラメータ設定などを行う。
以後、ＣＰＵはＲＡＭに記憶されたプログラムに従ってタスクを実行するので、これにより、ユーザが情報処理装置を使用できるようになる。

然しながら、情報処理の内容か高度かつ複雑になるにつれてＲＯＭに記憶されるプログラムの容量が増大し、情報処理装置が使用できるようになるまでに時間がかかるという問題がある（例えば、特許文献１、または特許文献２参照）。

特許文献１に開示された情報処理装置は、プログラムを収めたプログラム格納用記憶装置と、内部記憶装置と、プログラム格納用記憶装置の内容を内部記憶装置に転送する手段と、内部記憶装置の内容を書き換える手段とを具備している。
これにより、システム起動後にソフトウェアリセットが行われた場合、再びＲＯＭからＲＡＭにシステムプログラムを転送する処理を行わずに再起動させている。

特許文献２に開示された情報処理装置は、ＣＰＵと、基本入出力システムプログラムを内蔵したＢＩＯＳ−ＲＯＭと、ＢＩＯＳ−ＲＯＭの内容を展開してデータを保持するためのＲＡＭと、ＲＡＭには常に電源を供給しておき、電源回路がＯＮの状態からＯＦＦの状態に移行するときはＲＡＭ以外の電源を切断し、電源回路がＯＦＦの状態からＯＮの状態に移行するときは全ての機構に電源を投入する、移行状態によって異なるシーケンスの電源スイッチ手段を備えた電源制御回路手段と、情報処理に必要なキー入力装置をもったキーボード装置を具備している。

これにより電源をオフするときに保存したＲＡＭの内容を、電源をオンしたときに、再現できるようにしている。

然しながら、特許文献１または特許文献２に開示された情報処理装置は、一旦電源をオフした場合に、再びＲＯＭからＲＡＭにシステムプログラムを転送する処理を行なって起動させねばならす、情報処理装置が使用できるようになるまでに時間がかかるという問題がある。
特開平２−２８８５９号公報 特開平４−１３７１１９号公報

本発明は、起動時間の短い情報処理装置を提供する。

本発明の一態様の情報処理装置は、外部から入力された情報に所定の処理を施して外部に出力する情報処理部と、プログラムが記憶された第１記憶部と、前記第１記憶部から前記プログラムが転送される第２記憶部と、前記第２記憶部に記憶された前記プログラムに基づいて所定のタスクを実行するマイクロプロセッサと、前記情報処理部と、前記第１記憶部と、前記マイクロプロセッサとに電力を供給する第１電源と、前記第２記憶部に電力を常時供給する第２電源とを具備し、前記第１電源がオンされると、前記第２記憶部に前記プログラムが記憶されているか否かを判断し、前記第２記憶部に前記プログラムが記憶されている場合に、前記第２記憶部に記憶されている前記プログラムに基づいて所定のタスクの実行を開始し、前記第２記憶部に前記プログラムが記憶されていない場合に、前記第１記憶部から前記プログラムを前記第２記憶部に転送し、前記第２記憶部に記憶された前記プログラムに基づいて所定のタスクの実行を開始することを特徴としている。

本発明によれば、起動時間の短い情報処理装置が得られる。

以下、本発明の実施例について図面を参照しながら説明する。

本発明の実施例１に係る情報処理装置について、図１乃至図３を用いて説明する。図１は情報処理装置の構成を示すブロック図、図２および図３は情報処理装置の動作を示すフローチャートである。

図１に示すように、本実施例の情報処理装置１０は、例えば符号化された映像音声信号を復調して、ディスプレイや音響機器に出力する映像音声再生装置で、入力端子１１を介して符号化された映像音声信号が入力される情報入力部１２と、入力された映像音声信号を復調するデコード機能を有する情報処理部１３と、出力端子１４を介して復調された映像音声信号を外部に出力する情報出力部１５と、情報入力部１２、情報処理部１３、情報出力部１５の動作を制御するＣＰＵ（マイクロプロセッサ）１６とを具備している。

更に、第１コントローラ１７を介してＣＰＵ１６に接続され、ＣＰＵ１６の動作に必要なプログラムが記憶された第１記憶部１８と、第２コントローラ１９を介してＣＰＵ１６に接続され、第１記憶部１８から転送されたプログラムが記憶されている第２記憶部２０とを具備している。

情報処理部１３は、更にデコード機能以外に、画質補正機能、ディスプレイのサイズに合せて画面のサイズを変換するスケーリング機能、インターレス信号をプログレッシブ信号に変換する機能等を有している。

第１記憶部１８は、例えば電気的に消去と書き換えができるＥＥＰＲＯＭ（Electrically Erasable and Programmable ＲＯＭ）を有し、圧縮形式でオペレーティングシステム（ＯＳ）プログラム、基本入出力システム（ＢＩＯＳ）プログラムおよびユーザに対するアプリケーションプログラム等が記憶されている。

第２記憶部２０は、例えばセルフリフレッシュ機能を有するＤＲＡＭを有し、実行形式でオペレーティングシステム（ＯＳ）プログラム、基本入出力システム（ＢＩＯＳ）プログラムおよびユーザに対するアプリケーションプログラム等が記憶されている。
ＣＰＵ１６は、第２記憶部に記憶されているプログラムに基づいて所定のタスクを実行する。

セルフリフレッシュ機能を有するＤＲＡＭは、リフレッシュに必要なクロックを内蔵しており、ＣＰＵ１６のクロックに同期することなくリフレッシュを行うことができるので、本実施例の第２記憶部２０に適している。

更に、第２記憶部を除いて、情報入力部１２、情報処理部１３、情報出力部１５、ＣＰＵ１６、第１コントローラ１７、第１記憶部１８および第２コントローラ１９に電力を供給する第１電源２１と、第２記憶部２０に電力を供給する第２電源２２を具備している。

第１電源２１および第２電源２２は、例えば出力５ＶのＡＣ−ＤＣスイッチングレギュレターである。
第１電源２１は、電源スイッチ２３を介して、電源入力端子２４に接続されている。第２電源２２は、配線２５により、電源入力端子２４に直接接続されている。
電源入力端子２４は、電源ケーブル２６を介して、例えば商用電源ＡＣ１００Ｖに接続されている。

電源ケーブル２６を商用電源に常時接続しておくことにより、第２記憶部２０には常時電力が供給されているので、第２記憶部２０は記憶しているプログラムを保持し続けることができる。

一方、電源スイッチ２３を閉じて第１電源２１をオンすると、情報入力部１２、情報処理部１３、情報出力部１５、ＣＰＵ１６、第１コントローラ１７、第１記憶部１８および第２コントローラ１９に電力が供給され、ＣＰＵ１６は第２記憶部２０に記憶されているプログラムに基づいて、直ちに所定のタスクの実行を開始することができる。

即ち、ＣＰＵ１６は、第１記憶部１８に記憶されている圧縮形式のプログラムを解凍して第２記憶部２０に転送し、第２記憶部２０に実行形式で記憶させることを要しない。
従って、情報処理装置１０が使用可能になるまでの起動時間を短縮することが可能である。

本明細書では起動時間とは、ユーザが第１電源２１をオンしてから、情報処理装置１０が使用可能になるまでの時間をいう。

また、情報処理装置１０は、ユーザが情報処理装置１０を操作するためのリモートコントローラ２７と、リモートコントローラ２７からの赤外線を受信する受光素子２８と、受光素子２８の出力に基づいて所定の処理、例えば第１電源２１のオン・オフなどを（行うスイッチ２３を）制御するサブＣＰＵ２９とを具備している。
サブＣＰＵ２９には、第２記憶部２０と同様に、第２電源２２から常時電力が供給されている。

次に、情報処理装置１０の動作について詳しく説明する。
図２に示すように、情報処理装置１０を使用開始するにあたって、電源ケーブル２６を商用電源に接続すると（ステップＳ０１）、商用電源に直接接続された第２電源２２がオンし、第２記憶部２０およびサブＣＰＵ２９に電力が供給され、サブＣＰＵ２９が起動してサブタスクの実行を開始する（ステップＳ０２）。
これにより、情報処理装置１０がスタンバイし、ユーザはいつでも情報処理装置１０を使用することができるウェイト状態となる（ステップＳ０３）。

次に、ユーザが情報処理装置１０を使用する場合に（ステップＳ０４のＹｅｓ）、リモートコントローラ２７から第１電源２１をオンする指令を赤外線送信すると、受光素子２８が赤外線を受信し、サブＣＰＵ２９に第１電源２１をオンする指令が伝達される。
一方、ユーザが情報処理装置１０を使用しない場合に（ステップＳ０４のＮｏ）、ステップＳ０３に戻り、ウェイト状態を継続する。

次に、図３に示すように、サブＣＰＵ２９は電源スイッチ２３を閉じる指令を送出し、第１電源２１がオンされる（ステップＳ１１）。
第１電源２１がオンすると、情報入力部１２、情報処理部１３、情報出力部１５、ＣＰＵ１６、第１コントローラ１７、第１記憶部１８および第２コントローラ１９に電力が供給される。

次に、情報入力部１２、情報処理部１３、情報出力部１５、ＣＰＵ１６、第１コントローラ１７、第１記憶部１８および第２コントローラ１９がリセット後再起動される（ステップＳ１２）。

即ち、ＣＰＵ１６は、第２記憶部２０の特定のアドレスにアクセスしてデータを読み出し（ステップＳ１３）、読み出されたデータに基づいて、第２記憶部２０にプログラムデータが記憶されているか否かを判断する（ステップＳ１４）。

例えば、１２８Ｍビットのセルフリフレッシュ機能を有するＤＤＲＳ（Double Data Rate Synchronous）ＤＲＡＭでは、ＢＡＮＫＡ／Ｂ／Ｃ／Ｄという３２Ｍビットのバンクを４つ有しているので、例えばＢＡＮＫＡの０ｘ００００アドレスを特定アドレスとして使用することができる。

特定アドレスに、例えばデータＡＡｈ（２進数で１０１０１０１０）を書き込んでおき、ステップＳ１３でＡＡｈが読み出せれば、第２記憶部２０にプログラムが記憶されていると判断し、ＡＡｈ以外のデータが読み出された場合は２記憶部２０にプログラムが記憶されていないと判断する。

第２記憶部２０にプログラムデータが記憶されている場合に（ステップＳ１４のＹｅｓ）、ステップＳ１７へ行き、第２記憶部２０にプログラムデータが記憶されていない場合に（ステップＳ１４のＮｏ）、ステップＳ１５へ行く。

電源ケーブル２６を商用電源に接続した直後は、第２記憶部２０にプログラムが記憶されていないので、第２記憶部２０の初期化が行われる（ステップＳ１５）。

次に、ＣＰＵ１６は第１記憶部１８に記憶されているプログラムを読み込み、プログラムを第２記憶部２０に転送する（ステップＳ１６）。
ここでは、プログラムが圧縮形式で第１記憶部１８に記憶されているので、ＣＰＵ１６は圧縮プログラムを解凍して、実行形式のプログラムを第２記憶部２０に転送する。

これにより、第２記憶部２０には、ＣＰＵ１６を動作させるためのオペレーティングシステム（ＯＳ）プログラム、基本入出力システム（ＢＩＯＳ）プログラムおよびユーザに対するアプリケーションプログラムが記憶される。

次にＣＰＵ１６は、第２記憶部２０にアプリケーションを実行するのに必要な各種のパラメータを設定し（ステップＳ１７）、アプリケーションプログラムが実行できるようになる。

アプリケーションを実行するのに必要な各種のパラメータとしては、例えばノーマル/ワイド／スーパライブといった画面表示モードの設定や、衛星デジタル放送／地上波デジタル放送かの視聴チャネルの設定や、音量・音質の設定などがある。

これにより、ユーザは情報処理装置１０を使用して、ＤＶＤ（Digital Versatile Disk）やデジタルテレビ放送などの映像・音声情報を自由に視聴することができる（ステップＳ１８）。

次に、ユーザが映像・音声情報の視聴を終了するために、リモートコントローラ２７から電源をオフする指令を赤外線送信すると、受光素子２８が赤外線を受信し、サブＣＰＵ２９に電源をオフする指令が伝達される。
サブＣＰＵ２９がＣＰＵ１６に終了指令を送出すると、ＣＰＵ１６は第２記憶部２０に実行中のアプリケーションの各種パラメータを保存するなどの終了処理を行って、動作を停止する（ステップＳ１９）。

次に、サブＣＰＵ２９は電源スイッチ２３を開く指令を送出し、第１電源２１がオフされる（ステップＳ２０）。
次に、ユーザが情報処理装置１０を継続して使用する場合は（ステップＳ２１のＹｅｓ）、ステップＳ０３へ行き、ウェイト状態に戻る。この場合、第２記憶部２０に記憶されているプログラムはそのまま記憶され続ける。

一方、情報処理装置１０を当分使用しない場合は（ステップＳ２１のＮｏ）、電源ケーブル２６が商用電源からはずされる（ステップＳ２２）。

これにより、第２電源２２がオフになるので、第２記憶部２０に記憶されていたプログラムは消去され、情報処理装置１０がシャットダウンされる。

以上説明したように、本実施例の情報処理装置１０は、第２電源２２により常時電力を第２記憶部２０に供給して、第１記憶部１８から転送されたプログラムを常時記憶している。

その結果、ＣＰＵ１６は、第１電源２１がオンされるたびに第１記憶部１８から第２記憶部２０にプログラムを転送することなく、第２記憶部に記憶されているプログラムに基づいて所定のタスクの実行を開始することができる。従って、起動時間の短い情報処理装置１０が得られる。

ここでは、第２記憶部２０がセルフリフレッシュ型のＤＲＡＭを有する場合について説明したが、ＮＡＮＤ型またはＮＯＲ型のフラッシュメモリを有していてもよい。
フラッシュメモリでは、第２電源２２をオフしても記憶されたプログラムが消去されないので、リフレッシュが不要であり、第２コントローラ１９の回路が簡単になる利点がある。

図４は本発明の実施例２に係る情報処理装置の動作の要部を示すフローチャートである。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例１と異なる点は、起動時間を増加させることなく、プログラムを変更できるようにしたことにある。

即ち、図４に示すように、プログラムを変更する必要が生じた場合に（ステップＳ３１のＹｅｓ）、ステップＳ１９とステップＳ２０の間において、ＣＰＵ１６は外部から変更するプログラムを読み込み（ステップＳ３２）、第２記憶部２０に転送して、プログラムを書き換える（ステップＳ３３）。
一方、プログラムを変更する必要がない場合は（ステップＳ３１のＮｏ）、ステップＳ３４にいく。

プログラムを変更する必要が生じた場合とは、例えばＢＳデジタル放送において、「衛星ダウンロード」と呼ばれる受信機本体のプログラムソフトウェアを最新のものに変更するサービスを利用する場合である。
これにより、視聴者はＢＳデジタル放送のさまざまな新しいサービスを、より快適に楽しむことができる。

次に、第１記憶部１８のプログラムを書き換える場合に（ステップＳ３４のＹｅｓ）、第２記憶部２０に記憶されている変更後のプログラムが第１記憶部１８に転送される（ステップＳ３５）。
一方、第１記憶部１８のプログラムを書き換えない場合に（ステップＳ３４のＮｏ）、ステップＳ２０に行き、第１電源２１がオフされる。

これにより、ユーザは情報処理装置１０の使用を継続する場合に（ステップＳ２１のＹｅｓ）、第１電源２１がオンされると（ステップＳ１１）、ＣＰＵ１６は第２記憶部２０に記憶されている変更後のプログラムに基づいて所定のタスクの実行を開始することができる。

なお、ステップＳ３４で第１記憶部１８のプログラムを書き換えない場合は、少なくともステップＳ２２で電源ケーブル２６が商用電源からはずされる前に、第２記憶部２０に記憶されている変更後のプログラムを第１記憶部１８に転送し、第１記憶部１８のプログラムを書き換えて、変更後のプログラムを保存しておくことが必要である。

以上説明したように、本実施例の情報処理装置１０は、プログラムを変更する場合に、第２記憶部２０に記憶されているプログラムを変更し、必要に応じて第１記憶部１８に記憶したプログラムを書き換えるようにしている。

その結果、情報処理装置１０の起動時間を増加させることなく、変更後の新しいプログラムに基づいて所定のタスクの実行を開始できる利点がある。

第１記憶部１８のプログラムを書き換えるか否かは、必要に応じて行えばよいので、例えば書き換え回数に制限があるＥＥＰＲＯＭでは、書き換え回数を少なくして、寿命を長くすることができる利点がある。
一方、安全性を高めるためには、定期的に書き換えを実行することが望ましい。

本発明の実施例１に係る情報処理装置の構成を示すブロック図。 本発明の実施例１に係る情報処理装置の動作を示すフローチャート。 本発明の実施例１に係る情報処理装置の動作を示すフローチャート。 本発明の実施例２に係る情報処理装置の動作の要部を示すフローチャート。

符号の説明

１０ 情報処理装置
１１ 入力端子
１２ 出力端子
１３ 情報入力部
１４ 情報処理部
１５ 情報出力部
１６ ＣＰＵ
１７ 第１コントローラ
１８ 第１記憶部
１９ 第２コントローラ
２０ 第２記憶部
２１ 第１電源
２２ 第２電源
２３ 電源スイッチ
２４ 電源入力端子
２５ 配線
２６ 電源ケーブル
２７ リモートコントローラ
２８ 受光素子
２９ サブＣＰＵ

Claims (5)

1. 外部から入力された情報に所定の処理を施して外部に出力する情報処理部と、
   プログラムが記憶された第１記憶部と、
   前記第１記憶部から前記プログラムが転送される第２記憶部と、
   前記第２記憶部に記憶された前記プログラムに基づいて所定のタスクを実行するマイクロプロセッサと、
   前記情報処理部と、前記第１記憶部と、前記マイクロプロセッサとに電力を供給する第１電源と、
   前記第２記憶部に電力を常時供給する第２電源と、
   を具備し、
   前記第１電源がオンされると、前記第２記憶部に前記プログラムが記憶されているか否かを判断し、前記第２記憶部に前記プログラムが記憶されている場合に、前記第２記憶部に記憶されている前記プログラムに基づいて所定のタスクの実行を開始し、前記第２記憶部に前記プログラムが記憶されていない場合に、前記第１記憶部から前記プログラムを前記第２記憶部に転送し、前記第２記憶部に記憶された前記プログラムに基づいて所定のタスクの実行を開始することを特徴とする情報処理装置。
2. 前記第２記憶部に前記プログラムが記憶されているか否かの判断は、前記第２記憶部の特定のアドレスを参照し、前記アドレスから読み出されたデータに基づいて行うことを特徴とする請求項１に記載の情報処理装置。
3. 前記第２記憶部に記憶されている前記プログラムを変更し、前記変更されたプログラムに基づいて所定のタスクの実行を開始し、必要に応じて前記第２記憶部から前記変更されたプログラムを前記第１記憶部に転送することを特徴とする請求項１に記載の情報処理装置。
4. 前記第２記憶部が、セルフリフレッシュ機能を有するランダムアクセスメモリ、またはフラッシュメモリを具備することを特徴とする請求項１に記載の情報処理装置。
5. 前記第１記憶部が、電気的に消去と書き換えができるＥＥＰＲＯＭを具備することを特徴とする請求項１に記載の情報処理装置。

Images