JP4311407B2 - デジタル放送受信装置およびデジタル放送再生方法 - Google Patents

Description

本発明は、デジタル放送受信装置に関し、特に、当該装置の電源投入後から、当該装置が受信したデジタル放送信号の映像の表示が可能となるまでの時間を短時間とすることが可能なデジタル放送受信装置に関する。

デジタル放送では、映像情報や音声情報に加えて、文字情報や静止画を配信するデータ放送や、視聴者からの入力情報に基づいた双方向のインタラクティブ機能等、様々なサービスを提供すべく付加情報が送信されている。そして、これらサービスの提供を実現するために、当該サービスを実行するためのプログラムは、従前の放送の場合と比較して高機能化、多機能化になってきている。そのため、デジタル放送受信装置においては、当該プログラムを実行すべく、汎用的なオペレーティングシステム（以下、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）ともいう。）を採用している。

前記ＯＳは、上述のようなデジタル放送特有のサービスに対応するプログラムを実行するために、当該ＯＳ自体に種々の機能が組み込まれている。そのため、当該ＯＳの起動が完了してから上記プログラムが使用可能になるまでに長時間を要する。そこで、従来のデジタル放送受信装置（以下、受信装置ともいう。）は、受信信号を復調して得られる復調信号をデコードして第１の映像信号を外部に出力するデジタル信号プロセッサと、前記第１の映像信号に合成するための第２の映像信号を生成する汎用プロセッサと、映像信号の出力を開始するように指示する信号である開始信号の入力を外部から受け付けるユーザインタフェースとを備え、前記デジタル信号プロセッサ及び前記汎用プロセッサの夫々が、前記ユーザインタフェースが前記開始信号の入力を受け付けたのに応じてブートシーケンスを開始し、前記デジタル信号プロセッサが、前記汎用プロセッサのブートシーケンスの完了前に、前記復調信号のデコードを開始するように構成されている（例えば、特許文献１）。

特開２００５−２９５３４４号公報（第１６頁、第１図）

しかしながら、従来のデジタル放送受信装置においては、非常に高価なデジタル信号プロセッサを使用しているため、最終製品であるデジタル放送受信装置の製造コストが非常に高くなってしまう。一方、当該受信装置の電源投入後から、当該装置が受信したデジタル放送信号の映像の表示が可能となるまでの時間を短時間とすることは、ユーザによるデジタル放送の番組の視聴を迅速に行なうために非常に重要な事項である。

そこで、本発明は、上述のような課題を解決するためになされたものであって、従来の受信装置に比べて安価な構成で、当該受信装置の電源投入後から、当該装置が受信したデジタル放送信号の映像の表示が可能となるまでの時間を短時間とすることができるデジタル放送受信装置を提供することを目的とする。

本発明に係るデジタル放送受信装置は、圧縮映像情報、圧縮音声情報および圧縮付加情報を含むデジタル放送信号を受信するデジタル放送受信装置であって、前記圧縮映像情報をデコードする映像デコーダと、前記圧縮音声情報をデコードする音声デコーダと、前記映像デコーダおよび前記音声デコーダを制御するための第１の制御プログラム、および、前記圧縮付加情報を再生するための第２の制御プログラムを別個の領域に記憶した第１の記憶手段と、前記第１の記憶手段から、前記第１の制御プログラムおよび前記第２の制御プログラムを第２の記憶手段に転送する転送手段と、前記第２の記憶手段に記憶された前記第１のプログラムおよび前記第２のプログラムをデコードする展開手段とを備え、前記転送手段は、前記第２の制御プログラムよりも先に前記第１の制御プログラムの転送を開始し、当該第１の制御プログラムの前記第２の記憶手段への転送が終了した後に、前記転送手段による前記第２の制御プログラムの前記第２の記憶手段への転送を開始することを特徴とする。

本発明に係るデジタル放送受信装置によれば、従来の受信装置に比べて安価な構成で、当該受信装置の電源投入後から、当該装置が受信したデジタル放送信号の映像の表示が可能となるまでの時間を短時間とすることができる。

実施の形態１．
図１は、実施の形態１における受信装置１０００の構成を示すブロック図である。図１において、受信装置１０００に電源が投入されると、汎用プロセッサ１（以下、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１ともいう）は、転送手段４に対して、不揮発メモリ３（以下、ＮＶＲＡＭ（Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｒaｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３ともいう）に記録されたプログラムを読み出す旨の信号（以下、プログラム読出し信号ともいう）を出力する。

なお、不揮発メモリ３には、（１）前記ＯＳを起動するためのプログラムであるＯＳ起動プログラム３０１、（２）デジタル放送チューナ６、ＴＳデコーダ７、映像デコーダ８または音声デコーダ９を制御するために必要な制御情報を含むプログラムである出画制御プログラム３０２、および（３）ＥＰＧ（Ｅｌｅｃｔｒｉｃ Ｐｒｏｇｒａｍ Ｇｕｉｄｅ）に基づく番組情報の表示、インタラクティブ機能等、デジタル放送特有の機能を行なうためのプログラムである受信制御プログラム３０３が記憶されている。なお、前記出画制御プログラム３０２は、言い換えれば、ディスプレイ１１に表示する映像に対応する信号（映像信号）の生成、およびスピーカ１２から出力する音声に対応する信号（音声信号）の生成を行なうために必要なプログラムである。

転送手段４は、前記ＣＰＵ１から入力されたプログラム読出し信号に応じて、不揮発メモリ３に記録されたプログラムのＲＡＭ（Ｒｏｍｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２への転送を開始する。具体的に説明すると、当該転送手段４は、まず、不揮発メモリ３に記憶されたＯＳ起動プログラム３０１を読み出してＲＡＭ２（以下、ＲＡＭ２ともいう。）に転送する。そして、ＯＳ起動プログラム３０１の転送が完了すると、転送手段４は、不揮発メモリ３からの出画制御プログラム３０２の読出し、および、読み出した出画制御プログラム３０２のＲＡＭ２への転送を開始する。更に、転送手段４は、出画制御プログラム３０２の転送が完了すると、不揮発メモリ３からの受信制御プログラム３０３の読出し、および、読み出した受信制御プログラム３０３のＲＡＭ２への転送を開始し、当該受信制御プログラム３０３の転送が終了した時点で処理を終了する。

なお、実施の形態１の受信装置１０００において、不揮発メモリ３からＲＡＭ２へのプログラムの転送を行なうのは以下の理由による。すなわち、当該受信装置１０００においては、映像信号および音声信号のデコードの他、デジタル放送特有の機能を実行すべく高速に各種の処理を行なうことが要求される。しかしながら、通常、ＣＰＵ１と不揮発メモリ３との間のアクセススピードは、ＣＰＵ１とＲＡＭ２との間のアクセススピードに比べて遅い。そのため、当該受信装置１０００においては、不揮発メモリ３からＲＡＭ２へのプログラムの転送を行なうとともに、後述する展開手段５によってＲＡＭ２上に前記プログラムの展開（以下、デコードともいう）を行なう。

ＣＰＵ１は、前記プログラム読出し信号を出力した後に、前記ＯＳ起動プログラム３０１のＲＡＭ２への格納が完了したことを検出すると、前記ＲＡＭ２に格納された前記ＯＳ起動プログラム３０１のデコードを開始する旨の信号（以下、第１のデコード開始信号ともいう）を展開手段５に出力する。また、ＣＰＵ１は、前記第１のデコード開始信号を出力した後に、前記出画制御プログラム３０２のＲＡＭ２への格納が完了したことを検出すると、前記ＲＡＭ２に格納された前記出画制御プログラム３０２のデコードを開始する旨の信号（以下、第２のデコード開始信号ともいう）を展開手段５に出力する。更に、ＣＰＵ１は、前記第２のデコード開始信号を出力した後に、前記受信制御プログラム３０３のＲＡＭ２への格納が完了したことを検出すると、前記ＲＡＭ２に格納された前記受信制御プログラム３０３のデコードを開始する旨の信号（以下、第３のデコード開始信号ともいう）を展開手段５に出力する。

展開手段５は、前記ＣＰＵ１から入力された第１のデコード開始信号に応じて、前記ＲＡＭ２に格納された前記ＯＳ起動プログラム３０１のデコードを開始する。また、前記ＣＰＵ１から入力された第２のデコード開始信号に応じて、前記ＲＡＭ２に格納された前記出画制御プログラム３０２のデコードを開始する。更に、前記ＣＰＵ１から入力された第３のデコード開始信号に応じて、前記ＲＡＭ２に格納された前記受信制御プログラム３０３のデコードを開始する。上述した各プログラムのデコードが終了すると、ＲＡＭ２上にプログラムが展開され（すなわち、各プログラムが圧縮前の状態に戻る。）、ＣＰＵ１において当該プログラムの実行が可能な状態となる。

なお、実施の形態１の受信装置１０００においては、不揮発メモリ３に記憶されるＯＳ起動プログラム３０１、出画制御プログラム３０２および受信制御プログラム３０３を圧縮して容量（サイズ）を小さくすることによって、当該プログラムを記録するために必要な不揮発メモリ３の容量（個数）を少なくすることができる。これにより、当該受信装置１０００の部品点数を少なくして、当該受信装置１０００の部品コストを削減することができる。上述のような理由により、各プログラム３０１，３０２，３０３が圧縮されているため、前記展開手段５によってＯＳ起動プログラム３０１等のプログラムをデコードする必要がある。

ＣＰＵ１は、ＲＡＭ２上に前記ＯＳ起動プログラム３０１が展開されると、当該ＯＳ起動プログラム３０１を実行する。そうすると、ＯＳが起動し、出画制御プログラム３０２等、ＯＳ起動プログラム３０１以外の他のプログラムを実行することができる環境が整う。ＣＰＵ１は、ＲＡＭ２上に出画制御プログラム３０２が展開されると、当該出画制御プログラム３０２を実行して、デジタル放送チューナ６、ＴＳデコーダ７、映像デコーダ８および音声デコーダ９の制御を開始する。ＣＰＵ１が当該制御を開始することにより、ディスプレイ１１に映像信号に対応する映像が表示され、スピーカ１２から音声信号に対応する音声が出力される。

以下、ＣＰＵ１が前記出画制御プログラム３０２を実行した後、映像の表示および音声の出力が行なわれるまでにおける各構成の動作を具体的に説明する。デジタル放送チューナ（以下、チューナともいう。）６は、当該受信装置１０００の電源投入時に設定されているチャンネルを特定し、当該チャンネルに対応する信号をアンテナ１０によって受信された受信信号から抽出する。そして、抽出した信号を復調し、復調後の信号（以下、復調信号ともいう。）をＴＳデコーダ７に出力する。

なお、チューナ６におけるチャンネルの特定は、例えば、チャンネルを特定するための情報（例えば、チャンネル番号）と、当該チャンネルの周波数との対応関係を示すリストを図示しないメモリに記憶させておき、当該チューナ６がチャンネルの特定をする際に前記メモリに記憶されたリストを読み出し、当該チャンネルの周波数と、前記受信信号に含まれる周波数とを比較することによって行なう。

ＴＳデコーダ７は、前記チューナ６から出力された復調信号をデコードする。なお、実施の形態１においては、当該受信装置１０００が受信する信号に含まれる映像および音声がＭＰＥＧ−２ ＴＳによって送信されるものとする。したがって、復調信号のデコードを行なうことによって当該チャンネルに対応するＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）が得られる。当該ＴＳは、図示しないデマルチプレクサに入力され、当該デマルチプレクサは当該ＴＳに含まれるパケットが、映像情報を伝送するパケット（以下、映像パケットともいう）であるか、または音声情報を伝送するパケット（以下、音声パケットともいう）であるかを識別する。そして、映像パケットを映像デコーダ８に出力し、音声パケットを音声デコーダ９に出力する。

映像デコーダ８は、入力された映像パケットに含まれる映像情報をデコードしてディスプレイ１１に出力する。また、音声デコーダ９は、入力された音声パケットに含まれる音声情報をデコードしてスピーカ１２に出力する。そうすると、ディスプレイ１１に映像が表示され、スピーカ１２から音声が出力される。

なお、受信制御プログラム３０３は、ＲＡＭ２上に展開された後に、インタラクティブ機能を使用する際等、必要に応じて読み出され、付加情報デコーダ（図示せず）によって使用される。そうすると、当該付加情報デコーダによって付加情報がデコードされ、デジタル放送特有の機能がユーザに提供される。

図２は、受信装置１０００の不揮発メモリ３上におけるプログラムの配置を説明するための説明図である。当該不揮発メモリ３には、ＯＳ起動プログラム３０１および出画制御プログラム３０２が先ロードプログラムモジュール群３００としてまとめて配置される。ここで、出画制御プログラム３０２は、デジタル放送チューナ６を制御するために必要なチューナ制御プログラム３０４、ＴＳデコーダ７を制御するために必要なＴＳデコード制御プログラム３０５、映像デコーダ８を制御するために必要な映像デコード制御プログラム３０６、および音声デコーダ９を制御するために必要な音声デコード制御プログラム３０５によって構成される。なお、先ロードプログラムモジュール群３００中の各プログラムの具体的な内容については、当該受信装置１０００の構成、仕様に応じて任意に決定する。

一方、不揮発メモリ３において前記先ロードプログラムモジュール群３００が記憶された領域と異なる領域には、後ロードプログラムモジュール群としての受信制御プログラム３０３が記憶されている。そして、当該受信制御プログラム３０３は、ユーザインタフェースを作成するために必要なメニュー処理を実行するためのプログラム、データ放送を実行するためのプログラム、ＥＰＧに基づく番組表の表示を行なうためのプログラム等、複数のプログラムから構成される。なお、図２においては、上記複数のプログラムを表示せず当該受信制御プログラム３０３を簡素化して示した。また、後ロードプログラムモジュール群３０３中の各プログラムの具体的な内容については、当該受信装置１０００の構成、仕様に応じて任意に決定する。

図２のように、時間的に先にＲＡＭ２への転送を行なうプログラム（先ロードプログラムモジュール群３００）と、後にＲＡＭ２への転送を行なうプログラム（後ロードプログラムモジュール群３０３）とを細分化し、かつ不揮発メモリ３上の異なる領域にまとめて配置することで、転送時間の短縮を図ることが可能となる。

図３は、受信装置１０００におけるＣＰＵ１、転送手段４および展開手段５の動作の時系列を説明するための説明図である。図３において、ｔ軸は時間方向を示す。また、（ａ）は転送手段４の動作、（ｂ）は展開手段５の動作、（ｃ）はイベント、（ｄ）はＣＰＵ１の動作を示す。なお、イベントとは、当該受信装置１０００への装置外部からの入力等であり、図３においては、受信装置１０００への電源投入およびディスプレイ１１における映像の表示開始（出画）を示した。また、図３（ａ）、（ｂ）に示した各処理に対応する矢印の長さは、他の処理に要する時間との相対的な関係を示すものではない。すなわち、例えば、図３（ａ）においては、ＯＳ起動プログラム３０１を転送する時間と、出画制御プログラム３０２を転送する時間とが同じ長さの矢印で示されているが、各プログラムを転送するために要する時間が同じ時間とは限らない。あくまでも、図３は、各構成の動作の時系列を示したものであり、各プログラムを転送するために要する時間は当該プログラムのデータ量または当該受信装置内の信号送信速度によって異なる。

図３において、電源が投入されると、ＣＰＵ１は、プログラム読み出し信号を転送手段４に出力する。そうすると、転送手段４は、不揮発メモリ３に記憶されたＯＳ起動プログラム３０１、出画制御プログラム３０２、受信制御プログラム３０３を順次読み出してＲＡＭ２に転送する。

ＣＰＵ１は、転送手段４による各プログラム３０１、３０２、３０３の転送の終了に応じて、第１〜第３のデコード開始信号を展開手段５に出力する。そうすると、展開手段５は、各プログラムのデコードを開始する。また、ＣＰＵ１は、展開手段５によるＯＳ起動プログラム３０１のデコードが終了すると、ＯＳを起動する。その後、ＣＰＵ１は、展開手段５による出画制御プログラム３０２のデコードが終了すると、チューナ６、ＴＳデコーダ７、映像デコーダ８または音声デコーダ９の制御を開始する。そうすると、チューナ６、ＴＳデコーダ７、映像デコーダ８または音声デコーダ９の処理によって、受信信号に含まれる映像情報および音声情報に対応する信号がディスプレイ１１またはスピーカ１２に入力される。そして、ディスプレイ１１に映像が表示され、スピーカ１２から音声が出力される。

以上の説明のように、実施の形態１の受信装置１０００によれば、ＤＳＰ等の高価な部品を使用することなく、安価な構成で、当該受信装置の電源投入後から映像が表示されるまでの時間を短時間とすることができる。

具体的には、不揮発メモリ３におけるプログラムを細分化し、かつ不揮発メモリ３上の異なる領域に配置する。これにより、転送時間を短縮することができる。そして、上述のように配置されたプログラムを、映像を表示するために必要なプログラムから順にＲＡＭ２に転送して展開することで、受信信号に含まれる映像の表示が可能となるまでに必要な時間（以下、「出画時間」ともいう。）を短縮することができる。

実施の形態２．
実施の形態２においては、更に出画時間を短縮するための、不揮発メモリ３に記憶させるプログラムの細分化の最適化、および転送手段４による転送のタイミングならびに展開手段５によるデコードのタイミングの最適化について説明する。なお、実施の形態２における受信装置の構成は実施の形態１において説明した受信装置１０００の構成と同様である。

図４は、不揮発メモリ３に格納されたプログラムと、ＲＡＭ２に展開されたプログラムとの関係を説明するための説明図である。なお、圧縮モジュール１〜３は、先ロードプログラムモジュール群３００（ＯＳ起動プログラム３０１、チューナ制御プログラム３０４、ＴＳデコード制御プログラム３０５、映像デコード制御プログラム３０６、および音声デコード制御プログラム３０５）を所定のデータ長で分割したものである。すなわち、図３は、先ロードプログラムモジュール群３００を３つの圧縮モジュールに分割した例である。なお、前記データ長は任意に決定することができる（詳細は後述）。

図４に示すように、先ロードプログラムモジュール群３００を構成する圧縮モジュールは転送手段４によって不揮発メモリ３からＲＡＭ２に転送され、展開手段５によってデコードされる。その結果、各圧縮モジュール３１０，３１１，３１２に対応する展開モジュール２０１，２０２，２０３がＲＡＭ２に記憶される。そして、ＲＡＭ２上に記憶された展開モジュールが先ロードプログラムモジュール群３００に含まれるプログラムを構成する。

図５は、先ロードプログラムモジュール群３００の分割例を説明するための説明図である。図５において、図５（ａ）は図２に示した先ロードプログラムモジュール群３００の内容を示したものである。前記データ長は、例えば、図５（ｂ）の圧縮モジュール１ ３１０ｂ〜圧縮モジュール５ ３１４ｂ（以下、圧縮モジュールをモジュールともいう。）に示すように、各圧縮モジュールを異なるデータ長で複数個としても良いし、図５（ｃ）の圧縮モジュール１ ３１０ｃ〜圧縮モジュール９ ３１８ｃに示すように、各プログラムのデータ長よりも短くするとともに一定長としても良い。また、図５（ｄ）の圧縮モジュール１ ３１０ｄおよび圧縮モジュール２ ３１１ｂに示すように、各プログラムのデータ長よりも長くするとともに一定長としても良い。

なお、各圧縮モジュールの区切りは、各プログラムの区切りに合わせなくても良い。すなわち、１つの圧縮モジュールに、あるプログラムの一部と他のプログラムの一部とが混在するようにしてもよい。例えば、図５（ｂ）の圧縮モジュール１ ３１０ｂの場合には、ＯＳ起動プログラム３１０全部とチューナ制御プログラム３１１の一部が含まれる。

図６は、実施の形態２における転送手段４による転送のタイミングならびに展開手段５によるデコードのタイミングを説明するための説明図である。なお、図６においては、図４に示したように、先ロードプログラムモジュール群３００が３つの圧縮モジュールに分割されている場合について説明する。また、図６において、ｔ軸は時間の方向を示す。

図６（ａ）は、従来の上記タイミングを説明するための説明図であり、図６（ｂ）は、実施の形態２における上記タイミングを説明するための説明図である。なお、図６（ｂ）において上段に示したブロックは転送手段４の動作を示し、下段に示したブロックは展開手段５の動作を示す。

従来は、仮に、複数の圧縮モジュールによって先ロードプログラムモジュール群３００を不揮発メモリ３に記憶させたとしても、図６（ａ）に示すように、圧縮モジュール１ ３１０、圧縮モジュール２ ３１１、および圧縮モジュール３ ３１２の転送が全て終了した後に圧縮モジュール１〜３の展開（デコード）を開始する（５０１）。

一方、実施の形態２においては、転送手段４による圧縮モジュール１ ３１０のＲＡＭ２への転送が終了した直後に、展開手段５が当該圧縮モジュール１ ３１０の展開を開始する（５０２）。また、転送手段４は、展開手段５が当該圧縮モジュール１ ３１０の展開を行なっている間に圧縮モジュール２ ３１１のＲＡＭ２への転送を行なう。そして、展開手段５は、圧縮モジュール１の展開が終了した時点で、圧縮モジュール２ ３１１の展開を開始する（５０３）。すなわち、実施の形態２においては、転送手段４による圧縮モジュールのＲＡＭ２への転送と、展開手段５による圧縮モジュールの展開処理とを並列処理する。

すなわち、実施の形態２における受信装置１０００によれば、全ての圧縮モジュールがＲＡＭ２に転送される前に当該圧縮モジュールの展開処理を開始するため、先ロードプログラムモジュール群３００に含まれるプログラムを図６（ｂ）に示したΔｔだけ早く起動することが可能となる。

なお、図５においては圧縮モジュールの分割例について説明したが、図６における前記Δｔの時間を最大とするためには、圧縮モジュール１の転送終了後、圧縮モジュール１の展開が終了するまでの間に、第２の圧縮モジュールのＲＡＭ２への転送が終了するようにすればよい。

以上の説明のように、実施の形態２の受信装置１０００によれば、先ロードプログラムモジュール群３００に含まれるプログラムを起動するまでの時間を短縮することができる。そのため、出画時間を短くすることができる。具体的に説明すると、発明者の実験によれば、図６（ｂ）のように圧縮モジュールの転送および展開を行なった場合には、出画時間を図６（ａ）の場合の約１／５にすることができる。

実施の形態３．
図７は、実施の形態３の受信装置２０００の構成を示すブロック図である。なお、図１において説明した構成と同様の構成については同一の符号を付し、当該構成についての説明を省略する。図７において、不揮発メモリ３には展開プログラム３１３が記憶される。当該展開プログラム３１３は、図１に示した展開手段５と同様に、不揮発メモリ３に記憶された各プログラムのデコードを行なうためのプログラムである。すなわち、実施の形態３においては、ソフトウェアによってＲＡＭ２に記録されたプログラムのデコードを行なう。

なお、当該受信装置２０００は、実施の形態１の受信装置１０００の場合と異なり、展開手段５を含まない。したがって、展開プログラム３１３を圧縮して不揮発メモリ３に記憶してしまうと、当該展開プログラム３１３を展開することができない。そのため、実施の形態３においては、展開プログラム３１３を圧縮せずに不揮発メモリ３に記憶させる。なお、当該展開プログラム３１３のデータ量は、当該不揮発メモリ３に記憶されるプログラム全体のデータ量に比べて少ない。したがって、不揮発メモリ３の記憶容量が大幅に増大することはない。なお、発明者が試作した結果によれば、不揮発メモリ３に記録する全てのプログラムのデータサイズが７．３ＭＢ（メガバイト）であるのに対し、展開プログラム３１３のデータサイズは１１５ＫＢ（キロバイト）であった。すなわち、不揮発メモリ３に記録する全てのプログラムに対する展開プログラム３１３の割合は約１．６％であった。

図７において、受信装置２０００に電源が投入されると、ＣＰＵ１は、転送手段４に対して、不揮発メモリ３に記録された展開プログラム３１３を読み出す旨の信号を出力する。そうすると、転送手段４は、当該信号に応じて展開プログラム３１３を読み出してＲＡＭ２に転送する。また、転送手段４は、展開プログラム３１３の転送が終了するとＯＳ起動プログラム３０１のＲＡＭ２への転送を開始する。

一方、ＣＰＵ１は、展開プログラム３１３を実行させることにより、転送手段４によってＲＡＭ２に転送されたプログラムの展開を行なう。なお、受信装置２０００におけるその他の動作については、展開手段５の動作を展開プログラム３１３を使用してＣＰＵ１が行なうことを除いて実施の形態１または２において説明した場合と同様である。

以上の説明のように、実施の形態３の受信装置２０００によれば、不揮発メモリ３に記憶された先ロードプログラムモジュール群３００および後ロードプログラムモジュール群３０３の展開をソフトウェアによって行なう。したがって、実施の形態１の受信装置１０００と比較して、回路規模を小さくすることができる。また、不揮発メモリ３から転送され、ＲＡＭ２に記憶されたプログラムの展開を行なうための手段をソフトウェアによって構成したため、当該受信装置２０００の仕様変更または前記プログラムを展開するためのアルゴリズムの変更等に対して柔軟に対応することができる。

実施の形態４
図８は、実施の形態１または２において説明した受信装置１０００の構成をより詳細に示したブロック図である。なお、図１において説明した構成と同様の構成については同一の符号を付し、当該構成についての説明を省略する。

図８において、ユーザが、当該受信装置１０００に付属のリモコン、または、当該受信装置１０００に設ける電源ボタン等の操作手段２１によって電源投入の操作を行なうと、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）２２に電源を投入する旨の信号が入力され、当該受信装置１０００に電源が投入される。受信装置１０００に電源が投入されると、実施の形態１または２において説明したような手順により先ロードプログラムモジュール群３００に含まれるプログラムが起動される。

そうすると、チューナ６１は、受信装置１０００の電源投入時に設定されているチャンネルを特定し、当該チャンネルに対応する信号をアンテナ１０によって受信された受信信号から抽出する。そして、抽出した信号を復調手段６２に出力する。復調手段は、チューナ６１から入力された信号を復調し、復調信号をＴＳデコーダ７に出力する。

ＴＳデコーダ７から出力された映像パケットは映像デコーダ８に入力される。映像デコーダ８は、入力された映像パケットの映像情報をデコードして提示処理手段１８に出力する。また、グラフィックス生成手段１９は、当該チャンネル番号を表示する画像等、受信装置１０００において、当該チャンネルの映像とともに表示するように予め設定されたグラフィックスを生成して提示処理手段１８に出力する。提示処理手段１８は、映像デコーダ８から入力された映像とグラフィックス生成手段１９から入力されたグラフィックスとを合成してディスプレイ１１に出力する。

なお、図８に示した受信装置１０００においては、ＲＡＭ２、ＮＶＲＡＭ３およびＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２４が設けられているが、各メモリの使い分けは、例えば、以下のようにすれば良い。

すなわち、ＲＡＭ２は、実施の形態１または２において説明したように、ある処理を行なう際に一時的に情報を記憶するために使用する（実施の形態１または２においては、圧縮されたプログラムのデコードに使用。）。また、ＮＶＲＡＭ３は、当該受信装置１０００を製造した後に、当該受信装置１０００の仕様に応じて書き換える必要が生じる可能性がある情報（プログラム等）を記憶するために使用する。また、ＲＯＭ２４は、前記グラフィックス生成手段１９において使用する文字のフォント情報、ＯＳのプログラム等、将来的に書換えを行なう必要が生じないと思われる情報を記憶するために使用する。なお、ＣＰＵ１は、受信装置１０００に含まれる各構成に対してバス１７を使用して信号の送受信を行なう。

なお、実施の形態４においては、実施の形態１または２の受信装置１０００の具体的な構成を説明したが、図８における展開手段５を削除した構成が実施の形態３の受信装置２０００の場合に対応する。

また、実施の形態１〜４において説明した受信装置は、例えば、デジタル放送受信機としての液晶デジタルテレビ、車載用デジタル受信機、デジタルチューナ内蔵ＤＶＤレコーダなどに適用することができる。

実施の形態１における受信装置１０００の構成を示すブロック図である。 受信装置１０００の不揮発メモリ３上におけるプログラムの配置を説明するための説明図である。 受信装置１０００におけるＣＰＵ１、転送手段４および展開手段５の動作の時系列を説明するための説明図である。 不揮発メモリ３に格納されたプログラムと、ＲＡＭ２に展開されたプログラムとの関係を説明するための説明図である。 先ロードプログラムモジュール群３００の分割例を説明するための説明図である。 実施の形態２における転送手段４による転送のタイミングならびに展開手段５によるデコードのタイミングを説明するための説明図である。 実施の形態３の受信装置２０００の構成を示すブロック図である。 実施の形態１または２において説明した受信装置１０００の構成をより詳細に示したブロック図である。

符号の説明

１ 汎用プロセッサ、２ ＲＡＭ、３ 不揮発性メモリ、４ 転送手段、５ 展開手段、６ デジタル放送チューナ、７ ＴＳデコーダ、８ 映像デコーダ、９ 音声デコーダ、１０ アンテナ、１１ ディスプレイ、１２ スピーカ。

Claims (7)

1. 圧縮映像情報、圧縮音声情報および圧縮付加情報を含むデジタル放送信号を受信するデジタル放送受信装置であって、
   前記圧縮映像情報をデコードする映像デコーダと、
   前記圧縮音声情報をデコードする音声デコーダと、
   前記映像デコーダおよび前記音声デコーダを制御するための第１の制御プログラム、および前記圧縮付加情報を再生するための第２の制御プログラムを別個の領域に記憶した第１の記憶手段と、
   前記第１の記憶手段から、前記第１の制御プログラムおよび前記第２の制御プログラムを第２の記憶手段に転送する転送手段と、
   前記第２の記憶手段に記憶された前記第１のプログラムおよび前記第２のプログラムを上記第２の記憶手段上に展開する展開手段とを備え、
   前記転送手段は、前記第２の制御プログラムよりも先に前記第１の制御プログラムの転送を開始し、当該第１の制御プログラムの前記第２の記憶手段への転送が終了した後に、前記転送手段による前記第２の制御プログラムの前記第２の記憶手段への転送を開始し、
   前記第１の制御プログラムは、複数個のモジュールに分割されて前記第１の記憶手段に記憶され、
   前記転送手段による第１のモジュールの前記第２の記憶手段への転送終了後、前記展開手段による前記第２の記憶手段に記憶された前記第１のモジュールの展開が終了するまでの間に、第２のモジュールの前記第２の記憶手段への転送が完了することを特徴とするデジタル放送受信装置。
2. 圧縮映像情報、圧縮音声情報および圧縮付加情報を含むデジタル放送信号を受信するデジタル放送受信装置であって、
   前記圧縮映像情報をデコードする映像デコーダと、
   前記圧縮音声情報をデコードする音声デコーダと、
   前記映像デコーダおよび前記音声デコーダを制御するための第１の制御プログラム、および前記圧縮付加情報を再生するための第２の制御プログラムを別個の領域に記憶した第１の記憶手段と、
   前記第１の記憶手段から、前記第１の制御プログラムおよび前記第２の制御プログラムを第２の記憶手段に転送する転送手段と、
   前記第２の記憶手段に記憶された前記第１のプログラムおよび前記第２のプログラムを上記第２の記憶手段上に展開する展開手段とを備え、
   前記転送手段は、前記第２の制御プログラムよりも先に前記第１の制御プログラムの転送を開始し、当該第１の制御プログラムの前記第２の記憶手段への転送が終了した後に、前記転送手段による前記第２の制御プログラムの前記第２の記憶手段への転送を開始し、
   前記第１の制御プログラムは、複数個のモジュールに分割されて前記第１の記憶手段に記憶され、前記モジュールのデータ長は、前記転送手段による第１のモジュールの前記第２の記憶手段への転送終了後、前記展開手段による前記第２の記憶手段に記憶された前記第１のモジュールの展開が終了するまでの間に、第２のモジュールの前記第２の記憶手段への転送が完了可能なデータ長であり、
   前記転送手段による第１のモジュールの前記第２の記憶手段への転送終了後の、前記展開手段による前記第２の記憶手段に記憶された前記第１のモジュールの展開と、
   前記転送手段による第１のモジュールの前記第２の記憶手段への転送終了後の、当該転送手段による前記第２のモジュールの前記第２の記憶手段への転送とは、
   時間的に並列に行なわれることを特徴とするデジタル放送受信装置。
3. 前記展開手段は、ソフトウェアによって構成されることを特徴とする請求項１または２に記載のデジタル放送受信装置。
4. 前記映像デコーダから出力された信号に基づいて前記圧縮映像情報の映像を表示する表示手段と、
   前記音声デコーダから出力された信号に基づいて前記圧縮音声情報の音声を出力する音声出力手段とを更に備える請求項１ないし３のいずれかに記載のデジタル放送受信装置。
5. 前記第１の記憶手段は、不揮発メモリまたはＲＯＭ（Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ）であって、
   前記第２の記憶手段は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であることを特徴とする請求項１ないし４のいずれかに記載のデジタル放送受信装置。
6. デジタル放送信号に含まれる、圧縮映像情報の映像、圧縮音声情報の音声および圧縮付加情報の付加情報を再生するデジタル放送再生方法であって、
   前記圧縮映像情報をデコードし、
   前記圧縮音声情報をデコードし、
   前記圧縮映像情報のデコードおよび前記圧縮音声情報のデコードを行なうための第１の制御プログラム、および、前記圧縮付加情報を再生するための第２の制御プログラムを第１の記憶手段における別個の領域に記憶させ、
   前記第１の記憶手段から、前記第１の制御プログラムおよび前記第２の制御プログラムを第２の記憶手段に転送し、
   前記第２の記憶手段に記憶された前記第１のプログラムおよび前記第２のプログラムをデコードすることを含み、
   前記第２の制御プログラムの転送よりも先に前記第１の制御プログラムの転送を開始し、当該第１の制御プログラムの前記第２の記憶手段への転送が終了した後に、前記第２の制御プログラムの前記第２の記憶手段への転送を開始し、
   前記第１の制御プログラムは、複数個のモジュールに分割されて前記第１の記憶手段に記憶され、
   第１のモジュールの前記第２の記憶手段への転送終了後、前記第２の記憶手段に記憶された前記第１のモジュールの展開が終了するまでの間に、第２のモジュールの前記第２の記憶手段への転送が完了することを特徴とするデジタル放送再生方法。
7. デジタル放送信号に含まれる、圧縮映像情報の映像、圧縮音声情報の音声および圧縮付加情報の付加情報を再生するデジタル放送再生方法であって、
   前記圧縮映像情報をデコードし、
   前記圧縮音声情報をデコードし、
   前記圧縮映像情報のデコードおよび前記圧縮音声情報のデコードを行なうための第１の制御プログラム、および、前記圧縮付加情報を再生するための第２の制御プログラムを第１の記憶手段における別個の領域に記憶させ、
   前記第１の記憶手段から、前記第１の制御プログラムおよび前記第２の制御プログラムを第２の記憶手段に転送し、
   前記第２の記憶手段に記憶された前記第１のプログラムおよび前記第２のプログラムをデコードすることを含み、
   前記第２の制御プログラムの転送よりも先に前記第１の制御プログラムの転送を開始し、当該第１の制御プログラムの前記第２の記憶手段への転送が終了した後に、前記第２の制御プログラムの前記第２の記憶手段への転送を開始し、
   前記第１の制御プログラムは、複数個のモジュールに分割されて前記第１の記憶手段に記憶され、前記モジュールのデータ長は、第１のモジュールの前記第２の記憶手段への転送終了後、前記第２の記憶手段に記憶された前記第１のモジュールの展開が終了するまでの間に、第２のモジュールの前記第２の記憶手段への転送が完了可能なデータ長であり、
   第１のモジュールの前記第２の記憶手段への転送終了後の、前記第２の記憶手段に記憶された前記第１のモジュールの展開と、
   第１のモジュールの前記第２の記憶手段への転送終了後の、前記第２のモジュールの前記第２の記憶手段への転送とは、
   時間的に並列に行なわれることを特徴とするデジタル放送再生方法。

Images