JP4890316B2 - 電子部品実装配線基板の製造方法 - Google Patents

Description

本発明は、配線基板の製造方法に係り、特に電子部品の実装された配線基板の製造方法に関する。

配線基板の接続パッドにはんだペーストを印刷し、このはんだペースト上にチップコンデンサ等の電子部品を載置してリフローすることによって、電子部品を配線基板に実装する配線基板の製造方法が開示されている（例えば、特許文献１、特許文献２参照）。
特開２００１−２０３４４５号公報 特開２００４−３３５５０７号公報

しかしながら、上記の手法では、図１０に示すように、チップ状の電子部品１の一方の電極１ａが配線基板２の接続用パッド３から高さ方向に離間するいわゆるチップ立ち現象（マンハッタン現象ともいう）を起こすことがあった。リフロー炉で加熱することにより、はんだペーストは溶融する。一方の接続パッド３上のはんだペーストが、他方の接続パッド３上のはんだペーストよりも早く溶けると、溶融したはんだペーストの表面張力によって、電子部品１の端部を支点として高さ方向に回転力を生じる。この回転力によって、電子部品１が、早く溶融したはんだペーストの方の接続パッド３側に引き寄せられて、チップ立ちを生じてしまう。チップ立ち現象が生じるとこの状態ではんだ付けが終了してしまうので、溶融が遅い側の電子部品１の電極１ａが、接続されるべき接続パッド３から離間するオープン不良により、配線基板２全体が不良品として扱われ、製造歩留まりが低下してしまうという問題を有していた。
特に、最近、配線基板の実装密度を向上させるために、チップ状の電子部品の小型化、軽量化が進んでおり、電子部品が小型化、軽量化するほど、チップ立ち現象は発生しやすいため、チップ立ち現象を有効に防止する技術が求められている。
そこで、本発明者は、このような問題点を解消するために、電子部品を覆うように蓋体を基板上に配置することによって、リフロー時における電子部品の起き上がりを制限し、チップ立ちを防止できることを見出した。
しかしながら、この方法では、蓋体によって電子部品を覆っているので、電子部品を実装する空間（言い換えれば、蓋体と電子部品との間に形成される空間）が密閉されている。そのため、リフローの際にはんだペースト中のフラックスが気化して生じたガスが、電子部品を実装する空間に溜まり、このガスが熱により膨張しようとして高圧化し、電子部品が接続パッドから浮いたり、ずれたりして、電子部品の実装不良を生じる可能性があることが判った。また、蓋体や電子部品に蒸発したフラックスが付着する可能性がある。

上記に鑑み、本発明は、加熱時に発生したガスによる電子部品の実装不良を低減することが可能な電子部品実装配線基板の製造方法を提供することを目的とする。

本発明の一態様に係る電子部品実装配線基板の製造方法は、接続パッドを備える配線基板の前記接続パッド上に、フラックスを含むはんだペーストを塗布する塗布工程と、塗布された前記はんだペースト上に電子部品を搭載する搭載工程と、前記電子部品を覆うように蓋体を前記配線基板上に配置する配置工程と、前記蓋体が配置された前記基板を加熱する加熱工程と、を具備し、前記蓋体は、前記蓋体と前記電子部品との間に形成される空間と、前記蓋体の外部空間とを連通する連通部を有し、前記加熱工程では、リフロー炉で加熱することによりリフローを行い、前記空間と前記外部空間とが、前記蓋体の前記連通部を介して連通していることを特徴とする。

本発明の一態様に係る電子部品実装配線基板の製造方法によれば、蓋体に形成された連通部によって、加熱の際にはんだペースト中のフラックスが気化して生じたガスを、電子部品を実装する空間からガス抜きできるので、加熱時に発生したガスによる電子部品の実装不良を低減することが可能である。

以下、本発明を具体化した一実施形態の配線基板１１の製造方法を、図面を用いて詳細に説明する。

図１は、本実施形態の配線基板１１の構成を概略的に表す断面図である。

本発明が適用された配線基板１１は、その外形が、例えば約３５ｍｍ×約３５ｍｍの平面視略矩形形状である。
図１に示されるように、この配線基板１１は、基板１２をコア材として備えている。基板１２としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられ、コスト性、孔加工の容易性、導電性などを考慮して適宜選択される。樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）からなる板材などがある。セラミック基板の具体例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、炭化珪素、ガラスセラミック、結晶化ガラス等の低温焼成材料等からなる板材などがある。金属基板の具体例としては、銅板や銅合金板、銅以外の金属単体や、合金（例えばＦｅ−Ｎｉ系合金など）からなる板材などが挙げられる。本実施の形態では、基板１２として、ガラスクロス布にエポキシ樹脂を含浸したものを用いている。

図１において基板１２の第１主面１３（上面）側には、樹脂絶縁層３１，５１と導体層２１，４１とを交互に積層してなるビルドアップ層が形成されている。基板１２の第２主面１４（下面）側には、樹脂絶縁層３２，５２と導体層２２，４２とを交互に積層してなるビルドアップ層が形成されている。

樹脂絶縁層３１，３２，５１，５２は熱硬化性樹脂を用いて形成されることが好適である。好適な熱硬化性樹脂の具体例を挙げると、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、フェノール樹脂、キシレン樹脂、ポリエステル樹脂、けい素樹脂等がある。これらの中でも、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）などが特に好ましい。
導体層２１，２２，４１，４２は銅等の導電性金属からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層２１，２２，４１，４２を形成したり、導電性ペースト等の印刷により導体層２１，２２，４１，４２を形成したりすることも可能である。

本実施の形態では、樹脂絶縁層３１，３２，５１，５２、導体層２１，２２，４１，４２を以下のように構成している。第１層めの導体層２１，２２は銅からなり、基板１２の第１主面１３（上面）及び第２主面１４（下面）の表面上にそれぞれ形成されている。第１層めの樹脂絶縁層３１，３２は感光性エポキシ樹脂からなり、第１層めの導体層２１，２２を覆うような状態で形成されている。第２層めの導体層４１，４２は銅からなり、第１層めの樹脂絶縁層３１，３２の表面上にそれぞれ形成されている。第２層めの樹脂絶縁層５１，５２は感光性エポキシ樹脂からなり、第２層めの導体層４１，４２を覆うような状態で形成されている。なお、第２層めの樹脂絶縁層５１，５２は、導体層４１，４２におけるダイパッド４３や接続パッド４４，４５以外の部分を保護する、いわゆるソルダーレジストとしての役割を果たす。

また、基板１２における複数の箇所には、第１主面１３側のビルドアップ層と第２主面１４側のビルドアップ層とを接続導通するためのスルーホール導体１５が形成されている。スルーホール導体１５内の空洞部は、無機フィラー入りのエポキシ樹脂からなる樹脂充填体２３によって埋められている。

第１層めの樹脂絶縁層３１，３２には、無電解銅めっきによってブラインドビアホール導体３３，３４がそれぞれ設けられている。そして、第１主面１３側のブラインドビアホール導体３３は導体層２１，４１間を接続導通し、第２主面１４側のブラインドビアホール導体３４は導体層２２，４２間を接続導通している。

図１に示されるように、第１主面１３（上面）側においてその略中央部に設定されたダイエリアには、電子部品の一種である矩形状の半導体集積回路チップ１６が搭載されている。半導体集積回路チップ１６の下面側にできる隙間は、アンダーフィル材６２によって埋められている。ダイエリア内には、半導体集積回路チップ１６側との電気的な接続を図るためのダイパッド４３が多数形成されている。ダイパッド４３は、ソルダーレジストである第２層めの絶縁樹脂層５１に設けられた開口部分に配置されている。

一方、第２主面１４（下面）側には、その略中央部に、互いに高さの異なるチップキャパシタである電子部品１７ａ，１７ｂが、接続パッド４５上に実装されている。電子部品１７ａ、電子部品１７ｂはいずれも複数個が、図１の断面（紙面）に垂直な方向に沿ってそれぞれ配置されている。接続パッド４５は、第２層めの絶縁樹脂層５２の開口部分に配置されている。電子部品１７ａ，１７ｂの搭載エリアの外側の領域には、マザーボード側の端子と接続する接続端子として、接続パッド４４が多数形成され、図示しないマザーボードが接続可能となっている。なお、接続パッド４４とマザーボード側の端子との接続は、電子部品１７ａ，１７ｂを収容する例えば直方体形状の電子部品逃がし凹部をマザーボードに設けることにより、容易に行うことができる。
なお、ダイパッド４３及び接続パッド４４，４５の表面上には、ニッケル−金めっき層４６が形成されている。

本明細書中において電子部品とは、チップ状の電子部品をいい、能動部品であっても受動部品であってもよく、本実施形態で用いたチップキャパシタのほか、例えばチップインダクター、チップ抵抗などであってもよい。また、本実施の形態では、電子部品１７ａ，１７ｂは、第２主面１４側に配置されているが、第１主面１３側のみに配置されていてもよく、あるいは第１主面１３及び第２主面１４の両方に配置されていてもよい。

ニッケル−金めっきが施されたダイパッド４３上には、共晶はんだ（３７Ｐｂ：６３Ｓｎ、融点１８３℃）を用いて、第１のはんだバンプ４７が形成されている。第１のはんだバンプ４７は、第２層めの絶縁樹脂層５１の表面から突出している。ニッケル−金めっきが施された接続パッド４５上には、第１のはんだバンプ４７形成用のはんだよりも高融点のＰｂ−Ｓｎ−Ｂｉ−Ｓｂ（Ｐｂが７０重量％）合金はんだを用いて、第２のはんだバンプ４８が形成されている。第２のはんだバンプ４８の上面は、第２層めの絶縁樹脂層５２の表面から突出している。

次に、上記の配線基板１１を製造する手順を説明する。
図２Ａ〜図２Ｄは、配線基板１１の製造工程を表す断面図である。図２Ａ〜図２Ｄは、図１の配線基板１１を上下逆に配置したものに対応する。

まず、基板１２の両面に銅箔を貼着した両面銅張積層板を出発材料とし、それにＹＡＧレーザーまたは炭酸ガスレーザーを用いてレーザー加工を行い、両面銅張積層板を貫通する貫通孔を形成する。次に、前記貫通孔内面に対する無電銅めっきによりスルーホール導体１５を形成した後、銅箔のエッチングにより第１層めの導体層２１，２２をパターニングする。ここでスルーホール導体１５を樹脂充填体２３で埋めた後、基板１２の第１主面１３及び第２主面１４に第１層めの樹脂絶縁層３１，３２を形成する。次に、レーザー加工によって樹脂絶縁層３１，３２を孔開けし、ブラインドビアホール導体３３，３４を形成するための盲孔を形成する。さらに、マスクを形成しないで無電解銅めっきを施すことにより、前記盲孔の内部に銅めっきを析出させてブラインドビアホール導体３３，３４を形成する。このとき樹脂絶縁層３１，３２の外表面全体にも無電解銅めっきが析出する。この後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。これにより、上側の樹脂絶縁層３１の表面上にダイパッド４３を含む導体層４１を形成し、下側の樹脂絶縁層３２の表面上に接続パッド４４，４５を含む導体層４２を形成する。

そして、基板１２の第１主面１３及び第２主面１４の表面上に、感光性エポキシ樹脂を塗布して硬化させることにより、第２層めの樹脂絶縁層５１，５２（ソルダーレジスト）を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、第２層めの樹脂絶縁層５１，５２に開口部分を形成する。次に、過マンガン酸カリウムを含む粗化液を用いて表面粗化処理を行い、第２層めの樹脂絶縁層５１，５２の表面を粗面に変える。

次に、ダイパッド４３及び接続パッド４４，４５の表面に対し、無電解ニッケルめっき、無電解金めっきを順次施すことにより、ニッケル−金めっき層４６を形成する。

続いて、第１主面１３側のダイパッド４３上のニッケル−金めっき層４６上に、はんだバンプ４７を形成する。具体的には、第２層めの樹脂絶縁層５１上に所定パターンのマスクを載置したうえで、ダイパッド４３上にはんだペーストを印刷する。本実施形態では、合金はんだ（３７Ｐｂ：６３Ｓｎ、融点１８３℃）を含むはんだペーストを使用した。

続いて、第２主面１４側の接続パッド４５上のニッケル−金めっき層４６上にはんだバンプ４８を形成する（図２Ａ参照）。具体的には、第２層めの樹脂絶縁層５２上に所定パターンのマスクを載置したうえで、接続パッド４５上にはんだペーストを印刷する。本実施形態では、はんだバンプ４７における合金はんだよりも高融点の、共晶組成を有していないＰｂ−Ｓｎ−Ｂｉ−Ｓｂという組成（Ｐｂが７０重量％）の４元系合金はんだを含むはんだペーストを選択した。そして、互いに高さの異なるチップキャパシタである電子部品１７ａ，１７ｂをそれぞれのはんだバンプ４８上の所定の位置に配置し、複数の電子部品１７ａと複数の電子部品１７ｂを配線基板１１に搭載した（図２Ｂ参照）。

リフロー炉ではんだ付けする際に配線基板１１を収容する、リフローはんだ付け用治具７０を用意する。図３は、リフローはんだ付け用治具７０を分解した状態を表す分解斜視図である。リフローはんだ付け用治具７０は、下治具８０と蓋体９０を有する。図４は、下治具８０の上面図である。図５は、蓋体９０の下面図である。

下治具８０は、配線基板１１を収容載置するための治具である。下治具８０は、その外形が略直方体形状であり、下治具８０の上面には、配線基板１１を載置するための略直方体形状の凹部８１がＹ方向に並んで複数（図４では凹部８１が３つの場合を示している）形成されている。これらの凹部８１内に配線基板１１をそれぞれ１つずつ収容して、１つの下治具８０に凹部８１と同数の配線基板１１を載置することができる。凹部８１の内周は、配線基板１１の外形と寸法が略一致する。
それぞれの凹部８１の略中央部には、はんだバンプ４７が下治具８０に当接することを避けるための略直方体形状の逃がし凹部８２がさらに設けられている。逃がし凹部８２は、はんだバンプ４７を当接しないで収容できるように、はんだバンプ４７の形成エリアや、はんだバンプ４７が絶縁樹脂層５１の表面から突出する高さよりも大きい寸法に形成されている。

また、下治具８０には、凹部８１の開口端側であって、Ｘ負方向のコーナー部寄りの位置に、一対のＵ字形の突起部８３が対向するように形成されている。突起部８３は、蓋体９０に形成されたノッチ部（窪み部）９５（後述する）内に収めることによって、向きを間違えずに蓋体９０と下治具８０を組み合わせるためのものである。突起部８３は、ノッチ部（窪み部）９５内に収めることができるように、ノッチ部９５と対応した形状に形成されている。

下治具８０は、はんだが付着しにくく熱伝導性がよく加工性がよいため、カーボンで構成されている。なお、下治具８０は、アルミニウムによって構成してもよい。

蓋体９０は、リフロー時に、電子部品１７ａ、１７ｂが起き上がることを制限することにより、リフローの際に電子部品の一方の電極が配線基板の接続パッド４５から高さ方向に離間するいわゆるチップ立ち現象（マンハッタン現象ともいう）を防止するためのものである。蓋体９０はその外形が基板（略直方体）形状であり、蓋体９０の外周は、配線基板１１の外形と寸法が略一致し、下治具８０の凹部８１の内周よりも一辺が約０．５ｍｍ小さい。

蓋体９０の下面には、略中央部に電子部品１７ａ，１７ｂを収容するための凹部９１が形成されている。本実施形態では、凹部９１は、複数の電子部品１７ａ、１７ｂに対応して１つ設けられている。凹部９１には、Ｘ方向に沿い、かつ凹部９１の底面を略２分する位置に段差９２が形成されている。凹部９１は、複数の電子部品１７ａの上面と対向して配置される底面９３ａと、複数の電子部品１７ｂの上面と対向して配置される底面９３ｂとを有している。凹部９１の底面９３ａの深さは約１．４５ｍｍ、底面９３ｂの深さは約０．５５ｍｍである。凹部９１の底面９３ａ，９３ｂの深さは、複数の電子部品１７ａ、１７ｂの高さより、それぞれいずれも０．０５ｍｍ以上０．２０ｍｍ以下の範囲内で大きくなるように形成されている。
また、凹部９１は、電子部品１７ａ，１７ｂの側面が当接しないで収容できるように、電子部品１７ａ，１７ｂの搭載エリアよりも大きい寸法に形成されている。

また、蓋体９０の下面には、蓋体９０のＹ方向に配置される一辺の約半分の幅で、蓋体９０のＹ方向に配置される一辺の約１／１２０の高さの連通部９４が形成されている。
本明細書中において、連通部は、蓋体と電子部品との間に形成される空間（本実施形態では、凹部９１内の空間）と、蓋体の外部空間とを連通するものである。連通部は、ガス抜き部や、対流伝熱路として機能しうる。

連通部９４は、リフローの際にはんだペースト中のフラックスが蒸発したガスを、蓋体９０の凹部９１からリフローはんだ付け用治具７０（蓋体９０）の外部にガス抜きするためのガスの通路（ガス抜き部）として機能する。連通部９４は、凹部９１の開口端の４つのそれぞれの辺部及びそれぞれの辺部の両端外側の近傍から、蓋体９０の４つのそれぞれの外側面の下側略中央部に向かって、それぞれ４方向（Ｘ正負方向、Ｙ正負方向）に貫通するように形成されている。このように、凹部９１は、連通部９４、及び蓋体９０と下治具８０との隙間を介して、リフローはんだ付け用治具７０の外部と通じているので、凹部９１内のガスをリフローはんだ付け用治具７０の外部にガス抜きすることができる。
また、連通部９４は、対流伝熱路としても機能する。

蓋体９０の連通部の数は、１以上であれば特に制限されないが、はんだリフロー時の対流伝熱効率や、ガス抜け性を良好にするために、複数設けることが好ましい。複数設けられた連通部は、本実施形態のように、凹部９１の開口端の周囲でつながっていてもよい。
連通部９４の形状は、凹部９１と蓋体９４の外部空間を連通していれば特に制限されない。連通部９４は、本実施形態で示した連通部９４のような溝状に限定されず、孔状であってもよい。

また、蓋体９０の下面には、４つのコーナー部のそれぞれに、平面視で矩形形状の凸部１００（１００ａ〜１００ｄ）が配置されている。
また、蓋体９０には、Ｘ負方向寄りの外周部に、一対のＵ字形のノッチ部（窪み部）９５が対向するように形成されている。ノッチ部９５は、下治具８０に形成された突起部８３を収めることによって、向きを間違えずに蓋体９０と下治具８０を組み合わせるためのものである。ノッチ部９５は、突起部８３を収めることができるように、突起部８３と対応した形状に形成されている。

蓋体９０は、はんだが付着しにくく熱伝導性がよく加工性がよいため、カーボンで構成されている。なお、蓋体９０は、アルミニウムによって構成してもよい。

次に、配線基板１１を、リフローはんだ付け用治具７０内に収容する。

まず、配線基板１１の第１主面１３側を下にして、はんだバンプ４７が逃がし凹部８２内に収容されるように、複数の配線基板１１を、下治具８０の複数の凹部８１内にそれぞれ１つずつ収容載置する。このとき、配線基板１１のチップ非搭載領域は、凹部８１の底面に直接当接するが、はんだバンプ４７は、逃がし凹部８２内に当接しないように収容されている。

続いて、ノッチ部９５内に蓋体９０の突起部８３が収まるように複数の蓋体９０をそれぞれの配線基板上に１つずつ配置して、蓋体９０と下治具８０を組み合わせる（図２Ｃ参照、図２Ｃは、配線基板１１を収容したリフローはんだ付け用治具７０を、図３のＡ−Ａに沿って切断した断面を表示している。）。このとき、蓋体９０は、凹部９１内に電子部品１７ａ、１７ｂを収容した状態で、配線基板１２上に載置されている。配線基板１１の第２主面１４側（図５では配線基板１１の上側）のチップ非搭載面は、蓋体９０の下面のコーナー部にそれぞれ形成された４つの凸部１００（１００ａ〜１００ｄ）に直接当接する。その一方、電子部品１７ａ、１７ｂはいずれも、凹部９１と当接せず、電子部品１７ａ、１７ｂの上面と凹部９１の底面９３ａ，９３ｂは、所定の間隔以下でそれぞれ対向して配置されている。

ここで、電子部品１７ａの上面と底面９３ａとの離間距離（所定の間隔）、電子部品１７ｂの上面と底面９３ｂとの離間距離（所定の間隔）は、いずれも０．０５ｍｍ以上０．２０ｍｍ以下であることが好ましい。
離間距離が０．０５ｍｍ未満であると、リフローの際に電子部品１７ａ、１７ｂの上面と底面９３ａ，９３ｂが接触することによって、押し付けられた接続パッド４５上のはんだペーストが周囲に広がり、隣り合うはんだペースト同士が接触したり、隣の接続パッド４５まで到達して、はんだ付け不良を生じるおそれがある。また、リフローの際に電子部品１７ａ、１７ｂの上面と底面９３ａ，９３ｂが接触することによって、電子部品１７ａ、１７ｂが損傷するおそれもある。
離間距離が０．２０ｍｍを超えると、チップ立ち現象が生じた場合に、電子部品１７ａ、１７ｂは直立には至らなくても斜めに実装されてしまい、電子部品１７ａ、１７ｂの一方の電極が、接続されるべき接続パッド４５から高さ方向に離間してしまい、オープン不良を生じるおそれがある。
本実施の形態では、電子部品１７ａの上面と底面９３ａとの離間距離を０．２０ｍｍ、電子部品１７ｂの上面と底面９３ｂとの離間距離を０．０５ｍｍとしている。

リフローはんだ付け用治具７０に収容された配線基板１１を、蓋体９０を上にした状態で、リフロー炉で加熱することによりリフローを行い（図２Ｄ参照、図２Ｄは、図２Ｃと同様に、配線基板１１を収容したリフローはんだ付け用治具７０を、図３のＡ−Ａに沿って切断した断面を表示している。）、リフロー後、常温まで冷却した。その結果、電子部品１７ａ、１７ｂの電極とはんだバンプ４８とが接合され、配線基板１１と電子部品１７ａ、１７ｂとは電気的に接続する。

次に、この配線基板１１のダイエリアに半導体集積回路チップ１６を搭載する。このとき、配線基板１１側のはんだバンプ４７と、半導体集積回路チップ１６側のバンプ６１とを位置合わせする。この状態でリフロー炉を用いて所定温度に加熱してリフローを行った後、配線基板１１を冷却する。これにより、はんだバンプ４７とチップ側バンプ６１とを互いに接合し、配線基板１１側と半導体集積回路チップ１６側とを電気的に接続する。

そして、配線基板１１と半導体集積回路チップ１６との隙間にアンダーフィル材６２を充填して硬化処理（１６５℃×３０秒）を行い、前記隙間を樹脂封止する。以上の結果、所望の半導体パッケージ（いわゆるオーガニックパッケージ）が完成する。

本実施形態の配線基板１１の製造方法によれば以下の利点（効果）を得ることができる。

本実施形態の製造方法では、リフローによる電子部品１７ａ，１７ｂのはんだ付けの際に、配線基板１１を収容しているリフローはんだ付け用治具７０を構成する蓋体９０に、連通部９４を設けている。そのため、リフローの際に、はんだペースト中のフラックスが気化したガスは、連通部９４によって、蓋体９０の凹部９１からリフローはんだ付け用治具７０の外にガス抜きされる。
これにより、フラックスが気化して発生したガスが凹部９１内に溜まり、このガスが熱により膨張しようとして高圧化することを、連通部９４によって防止できる。このため、ガス圧の高まりによって電子部品１７ａ，１７ｂの電極が接続パッド４５からずれたり、浮いたりして離間する実装不良を防止できる。

また、連通部９４によるガス抜きによって、凹部９１内のガス圧の高まりによる蓋体９０の浮きを防止することができる。これにより、蓋体９０の浮きによって起こりうる電子部品１７ａ，１７ｂのチップ立ちや、浮いた蓋体９０が電子部品１７ａ，１７ｂに接触することにより電子部品１７ａ、１７ｂが接続パッド４５からずれたりする実装不良を防止できる。

また、連通部９４によって、フラックスが気化して発生したガスを、凹部９１の外にガス抜きできるので、このガスが電子部品１７ａ，１７ｂのはんだ接合部にボイドとして残ることを抑制することができる。これにより、ボイドの発生による機械的強度の低下や、電気の通りが悪くなること、ボイドに起因したクラックの発生による接合強度の低下や、接合不良を抑制することができる。

また、連通部９４によって凹部９１内のガスをガス抜きすることにより、蓋体９０の凹部９１の底面９３ａ，９３ｂに、フラックスによる汚れが付着することを抑制できる。これにより、凹部９１の底面９３ａ，９３ｂに付着した汚れを洗浄する負担を低減できる。また、リフローはんだ付けが行われてから相当の期間放置して初期の付着物が変質したような汚染物の除去は、必ずしも容易でない場合があるので、連通部９４によるガス抜きよってフラックスによる汚れの付着を抑制することにより、リフローはんだ付け用治具７０の耐久性を向上させることができる。
さらに、汚れの洗浄が困難なため、凹部９１の底面９３ａ，９３ｂと、電子部品１７ａ，１７ｂの上面との距離が当初の設計よりも狭くなることを、連通部９４によるガス抜きによって抑制できる。これにより、リフローの際に電子部品１７ａ、１７ｂの上面と底面９３ａ，９３ｂが接触して、はんだペーストが押し広げられて、後述するはんだ付け不良が生じることを低減できる。また、リフローの際に電子部品１７ａ、１７ｂの上面と底面９３ａ，９３ｂとが接触して、電子部品１７ａ、１７ｂが損傷することも低減できる。

また、連通部９４は対流伝熱路としても機能し、リフローはんだ付け用治具７０内に局所的に熱がこもることを抑制できる。これにより、はんだ付け不良を防止できるリフロー条件の設定等のはんだ材料の溶融管理が容易となり、電子部品１７ａ、１７ｂのはんだ付け状態を良好にすることができる。

また、本実施形態の製造方法では、凹部９１から、蓋体９０の４つの外側面にそれぞれ通じる連通部９４を形成し、複数の連通部を設けているので、前述したはんだリフロー時の対流伝熱効率や、ガス抜け性を良好にすることができる。
また、本実施形態の製造方法では、蓋体９０の下面に、連通部９４が形成されている。そのため、配線基板１１をリフローはんだ付け用治具７０に収納して電子部品１７ａ、１７ｂのリフローはんだ付けを行う際に、連通部９４が第２主面１４側の配線基板１１上に配置される。連通部９４が第２主面１４側の配線基板１１上に配置され、また、連通部９４は対流伝熱路としても機能するので、電子部品１７ａ、１７ｂがはんだ付けされる配線基板１１の第２主面１４側に局所的に熱がこもることを抑制できる。このように、連通部９４が蓋体９０の下面に形成されているため、電子部品１７ａ、１７ｂのはんだ付け不良を防止可能なリフロー条件の設定等の、はんだ材料の溶融管理がさらに容易となり、電子部品１７ａ、１７ｂのはんだ付け状態をさらに良好にすることができる。

また、本実施形態の製造方法では、高さの異なる複数の電子部品１７ａ，１７ｂを配線基板１１にリフローはんだ付けする際に、複数の底面９３ａ，９３ｂを有する凹部９１を備えた蓋体９０を、電子部品１７ａ，１７ｂを覆うように配線基板１１上に配置している。このとき、複数の底面９３ａ，９３ｂは、複数の電子部品１７ａ，１７ｂの高さにそれぞれ対応する深さを有しており、底面９３ａと電子部品１７ａの上面との間隔、及び底面９３ｂと電子部品１７ｂの上面との間隔は、いずれも所定の間隔以下となっている。そのため、底面９３ａ，９３ｂが、リフロー時における電子部品１７ａ、１７ｂの起き上がりを制限する。これにより、複数の電子部品１７ａ及び複数の電子部品１７ｂのように、少なくともいずれかの高さが異なる複数の電子部品を実装する場合であっても、リフロー時のいわゆるチップ立ち現象を、全ての電子部品１７ａ，１７ｂについて、有効に防止することができる。チップ立ち現象を防止することにより、配線基板１１の製造歩留まりや信頼性を向上させることができる。

また、本実施形態では、リフローはんだ付け用治具７０に配線基板１１を収容する際に、凹部９１の底面９３ａ，９３ｂと、底面９３ａ，９３ｂにそれぞれ対向する電子部品１７ａ，１７ｂの上面との間に、所定の間隔を設けている。そのため、リフローの際に電子部品１７ａ、１７ｂの上面と底面９３ａ，９３ｂが接触することによって、押し付けられたはんだペーストが周囲に広がり、隣り合うはんだペースト同士が接触したり、隣の接続パッド４５まで到達して、はんだ付け不良が生じることを防止できる。その結果、実装不良による配線基板１１の製造歩留まりや信頼性の低下、製造コストの増大や生産性の低下を回避することができる。また、リフローの際に電子部品１７ａ、１７ｂの上面と底面９３ａ，９３ｂが接触することによって、電子部品１７ａ、１７ｂが損傷することも防止できる。

また、本実施形態では、電子部品１７ａ，１７ｂのリフローはんだ付けの際に、配線基板１１を、リフローはんだ付け用治具７０内に収容して、配線基板１１を蓋体９０と下治具８０で挟持している。そのため、はんだ付けの際の熱による配線基板１１の反りを防止することができる。

また、本実施形態では、リフローによる電子部品１７ａ，１７ｂのはんだ付けの際に、配線基板１１を、リフローはんだ付け用治具７０内に収容して、配線基板１１を蓋体９０と下治具８０で挟持して覆っている。そのため、はんだ付け後に有機フラッックス中の松脂や活性剤等の固形成分が析出したフラックス残渣等が、配線基板に付着して汚染することを抑制できる。これにより、配線基板１１に対して腐食性を有するフラックス残渣が、配線基板１１に形成された回路間の絶縁性を低下させることを抑制でき、また、フラックス残渣が、配線基板１１の仕上がり外観を悪化させることも抑制できる。

（第１の変形例）
以上の本実施形態の製造方法は、電子部品１７ａ，１７ｂを配線基板１１に実装するためのリフロー工程において用いられる蓋体９０に、蓋体９０のそれぞれの側面を貫通する連通部９４を設けている。
これに対して、連通部９４に代えて、蓋体が、凹部９１の底面９３ａ，９３ｂと蓋体の上面との間を貫通する連通部を備えてもよい。図６は、配線基板１１を収容した第１の変形例に係るリフローはんだ付け用治具の主要な部分を表す縦断面図である。図７は、第１の変形例に係る蓋体１１０を表す下面図である。蓋体１１０には、凹部９１の底面９３ａ、９３ｂの４つのコーナー部と蓋体１１０の上面との間をそれぞれ貫通する、孔形状の４つの連通部１１１が形成されている。チップ立ち防止の観点から、連通部１１１は、この変形例のように、リフロー時に電子部品１７ａ、１７ｂの起き上がりが生じても、起き上がった電子部品１７ａ，１７ｂが接触する可能性が低い底面９３ａ，９３ｂの領域に形成することが好ましい。

蓋体１１０に形成する連通部１１１の数は、１以上であれば特に制限されないが、はんだフロー時の対流伝熱効率や、ガス抜け性を良好にするために、複数設けることが好ましい。
また、連通部１１１のように蓋体の上部を貫通する連通部とともに、連通部９４のように蓋体の側面を貫通する連通部を形成してもよい。
連通部１１１の形状は、凹部９１の底面９３ａ，９３ｂと蓋体１１０の上面を貫通していれば特に制限されない。

（第２の変形例）
以上の本実施形態の製造方法では、蓋体９０に、複数の電子部品１７ａ，１７ｂのそれぞれの高さに対応する深さの複数の底面９３ａ，９３ｂを有する凹部９１が１つ形成されている。
これに対して、蓋体が、複数の電子部品１７ａ，１７ｂのそれぞれの高さに対応する深さの底面を有する、複数の凹部を備えていてもよい。図８は、配線基板１１を収容した第２の変形例に係るリフローはんだ付け用治具の主要な部分を表す縦断面図である。図９は、第２の変形例に係る蓋体９６を表す下面図である。蓋体９６には、複数の電子部品１７ａの高さに対応する深さの底面９８ａを有する凹部９７ａと、複数の電子部品１７ｂの高さに対応する深さの底面９８ｂを有する凹部９７ｂとが形成されている。
なお、図８、図９では、凹部９７ａと凹部９７ｂを連結する凹部連結空間９９を設けているが、凹部９７ａ、凹部９７ｂは、それぞれ連通部９４によって蓋体９６の外部空間と通じているので、凹部連結空間９９を設けなくてもよい。

この変形例は、リフロー工程（加熱工程）において用いる蓋体９６が複数の凹部９７ａ、９７ｂを有することを除けば、本実施形態の配線基板１１の製造方法と本質的に相違するところがない。そのため、この変形例に係る配線基板１１の製造方法においても、本実施形態の配線基板１１の製造方法と同様な効果を得ることができる。

（その他の実施形態）
本発明の実施形態は、上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
例えば、配線基板１１の製造方法では、リフロー工程において用いる蓋体に、蓋体９０，９６の側面を貫通する連通部９４や、凹部９１の底面９３ａ，９３ｂと蓋体１１０の上面との間を貫通する連通部１１１を設けた場合を例に説明した。連通部９４，１１１に代えて（連通部９４、又は連通部１１１とともにでもよい）、凹部９１の底面９３ａ，９３ｂと蓋体の側面との間を貫通する連通部を設けてもよいし、凹部９１の内側面と蓋体の上面を貫通する連通部を設けてもよい。
また、配線基板１１の製造方法では、複数の電子部品１７ａ及び複数の電子部品１７ｂのように、少なくともいずれかの高さが異なる複数の電子部品を実装する場合を例に説明したが、同じ高さの複数の電子部品を実装してもよいし、１つの電子部品のみを実装してもよい。これらの場合においても、複数の電子部品１７ａ，１７ｂを実装する場合と同様に、蓋体に連通部を設け、また、同じ高さの複数の電子部品の上面又は１つの電子部品の上面と、蓋体の底面とが所定の間隔以下で対向するように、蓋体を基板上に配置することが好ましい。

本発明の一実施形態に係る配線基板の構成を概略的に表す断面図である。 本発明の一実施形態に係る配線基板の製造工程を表す断面図である。 本発明の一実施形態に係る配線基板の製造工程を表す断面図である。 本発明の一実施形態に係る配線基板の製造工程を表す断面図である。 本発明の一実施形態に係る配線基板の製造工程を表す断面図である。 本発明の一実施形態で用いられるリフローはんだ付け用治具を分解した状態を表す分解斜視図である。 本発明の一実施形態で用いられる下治具の上面図である。 本発明の一実施形態で用いられる蓋体の下面図である。 配線基板を収容した第１の変形例に係るリフローはんだ付け用治具の主要な部分を表す縦断面図である。 第１の変形例に係る蓋体を表す下面図である。 配線基板を収容した第２の変形例に係るリフローはんだ付け用治具の主要な部分を表す縦断面図である。 第２の変形例に係る蓋体を表す下面図である。 チップ立ち現象を示す説明図である。

符号の説明

１１…配線基板、１２…基板、１６…半導体集積回路チップ、１７ａ，１７ｂ…電子部品、７０…リフローはんだ付け用治具、８０…下治具、８１…凹部、８２…逃がし凹部、８３…突起部、９０…蓋体、９１…凹部、９２…段差、９３ａ，９３ｂ…底面、９４…連通部、９５…ノッチ部、９６…蓋体、９７ａ、９７ｂ…凹部、９８ａ、９８ｂ…底面、９９…凹部連結空間、１００…凸部、１１０…蓋体、１１１…連通部。

Claims (5)

1. 接続パッドを備える配線基板の前記接続パッド上に、フラックスを含むはんだペーストを塗布する塗布工程と、
   塗布された前記はんだペースト上に電子部品を搭載する搭載工程と、
   前記電子部品を覆うように蓋体を前記配線基板上に配置する配置工程と、
   前記蓋体が配置された前記基板を加熱する加熱工程と、
   を具備し、
   前記蓋体は、前記蓋体と前記電子部品との間に形成される空間と、前記蓋体の外部空間とを連通する連通部を有し、
   前記加熱工程では、リフロー炉で加熱することによりリフローを行い、前記空間と前記外部空間とが、前記蓋体の前記連通部を介して連通していることを特徴とする電子部品実装配線基板の製造方法。
2. 前記連通部が、前記蓋体に複数形成されていることを特徴とする請求項１に記載の電子部品実装配線基板の製造方法。
3. 前記配置工程において、前記電子部品の高さに対応する深さの底面を有する前記蓋体を、前記底面と前記電子部品の上面とが所定の間隔以下で対向するように配置することを特徴とする請求項１又は２に記載の電子部品実装配線基板の製造方法。
4. 前記搭載工程において、複数の前記電子部品を搭載し、
   前記配置工程において、前記複数の電子部品の高さにそれぞれ対応する深さの複数の底面を有する前記蓋体を、前記複数の底面と前記複数の電子部品の上面とがいずれも所定の間隔以下でそれぞれ対向するように配置することを特徴とする請求項１又は２に記載の電子部品実装配線基板の製造方法。
5. 前記所定の間隔が、０．２ｍｍであることを特徴とする請求項３又は４に記載の電子部品実装配線基板の製造方法。

Images