JP4883092B2 - プラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、パネルと略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では、各電極に初期化電圧を印加して、それに続く書込み動作に必要な壁電荷を形成する。書込み期間では、走査電極に走査パルスを印加するとともにデータ電極に書込みパルスを印加して、表示を行うべき放電セルにおいて書込み放電を起こす。そして維持期間では、走査電極および維持電極に交互に維持パルスを印加して、書込み放電を起こした放電セルにおいて維持放電を起こし、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。

このようにプラズマディスプレイ装置は、パネルの各電極を駆動するために各電極に対する駆動回路が設けられ、それらの電極駆動回路は多くのスイッチング素子を用いて構成されている。特に走査電極を駆動する走査電極駆動回路は複雑な駆動波形を発生させる必要があり、初期化電圧発生回路、維持パルス発生回路、走査パルス発生回路等を組み合わせて構成されている。そしてそれらの回路が互いに干渉しないようにそれらの回路の間に必要に応じて分離スイッチが設けられている（例えば、特許文献１参照）。

しかし、このような分離スイッチを電流経路に設けることで走査電極駆動回路の出力インピーダンスが大きくなり、維持放電にともなう大きな電流による大きな電力損失をともなっていた。さらに出力インピーダンスと電極容量等の共振により維持パルスにリンギングが重畳する、あるいは、出力インピーダンスによる電圧降下の値が電流量に依存するため放電セルに加わる維持パルス電圧も電流量に依存する等、大きな出力インピーダンスは放電を不安定にする要因ともなっていた。またこれらの分離スイッチには高い電圧が印加されるため、高耐圧のスイッチング素子を用いて分離スイッチを構成しなければならず、高耐圧のスイッチング素子のオン抵抗は高いため多くのスイッチング素子を並列に接続して出力インピーダンスを下げる必要があった。

これらの課題を解決するため、走査電極駆動回路の出力インピーダンスを下げるとともに分離スイッチの耐圧を下げることができる新規な走査電極駆動回路が提案されている（例えば、特許文献２参照）。

特許文献２に記載の走査電極駆動回路によれば、分離スイッチの耐圧を下げることはできるが、走査電極駆動回路を構成するそれ以外のスイッチング素子の耐圧が高くなり、それらのスイッチング素子のインピーダンスが高くなるという課題があった。
特開２００５−２６６４６０号公報 特開２００６−２０１７３５号公報

本発明のプラズマディスプレイ装置は、走査電極と維持電極とデータ電極とを有するプラズマディスプレイパネルと、走査電極に印加する駆動波形を発生する走査電極駆動回路を備えたプラズマディスプレイ装置であって、走査電極駆動回路は、走査電極に印加する維持パルスを発生する維持パルス発生回路と、初期化期間において走査電極に印加する電圧を下降させる第１の波形発生回路と、初期化期間において走査電極に印加する電圧を上昇させる第２の波形発生回路とを備えている。そして、維持パルス発生回路は、維持パルスを発生させる維持電源の高電圧側の電圧に出力をクランプする第１のクランプスイッチと、第１のクランプスイッチに直列に接続された第１の分離スイッチと、維持電源の低電圧側の電圧に出力をクランプする第２のクランプスイッチと、前記第２のクランプスイッチに直列に接続された第２の分離スイッチとを備えている。そして、第１の波形発生回路の出力を維持パルス発生回路から維持パルスが出力される節点に接続し、第２の波形発生回路の出力を第２のクランプスイッチと第２の分離スイッチとの節点に接続している。

このような構成により、走査電極駆動回路を構成するスイッチング素子の耐圧を上げることなく、かつ出力インピーダンスを下げた走査電極駆動回路を備えたプラズマディスプレイ装置を提供することができる。

また、本発明のプラズマディスプレイ装置は、走査電極と維持電極とデータ電極とを有するプラズマディスプレイパネルと、走査電極に印加する駆動波形を発生する走査電極駆動回路を備えたプラズマディスプレイ装置であって、走査電極駆動回路は、走査電極に印加する維持パルスを発生する維持パルス発生回路と、期化期間において走査電極に印加する電圧を下降させる第１の波形発生回路と、期化期間において走査電極に印加する電圧を上昇させる第２の波形発生回路とを備えている。そして、維持パルス発生回路は、維持パルスを発生させる維持電源の高電圧側の電圧に出力をクランプする第１のクランプスイッチと、前記第１のクランプスイッチに直列に接続された第１の分離スイッチと、維持電源の低電圧側の電圧に出力をクランプする第２のクランプスイッチと、第２のクランプスイッチに直列に接続された第２の分離スイッチとを備えている。そして、第１の波形発生回路の出力を前記第１のクランプスイッチと第１の分離スイッチとの節点に接続し、第２の波形発生回路の出力を第２のクランプスイッチと第２の分離スイッチとの節点に接続してもよい。

以下、本発明の実施の形態におけるプラズマディスプレイ装置ついて、図面を用いて説明する。

（実施の形態１）
図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。

これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばキセノンを含む放電ガスが封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。

図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているため、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。

次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。

図３は、本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図プラズマディスプレイ装置は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、各回路ブロックに必要な電源を供給する電源回路４６を備えている。

画像信号処理回路４１は、画像信号をパネル１０で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた画像データに変換する。データ電極駆動回路４２は、画像データを各データ電極Ｄ１〜データ電極Ｄｍに対応する書込みパルスに変換し、各データ電極Ｄ１〜データ電極Ｄｍに印加する。

タイミング発生回路４５は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路４３、維持電極駆動回路４４は、それぞれのタイミング信号に基づき駆動電圧波形を発生し、走査電極ＳＣ１〜走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎのそれぞれに印加する。

図４は、本発明の実施の形態１におけるプラズマディスプレイ装置の走査電極駆動回路４３の詳細を示す回路図走査電極駆動回路４３は、走査パルスを発生するための走査パルス発生回路６０と、走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生するとともに、走査パルス発生回路６０の節点Ｎ０の電圧にその維持パルスを重畳する維持パルス発生回路６２と、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧を上昇させる第２の波形発生回路６４と、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧を下降させる第１の波形発生回路６６とを備えている。なお、本実施の形態においては、維持電源の高電圧側の電圧は維持パルス電圧Ｖｓｕｓであり、維持電源の低電圧側の電圧は接地電圧（以下、ＧＮＤと記す）、すなわち０（Ｖ）である。

走査パルス発生回路６０は、節点Ｎ０の電圧に重畳された電圧Ｖｓｃの電源Ｅ５１と、走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルス電圧を出力するスイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎとを備えている。電源Ｅ５１はＤＣ−ＤＣコンバータを用いて構成してもよいが、ブートストラップ回路を用いて構成してもよい。スイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのそれぞれは、節点Ｎ０の電圧を出力するためのトランジスタＱＬ１〜トランジスタＱＬｎと、節点Ｎ０の電圧に重畳された電圧Ｖｓｃを出力するためのトランジスタＱＨ１〜トランジスタＱＨｎとを有している。

維持パルス発生回路６２は、クランプ部７０と電力回収部７５とを備えている。そして、クランプ部７０は、維持パルスを発生させる維持電源の高電圧側の電圧に出力をクランプする第１のクランプスイッチとしてのトランジスタＱ７１と、第１のクランプスイッチにバックツーバックで直列に接続された第１の分離スイッチとしてのトランジスタＱ７２と、維持電源の低電圧側の電圧に出力をクランプする第２のクランプスイッチとしてのトランジスタＱ７４と、第２のクランプスイッチにバックツーバックで直列に接続された第２の分離スイッチとしてのトランジスタＱ７３とを備えている。すなわち、第１のクランプスイッチとしてのトランジスタＱ７１と第１の分離スイッチとしてのトランジスタＱ７２とを直列に、かつ制御する電流の方向が互いに逆になるように、維持電源の電圧Ｖｓｕｓと節点Ｎ０との間に接続している。また、第２のクランプスイッチとしてのトランジスタＱ７４と第２の分離スイッチとしてのトランジスタＱ７３とを直列に、かつ制御する電流の方向が互いに逆になるように、ＧＮＤと節点Ｎ０との間に接続している。

第１のクランプスイッチ、第１の分離スイッチ、第２のクランプスイッチ、第２の分離スイッチとしては、それぞれ絶縁ゲートバイポーラトランジスタまたは電界効果トランジスタを用いることができる。すなわち、第１のクランプスイッチのエミッタまたはソースと第１の分離スイッチのエミッタまたはソースとを接続し、第２のクランプスイッチのコレクタまたはドレインと第２の分離スイッチのコレクタまたはドレインとを接続すればよい。

本実施の形態においてはトランジスタＱ７１〜Ｑ７４としてＩＧＢＴを用いており、トランジスタＱ７１のエミッタとトランジスタＱ７２のエミッタとを接続し、トランジスタＱ７３のコレクタとトランジスタＱ７４のコレクタとを接続している。以下、トランジスタＱ７１のエミッタとトランジスタＱ７２のエミッタとを接続した節点を「節点Ｎ１」と称し、トランジスタＱ７３のコレクタとトランジスタＱ７４のコレクタとを接続した節点を「節点Ｎ３」と称する。

またトランジスタＱ７１、トランジスタＱ７２、トランジスタＱ７３、トランジスタＱ７４のそれぞれに対して、エミッタからコレクタに向かう電流をバイパスさせるためのダイオードＤ７１、ダイオードＤ７２、ダイオードＤ７３、ダイオードＤ７４を並列に接続している。したがって、トランジスタＱ７１をオンにすることによりトランジスタＱ７１およびダイオードＤ７２を介して電圧Ｖｓｕｓの維持電源から節点Ｎ０に向かって電流を流すことができる。また、トランジスタＱ７２をオンにすることによりトランジスタＱ７２およびダイオードＤ７１を介して節点Ｎ０から維持電源に向かって電流を流すことができる。また、トランジスタＱ７４をオンにすることによりダイオードＤ７３およびトランジスタＱ７４を介して節点Ｎ０からＧＮＤに向かって電流を流すことができる。また、トランジスタＱ７３をオンにすることによりダイオードＤ７４およびトランジスタＱ７３を介してＧＮＤから節点Ｎ０に向かって電流を流すことができる。

なお、スイッチング素子として電界効果トランジスタを用いる場合には、電界効果トランジスタのボディーダイオードが逆方向の電流をバイパスさせるため、対応するダイオードを省略してもよい。

前述したように、維持パルス発生回路６２は、クランプ部７０と電力回収部７５とを備えている。そして、電力回収部７５は、電力回収用のコンデンサＣ７６と、電力回収用のコンデンサＣ７６から走査電極ＳＣ１〜走査電極ＳＣｎへ電流を流す電流経路を形成するために直列に接続された第１の回収スイッチとしてのトランジスタＱ７７、逆流防止用のダイオードＤ７７および第１の回収インダクタＬ７７と、走査電極ＳＣ１〜走査電極ＳＣｎから電力回収用のコンデンサＣ７６へ電流を流す電流経路を形成するために直列に接続された第２の回収スイッチとしてのトランジスタＱ７８、逆流防止用のダイオードＤ７８および第２の回収インダクタＬ７８とを有している。そしてパネル１０の電極間容量Ｃｐと第１の回収インダクタＬ７７または第２の回収インダクタＬ７８とをＬＣ共振させて維持パルスの立ち上がりおよび立ち下がりを行う。なお逆流防止用のダイオードＤ７７と第１の回収インダクタＬ７７とを接続した節点を「節点Ｎ７」と称し、逆流防止用のダイオードＤ７８と第２の回収インダクタＬ７８とを接続した節点を「節点Ｎ８」と称する。また電力回収部７５はリンギングを抑制するために、第１の回収スイッチと第１の回収インダクタＬ７７との節点Ｎ７に接続された第１のダンパコンデンサＣ７７と、第２の回収スイッチと第２の回収インダクタＬ７８との節点Ｎ８に接続された第２のダンパコンデンサＣ７８を有する。そして逆流防止用のダイオードＤ７７、逆流防止用のダイオードＤ７８に過大な電圧が印加されないようにリンギングを抑制する。なお、電力回収用のコンデンサＣ７６は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電力回収部７５の電源として働くように、電圧Ｖｓｕｓの半分の約Ｖｓｕｓ／２に充電されている。

第２の波形発生回路６４は、本実施の形態においては、電界効果トランジスタＱ６４とコンデンサＣ６４と抵抗Ｒ６４とツェナーダイオードＤ６４を有し電圧Ｖｓｅｔの電源に接続されたミラー積分回路で構成され、節点Ｎ０の電圧を緩やかに上昇させる上り傾斜波形電圧を発生する。そしてトランジスタＱ６４のドレインは電圧Ｖｓｅｔの電源に接続され、トランジスタＱ６４のソースはトランジスタＱ７３とトランジスタＱ７４との接続点、すなわち節点Ｎ３に接続されている。このようにして、第２の波形発生回路６４は初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧を上昇させる。

第１の波形発生回路６６は、電界効果トランジスタＱ６６とコンデンサＣ６６と抵抗Ｒ６６とを有し電圧Ｖａｄに接続されたミラー積分回路を有し、節点Ｎ０の電圧を緩やかに下降させる下り傾斜波形電圧を発生させる。そしてトランジスタＱ６６のソースは電圧Ｖａｄの電源に接続され、トランジスタＱ６６のドレインはトランジスタＱ７１とトランジスタＱ７２との接続点、すなわち節点Ｎ１に接続されている。また第１の波形発生回路６６は、電圧Ｖａｄに接続されたトランジスタＱ６８およびダイオードＤ６８を有し、節点Ｎ０の電圧を負の電圧Ｖａｄにクランプする。そしてトランジスタＱ６８のエミッタは電圧Ｖａｄの電源に接続され、トランジスタＱ６８のコレクタはトランジスタＱ７１とトランジスタＱ７２との節点Ｎ１に接続されている。このようにして、第１の波形発生回路６６は初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧を下降させる。

このように、走査電極駆動回路４３では、第１の波形発生回路６６の出力を第１のクランプスイッチと第１の分離スイッチとの節点Ｎ１に接続し、第２の波形発生回路６４の出力を第２のクランプスイッチと第２の分離スイッチとの節点Ｎ３に接続した構成としている。したがって、走査電極駆動回路４３を、このような構成とすることで、節点Ｎ０の電圧を上り傾斜波形電圧、下り傾斜波形電圧、電圧Ｖｓｕｓ、負の電圧Ｖａｄ、０（Ｖ）等の電圧に設定することができる。

次に、走査電極駆動回路４３の動作をパネル１０の駆動方法とともに説明する。パネル１０はサブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。

初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、書込み電圧として走査電極ＳＣ１〜ＳＣｎに走査パルスを印加するとともにデータ電極Ｄ１〜データ電極Ｄｍに選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。

図５は、本発明の実施の形態１におけるプラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形図であり、２つのサブフィールドの駆動電圧波形を示している。また図６は、本発明の実施の形態１におけるプラズマディスプレイ装置の走査電極駆動回路４３の節点Ｎ０、節点Ｎ１、節点Ｎ３の電圧波形を示す図である。

初期化期間の前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜Ｓ維持電極Ｕｎにそれぞれ０（Ｖ）を印加するとともに、走査電極ＳＣ１〜走査電極ＳＣｎには緩やかに上昇する上り傾斜波形電圧を印加する。

ＳＣ１〜走査電極ＳＣｎに上り傾斜波形電圧を印加するには、トランジスタＱ７３、トランジスタＱ７４をオンにして節点Ｎ０の電圧ＶＮ０を０（Ｖ）とし、スイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのトランジスタＱＨ１〜トランジスタＱＨｎをオンにして走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｓｃを印加する。次にトランジスタＱ７４をオフにするとともにトランジスタＱ６４をオンにしてミラー積分回路を動作させる。すると節点Ｎ３の電圧ＶＮ３はツェナーダイオードＤ６４のツェナー電圧Ｖｚ分の電圧上昇の後、電圧Ｖｓｅｔに向かって緩やかに上昇する。分離スイッチであるトランジスタＱ７３がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ３の電圧ＶＮ３と同様に電圧Ｖｓｅｔに向かって緩やかに上昇する。こうしてスイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのそれぞれが節点Ｎ０の電圧ＶＮ０に電圧Ｖｓｃを重畳した電圧を出力するので、走査電極ＳＣ１〜走査電極ＳＣｎに電圧（Ｖｓｃ＋Ｖｓｅｔ）に向かって緩やかに上昇する傾斜波形電圧が印加される。

ここで、電力回収部７５の節点Ｎ７、節点Ｎ８の電圧ＶＮ７、電圧ＶＮ８も節点Ｎ０と同様に電圧Ｖｓｅｔに向かって緩やかに上昇する。仮にこれらの節点Ｎ７、節点Ｎ８がダイオードで電圧Ｖｓｕｓにクランプされていると仮定すると節点Ｎ０の電圧ＶＮ０は電圧Ｖｓｕｓ以上に上昇することはできない。しかし本実施の形態では節点Ｎ７、節点Ｎ８にはそれぞれ第１のダンパコンデンサＣ７７、第２のダンパコンデンサＣ７８が接続されているだけであるので、節点Ｎ７、節点Ｎ８の電圧ＶＮ７、電圧ＶＮ８を電圧Ｖｓｕｓ以上に上昇させることができ、節点Ｎ０の電圧ＶＮ０も電圧Ｖｓｅｔに向かって緩やかに上昇させることができる。

この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こりそれぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

初期化期間の後半部では、維持電極ＳＵ１〜維持電極ＳＵｎに正の電圧Ｖｅ１を印加するとともに、走査電極ＳＣ１〜走査電極ＳＣｎには緩やかに下降する下り傾斜波形電圧を印加する。

ＳＣ１〜走査電極ＳＣｎに下り傾斜波形電圧を印加する前に、まずトランジスタＱ６４をオフにする。そしてトランジスタＱ７１、トランジスタＱ７２をオンにして節点Ｎ０の電圧ＶＮ０を電圧Ｖｓｕｓに変更する。その後、スイッチ部ＯＵＴ１〜スイッチＯＵＴｎのトランジスタＱＨ１〜トランジスタＱＨｎをオフ、トランジスタＱＬ１〜ＱＬｎをオンにして走査電極ＳＣ１〜ＳＣｎに節点Ｎ０の電圧、すなわち電圧Ｖｓｕｓを印加する。そしてその後、トランジスタＱ７１、トランジスタＱ７３をオフにするとともにトランジスタＱ６６をオンにしてミラー積分回路を動作させる。すると節点Ｎ１の電圧ＶＮ１は電圧Ｖａｄに向かって緩やかに下降する。分離スイッチであるトランジスタＱ７２がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ１の電圧ＶＮ１と同様に電圧Ｖａｄに向かって緩やかに下降する。こうして電圧Ｖａｄに向かって緩やかに下降する傾斜波形電圧を走査電極ＳＣ１〜走査電極ＳＣｎに印加する。

ここで、電力回収部７５の節点Ｎ７、節点Ｎ８の電圧ＶＮ７、電圧ＶＮ８も節点Ｎ０と同様に電圧Ｖａｄに向かって緩やかに下降する。仮にこれらの節点Ｎ７、節点Ｎ８がダイオードでＧＮＤにクランプされていると仮定すると節点Ｎ０の電圧ＶＮ０は０（Ｖ）以下に下降することはできない。しかし本実施の形態では節点Ｎ７、節点Ｎ８にはそれぞれ第１のダンパコンデンサＣ７７、第２のダンパコンデンサＣ７８が接続されているだけであるので、節点Ｎ７、節点Ｎ８の電圧ＶＮ７、電圧ＶＮ８を０（Ｖ）以下に下降させることができ、節点Ｎ０の電圧ＶＮ０も電圧Ｖａｄに向かって緩やかに下降させることができる。

すると、この傾斜波形電圧が下降する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１〜データ電極Ｄｍとの間で再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。なお本実施の形態においては、壁電圧を微調整するために、走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧が電圧Ｖａｄに達する直前に電圧の降下を停止している。

このようにして初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。なお、図５の第２サブフィールドの初期化期間に示したように、初期化期間の前半部を省略してもよい。この場合には、直前のサブフィールドの維持期間に維持放電を行った放電セルで選択的に初期化放電が発生する。

続く書込み期間では、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を印加し、走査電極ＳＣ１〜走査電極ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加する。その後、走査電極ＳＣ１に負の走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。

走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加するには、まずトランジスタＱ６８をオンにして節点Ｎ１の電圧ＶＮ１を負の電圧Ｖａｄとする。分離スイッチであるトランジスタＱ７２がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ１の電圧ＶＮ１と同様に負の電圧Ｖａｄとなる。そしてスイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのトランジスタＱＨ１〜トランジスタＱＨｎをオン、トランジスタＱＬ１〜トランジスタＱＬｎをオフにして走査電極ＳＣ１〜走査電極ＳＣｎに電圧（Ｖａｄ＋Ｖｓｃ）を印加する。次に、トランジスタＱＨ１をオフにし、トランジスタＱＬ１をオンにすることにより、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａｄを印加する。

すると１行目の放電セルのうち書込みパルスを印加した放電セルでは書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。

次に、トランジスタＱＨ１をオン、トランジスタＱＬ１をオフに戻し、トランジスタＱＨ２をオフにし、トランジスタＱＬ２をオンにして２行目の走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち２行目に発光させるべき放電セルのデータ電極Ｄｋに書込みパルス電圧Ｖｄを印加する。すると２行目の放電セルで選択的に書込み放電が起こる。以上の書込み動作をｎ行目の放電セルに至るまで行う。

その後、トランジスタＱ６８をオフにする。そしてトランジスタＱ７３、トランジスタＱ７４をオンにして節点Ｎ３の電圧ＶＮ３、節点Ｎ０の電圧ＶＮ０を０（Ｖ）にする。さらにスイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのトランジスタＱＨ１〜トランジスタＱＨｎをオフ、トランジスタＱＬ１〜トランジスタＱＬｎをオンにして走査電極ＳＣ１〜走査電極ＳＣｎに０（Ｖ）を印加する。

続く維持期間では、維持電極ＳＵ１〜維持電極ＳＵｎに０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎに維持パルス電圧Ｖｓｕｓを印加する。図７は、本発明の実施の形態１におけるプラズマディスプレイ装置の走査電極駆動回路４３の節点Ｎ０、節点Ｎ７、節点Ｎ８の電圧波形を示す図であり、特に維持期間の電圧波形の詳細を示している。

走査電極ＳＣ１〜走査電極ＳＣｎに維持パルス電圧Ｖｓｕｓを印加するには、まず図７に示した時刻ｔ１においてトランジスタＱ７７をオンにする。すると、節点Ｎ７の電圧ＶＮ７は電力回収用のコンデンサＣ７６の電圧Ｖｓｕｓ／２と等しくなる。その結果、電力回収用のコンデンサＣ７６からトランジスタＱ７７、逆流防止用のダイオードＤ７７、第１の回収インダクタＬ７７およびトランジスタＱＬ１〜トランジスタＱＬｎを介して電流が流れ始める。そして、走査電極ＳＣ１〜走査電極ＳＣｎの電圧が上がり始める。第１の回収インダクタＬ７７と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜走査電極ＳＣｎの電圧は電圧Ｖｓｕｓ付近まで上昇する。

ここで注意すべきは、電力回収用のコンデンサＣ７６と走査電極ＳＣｉとの間に介在するスイッチング素子は、トランジスタＱ７７、トランジスタＱＬｉ、および逆流防止用のダイオードＤ７７だけであり、分離スイッチは介在していない点そのように電流経路に介在するスイッチング素子の数を極力少なくすることで、走査電極駆動回路４３の出力インピーダンスを抑制し、電力損失を抑制している。

そして時刻ｔ２において、トランジスタＱ７１をオンにする。すると節点Ｎ１、節点Ｎ０の電圧ＶＮ１、電圧ＶＮ０が電圧Ｖｓｕｓとなり、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｓｕｓが印加される。また節点Ｎ７の電圧ＶＮ７も上昇し電圧Ｖｓｕｓとなる。

ここで注意すべきは、電源Ｖｓｕｓと走査電極ＳＣｉとの間に介在するスイッチング素子は、トランジスタＱ７１、トランジスタＱＬｉ、およびダイオードＤ７２、またはトランジスタＱ７１、トランジスタＱ７２、トランジスタＱＬｉだけであり、それ以上のスイッチング素子は介在していない点このように電流経路に介在するスイッチング素子の数を極力少なくすることで、走査電極駆動回路４３の出力インピーダンスを抑制している。

また、節点Ｎ０の電圧ＶＮ０が急激に電圧Ｖｓｕｓまで上昇するため逆流防止用のダイオードＤ７７が遮断されるが、第１の回収インダクタＬ７７には第１のダンパコンデンサＣ７７を介して引き続き電流が供給されるので、節点Ｎ７に大きなリンギングが発生することはない。仮に第１のダンパコンデンサＣ７７がないと仮定すると、第１の回収インダクタＬ７７に大きな電圧が発生し、図７に破線で示したような大きなリンギングが発生する。しかし本実施の形態においては第１のダンパコンデンサＣ７７を備えることでリンギングを抑制し、逆流防止用のダイオードＤ７７に過大な電圧が印加されることがなくなる。

このようにして走査電極ＳＣ１〜走査電極ＳＣｎの電圧は強制的に電圧Ｖｓｕｓまで上昇し、書込み放電を起こした放電セルで維持放電が発生する。その後、トランジスタＱ７７、トランジスタＱ７１をオフにする。

続いて走査電極ＳＣ１〜走査電極ＳＣｎに０（Ｖ）を印加し、維持電極ＳＵ１〜維持電極ＳＵｎに維持パルス電圧Ｖｓｕｓを印加する。

走査電極ＳＣ１〜走査電極ＳＣｎに０（Ｖ）を印加するには、まず図７に示した時刻ｔ３においてトランジスタＱ７８をオンにする。すると、節点Ｎ８の電圧ＶＮ８は電力回収用のコンデンサＣ７６の電圧Ｖｓｕｓ／２と等しくなる。その結果、走査電極ＳＣ１〜走査電極ＳＣｎからトランジスタＱＬ１〜トランジスタＱＬｎ、第２の回収インダクタＬ７８、逆流防止用のダイオードＤ７８、トランジスタＱ７８を介して電力回収用のコンデンサＣ７６に電流が流れ始める。そして、走査電極ＳＣ１〜走査電極ＳＣｎの電圧が下がり始める。第２の回収インダクタＬ７８と電極間容量Ｃｐとは共振回路を形成しているので、共振周期の１／２の時間経過後には走査電極ＳＣ１〜走査電極ＳＣｎの電圧は０（Ｖ）付近まで低下する。

ここでも、走査電極ＳＣｉと電力回収用のコンデンサＣ７６との間に介在するスイッチング素子は、トランジスタＱ７８、トランジスタＱＬｉ、および逆流防止用のダイオードＤ７８だけであり、分離スイッチは介在していない。そのように電流経路に介在するスイッチング素子の数を極力少なくして走査電極駆動回路４３の出力インピーダンスを抑制している。

次に時刻ｔ４において、トランジスタＱ７４をオンにする。すると節点Ｎ３、節点Ｎ０の電圧ＶＮ３、電圧ＶＮ０が電圧０（Ｖ）となり、走査電極ＳＣ１〜ＳＣｎに電圧０（Ｖ）が印加される。また節点Ｎ８の電圧ＶＮ８も低下して電圧０（Ｖ）となる。

ここでも、ＧＮＤと走査電極ＳＣｉとの間に介在するスイッチング素子は、トランジスタＱ７４、トランジスタＱＬｉ、およびダイオードＤ７３、またはトランジスタＱ７４、トランジスタＱ７３、トランジスタＱＬｉだけであり、それ以上のスイッチング素子は介在していない。このように電流経路に介在するスイッチング素子の数を極力少なくすることで、走査電極駆動回路４３の出力インピーダンスを抑制している。

また、節点Ｎ０の電圧ＶＮ０が急激に電圧０（Ｖ）まで低下するため逆流防止用のダイオードＤ７８が遮断されるが、第２の回収インダクタＬ７８には第２のダンパコンデンサＣ７８を介して引き続き電流が供給されるので、図７に破線で示したような大きなリンギングが節点Ｎ８に発生することはない。このように第２のダンパコンデンサＣ７８を備えることでリンギングを抑制し、逆流防止用のダイオードＤ７８に過大な電圧が印加されることがなくなり、耐圧劣化することがなくなる。

なお第１のダンパコンデンサＣ７７、第２のダンパコンデンサＣ７８の容量値を大きくすることにより、リンギングを抑制する効果も大きくなる。しかしこれらの容量値を大きくすると電力回収の効率が低下し、無効電力が増加する。したがって、第１のダンパコンデンサＣ７７、第２のダンパコンデンサＣ７８の容量は、第１の回収インダクタＬ７７、第２の回収インダクタＬ７８のインダクタンス、逆流防止用のダイオードＤ７７、逆流防止用のダイオードＤ７８の寄生容量、リカバリ特性等により最適に設定することが望ましい。本実施の形態においては、第１のダンパコンデンサＣ７７、第２のダンパコンデンサＣ７８の容量を２００ｐＦ〜３０００ｐＦの間、例えば１０００ｐＦに設定している。

このようにして走査電極ＳＣ１〜走査電極ＳＣｎに０（Ｖ）を印加する。そして維持電極ＳＵ１〜ＳＵｎに維持パルス電圧Ｖｓｕｓを印加すると、書込み放電を起こした放電セルで維持放電が発生する。その後、トランジスタＱ７８、トランジスタＱ７４をオフにする。

以下同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。なお本実施の形態においては、維持期間の間はトランジスタＱ７２、トランジスタＱ７３をオンとしている。続くサブフィールドの動作もほぼ同様であるため説明を省略する。

以上に説明したように、本実施の形態における走査電極駆動回路４３では、電力回収用のコンデンサＣ７６と走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオードだけまた、電圧Ｖｓｕｓの電源と走査電極ＳＣｉとの間、およびＧＮＤと走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオード、または３つのトランジスタだけさらに電圧Ｖｓｅｔ、電圧Ｖａｄの各電源と走査電極ＳＣｉとの間に介在するスイッチング素子も２つのトランジスタと１つのダイオード、または３つのトランジスタだけこのように本実施の形態においては、各電流経路に介在するスイッチング素子の数を３個以下とすることで、走査電極駆動回路４３の出力インピーダンスを抑制している。

次に各スイッチング素子の耐圧について説明する。図４から明らかなように、トランジスタＱ７１およびダイオードＤ７１に印加される電圧は電圧Ｖｓｕｓと節点Ｎ１の電圧ＶＮ１との差また、トランジスタＱ７２およびダイオードＤ７２に印加される電圧は節点Ｎ１の電圧ＶＮ１と節点Ｎ０の電圧ＶＮ０との差そして、トランジスタＱ７３およびダイオードＤ７３に印加される電圧は節点Ｎ０の電圧ＶＮ０と節点Ｎ３の電圧ＶＮ３との差そして、トランジスタＱ７４およびダイオードＤ７４に印加される電圧は節点Ｎ１の電圧ＶＮ１と電圧０（Ｖ）との差である。

例えば、本実施の形態において用いる電源の各電圧値を、電圧Ｖｓｅｔ＝３３０（Ｖ）、電圧Ｖｓｕｓ＝１９０（Ｖ）、電圧Ｖｓｃ＝１４０（Ｖ）、電圧Ｖａｄ＝−１００（Ｖ）、電圧Ｖｅ１＝１６０（Ｖ）、電圧Ｖｅ２＝１７０（Ｖ）とする。図６を参照すると、電圧Ｖｓｕｓと節点Ｎ１の電圧ＶＮ１との差は、最大で（Ｖｓｕｓ−Ｖａｄ）＝２９０（Ｖ）であることがわかる。したがってトランジスタＱ７１およびダイオードＤ７１としては、例えば３５０（Ｖ）耐圧の素子を用いることができる。また、節点Ｎ１の電圧ＶＮ１と節点Ｎ０の電圧ＶＮ０との差は最大で（Ｖｓｅｔ−Ｖｓｕｓ）＝１４０（Ｖ）であるので、トランジスタＱ７２およびダイオードＤ７２として、例えば２００（Ｖ）耐圧の素子を用いることができる。また、節点Ｎ０の電圧ＶＮ０と節点Ｎ３の電圧ＶＮ３との差は最大で（０−Ｖａｄ）＝１００（Ｖ）であるので、トランジスタＱ７３およびダイオードＤ７３として、例えば１５０（Ｖ）耐圧の素子を用いることができる。さらに、節点Ｎ３の電圧ＶＮ３と電圧０（Ｖ）との差は最大でＶｓｅｔ＝３３０（Ｖ）であるので、トランジスタＱ７４およびダイオードＤ７４として、例えば４００（Ｖ）耐圧の素子を用いることができる。

同様に第２の波形発生回路６４および第１の波形発生回路６６に用いるトランジスタの耐圧を見積もると、電圧Ｖｓｅｔと節点Ｎ１の電圧ＶＮ１との差は最大で（Ｖｓｅｔ−０）＝３３０（Ｖ）であるので、トランジスタＱ６４として、例えば４００（Ｖ）耐圧の素子を用いることができる。また、電圧Ｖａｄと節点Ｎ３の電圧ＶＮ３との差は最大で（Ｖａｄ−Ｖｓｕｓ）＝−２９０（Ｖ）であるので、トランジスタＱ６６、トランジスタＱ６８として、例えば３５０（Ｖ）耐圧の素子を用いることができる。

さらに、第１のダンパコンデンサＣ７７、第２のダンパコンデンサＣ７８により節点Ｎ７、節点Ｎ８のリンギングが十分に抑制されているものとして、電力回収部７５に用いるスイッチング素子の耐圧を見積もると以下のようになる。電力回収用のコンデンサＣ７６の電圧と節点Ｎ０の電圧ＶＮ０との差は、（Ｖｓｕｓ／２−Ｖａｄ）＝１９５（Ｖ）、（Ｖｓｕｓ／２−Ｖｓｅｔ）＝−２３５（Ｖ）しかし電力回収用のコンデンサＣ７６の電圧は０（Ｖ）からＶｓｕｓ／２まで変動する可能性があるので、このマージンを見込むと、１９５（Ｖ）〜−３３０（Ｖ）になる。したがって、トランジスタＱ７７および逆流防止用のダイオードＤ７８として、例えば３００（Ｖ）耐圧の素子、トランジスタＱ７８および逆流防止用のダイオードＤ７７として、例えば４００（Ｖ）耐圧の素子をそれぞれ用いることができる。

このように、本実施の形態においては、走査電極駆動回路４３を構成するスイッチング素子の耐圧を上げることなく、かつ走査電極駆動回路４３の出力インピーダンスを下げることができる。

（実施の形態２）
つぎに、分離スイッチが接続されている節点の電圧が不定となるタイミングで分離スイッチに過大な電圧が加わらないように、分離スイッチ毎に保護回路を追加した走査電極駆動回路を備えたプラズマディスプレイ装置について説明する。

図８は、本発明の実施の形態２におけるプラズマディスプレイ装置の走査電極駆動回路１４３の詳細を示す回路図実施の形態１と同じ部分については同じ符号を付して詳細な説明を省略する。

本実施の形態が実施の形態１と異なる点は、維持パルス発生回路１６２の、クランプ部１７０の、第１のクランプスイッチＱ７１と第１の分離スイッチＱ７２との節点Ｎ１と、第２のクランプスイッチＱ７４と第２の分離スイッチＱ７３との節点Ｎ３との間に、保護用コンデンサＣ７１を接続している点すなわち、節点Ｎ１と節点Ｎ３との間に保護用コンデンサＣ７１を接続している。

次に、走査電極駆動回路１４３の動作をパネル１０の駆動方法とともに説明する。

実施の形態２におけるプラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形は図５に示した実施の形態１における駆動電圧波形と同様また図９は、本発明の実施の形態２におけるプラズマディスプレイ装置の走査電極駆動回路１４３の節点Ｎ０、節点Ｎ１、節点Ｎ３の電圧波形を示す図である。

初期化期間の前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにそれぞれ０（Ｖ）を印加するとともに、走査電極ＳＣ１〜走査電極ＳＣｎには緩やかに上昇する上り傾斜波形電圧を印加する。

走査電極ＳＣ１〜走査電極ＳＣｎに上り傾斜波形電圧を印加するには、トランジスタＱ７３、トランジスタＱ７４、トランジスタＱ７２をオンにして節点Ｎ０の電圧ＶＮ０、節点Ｎ１の電圧ＶＮ１、節点Ｎ３の電圧ＶＮ３をそれぞれ０（Ｖ）とし、スイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのトランジスタＱＨ１〜トランジスタＱＨｎをオンにして走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｓｃを印加する。次にトランジスタＱ７４、トランジスタＱ７２をオフにするとともにトランジスタＱ６４をオンにしてミラー積分回路を動作させる。すると節点Ｎ３の電圧ＶＮ３はツェナーダイオードＤ６４のツェナー電圧Ｖｚ分の電圧上昇の後、電圧Ｖｓｅｔに向かって緩やかに上昇する。分離スイッチであるトランジスタＱ７３がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ３の電圧ＶＮ３と同様に電圧Ｖｓｅｔに向かって緩やかに上昇する。こうしてスイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのそれぞれが節点Ｎ０の電圧ＶＮ０に電圧Ｖｓｃを重畳した電圧を出力するので、走査電極ＳＣ１〜走査電極ＳＣｎに電圧（Ｖｓｃ＋Ｖｓｅｔ）に向かって緩やかに上昇する傾斜波形電圧が印加される。

このとき、節点Ｎ１に接続されているトランジスタＱ７１、トランジスタＱ７２、トランジスタＱ６６、トランジスタＱ６８は全てオフしかし本実施の形態においては、節点Ｎ１と節点Ｎ３との間に保護用コンデンサＣ７１が接続されているため節点Ｎ１の電圧ＶＮ１が不定となることはない。節点Ｎ１の電圧ＶＮ１の変化分は、節点Ｎ３の電圧ＶＮ３の変化分を節点Ｎ１と各電源との間に生じる浮遊容量と保護用コンデンサＣ７１の容量およびそれに並列する浮遊容量とで容量分割した電圧に等しい。節点Ｎ３の電圧ＶＮ３は電圧Ｖｓｅｔに向かって緩やかに上昇する電圧に等しいので、節点Ｎ１の電圧ＶＮ１も緩やかに上昇する。浮遊容量がトランジスタにより生じると仮定し、保護用コンデンサＣ７１の容量値をＣｃ７１で示し、トランジスタＱ７１、トランジスタＱ７２、トランジスタＱ６６、トランジスタＱ６８の浮遊容量の値をそれぞれＣｑ７１、Ｃｑ７２、Ｃｑ６６、Ｃｑ６８で示すと、節点Ｎ１の電圧ＶＮ１は、
ＶＮ１＝ＶＮ０・（Ｃｑ７２＋Ｃ７１）／（Ｃｑ６６＋Ｃｑ６８＋Ｃｑ７１＋Ｃｑ７２＋Ｃｃ７１）
ここで、トランジスタＱ７２、トランジスタＱ６６、トランジスタＱ６８の浮遊容量は小さいと仮定すると、
ＶＮ１≒ＶＮ０・Ｃｃ７１／（Ｃｑ７１＋Ｃｃ７１）
となり、節点Ｎ１の電圧ＶＮ１も緩やかに上昇することがわかる。ただし、ダイオードＤ７１の働きにより、電圧ＶＮ１が電圧Ｖｓｕｓを超えることはない。

このように保護用コンデンサＣ７１を設けることにより、節点Ｎ１と節点Ｎ０との電圧差（ＶＮ１−ＶＮ０）を小さくすることができ、分離スイッチであるトランジスタＱ７２の耐圧を下げることができる。

この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こりそれぞれの電極上に壁電圧が蓄積される。

初期化期間の後半部では、維持電極ＳＵ１〜維持電極ＳＵｎに正の電圧Ｖｅ１を印加するとともに、走査電極ＳＣ１〜走査電極ＳＣｎには緩やかに下降する下り傾斜波形電圧を印加する。

走査電極ＳＣ１〜走査電極ＳＣｎに下り傾斜波形電圧を印加する前に、まずトランジスタＱ６４をオフにする。そしてトランジスタＱ７１、トランジスタＱ７２をオンにして節点Ｎ０の電圧ＶＮ０、節点Ｎ１の電圧ＶＮ１、節点Ｎ３の電圧ＶＮ３をそれぞれ電圧Ｖｓｕｓに変更する。その後、スイッチ部ＯＵＴ１〜スイッチ部ＯＵＴｎのトランジスタＱＨ１〜トランジスタＱＨｎをオフ、トランジスタＱＬ１〜トランジスタＱＬｎをオンにして走査電極ＳＣ１〜走査電極ＳＣｎに節点Ｎ０の電圧、すなわち電圧Ｖｓｕｓを印加する。そしてその後、トランジスタＱ７１、トランジスタＱ７３をオフにするとともにトランジスタＱ６６をオンにしてミラー積分回路を動作させる。すると節点Ｎ１の電圧ＶＮ１は電圧Ｖａｄに向かって緩やかに下降する。分離スイッチであるトランジスタＱ７２がオンであるため、節点Ｎ０の電圧ＶＮ０も節点Ｎ１の電圧ＶＮ１と同様に電圧Ｖａｄに向かって緩やかに下降する。こうして電圧Ｖａｄに向かって緩やかに下降する傾斜波形電圧をＳＣ１〜走査電極ＳＣｎに印加する。

このとき、節点Ｎ３に接続されているトランジスタＱ７３、トランジスタＱ７４、トランジスタＱ６４は全てオフしかし本実施の形態においては、節点Ｎ３と節点Ｎ１との間に保護用コンデンサＣ７１が接続されているため節点Ｎ３の電圧ＶＮ３が不定となることはない。節点Ｎ３の電圧ＶＮ３の変化分は節点Ｎ１の電圧ＶＮ１の変化分を節点Ｎ３と各電源との間に生じる浮遊容量と保護用コンデンサＣ７１の容量およびそれに並列する浮遊容量とで容量分割した電圧に等しい。節点Ｎ１の電圧ＶＮ１は電圧Ｖａｄに向かって緩やかに下降する電圧に等しいので、節点Ｎ３の電圧ＶＮ３も緩やかに下降する。ここでも浮遊容量がトランジスタにより生じると仮定し、保護用コンデンサＣ７１の容量値をＣｃ７１で示し、トランジスタＱ７３、トランジスタＱ７４、トランジスタＱ６４の浮遊容量の値をそれぞれＣｑ７３、Ｃｑ７４、Ｃｑ６４で示すと、節点Ｎ３の電圧ＶＮ３は、
ＶＮ３＝（ＶＮ０−Ｖｓｕｓ）・（Ｃｑ７３＋Ｃｃ７１）／（Ｃｑ６４＋Ｃｑ７４＋Ｃｑ７３＋Ｃｃ７１）＋Ｖｓｕｓ
ここで、トランジスタＱ７３、トランジスタＱ６４の浮遊容量は小さいと仮定すると、
ＶＮ３≒（ＶＮ０−Ｖｓｕｓ）・Ｃｃ７１／（Ｃｑ７４＋Ｃｃ７１）＋Ｖｓｕｓ
となり、節点Ｎ３の電圧ＶＮ３も緩やかに下降することがわかる。ただし、ダイオードＤ７４の働きにより、電圧ＶＮ１が０（Ｖ）より低下することはない。

このように保護用コンデンサＣ７１を設けることにより節点Ｎ３と節点Ｎ０との電圧差（ＶＮ３−ＶＮ０）を小さくすることができ、分離スイッチであるトランジスタＱ７３の耐圧を下げることができる。

すると、この傾斜波形電圧が下降する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎ、データ電極Ｄ１〜データ電極Ｄｍとの間で再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。なお本実施の形態においては、壁電圧を微調整するために、走査電極ＳＣ１〜走査電極ＳＣｎに印加する電圧が電圧Ｖａｄに達する直前に電圧の降下を停止している。

このようにして初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。なお、図５の第２サブフィールドの初期化期間に示したように、初期化期間の前半部を省略してもよい。この場合には、直前のサブフィールドの維持期間に維持放電を行った放電セルで選択的に初期化放電が発生する。

このように本実施の形態においては、保護用コンデンサＣ７１を節点Ｎ１と節点Ｎ３との間に接続することで、書込み期間の前半部では、保護用コンデンサＣ７１がトランジスタＱ７２の耐圧を下げる保護用コンデンサとして働く。また、書込み期間の後半部では、保護用コンデンサＣ７１がトランジスタＱ７３の耐圧を下げる保護用コンデンサとして働く。このように、本実施の形態においては１つの保護用コンデンサＣ７１を設けるだけで、トランジスタＱ７２およびトランジスタＱ７３の２つの分離スイッチの耐圧を下げることができる。

なお、保護用コンデンサＣ７１の容量値を大きくすると、節点Ｎ１と節点Ｖ０との電圧差（ＶＮ１−ＶＮ０）、および節点Ｎ３と節点Ｖ０との電圧差（ＶＮ３−ＶＮ０）を小さくすることができるため、トランジスタＱ７２、トランジスタＱ７３の耐圧を下げるという観点からは有利しかし、保護用コンデンサＣ７１の容量値を大きくしすぎるとトランジスタＱ７２、トランジスタＱ７３のターンオン時に発生するピーク電流が大きくなる等、消費電力も大きくなる。本実施の形態においては、保護用コンデンサＣ７１の容量値を１ｎＦ〜５０ｎＦの間の値、例えば２０ｎＦに設定しているが、この値は各トランジスタの浮遊容量の値やターンオン時に発生するピーク電流、消費電力の許容範囲等に基づき最適に設定することが望ましい。

続く書込み期間および維持期間の動作は、実施の形態１と同様であるため説明を省略する。

なお、実施の形態１および実施の形態２においては、走査電極駆動回路１４３は、第１の波形発生回路６６の出力を節点Ｎ１に接続し、第２の波形発生回路６４の出力を節点Ｎ３に接続した構成であるものとして説明した。しかし本実施の形態は必ずしもこの構成に限定されるものではない。

（実施の形態３）
図１０は、本発明の実施の形態３におけるプラズマディスプレイ装置の走査電極駆動回路２４３の詳細を示す回路図走査電極駆動回路２４３は図４に示した走査電極駆動回路４３と同様に、走査パルス発生回路６０と、維持パルス発生回路２６２と、第２の波形発生回路６４と、第１の波形発生回路６６とを備えている。図１０に示した実施の形態３における走査電極駆動回路２４３が図８に示した実施の形態２における走査電極駆動回路１４３と異なる点は、第１の波形発生回路６６の出力を、維持パルス発生回路２６２から維持パルスが出力される節点Ｎ０に接続した構成である点その他の構成は、同様であるので、同じ符号を付して、その構成と動作の詳細な説明は省略する。なお、第２の波形発生回路６４の出力を第２のクランプスイッチ７４と第２の分離スイッチ７３との節点Ｎ３に接続していることは、図４に示した実施の形態１における走査電極駆動回路４３および図８に示した実施の形態２における走査電極駆動回路１４３と同様である。

このような構成にすると、図６および図９から明らかなように、第１の波形発生回路６６に用いるトランジスタの耐圧は高くなる。すなわち、電圧Ｖａｄと節点Ｎ０の電圧ＶＮ０との差は最大で（Ｖｓｃ+Ｖｓｅｔ−Ｖａｄ）＝４３０（Ｖ）であるので、トランジスタＱ６６、トランジスタＱ６８として、例えば６００（Ｖ）耐圧の素子を用いなければならない。

しかしながらこのように構成にすると、実施の形態１および実施の形態２と同様に、電力回収用のコンデンサＣ７６と走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオードだけまた、電圧Ｖｓｕｓの電源と走査電極ＳＣｉとの間、およびＧＮＤと走査電極ＳＣｉとの間に介在するスイッチング素子は２つのトランジスタと１つのダイオード、または３つのトランジスタだけさらに電圧Ｖｓｅｔ、電圧Ｖａｄの各電源と走査電極ＳＣｉとの間に介在するスイッチング素子も２つのトランジスタと１つのダイオード、または３つのトランジスタだけこのように本実施の形態においても、各電流経路に介在するスイッチング素子の数を３個以下とすることで、走査電極駆動回路２４３の出力インピーダンスを抑制している。

また、実施の形態１および実施の形態２と同様に、トランジスタＱ７１およびダイオードＤ７１としては、例えば３５０（Ｖ）耐圧の素子を用いることができる。また、トランジスタＱ７２およびダイオードＤ７２として、例えば２００（Ｖ）耐圧の素子を用いることができる。また、トランジスタＱ７３およびダイオードＤ７３として、例えば１５０（Ｖ）耐圧の素子を用いることができる。さらに、トランジスタＱ７４およびダイオードＤ７４として、例えば４００（Ｖ）耐圧の素子を用いることができる。

さらに、トランジスタＱ７７および逆流防止用のダイオードＤ７８として、例えば３００（Ｖ）耐圧の素子、トランジスタＱ７８および逆流防止用のダイオードＤ７７として、例えば４００（Ｖ）耐圧の素子をそれぞれ用いることができる。

このように、実施の形態３においては、トランジスタＱ６６、トランジスタＱ６８を除いて、走査電極駆動回路２４３を構成するスイッチング素子の耐圧を上げることなく、かつ走査電極駆動回路２４３の出力インピーダンスを下げることができる。

さらに、保護用コンデンサＣ７１を第１のクランプスイッチＱ７１と第１の分離スイッチＱ７２との節点Ｎ１と、第２のクランプスイッチＱ７４と第２の分離スイッチＱ７３との節点Ｎ３との間に接続することで、書込み期間の前半部では、保護用コンデンサＣ７１がトランジスタＱ７２の耐圧を下げる保護用コンデンサとして働き、書込み期間の後半部では、保護用コンデンサＣ７１がトランジスタＱ７３の耐圧を下げる保護用コンデンサとして働く。このように１つの保護用コンデンサＣ７１を設けるだけで、トランジスタＱ７２およびトランジスタＱ７３の２つの分離スイッチの耐圧を下げることができる。

なお、前述したように本実施の形態におけるプラズマディスプレイ装置は、第１のクランプスイッチ、第１の分離スイッチ、第２のクランプスイッチ、第２の分離スイッチはそれぞれ絶縁ゲートバイポーラトランジスタまたは電界効果トランジスタを用いることができる。すなわち、第１のクランプスイッチのエミッタまたはソースと第１の分離スイッチのエミッタまたはソースとを接続し、第２のクランプスイッチのコレクタまたはドレインと第２の分離スイッチのコレクタまたはドレインとを接続すればよい。

また、前述したように本実施の形態におけるプラズマディスプレイ装置の維持パルス発生回路６２は、クランプ部７０と電力回収部７５とを備えている。そして、電力回収部７５は、電力回収用のコンデンサＣ７６と、電力回収用のコンデンサＣ７６から走査電極ＳＣ１〜走査電極ＳＣｎへ電流を流す電流経路を形成するために直列に接続された第１の回収スイッチとしてのトランジスタＱ７７、逆流防止用のダイオードＤ７７および第１の回収インダクタＬ７７と、走査電極ＳＣ１〜走査電極ＳＣｎから電力回収用のコンデンサＣ７６へ電流を流す電流経路を形成するために直列に接続された第２の回収スイッチとしてのトランジスタＱ７８、逆流防止用のダイオードＤ７８および第２の回収インダクタＬ７８とを有している。そして電極間容量Ｃｐと第１の回収インダクタＬ７７または第２の回収インダクタＬ７８とをＬＣ共振させて維持パルスの立ち上がりおよび立ち下がりを行う。なお逆流防止用のダイオードＤ７７と第１の回収インダクタＬ７７とを接続した節点を「節点Ｎ７」と称し、逆流防止用のダイオードＤ７８と第２の回収インダクタＬ７８とを接続した節点を「節点Ｎ８」と称する。また電力回収部７５はリンギングを抑制するために、第１の回収スイッチと第１の回収インダクタＬ７７との節点Ｎ７に接続された第１のダンパコンデンサＣ７７と、第２の回収スイッチと第２の回収インダクタＬ７８との節点Ｎ８に接続された第２のダンパコンデンサＣ７８を有する。このような構成により、逆流防止用のダイオードＤ７７、逆流防止用のダイオードＤ７８に過大な電圧が印加されないようにリンギングを抑制することができる。

また、前述したように本実施の形態におけるプラズマディスプレイ装置の第１の波形発生回路６６および第２の波形発生回路６４の少なくとも一方はミラー積分回路を含んでもよい。

なお、本実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。

本発明は、走査電極駆動回路を構成するスイッチング素子の耐圧を上げることなく、かつ出力インピーダンスを下げることができるので、プラズマディスプレイ装置として有用

本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図 同プラズマディスプレイ装置に用いるパネルの電極配列図 同プラズマディスプレイ装置の回路ブロック図 同プラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図 同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形図 同プラズマディスプレイ装置の走査電極駆動回路の各節点の電圧波形を示す図 同プラズマディスプレイ装置の走査電極駆動回路の各節点の電圧波形を示す図 本発明の実施の形態２におけるプラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図 本発明の実施の形態２におけるプラズマディスプレイ装置の走査電極駆動回路の節点の電圧波形を示す図 本発明の実施の形態３におけるプラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図

符号の説明

１０ パネル
２２ 走査電極
２３ 維持電極
２４ 表示電極対
３２ データ電極
４１ 画像信号処理回路
４２ データ電極駆動回路
４３，１４３，２４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ タイミング発生回路
６０ 走査パルス発生回路
６２ 維持パルス発生回路
６４ 第２の波形発生回路
６６ 第１の波形発生回路
７０ クランプ部
７５ 電力回収部
Ｃｐ 電極間容量
Ｃ７１ 保護用コンデンサ
Ｃ７６ 電力回収用のコンデンサ
Ｃ７７ 第１のダンパコンデンサ
Ｃ７８ 第２のダンパコンデンサ
Ｄ７７ 逆流防止用のダイオード
Ｄ７８ 逆流防止用のダイオード
Ｌ７７ 第１の回収インダクタ
Ｌ７８ 第２の回収インダクタ
Ｎ０，Ｎ１，Ｎ３，Ｎ７，Ｎ８ 節点
Ｑ７１ トランジスタ（第１のクランプスイッチ）
Ｑ７２ トランジスタ（第１の分離スイッチ）
Ｑ７３ トランジスタ（第２の分離スイッチ）
Ｑ７４ トランジスタ（第２のクランプスイッチ）
Ｑ７７ トランジスタ（第１の回収スイッチ）
Ｑ７８ トランジスタ（第２の回収スイッチ）

Claims (8)

1. 走査電極と維持電極とデータ電極とを有するプラズマディスプレイパネルと、前記走査電極に印加する駆動波形を発生する走査電極駆動回路を備えたプラズマディスプレイ装置であって、
   前記走査電極駆動回路は、前記走査電極に印加する維持パルスを発生する維持パルス発生回路と、初期化期間において前記走査電極に印加する電圧を下降させる第１の波形発生回路と、初期化期間において前記走査電極に印加する電圧を上昇させる第２の波形発生回路とを備え、
   前記維持パルス発生回路は、前記維持パルスを発生させる維持電源の高電圧側の電圧に出力をクランプする第１のクランプスイッチと、前記第１のクランプスイッチに直列に接続された第１の分離スイッチと、前記維持電源の低電圧側の電圧に出力をクランプする第２のクランプスイッチと、前記第２のクランプスイッチに直列に接続された第２の分離スイッチとを備え、
   前記第１の波形発生回路の出力を前記維持パルス発生回路から前記維持パルスが出力される節点に接続し、前記第２の波形発生回路の出力を前記第２のクランプスイッチと前記第２の分離スイッチとの節点に接続したことを特徴とするプラズマディスプレイ装置。
2. 前記第１のクランプスイッチ、前記第１の分離スイッチ、前記第２のクランプスイッチ、前記第２の分離スイッチはそれぞれ絶縁ゲートバイポーラトランジスタまたは電界効果トランジスタであり、前記第１のクランプスイッチのエミッタまたはソースと前記第１の分離スイッチのエミッタまたはソースとを接続し、前記第２のクランプスイッチのコレクタまたはドレインと前記第２の分離スイッチのコレクタまたはドレインとを接続したことを特徴とする請求項１に記載のプラズマディスプレイ装置。
3. 前記維持パルス発生回路は、電力回収用のコンデンサと、前記電力回収用のコンデンサから前記走査電極へ電流を流す電流経路を形成するために直列に接続された第１の回収スイッチおよび第１の回収インダクタと、前記走査電極から前記電力回収用のコンデンサへ電流を流す電流経路を形成するために直列に接続された第２の回収スイッチおよび第２の回収インダクタと、前記第１の回収スイッチと前記第１の回収インダクタとの節点に接続された第１のダンパコンデンサと、前記第２の回収スイッチと前記第２の回収インダクタとの節点に接続された第２のダンパコンデンサとを備えたことを特徴とする請求項１に記載のプラズマディスプレイ装置。
4. 前記第１の波形発生回路および前記第２の波形発生回路の少なくとも一方はミラー積分回路を含むことを特徴とする請求項１に記載のプラズマディスプレイ装置。
5. 前記第１のクランプスイッチと前記第１の分離スイッチとの節点と、前記第２のクランプスイッチと前記第２の分離スイッチとの節点との間に、保護用コンデンサを接続したことを特徴とする請求項１に記載のプラズマディスプレイ装置。
6. 走査電極と維持電極とデータ電極とを有するプラズマディスプレイパネルと、前記走査電極に印加する駆動波形を発生する走査電極駆動回路を備えたプラズマディスプレイ装置であって、
   前記走査電極駆動回路は、前記走査電極に印加する維持パルスを発生する維持パルス発生回路と、初期化期間において前記走査電極に印加する電圧を下降させる第１の波形発生回路と、初期化期間において前記走査電極に印加する電圧を上昇させる第２の波形発生回路とを備え、
   前記維持パルス発生回路は、前記維持パルスを発生させる維持電源の高電圧側の電圧に出力をクランプする第１のクランプスイッチと、前記第１のクランプスイッチに直列に接続された第１の分離スイッチと、前記維持電源の低電圧側の電圧に出力をクランプする第２のクランプスイッチと、前記第２のクランプスイッチに直列に接続された第２の分離スイッチとを備え、
   前記第１の波形発生回路の出力を前記第１のクランプスイッチと前記第１の分離スイッチとの節点に接続し、前記第２の波形発生回路の出力を前記第２のクランプスイッチと前記第２の分離スイッチとの節点に接続したことを特徴とするプラズマディスプレイ装置。
7. 前記維持パルス発生回路は、電力回収用のコンデンサと、前記電力回収用のコンデンサから前記走査電極へ電流を流す電流経路を形成するために直列に接続された第１の回収スイッチおよび第１の回収インダクタと、前記走査電極から前記電力回収用のコンデンサへ電流を流す電流経路を形成するために直列に接続された第２の回収スイッチおよび第２の回収インダクタと、前記第１の回収スイッチと前記第１の回収インダクタとの節点に接続された第１のダンパコンデンサと、前記第２の回収スイッチと前記第２の回収インダクタとの節点に接続された第２のダンパコンデンサとを備えたことを特徴とする請求項６に記載のプラズマディスプレイ装置。
8. 前記第１のクランプスイッチと前記第１の分離スイッチとの節点と、前記第２のクランプスイッチと前記第２の分離スイッチとの節点との間に、保護用コンデンサを接続したことを特徴とする請求項６に記載のプラズマディスプレイ装置。

Images