JP2009145544A - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置 Download PDF

Info

Publication number
JP2009145544A
JP2009145544A JP2007321832A JP2007321832A JP2009145544A JP 2009145544 A JP2009145544 A JP 2009145544A JP 2007321832 A JP2007321832 A JP 2007321832A JP 2007321832 A JP2007321832 A JP 2007321832A JP 2009145544 A JP2009145544 A JP 2009145544A
Authority
JP
Japan
Prior art keywords
voltage
sustain
node
capacitor
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007321832A
Other languages
English (en)
Inventor
Fumito Kusama
史人 草間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007321832A priority Critical patent/JP2009145544A/ja
Publication of JP2009145544A publication Critical patent/JP2009145544A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】簡単な回路を用いて、一旦昇圧した電圧を大きく降下させることなく駆動に必要な電圧を発生させる。
【解決手段】走査電極駆動回路43は、走査パルス発生回路60と、維持パルス発生回路62と、第1の波形発生回路64と、第2の波形発生回路66と、第1の波形発生回路64に電圧を供給する電圧源90とを備え、電圧源90は、第2の波形発生回路66により維持パルスの低電圧側の電圧以下に電圧が低下する所定の節点に一方の端子を接続するとともに維持パルスの低電圧側の電圧以下に低下した電圧を保持する第1のコンデンサC91と、一定電位の節点に接続されるとともに第1のコンデンサC91の電圧と維持パルスの高電圧側の電圧との和の電圧を保持する第2のコンデンサC92とを備え、第2のコンデンサC92から第1の波形発生回路64に電圧を供給する。
【選択図】図4

Description

本発明は、プラズマディスプレイパネルを用いた画像表示装置であるプラズマディスプレイ装置に関する。
プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板上には、1対の走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面基板上には、複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色、緑色および青色の蛍光体を励起発光させてカラー表示を行っている。
パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では、各電極に初期化電圧を印加して、それに続く書込み動作に必要な壁電荷を形成する。書込み期間では、走査電極に走査パルスを印加するとともにデータ電極に書込みパルスを印加して、表示を行うべき放電セルにおいて書込み放電を起こす。そして維持期間では、走査電極および維持電極に交互に維持パルスを印加して、書込み放電を起こした放電セルにおいて維持放電を起こし、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
このようなパネルの駆動方法では、サブフィールド内の各期間および各電極毎に異なる駆動電圧波形を発生させるために、電圧の異なる多数の電圧源を必要としている。中でも初期化期間において走査電極に印加する電圧は高く、そのための高い電圧源を準備する必要がある。
この高い電圧源を比較的簡単な回路構成で実現する回路として、倍電圧回路を用いて上記電圧源を実現する技術が提案されている(例えば、特許文献1参照)。
特開2005−70598号公報
プラズマディスプレイ装置において、初期化期間に走査電極に印加する駆動電圧波形を得るためには300(V)程度の電圧源が必要となるが、例えば、維持パルス発生用の200(V)程度の電圧を倍電圧回路を用いて昇圧すると、300(V)よりはるかに高い電圧400(V)が発生する。
従って、上述の従来技術においては、倍電圧回路だけでは所望の電圧を得ることが難しく、一旦所望の電圧よりも高い電圧を発生させ、その後その電圧をレギュレータ等によって所望の電圧まで降下させなければならなかった。そのため、レギュレータ等の余分な回路を必要とするだけでなく、消費電力の増加の原因のひとつともなっていた。
本発明は、これらの課題に鑑みなされたものであり、簡単な回路を用いて、駆動に必要な電圧を発生させることができる駆動回路を備えたプラズマディスプレイ装置を提供することを目的とする。
本発明は、走査電極と維持電極とデータ電極とを有するパネルと、走査電極に印加する駆動電圧波形を発生する走査電極駆動回路を備えたプラズマディスプレイ装置であって、走査電極駆動回路は、走査パルスを発生する走査パルス発生回路と、走査パルス発生回路の基準電位に維持パルスを重畳する維持パルス発生回路と、維持パルスの高電圧側の電圧以上の駆動電圧波形を走査パルス発生回路の基準電位に重畳する第1の波形発生回路と、維持パルスの低電圧側の電圧以下の駆動電圧波形を走査パルス発生回路の基準電位に重畳する第2の波形発生回路と、第1の波形発生回路に電圧を供給する電圧源とを備え、電圧源は、第2の波形発生回路により維持パルスの低電圧側の電圧以下に電圧が低下する所定の節点に一方の端子を接続するとともに維持パルスの低電圧側の電圧以下に低下した電圧を保持する第1のコンデンサと、一定電位の節点に一方の端子を接続するとともに第1のコンデンサの電圧と維持パルスの高電圧側の電圧との和の電圧を保持する第2のコンデンサとを備え、第2のコンデンサから第1の波形発生回路に電圧を供給することを特徴とする。この構成により、簡単な回路を用いて、一旦昇圧した電圧を大きく降下させることなく駆動に必要な電圧を発生させることができる駆動回路を備えたプラズマディスプレイ装置を提供することができる。
また本発明のプラズマディスプレイ装置の維持パルス発生回路は、維持パルスを発生させる維持電源の高電圧側の電圧に出力をクランプする第1のクランプスイッチと、第1のクランプスイッチに直列に接続された第1の分離スイッチと、維持電源の低電圧側の電圧に出力をクランプする第2のクランプスイッチと、第2のクランプスイッチに直列に接続された第2の分離スイッチとを備え、所定の節点は第1のクランプスイッチと第1の分離スイッチとの節点であり、第1のコンデンサの他方の端子を第1のダイオードを介して維持電源の低電圧側に接続するとともに第2のダイオードを介して第2のコンデンサに接続した構成であってもよい。
本発明によれば、簡単な回路を用いて、一旦昇圧した電圧を大きく降下させることなく駆動に必要な電圧を発生させることができる駆動回路を備えたプラズマディスプレイ装置を提供することが可能となる。
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
(実施の形態)
図1は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル10の構造を示す分解斜視図である。ガラス製の前面基板21上には、走査電極22と維持電極23とからなる表示電極対24が複数形成されている。そして表示電極対24を覆うように誘電体層25が形成され、その誘電体層25上に保護層26が形成されている。背面基板31上にはデータ電極32が複数形成され、データ電極32を覆うように誘電体層33が形成され、さらにその上に井桁状の隔壁34が形成されている。そして、隔壁34の側面および誘電体層33上には赤色、緑色および青色の各色に発光する蛍光体層35が設けられている。
これら前面基板21と背面基板31とは、微小な放電空間を挟んで表示電極対24とデータ電極32とが交差するように対向配置され、その外周部はガラスフリット等の封着材によって封着されている。そして放電空間には、例えばキセノンを含む放電ガスが封入されている。放電空間は隔壁34によって複数の区画に仕切られており、表示電極対24とデータ電極32とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
なお、パネル10の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
図2は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル10の電極配列図である。パネル10には、行方向に長いn本の走査電極SC1〜SCn(図1の走査電極22)およびn本の維持電極SU1〜SUn(図1の維持電極23)が配列され、列方向に長いm本のデータ電極D1〜Dm(図1のデータ電極32)が配列されている。そして、1対の走査電極SCi(i=1〜n)および維持電極SUiと1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。
次に、本実施の形態におけるプラズマディスプレイ装置の構成およびその動作について説明する。
図3は、本発明の実施の形態におけるプラズマディスプレイ装置40の回路ブロック図である。プラズマディスプレイ装置40は、パネル10、画像信号処理回路41、データ電極駆動回路42、走査電極駆動回路43、維持電極駆動回路44、タイミング発生回路45、各回路ブロックに必要な電源を供給する電源回路(図示せず)を備えている。
画像信号処理回路41は、画像信号をパネル10で表示できる画素数および階調数の画像信号に変換し、さらにサブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「1」、「0」に対応させた画像データに変換する。データ電極駆動回路42は、画像データを各データ電極D1〜Dmに対応する書込みパルスに変換し、各データ電極D1〜Dmに印加する。
タイミング発生回路45は水平同期信号、垂直同期信号をもとにして、各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路43、維持電極駆動回路44は、それぞれのタイミング信号に基づき駆動電圧波形を発生し、走査電極SC1〜SCn、維持電極SU1〜SUnのそれぞれに印加する。
図4は、本発明の実施の形態におけるプラズマディスプレイ装置40の走査電極駆動回路43の詳細を示す回路図である。走査電極駆動回路43は、走査パルスを発生するための走査パルス発生回路60と、走査電極SC1〜SCnに印加する維持パルスを発生するとともに走査パルス発生回路60の基準電位である節点N0にその維持パルスを重畳する維持パルス発生回路62と、維持パルスの高電圧側の電圧以上の駆動電圧波形を発生し節点N0に重畳する第1の波形発生回路64と、維持パルスの低電圧側の電圧以下の駆動電圧波形を発生し節点N0に重畳する第2の波形発生回路66と、第1の波形発生回路64に維持パルスの高電圧側の電圧以上の電圧を供給する電圧源90とを備えている。なお、本実施の形態においては、維持電源の高電圧側の電圧は維持パルス電圧Vsusであり、維持電源の低電圧側の電圧はGND、すなわち0(V)である。
走査パルス発生回路60は、節点N0の電圧に重畳された電圧Vscの電源E51と、走査電極SC1〜SCnのそれぞれに走査パルス電圧を出力するスイッチ部OUT1〜OUTnとを備えている。電源E51はDC−DCコンバータを用いて構成してもよく、またはブートストラップ回路を用いて構成してもよい。スイッチ部OUT1〜OUTnのそれぞれは、節点N0の電圧を出力するためのトランジスタQL1〜QLnと、節点N0の電圧に電源E51の電圧Vscの重畳した電圧を出力するためのトランジスタQH1〜QHnとを有している。
維持パルス発生回路62は、クランプ部70と電力回収部75とを備えている。クランプ部70は、維持パルスを発生させる維持電源の高電圧側の電圧Vsusに出力をクランプする第1のクランプスイッチとしてのトランジスタQ71と、第1のクランプスイッチにバックツーバックで直列に接続された第1の分離スイッチとしてのトランジスタQ72と、維持電源の低電圧側のGNDに出力をクランプする第2のクランプスイッチとしてのトランジスタQ74と、第2のクランプスイッチにバックツーバックで直列に接続された第2の分離スイッチとしてのトランジスタQ73とを備えている。すなわち、第1のクランプスイッチとしてのトランジスタQ71と第1の分離スイッチとしてのトランジスタQ72とを直列に、かつ制御する電流の方向が互いに逆になるように、維持電源の電圧Vsusと節点N0との間に接続している。また、第2のクランプスイッチとしてのトランジスタQ74と第2の分離スイッチとしてのトランジスタQ73とを直列に、かつ制御する電流の方向が互いに逆になるように、GNDと節点N0との間に接続している。
第1のクランプスイッチ、第1の分離スイッチ、第2のクランプスイッチ、第2の分離スイッチとしては、それぞれ絶縁ゲートバイポーラトランジスタまたは電界効果トランジスタを用いることができ、第1のクランプスイッチのエミッタまたはソースと第1の分離スイッチのエミッタまたはソースとを接続し、第2のクランプスイッチのコレクタまたはドレインと第2の分離スイッチのコレクタまたはドレインとを接続すればよい。
本実施の形態においてはトランジスタQ71〜Q74としてIGBTを用いており、トランジスタQ71のエミッタとトランジスタQ72のエミッタとを接続し、トランジスタQ73のコレクタとトランジスタQ74のコレクタとを接続している。以下、トランジスタQ71のエミッタとトランジスタQ72のエミッタとを接続した節点を「節点N1」と称し、トランジスタQ73のコレクタとトランジスタQ74のコレクタとを接続した節点を「節点N3」と称する。
またトランジスタQ71、トランジスタQ72、トランジスタQ73、トランジスタQ74のそれぞれに対して、エミッタからコレクタに向かう電流をバイパスさせるためのダイオードD71、ダイオードD72、ダイオードD73、ダイオードD74を並列に接続している。従って、トランジスタQ71をオンにすることによりトランジスタQ71およびダイオードD72を介して電圧Vsusの維持電源から節点N0に向かって電流を流すことができ、トランジスタQ72をオンにすることによりトランジスタQ72およびダイオードD71を介して節点N0から維持電源に向かって電流を流すことができる。また、トランジスタQ74をオンにすることによりダイオードD73およびトランジスタQ74を介して節点N0からGNDに向かって電流を流すことができ、トランジスタQ73をオンにすることによりダイオードD74およびトランジスタQ73を介してGNDから節点N0に向かって電流を流すことができる。
なお、スイッチング素子として電界効果トランジスタを用いる場合には、電界効果トランジスタのボディーダイオードが逆方向の電流をバイパスさせるため、対応するダイオードを省略してもよい。
電力回収部75は、電力回収用のコンデンサC76と、電力回収用のコンデンサC76から走査電極SC1〜SCnへ電流を流す電流経路を形成するために直列に接続された、第1の回収スイッチとしてのトランジスタQ77およびダイオードD77と、第1の回収インダクタL77と、走査電極SC1〜SCnから電力回収用のコンデンサC76へ電流を流す電流経路を形成するために直列に接続された、第2の回収スイッチとしてのトランジスタQ78およびダイオードD78と、第2の回収インダクタL78とを有している。そして電極間容量CpとインダクタL77またはインダクタL78とをLC共振させて維持パルスの立ち上がりおよび立ち下がりを行う。なお、電力回収用のコンデンサC76は電極間容量Cpに比べて十分に大きい容量を持ち、電力回収部75の電源として働くように、電圧Vsusの半分の約Vsus/2に充電されている。
第1の波形発生回路64は、本実施の形態においては、電界効果トランジスタQ64とコンデンサC64と抵抗R64とツェナーダイオードD64とを有し電圧Vsetの電源に接続されたミラー積分回路で構成され、節点N0の電圧を緩やかに上昇させる上り傾斜波形電圧を発生する。そしてトランジスタQ64のドレインは電圧Vsetの電源に接続され、トランジスタQ64のソースはトランジスタQ73とトランジスタQ74との接続点、すなわち節点N3に接続されている。
第2の波形発生回路66は、電界効果トランジスタQ66とコンデンサC66と抵抗R66とを有し負の電圧Vadに接続されたミラー積分回路を有し、節点N0の電圧を緩やかに下降させる下り傾斜波形電圧を発生させる。そしてトランジスタQ66のソースは電圧Vadの電源に接続され、トランジスタQ66のドレインはトランジスタQ71とトランジスタQ72との接続点、すなわち節点N1に接続されている。また第2の波形発生回路66は、電圧Vadに接続されたトランジスタQ68およびダイオードD68を有し、節点N0の電圧を負の電圧Vadにクランプする。そしてトランジスタQ68のエミッタは電圧Vadの電源に接続され、トランジスタQ68のコレクタはトランジスタQ71とトランジスタQ72との節点N1に接続されている。
このように、第2の波形発生回路66の出力を第1のクランプスイッチと第1の分離スイッチとの節点N1に接続し、第1の波形発生回路64の出力を第2のクランプスイッチと第2の分離スイッチとの節点N3に接続した構成とすることで、節点N0の電圧を上り傾斜波形電圧、下り傾斜波形電圧、電圧Vsus、負の電圧Vad、0(V)等の電圧に設定することができる。
電圧源90は、第1の波形発生回路64に電圧Vsetを供給する電圧源であり、維持パルスの低電圧側の電圧以下に低下した電圧(−Vad)を保持する第1のコンデンサC91およびダイオードD91と、第1のコンデンサC91の電圧(−Vad)と維持パルスの高電圧側の電圧Vsusとの和の電圧を保持する第2のコンデンサC92およびダイオードD92とを有する。そして第1のコンデンサC91の一方の端子を維持パルスの低電圧側の電圧以下に電圧が低下する所定の節点である節点N1に接続し、他方の端子をダイオードD91のカソードに接続する。以下、この点(ダイオードD91のカソード)を節点N91と称する。ダイオードD91のアノードはGNDに接続する。第2のコンデンサC92の一方の端子は、電圧Vsusに接続し、他方の端子はダイオードD92のカソードに接続する。以下、この点(ダイオードD92のカソード)を節点N92と称する。そしてダイオードD92のアノードを節点N91に接続する。このように本実施の形態においては第1のコンデンサC91の他方の端子をダイオードD91を介して維持電源の低電圧側に接続するとともにダイオードD92を介して第2のコンデンサC92に接続している。また第2のコンデンサC92の一方の端子を電圧Vsusに接続しているが、電圧の変動しない一定電位の節点、例えばGNDに接続してもよい。節点N92は電圧源90の出力であり、その値は電圧(Vsus−Vad)である。電圧Vadは負の電圧であるため電圧源90の出力電圧は電圧Vsusよりも高い。本実施の形態においてはこの電圧(Vsus−Vad)を電圧Vsetとして用いており、第2のコンデンサC92から第1の波形発生回路64に電圧を供給している。
次に、走査電極駆動回路43の動作をパネル10の駆動方法とともに説明する。パネル10はサブフィールド法、すなわち1フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。書込み期間では、書込み電圧として走査電極SC1〜SCnに走査パルスを印加するとともにデータ電極D1〜Dmに選択的に書込みパルスを印加して、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに応じた数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。
図5は、本発明の実施の形態におけるプラズマディスプレイ装置40のパネル10の各電極に印加する駆動電圧波形図であり、2つのサブフィールドの駆動電圧波形を示している。また図6は、本発明の実施の形態におけるプラズマディスプレイ装置40の走査電極駆動回路43の節点N0、節点N1、節点N3、節点N91および節点N92の電圧波形を示す図である。
初期化期間の前半部では、データ電極D1〜Dm、維持電極SU1〜SUnにそれぞれ0(V)を印加するとともに、走査電極SC1〜SCnには緩やかに上昇する上り傾斜波形電圧を印加する。
後述するようにプラズマディスプレイ装置40の動作が安定した後は、節点N92からは電圧(Vsus−Vad)(電圧Vadは負の電圧)が出力されている。上述したように、本実施の形態においてはこの電圧(Vsus−Vad)を電圧Vsetとして用いている。
走査電極SC1〜SCnに上り傾斜波形電圧を印加するには、トランジスタQ73、トランジスタQ74をオンにして節点N0の電圧VN0を0(V)とし、スイッチ部OUT1〜OUTnのトランジスタQH1〜QHnをオンにして走査電極SC1〜SCnに電圧Vscを印加する。次にトランジスタQ74をオフにする。そして第1の波形発生回路64のミラー積分回路を動作させる。すると節点N3の電圧VN3は、ツェナーダイオードD64のツェナー電圧分の電圧上昇の後、電圧Vsetに向かって緩やかに上昇する。第2の分離スイッチであるトランジスタQ73がオンであるため、節点N0の電圧VN0も節点N3の電圧VN3と同様に電圧Vsetに向かって緩やかに上昇する。こうしてスイッチ部OUT1〜OUTnのそれぞれが節点N0の電圧VN0に電圧Vscを重畳した電圧を出力するので、電圧(Vsc+Vset)に向かって緩やかに上昇する上り傾斜波形電圧が走査電極SC1〜SCnに印加される。
この上り傾斜波形電圧が上昇する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間でそれぞれ微弱な初期化放電が起こりそれぞれの電極上に壁電圧が蓄積される。ここで、電極上の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
初期化期間の後半部では、維持電極SU1〜SUnに正の電圧Ve1を印加するとともに、走査電極SC1〜SCnには緩やかに下降する下り傾斜波形電圧を印加する。
走査電極SC1〜SCnに下り傾斜波形電圧を印加する前に、まずトランジスタQ64をオフにする。そしてトランジスタQ71、トランジスタQ72をオンにして節点N0の電圧VN0を電圧Vsusに変更する。その後、スイッチ部OUT1〜OUTnのトランジスタQH1〜QHnをオフ、トランジスタQL1〜QLnをオンにして走査電極SC1〜SCnに節点N0の電圧、すなわち電圧Vsusを印加する。そしてその後、トランジスタQ71、トランジスタQ73をオフにするとともに第2の波形発生回路66のミラー積分回路を動作させる。すると節点N1の電圧VN1は電圧Vadに向かって緩やかに下降する。第1の分離スイッチであるトランジスタQ72がオンであるため、節点N0の電圧VN0も節点N1の電圧VN1と同様に電圧Vadに向かって緩やかに下降する。こうして電圧Vadに向かって緩やかに下降する下り傾斜波形電圧を走査電極SC1〜SCnに印加する。
この下り傾斜波形電圧が下降する間に、走査電極SC1〜SCnと維持電極SU1〜SUn、データ電極D1〜Dmとの間で再び微弱な初期化放電が起こり、各電極上の壁電圧は書込み動作に適した値に調整される。なお本実施の形態においては、壁電圧を微調整するために、走査電極SC1〜SCnに印加する電圧が電圧Vadに達する直前に電圧の降下を停止している。
このようにして初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。なお、図5の第2サブフィールドの初期化期間に示したように、初期化期間の前半部を省略してもよい。この場合には、直前のサブフィールドの維持期間に維持放電を行った放電セルで選択的に初期化放電が発生する。
続く書込み期間では、まず維持電極SU1〜SUnに電圧Ve2を印加し、走査電極SC1〜SCnに電圧(Vad+Vsc)を印加する。その後、走査電極SC1に負の走査パルス電圧Vadを印加するとともに、データ電極D1〜Dmのうち1行目に発光させるべき放電セルのデータ電極Dk(k=1〜m)に正の書込みパルス電圧Vdを印加する。
走査電極SC1に走査パルス電圧Vadを印加するには、まずトランジスタQ68をオンにして節点N1の電圧VN1を負の電圧Vadとする。第1の分離スイッチであるトランジスタQ72がオンであるため、節点N0の電圧VN0も節点N1の電圧VN1と同様に負の電圧Vadとなる。そしてスイッチ部OUT1〜OUTnのトランジスタQH1〜QHnをオン、トランジスタQL1〜QLnをオフにして走査電極SC1〜SCnに電圧(Vad+Vsc)を印加する。
次に、トランジスタQH1をオフにしトランジスタQL1をオンにすることにより、1行目の走査電極SC1に負の走査パルス電圧Vadを印加する。すると1行目の放電セルのうち書込みパルスを印加した放電セルでは書込み放電が起こり、各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Vdを印加しなかった放電セルでは書込み放電は発生しない。このようにして選択的に書込み動作を行う。
次に、トランジスタQH1をオン、トランジスタQL1をオフに戻し、トランジスタQH2をオフにしトランジスタQL2をオンにして2行目の走査電極SC2に走査パルス電圧Vadを印加するとともに、データ電極D1〜Dmのうち2行目に発光させるべき放電セルのデータ電極Dkに書込みパルス電圧Vdを印加する。すると2行目の放電セルで選択的に書込み放電が起こる。以上の書込み動作をn行目の放電セルに至るまで行う。
書込み期間における電圧源90の動作に注目すると、書込み期間では第1の分離スイッチであるトランジスタQ72がオンであるため、節点N0の電圧VN0も節点N1の電圧VN1と同様に負の電圧Vadとなっている。このとき、電圧源90の第1のコンデンサC91に充電されている電圧が電圧Vad以下であれば、ダイオードD91が導通して第1のコンデンサC91を電圧(−Vad)まで充電する。従ってこのときの節点N91の電圧は0(V)である。このようにして書込み期間を通じて、第1のコンデンサC91に電圧(−Vad)が充電される。
その後、トランジスタQ68をオフにする。そしてトランジスタQ73、トランジスタQ74をオンにして節点N3の電圧VN3、節点N0の電圧VN0を0(V)にする。さらにスイッチ部OUT1〜OUTnのトランジスタQH1〜QHnをオフ、トランジスタQL1〜QLnをオンにして走査電極SC1〜SCnに0(V)を印加する。
続く維持期間では、維持電極SU1〜SUnに0(V)を印加し、走査電極SC1〜SCnに維持パルス電圧Vsusを印加する。
走査電極SC1〜SCnに維持パルス電圧Vsusを印加するには、まずトランジスタQ77をオンにする。すると電力回収用のコンデンサC76からトランジスタQ77、ダイオードD77、インダクタL77およびトランジスタQL1〜QLnを介して電流が流れ始め、走査電極SC1〜SCnの電圧が上がり始める。インダクタL77と電極間容量Cpとは共振回路を形成しているので、共振周期の1/2の時間経過後には走査電極SC1〜SCnの電圧は電圧Vsus付近まで上昇する。
そしてトランジスタQ71をオンにする。すると節点N1、節点N0の電圧VN1、電圧VN0が電圧Vsusとなり、走査電極SC1〜SCnに電圧Vsusが印加される。
このようにして走査電極SC1〜SCnの電圧は強制的に電圧Vsusまで上昇し、書込み放電を起こした放電セルで維持放電が発生する。その後、トランジスタQ77、トランジスタQ71をオフにする。
続いて走査電極SC1〜SCnに0(V)を印加し、維持電極SU1〜SUnに維持パルス電圧Vsusを印加する。
走査電極SC1〜SCnに0(V)を印加するには、まずトランジスタQ78をオンにする。すると、走査電極SC1〜SCnからトランジスタQL1〜QLn、インダクタL78、ダイオードD78、トランジスタQ78を介して電力回収用のコンデンサC76に電流が流れ始め、走査電極SC1〜SCnの電圧が下がり始める。インダクタL78と電極間容量Cpとは共振回路を形成しているので、共振周期の1/2の時間経過後には走査電極SC1〜SCnの電圧は0(V)付近まで低下する。
次にトランジスタQ74をオンにする。すると節点N2、節点N0の電圧VN2、電圧VN0が電圧0(V)となり、走査電極SC1〜SCnに電圧0(V)が印加される。
このようにして走査電極SC1〜SCnに0(V)を印加する。そして維持電極SU1〜SUnに維持パルス電圧Vsusを印加すると、書込み放電を起こした放電セルで維持放電が発生する。その後、トランジスタQ78、トランジスタQ74をオフにする。
以下同様に、走査電極SC1〜SCnと維持電極SU1〜SUnとに交互に輝度重みに応じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。なお本実施の形態においては、維持期間の間はトランジスタQ72、Q73をオンとしている。
維持期間における電圧源90の動作に注目すると、上述したように節点N0の電圧は電圧Vsusまたは0(V)となる。従って節点N1の電圧も電圧Vsusまたは0(V)となる。第2のコンデンサC92には電圧(−Vad)が充電されているので、節点N1の電圧が電圧Vsusになると節点N91の電圧は電圧(Vsus−Vad)、すなわち電圧Vsetとなる。このとき節点N92の電圧が電圧Vset以下であればダイオードD92が導通し、節点N92の電圧が電圧Vsetとなるように第2のコンデンサC92が充電される。このようにして維持期間を通じて、節点N92の電圧が電圧Vsetとなるように第2のコンデンサC92に電圧Vsetが充電される。
続くサブフィールドの動作もほぼ同様であるため説明を省略する。
なお、本実施の形態において用いる電源の各電圧値は、例えば、電圧Vset=290(V)、電圧Vsus=190(V)、電圧Vsc=140(V)、電圧Vad=−100(V)、電圧Ve1=160(V)、電圧Ve2=170(V)である。従って電圧Vset=290(V)である。そして電圧Vset=(電圧Vsus−電圧Vad)=290(V)である。このように本実施の形態においては、簡単な回路を用いた電圧源90を設けることにより、昇圧した電圧を降下させることなく駆動に必要な電圧Vsetを発生させている。
なお、本実施の形態においては、第2の波形発生回路66の出力を節点N1に接続し、第1の波形発生回路64の出力を節点N3に接続した構成の走査電極駆動回路43に電圧源90を設けた例について説明したが、本発明はこれに限定されるものではない。図7は、本発明の他の実施の形態におけるプラズマディスプレイ装置の走査電極駆動回路143の詳細を示す回路図である。例えばこのように、第1の波形発生回路64の出力および第2の波形発生回路66の出力をともに節点N0に接続した構成の走査電極駆動回路143であっても電圧源190を設けることができる。
また図7に示した電圧源190は、図4に示した電圧源90と同様に、第1のコンデンサC91およびダイオードD91と、第2のコンデンサC92とダイオードD92とを有する。しかし図7に示した電圧源190が図4に示した電圧源90と異なるのは、ダイオードD91のアノードを電圧源Eに接続しているところである。電圧源Eは電源回路に含まれる既存の電圧源であり、例えば制御用や信号処理用に用いられる5(V)電源や15(V)電源である。このように構成することにより、書込み期間において第1のコンデンサC91を電圧(−Vad+E)まで充電する。そして維持期間において、節点N92の電圧が電圧((Vsus−Vad)+E)となるように第2のコンデンサC92が充電される。このようにして、所望の電圧を精度よく発生させることができる。
なお、本発明の実施の形態において用いた具体的な電圧値等の各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
本発明は、簡単な回路を用いて、一旦昇圧した電圧を大きく降下させることなく駆動に必要な電圧を発生させることができ、プラズマディスプレイ装置として有用である。
本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図 同プラズマディスプレイ装置に用いるパネルの電極配列図 同プラズマディスプレイ装置の回路ブロック図 同プラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図 同プラズマディスプレイ装置のパネルの各電極に印加する駆動電圧波形図 同プラズマディスプレイ装置の走査電極駆動回路の節点の電圧波形を示す図 本発明の他の実施の形態におけるプラズマディスプレイ装置の走査電極駆動回路の詳細を示す回路図
符号の説明
10 パネル
22 走査電極
23 維持電極
24 表示電極対
32 データ電極
40 プラズマディスプレイ装置
41 画像信号処理回路
42 データ電極駆動回路
43,143 走査電極駆動回路
44 維持電極駆動回路
45 タイミング発生回路
60 走査パルス発生回路
62 維持パルス発生回路
64 第1の波形発生回路
66 第2の波形発生回路
90,190 電圧源

Claims (2)

  1. 走査電極と維持電極とデータ電極とを有するプラズマディスプレイパネルと、前記走査電極に印加する駆動電圧波形を発生する走査電極駆動回路を備えたプラズマディスプレイ装置であって、
    前記走査電極駆動回路は、走査パルスを発生する走査パルス発生回路と、前記走査パルス発生回路の基準電位に維持パルスを重畳する維持パルス発生回路と、前記維持パルスの高電圧側の電圧以上の駆動電圧波形を前記走査パルス発生回路の基準電位に重畳する第1の波形発生回路と、前記維持パルスの低電圧側の電圧以下の駆動電圧波形を前記走査パルス発生回路の基準電位に重畳する第2の波形発生回路と、前記第1の波形発生回路に電圧を供給する電圧源とを備え、
    前記電圧源は、前記第2の波形発生回路により前記維持パルスの低電圧側の電圧以下に電圧が低下する所定の節点に一方の端子を接続するとともに前記維持パルスの低電圧側の電圧以下に低下した電圧を保持する第1のコンデンサと、一定電位の節点に一方の端子を接続するとともに前記第1のコンデンサの電圧と前記維持パルスの高電圧側の電圧との和の電圧を保持する第2のコンデンサとを備え、
    前記第2のコンデンサから前記第1の波形発生回路に電圧を供給することを特徴とするプラズマディスプレイ装置。
  2. 前記維持パルス発生回路は、前記維持パルスを発生させる維持電源の高電圧側の電圧に出力をクランプする第1のクランプスイッチと、前記第1のクランプスイッチに直列に接続された第1の分離スイッチと、前記維持電源の低電圧側の電圧に出力をクランプする第2のクランプスイッチと、前記第2のクランプスイッチに直列に接続された第2の分離スイッチとを備え、
    前記所定の節点は前記第1のクランプスイッチと前記第1の分離スイッチとの節点であり、前記第1のコンデンサの他方の端子を第1のダイオードを介して前記維持電源の低電圧側に接続するとともに第2のダイオードを介して前記第2のコンデンサに接続したことを特徴とする請求項1に記載のプラズマディスプレイ装置。
JP2007321832A 2007-12-13 2007-12-13 プラズマディスプレイ装置 Pending JP2009145544A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007321832A JP2009145544A (ja) 2007-12-13 2007-12-13 プラズマディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007321832A JP2009145544A (ja) 2007-12-13 2007-12-13 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2009145544A true JP2009145544A (ja) 2009-07-02

Family

ID=40916220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007321832A Pending JP2009145544A (ja) 2007-12-13 2007-12-13 プラズマディスプレイ装置

Country Status (1)

Country Link
JP (1) JP2009145544A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367693B2 (en) 2009-12-04 2016-06-14 Cryptography Research, Inc. Bitstream confirmation for configuration of a programmable logic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367693B2 (en) 2009-12-04 2016-06-14 Cryptography Research, Inc. Bitstream confirmation for configuration of a programmable logic device

Similar Documents

Publication Publication Date Title
JP4538354B2 (ja) プラズマディスプレイ装置
JP2006227625A (ja) プラズマディスプレイ装置
JP2005338842A (ja) プラズマディスプレイ装置
JP2009145544A (ja) プラズマディスプレイ装置
JP4883092B2 (ja) プラズマディスプレイ装置
JPWO2008084792A1 (ja) プラズマディスプレイ装置
JP5309498B2 (ja) プラズマディスプレイ装置
JP2010164743A (ja) プラズマディスプレイ装置
JP2010164678A (ja) プラズマディスプレイ装置
JP2010164676A (ja) プラズマディスプレイ装置
JP2010019894A (ja) プラズマディスプレイ装置
JP2010160228A (ja) プラズマディスプレイ装置
JP2010160226A (ja) プラズマディスプレイ装置
JP5170147B2 (ja) プラズマディスプレイ装置
JP2009168979A (ja) プラズマディスプレイ装置
JP5168257B2 (ja) プラズマディスプレイ装置
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
JP2009168980A (ja) プラズマディスプレイ装置
JP2012018392A (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2009300731A (ja) プラズマディスプレイ装置
JP2008170751A (ja) プラズマディスプレイ装置の駆動方法
JP2009300730A (ja) プラズマディスプレイ装置
JP2009192656A (ja) プラズマディスプレイ装置
JP2011257620A (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2007108627A (ja) プラズマディスプレイ装置