JP2006235512A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】 低コストのプラズマディスプレイ装置の実現。
【解決手段】 プラズマディスプレイパネル10と、パネル10の複数の電極に電圧を印加する駆動回路12,13と、駆動回路に電源電圧を供給する電源回路15とを備え、駆動回路は、維持放電時に、グランドより高い正維持放電電圧+Vsと、グランドより低い負維持放電電圧-Vsとを複数の電極に印加するプラズマディスプレイ装置であって、駆動回路は、ローレベルシフト回路133,134とハイレベルシフト回路137,138とを有し、ハイレベルシフト回路の起動電位+Vsと、ローレベルシフト回路の起動電位FVccと、基準電位-Vsが印加されることが必要なプリドライバＩＣ51-54を備え、電源回路は、正維持放電電圧生成部44と、正維持放電電圧+Vsから基準電位-Vsを生成する基準電位生成部46とを備え、プリドライバＩＣの起動時に、基準電位-Vsより先に起動電位+Vsが印加される。
【選択図】 図６

Description

本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示用プラズマディスプレイに使用されるＡ／Ｃ型プラズマディスプレイパネル（ＰＤＰ）に関する。

ＡＣ型カラーＰＤＰ装置においては、表示するセルを規定する期間（アドレス期間）と表示点灯のための放電を行う表示期間（サステイン期間）とを分離したアドレス・表示分離（ＡＤＳ）方式が広く採用されている。この方式においては、アドレス期間で、点灯するセルに電荷を蓄積し、その電荷を利用してサステイン期間で表示のための放電を行う。

また、プラズマディスプレイパネルには、第１の方向に伸びる複数の第１電極を互いに平行に設け、第１の方向に対して垂直な第２の方向に伸びる複数の第２電極を互いに平行に設けた２電極型ＰＤＰと、第１の方向に伸びる複数の第１電極と第２電極を交互に平行に設け、第１の方向に対して垂直な第２の方向に伸びる複数のアドレス電極を互いに平行に設けた３電極型ＰＤＰとがあり、近年は３電極型ＰＤＰが広く使用されている。

この３電極型ＰＤＰの一般的な構造は、第１の基板に第１（Ｘ）電極と第２（Ｙ）電極を交互に平行に設け、第１の基板に対向する第２の基板に第１及び第２電極に垂直な方向に伸びるアドレス電極を設け、電極表面をそれぞれ誘電体層で覆う。第２の基板上には更に、第３電極の間に第３電極と平行に伸びる１方向のストライプ状の隔壁、又はセルを各々分離するようにアドレス電極及び第１と第２電極と平行配置される２次元格子状の隔壁を設け、隔壁の間に蛍光体層を形成した後、第１と第２基板を貼り合せる。従って、第３電極の上には誘電体層と蛍光体層、さらに隔壁が形成される場合もある。

第１と第２電極の間に電圧を印加して全セルでリセット放電を発生させ、電極近傍の電荷（壁電荷）を一様な状態にした後、第２電極にスキャンパルスを順次印加し、スキャンパルスに同期してアドレス電極にアドレスパルスを印加して、点灯するセル内に選択的に壁電荷を残すアドレス動作を行った後、放電する第１及び第２の隣接２電極間に交互に逆極性の電圧となる維持放電パルスを印加してアドレス動作により壁電荷の形成された点灯セルで維持放電を発生させて点灯を行う。蛍光体層は、放電により発生する紫外線により発光し、それを第１基板を通して見る。そのため、第１及び第２電極は、金属材料で形成された不透明なバス電極と、ＩＴＯ膜などの透明電極で形成され、透明電極を通して蛍光体層で発生した光を見るようになっている。

図１は、一般的なプラズマディスプレイ装置（ＰＤＰ装置）の全体構成を示す図である。図１に示すように、プラズマディスプレイパネル１０は、横方向に伸びるＸ電極Ｘ１、Ｘ２、…ＸｎとＹ電極Ｙ１、Ｙ２、…、Ｙｎが交互に配置され、縦方向に伸びるアドレス電極Ａ１、Ａ２、…、Ａｍが、ｎ組のＸ電極及びＹ電極と交差するように配置され、交差部分にセルが形成される。従って、ｎ本の表示行とｍ本の表示列が形成される。

図１に示すように、ＰＤＰ装置は、ｍ本のアドレス電極を駆動するアドレス駆動回路１１と、ｎ本のＸ電極に電圧を共通に印加するＸ駆動回路１２と、ｎ本のＹ電極に走査パルス及び共通電圧を印加するＹ駆動回路１３と、各部を制御する制御回路１４と、各部の電源電圧を供給する電源回路１５とを有する。

次に、ＰＤＰ装置の動作を説明する。ＰＤＰの各セルは、点灯・非点灯のみが選択できるだけであり、点灯輝度を変化させる、すなわち階調を表示することができない。そこで、１フレームを所定の重み付けをした複数のサブフィールドに分割し、各セル毎に１フレームで点灯するサブフィールドを組み合わせることにより階調表示を行う。各サブフィールドは、維持放電の回数を除けば、通常同じ駆動シーケンスを有する。

ＰＤＰでは、Ｘ電極とＹ電極間に電圧を印加して表示のための放電を行うが、グランドに対して正の電圧を一方の電極に、グランドに対して負の電圧を他方の電極に印加することにより、発生する電圧の絶対値を低減し、駆動回路を構成するドライバＩＣの耐圧を低減することが行われている。

図２は、ＰＤＰ装置の１サブフィールドの駆動波形を示す図であり、上記のようにＸ電極とＹ電極に正負の電圧を印加する場合の駆動波形である。

リセット期間の前半には、アドレス電極Ａに０Ｖを印加した状態で、Ｘ電極に徐々に電位が低下した後一定電位になる負のリセットパルス１０１を印加し、Ｙ電極に所定の電位を印加した後徐々に電位が電圧Ｖｗまで増加する正のリセットパルス１０３を印加する。これにより、全セルで、Ｘ電極を陰極、Ｙ電極を陽極とする放電が発生する。ここで印加されるのは、電位が徐々に変化する鈍波であるため、微弱な放電と電荷形成を繰返し、全セルで、Ｘ電極の近傍に正の壁電荷が、Ｙ電極の近傍に負の壁電荷が形成される。

リセット期間の後半では、Ｘ電極に正の所定電圧１０５を印加し、Ｙ電極に正から負に徐々に電圧が低下する電荷調整パルス１０７を印加し、Ｘ電極及びＹ電極の近傍に形成された壁電荷量を調整する。

次のアドレス期間では、Ｘ電極に補償電位１０９及び電位１０５を印加して、Ｙ電極に所定の負電位１１１を印加した状態で更に走査パルス１１３を順次印加する。走査パルス１１３の印加に応じて、点灯するセルのアドレス電極にアドレスパルス１１５を印加する。これにより、走査パルスの印加されたＹ電極とアドレスパルスの印加されたアドレス電極の間で放電が発生し、それをトリガとしてＸ放電電極とＹ放電電極との間の放電が発生する。このアドレス放電により、Ｘ放電電極の近傍（誘電体層の表面）には負の壁電荷が形成され、Ｙ放電電極の近傍には正の壁電荷が形成される。走査パルス又はアドレスパルスの印加されないセルではアドレス放電は発生しないので、リセット時の壁電荷が維持される。アドレス期間では、すべてのＹ電極に順次走査パルスを印加して上記の動作を行い、パネル全面の点灯するセルでアドレス放電を発生させる。

アドレス期間が終了すると、Ｘ電極及びＹ電極を一旦０Ｖにする。なお、アドレス期間の最後には、アドレス放電を発生させなかったセルにおいて、リセット期間に形成された壁電荷を調整するパルスを印加する場合もある。

維持放電期間では、Ｘ電極に電位−Ｖｓの負の維持放電パルス１１７を、Ｙ電極に電位＋Ｖｓの正の維持放電パルス１１９を印加する。アドレス放電が行われたセルでは、Ｙ放電電極の近傍に形成された正の壁電荷による電圧が電位＋Ｖｓに重畳され、Ｘ放電電極の近傍に形成された負の壁電荷による電圧が電位−Ｖｓに重畳される。これにより、Ｘ放電電極とＹ放電電極の間の電圧が放電開始電圧を超え維持放電が発生する。この放電が終了すると、Ｘ放電電極の近傍に正の壁電荷が形成され、Ｙ放電電極の近傍に負の壁電荷が形成される。

次に、Ｘ電極に電位＋Ｖｓの正負の維持放電パルス１２１を、Ｙ電極に電位−Ｖｓの負の維持放電パルス１２３を印加する。１回目の維持放電が行われたセルでは、Ｘ放電電極の近傍に形成された正の壁電荷による電圧が電位＋Ｖｓに重畳され、Ｙ放電電極の近傍に形成された負の壁電荷による電圧が電位−Ｖｓに重畳される。これにより、Ｘ放電電極とＹ放電電極の間の電圧が放電開始電圧を超え、Ｘ放電電極とＹ電極の間で２回目の維持放電が発生する。この２回目の維持放電が終了すると、Ｘ放電電極の近傍に負の壁電荷が形成され、Ｙ放電電極の近傍に正の壁電荷が形成される。

以下、同様にＸ電極とＹ電極に極性を交互に変えた維持放電パルスを印加することにより、維持放電が繰り返し行われる。

現在の一般的なＰＤＰ装置においては、上記のＶｓは約９０Ｖである。そのため、電極と絶対値の大きな正負の電圧源との接続を制御するスイッチとして動作する駆動素子を、通常の論理回路の電圧＋５Ｖの出力信号で駆動することはできない。そこで、従来はフォトカプラなどを有するドライブ回路を利用して駆動素子を制御していたが、フォトカプラを有するドライブ回路は高コストであるという問題があった。

特許文献１は、ローレベルシフト回路とハイベルシフト回路を有するドライバＩＣを使用し、フォトカプラを使用しないＰＤＰ装置のプリドライブ回路を記載している。図３は、特許文献１に記載されたドライバＩＣの構成例を示す図である。このドライバＩＣは、図示のように、２個のローレベルシフト回路１３３、１３４と、２個のハイレベルシフト回路１３７、１３８とを有し、２組のプリドライブ回路を構成することができる。端子１１１は入力回路の電源ＶＩ１が入力される端子であり、通常は論理回路の電源Ｖｃｃ（例えば、電圧＋５Ｖ）に接続される。端子１１４はグランド（ＧＮＤ）端子である。端子１１５は、ローレベルシフト回路の基準電位ＣＯＭが入力される端子であり、例えば、電圧−Ｖｓが入力される。端子１１６は、ローレベルシフト回路の起動電位Ｖｃが入力される端子であり、電源ＦＶｃｃ（電圧ＦＶｃｃ＝−Ｖｓ＋Ｖｃｃ）に接続される。端子１１７及び１２０は、出力信号の高側電圧レベルを規定する電圧ＯＶ１及びＯＶ２が入力される端子である。端子１１９及び１２２は、出力電圧の低側電圧レベルを規定する電圧ＲＶ１及びＲＶ２が入力される端子である。

端子１１２及び１１３から入力された信号ＩＮ１及びＩＮ２は、入力回路１３１及び１３２で受信された後、第１及び第２ローレベルシフト回路１３３及び１３４に入力され、基準電位ＣＯＭを基準とする信号に変換される。変換された信号は、バッファ回路１３５及び１３６を介して、第１及び第２ハイレベルシフト回路１３７及び１３８に入力され、電圧ＯＶ１及びＯＶ２と電圧ＲＶ１及びＲＶ２により規定されるレベルの信号に変換される。この信号は、バッファ回路１３９及び１４０を介して、端子１１８及び１２１から出力信号ＯＵＴ１及びＯＵＴ２として出力される。

このドライバＩＣについては、特許文献１に詳しく記載されているので、ここではこれ以上の説明を省略する。

図３のドライバＩＣを起動する場合、最初に基準電位ＣＯＭとして電圧−Ｖｓを印加し、その後他の電源を印加するのが一般的である。後述するように、図３のドライバＩＣを利用して駆動回路を構成する場合、ドライバＩＣの端子１１９及び１２２を、ドライバＩＣにより駆動される駆動素子の端子に接続するが、基準電位ＣＯＭは駆動素子の端子の電圧よりかならず低いことが要求される。もし基準電位ＣＯＭとして電圧−Ｖｓを印加する前に他の電源を印加すると、その時点で基準電位ＣＯＭとして印加されている電圧、例えばグランドに近い電圧を有する信号が、低レベル出力信号として出力されることになる。この時、このドライバＩＣにより駆動される駆動素子に負の電源電圧が印加されていると、ドライバＩＣからの出力信号は、低レベルであるにもかかわらず、駆動素子に供給されている負の電源電圧に対しては、高レベルになり、駆動素子を導通状態（オン）にする場合が生じる。このような状態になると、電源間に貫通電流が流れて駆動素子や電源を破壊する可能性があるためである。

一方、特許文献２は、Ｘ電極とＹ電極に正負の維持放電電圧を印加するＰＤＰ装置において、正の維持放電電圧＋Ｖｓを生成する電源回路と、正の維持放電電圧が充電される容量とを設け、負の維持放電電圧−Ｖｓを印加する時には、＋Ｖｓが充電された容量の正側の端子をグランドに接続するように切り換えて、負側の端子に−Ｖｓを生成して駆動素子に印加する構成を記載している。これにより、負の維持放電電圧−Ｖｓを生成する電源回路が不要になり、電源回路の構成を簡単にできる。

ただし、特許文献２に記載された構成でも、図３に記載されたドライバＩＣを使用する場合には、基準電位として安定した−Ｖｓが必要であり、−Ｖｓを生成する電源回路が必要である。この場合、ドライバＩＣに供給する−Ｖｓの電流容量は、維持放電のために駆動素子に供給する負の維持放電電圧−Ｖｓの電流容量に比べて非常に小さく、特許文献２の構成を適用することにより、電源回路を簡単にすることが可能である。

図４は、図３のドライバＩＣを使用し、特許文献２の構成を適用したＰＤＰ装置の従来例の電源構成とドライバＩＣの起動動作を示す図である。

図４の（Ａ）に示すように、電灯線に接続されるＡＣ電源線３１は、スイッチ３２を介してＶｃｃ電源３３、＋Ｖｓ電源３４及び−Ｖｓ電源３５に接続される。そして、Ｖｃｃ電源３３が最初に立ち上がり、次に−Ｖｓ電源３５が立ち上がり、その後＋Ｖｓ電源３４が立ち上がるようにシーケンスが設定される。リセット時にＹ電極に印加される＋Ｖｓより高い電圧Ｖｗは、Ｖｗ電源３６により＋Ｖｓ電源３４の生成した＋Ｖｓから生成される。ローレベルシフト回路の起動電圧ＦＶｃｃは、ＦＶｃｃ電源３７により−Ｖｓ電源３５の生成した電圧−Ｖｓ及びＶｃｃから生成される。ＦＶｃｃ電源３７は、電圧−Ｖｓに電圧Ｖｃｃを加算する回路であり、電圧−Ｖｓが生成される前で、−Ｖｓ電源３５からグランドレベルが出力されている時には、電圧Ｖｃｃを出力する。

上記のように発生された各電圧をドライバＩＣに供給する場合には、図４の（Ｂ）に示すように、まず電圧−Ｖｓを立ち上げると同時に印加し、次にＶｃｃを印加し、同時にＦＶｃｃを印加する。この時論理信号も合わせて印加される。そして、負の維持放電電圧−Ｖｓを生成するための容量を＋Ｖｓ電源及びグランドに接続する充電スイッチを導通（オン）状態にすると同時に、＋Ｖｓ電源の立ち上げを開始する。このように、充電スイッチをオン状態にした後、＋Ｖｓ電源の立ち上げを開始するのは、上記の容量の容量値が大きいため、＋Ｖｓ電源が立ち上がって電圧＋Ｖｓが出力される状態で充電スイッチをオン状態にすると、充電スイッチに大電流が流れて充電スイッチを破壊するためである。ＦＶｃｃは、−Ｖｓ＋Ｖｃｃであり、−Ｖｓが安定した後に印加される。

特開２００４−２７４７１９号公報 特許第３２０１６０３号 国際公開ＷＯ２００４／０３２１０８

図４に示すように、従来のＰＤＰ装置は、基準電位である−ＶｓをドライバＩＣに最初に供給するために、ＡＣ電源から＋Ｖｓを生成する＋Ｖｓ電源３４と、−Ｖｓを生成する−Ｖｓ電源３５の両方を設けていた。ＡＣ電源から直流電圧を生成する電源回路は回路規模が大きいため、ＡＣ電源から３つの電圧をそれぞれ生成する電源回路、特に電圧の絶対値が大きな＋Ｖｓ及び−Ｖｓを生成するそれぞれ生成する回路を設けると、電源回路が大きく、高コストになるという問題があった。

本発明は、このような問題を解決し、ＰＤＰ装置の電源回路のコストを低減することを目的とする。

上記目的を実現するため、本発明のプラズマディスプレイ装置は、ドライバＩＣに印加する基準電位−Ｖｓを、正の維持放電電圧＋Ｖｓから生成し、プリドライバＩＣの起動時に、基準電位より先に、ハイレベルシフト回路及びローレベルシフト回路の起動電位＋Ｖｓが印加されるようにする。

すなわち、本発明のプラズマディスプレイ装置は、複数の電極を備えるプラズマディスプレイパネルと、前記複数の電極に、電圧を印加する駆動回路と、前記駆動回路に電源電圧を供給する電源回路とを備え、前記駆動回路は、維持放電時に、グランドより高い正維持放電電圧と、グランドより低い負維持放電電圧とを前記複数の電極に印加するプラズマディスプレイ装置であって、前記駆動回路は、ローレベルシフト回路とハイレベルシフト回路とを有し、前記ハイレベルシフト回路の起動電位と、前記ローレベルシフト回路の起動電位と、前記負維持放電電圧以下の基準電位が印加されることが必要なプリドライバＩＣを備え、前記電源回路は、交流電源から前記正維持放電電圧を生成する正維持放電電圧生成部と、前記正維持放電電圧生成部の生成した前記正維持放電電圧から前記基準電位を生成する基準電位生成部とを備え、前記プリドライバＩＣの起動時に、前記基準電位より先に、前記ハイレベルシフト回路及び前記ローレベルシフト回路の起動電位が印加されることを特徴とする。

ハイレベルシフト回路の起動電位は正維持放電電圧＋Ｖｓに、基準電位は負維持放電電圧−Ｖｓに対応させることができる。

特許文献２に記載された構成を本願発明に適用する場合には、正維持放電電圧を保持する容量と、容量と正維持放電電圧の電源端子及びグランド端子との接続を制御する充電スイッチと、容量の正側端子とグランドとの接続を制御する電位切換スイッチとを設け、容量に正維持放電電圧を保持した後、電位切換スイッチにより容量の端子電位を切り換えることにより、負維持放電電圧を生成する。 この場合、充電スイッチは、正維持放電電圧生成部から出力される正維持放電電圧の立ち上がり開始時に導通状態になるように制御される。これにより、充電スイッチに大きなラッシュ電流が流れて、充電スイッチを破壊するのを防止できる。

また、電位切換スイッチは、基準電位が生成されるまで導通しないように制御される。これにより、駆動回路は、基準電位が生成されるまで負電圧を出力せず、駆動素子がオンして貫通電流が流れるのを防止できる。

本発明のＰＤＰ装置は、基準電位−Ｖｓを、正維持放電電圧＋Ｖｓから生成するため、電源回路の構成を簡単にしてコストを低減できる。

本発明によれば、基準電位−Ｖｓは、正維持放電電圧＋Ｖｓから生成するため、基準電位−Ｖｓが生成されて安定するのは、正維持放電電圧＋Ｖｓが生成された後である。そのため、ドライバＩＣの起動時に、最初に基準電位−Ｖｓを印加した後、正維持放電電圧＋Ｖｓを印加するという順で電源を供給することはできず、ドライバＩＣの出力信号により制御される駆動回路のすべての駆動素子を安定して動作させることはできない。

しかし、ドライバＩＣの起動時に最初に基準電位−Ｖｓを印加できなくても、基準電位として印加されるのがグランドであれば、駆動回路の電極を駆動する駆動素子に印加される電圧がグランドより低くならない限り、電極を駆動する駆動素子が導通して貫通電流が流れるといった問題が生じないことに、本願発明者は着目した。言い換えれば、このような条件を満たせば、ドライバＩＣの起動時に、基準電位より先に、ハイレベルシフト回路及びローレベルシフト回路の起動電位を印加することができる。

本発明によれば、駆動回路の動作に問題を生じることなくＰＤＰ装置の電源回路を簡単にしてコストを低減できる。

図５は、本発明の第１実施例のＰＤＰ装置のＸ電極駆動回路とＹ電極駆動回路のプリドライブ回路と駆動素子の部分の構成を示す図である。第１実施例のＰＤＰ装置は、図１に示した全体構成を有し、図２に示した駆動波形が各電極に印加される。更に、第１実施例のＰＤＰ装置は、特許文献２に記載された構成を有し、更に駆動回路を構成するために図３のドライバＩＣを使用する。なお、Ｙ電極駆動回路には、図５で示した回路構成以外に、アドレス期間に走査パルスを生成するシフトレジスタや、各Ｙ電極に走査パルスを印加するための駆動素子や、ダイオードなどが設けられるが、ここでは省略している。また、Ｘ電極駆動回路とＹ電極駆動回路には、消費電力を低減するため、電力回収回路などが付加されるが、それも省略している。

図５に示されるように、Ｘ電極とＹ電極は相互に隣接して配置されるので、容量Ｃを形成し、Ｘ電極駆動回路とＹ電極駆動回路はこの容量Ｃを駆動する。

Ｘ電極駆動回路は、一方の端子がＸ電極に接続される第１スイッチＳＷＸ１及び第２スイッチＳＷＸ２と、第１スイッチＳＷＸ１の他方の端子と＋Ｖｓ電源との間に直列に接続された第３スイッチＳＷＸ３及びダイオードＤＸ１と、第１スイッチＳＷＸ１の他方の端子とグランドの間に直列に接続された第４スイッチＳＷＸ４及びダイオードＤＸ２と、第２スイッチＳＷＸ２の他方の端子とグランドとの間に直列に接続された第５スイッチＳＷＸ５及びダイオードＤＸ３と、第２スイッチＳＷＸ２の他方の端子とグランドとの間に直列に接続された第６スイッチＳＷＸ５及びダイオードＤＸ４とを有する。各スイッチは、駆動素子に相当するパワーＭＯＳＦＥＴやＩＧＢＴで構成される。第１スイッチＳＷＸ１及び第２スイッチＳＷＸ２は第１プリドライバ５１で駆動され、第３スイッチＳＷＸ３及び第４スイッチＳＷＸは第２プリドライバ５２で駆動される。第１及び第２プリドライバ５１及び５２は、図３の構成を有する。第１スイッチＳＷＸ１の他方の端子と第２スイッチＳＷＸ２の他方の端子との間には、容量ＣＸ１が接続される。

Ｙ電極駆動回路は、Ｘ電極駆動回路と類似の構成を有し、ＳＷＹ１〜ＳＷＹ６はＳＷＸ１〜ＳＷＸ６に、ＤＹ１〜ＤＹ４はＤＸ１〜ＤＸ４に、第１及び第２プリドライバ５１及び５２は第３及び第４プリドライバ５３及び５４に、ＣＸ１はＣＹ１に、それぞれ対応する。Ｙ電極駆動回路は、上記の構成に加えて、ＳＷＹ２の他方の端子と、リセット時に印加される＋Ｖｓより高い電圧Ｖｗを出力するＶｗ電源との間に直列に接続された第７スイッチＳＷＹ７及びダイオードＤＹ５が設けられている。

図示のように、第１〜第４プリドライバ５１〜５４には、Ｖｃｃ電源、ＦＶｃｃ電源、−Ｖｓ電源が供給される。また、図示していないが、第１プリドライバ５１の端子１２２は、スイッチＳＷＸ２とダイオードＤＸ３及びＤＸ４の接続ノードに接続され、端子１２０は、一方の端子がこの接続ノードに接続される定電圧源（Ｖｅ電源）（Ｖｅは、例えば＋１５Ｖ）に接続されている。また、第１プリドライバ５１の端子１１９は、ＳＷＸ１とＳＷＸ２の接続ノードに接続され、端子１１７は、一方の端子がこの接続ノードに接続される定電圧源（Ｖｅ電源）に接続されている。更に、第２プリドライバ５２の端子１２２はグランドに接続され、端子１２０は、一方の端子がグランドに接続される定電圧源（Ｖｅ電源）に接続され、端子１１９は、ＳＷＸ３とダイオードＤＸ１の接続ノードに接続され、端子１１７は、一方の端子がこの接続ノードに接続される定電圧源（Ｖｅ電源）に接続されている。Ｙ駆動回路についても同様であるので、説明は省略する。

図６は、第１実施例のＰＤＰ装置の電源回路の構成とドライバＩＣの起動動作を示す図である。

図６の（Ａ）に示すように、電灯線に接続されるＡＣ電源線４１は、スイッチ４２を介してＶｃｃ電源４３、＋Ｖｓ電源４４に接続される。＋Ｖｓ電源４４で生成された電圧＋Ｖｓは−Ｖｓ・Ｖｗ電源４６に供給され、−Ｖｓ・Ｖｗ電源４６は、電圧−Ｖｓ及び電圧Ｖｗを生成する。図７は、−Ｖｓ・Ｖｗ電源４６の構成を示す図である。Ｖｃｃ電源４３で生成された電圧Ｖｃｃ及び−Ｖｓ・Ｖｗ電源４６で生成された電圧−ＶｓはＦＶｃｃ電源４５に供給され、ＦＶｃｃ電源４５はＦＶｃｃ電圧を生成する。図６の（Ｂ）に示すように、ＦＶｃｃ＝−Ｖｓ＋Ｖｃｃであり、ＦＶｃｃはまずＶｃｃになった後、−Ｖｓの変化に応じて変化し、−Ｖｓが安定した時点で−Ｖｓ＋Ｖｃｃになる。

図７に示すように、−Ｖｓ・Ｖｗ電源４６は、トランスＴｒの一次側のコイルの一方の端子に＋Ｖｓが供給され、トランスＴｒの一次側のコイルの他方の端子はスイッチＳ１を介してグランドに接続される。スイッチＳ１をオン・オフすると、トランスＴｒの一次側のコイルにより逆起電力が発生して、トランスＴｒの一次側のコイルの他方の端子の電圧が＋Ｖｓより高くなる場合が生じる。この時、トランスＴｒの一次側のコイルの他方の端子からダイオードＤ８を介して容量Ｃ２に電流が流れ、容量Ｃ２に＋Ｖｓより高い電圧Ｖｗが蓄積される。リセット時に、この電圧Ｖｗが、図５のスイッチＳＷＹ７を介してＹ電極に供給される。

更に、トランスＴｒの二次側のコイルの一方の端子はグランドに接続されており、他方の端子には−Ｖｓが発生する。−ＶｓはダイオードＤ９を介して容量Ｃ１に蓄積される。容量Ｃ１に蓄積された電圧−Ｖｓは、第１〜第４プリドライバ５１〜５４に供給される。

いずれにしろ、本実施例では、第１〜第４プリドライバ５１〜５４に供給される電圧−Ｖｓは、電圧＋Ｖｓから生成されるため、電圧＋Ｖｓが立ち上がった後生成される。このような電源回路を使用することにより、独立で−Ｖｓを生成する回路を設けるのに比べて、コストを低減できる。

図６の（Ｂ）に戻り、本実施例では、まずＶｃｃ及びＦＶｃｃが、第１〜第４プリドライバ５１〜５４に印加される。−ＶｓがグランドＧＮＤレベルであるので、この時点のＦＶｃｃはＶｃｃである。その後Ｘ駆動回路の第３及び第５スイッチＳＷＸ３及びＳＷＸ５とＹ駆動回路の第３及び第５スイッチＳＷＹ３及びＳＷＹ５（ここでは合わせて、ＳＷ３、ＳＷ５で示す。）をオンにすると同時に電圧＋Ｖｓの立ち上がりが開始されるようにする。そして、電圧＋Ｖｓの立ち上がりが終了した後、電圧−Ｖｓが変化を始める。ＦＶｃｃは、上記のように、まずＶｃｃになった後、−Ｖｓの変化に応じて変化し、−Ｖｓが安定した時点で−Ｖｓ＋Ｖｃｃになる。

次に、プリドライバの起動時の動作を説明する。Ｙ電極駆動回路はＸ電極駆動回路と同様の動作を行うので、ここではＸ電極駆動回路についてのみ説明する。

まず、プリドライバは、Ｖｃｃが印加され、更にＦＶｃｃとしてＶｃｃが印加される。この時、第１及び第２プリドライバ５１及び５２には、スイッチＳＷＸ１〜ＳＷＸ４をオフ状態にする論理信号が入力される。そのため、グランドに近い出力信号が、第１及び第２プリドライバ５１及び５２から出力され、スイッチＳＷＸ１〜ＳＷＸ４のゲートに印加される。これにより、スイッチＳＷＸ１〜ＳＷＸ４はオフ状態になる。同様に、スイッチＳＷＸ５及びＳＷＸ６のゲートにもグランドに近い出力信号が印加され、スイッチＳＷＸ５及びＳＷＸ６はオフ状態になる。

次に、第２プリドライバ５２にスイッチＳＷＸ３をオン状態にする論理信号が印加され、第２プリドライバ５２からは電圧Ｖｅ（＋１５Ｖ）に近い信号が出力されて、スイッチＳＷＸ３をオン状態にする。更に、スイッチＳＷＸ５に電圧Ｖｅに近い信号が印加されて、スイッチＳＷＸ５はオン状態になる。これにより、スイッチＳＷＸ２の端子はグランドに接続される。この時、スイッチＳＷＸ２をオン状態にする信号を、第２プリドライバ５１に入力して、スイッチＳＷＸ２をオン状態にすることが望ましい。これは、Ｘ電極がフローティング状態にならず、グランドレベルにするためである。

この直後に＋Ｖｓ電源が立ち上がり、＋Ｖｓ電源の出力電圧が＋Ｖｓに向かって徐々に上昇する。これにより、容量ＣＸ１は、スイッチＳＷＸ３とダイオードＤＸ１及びスイッチＳＷＸ５とダイオードＤＸ３を介して徐々に充電され、＋Ｖｓ電源の出力電圧が＋Ｖｓになった時点で、容量ＣＸ１は＋Ｖｓに充電される。これにより、容量ＣＸ１を充電するために大きなラッシュ電流が流れるのを防止できる。なお、この時、第２プリドライバ５２の端子１１９に印加されるＲＶ１も徐々に増加するため、ＳＷＸ３のゲートに印加される電圧も徐々に増加し、ＳＷＸ３はオン状態に維持される。ＳＷＸ２もオン状態に維持される。また、スイッチＳＷＸ１及びＳＷＸ４のゲートに印加される出力信号はグランドのままであり、スイッチＳＷＸ１及びＳＷＸ４はオフ状態に維持される。これにより、貫通電流は流れず、容量ＣＸ１の端子電圧が変化して負電圧が発生することもない。

＋Ｖｓ電源の出力電圧が＋Ｖｓになった後、−Ｖｓ電源の出力電圧がグランドから電圧−Ｖｓに向かって徐々に降下する。同時に、ＦＶｃｃも同様に降下する。−Ｖｓ電源の出力電圧が−Ｖｓになると、第１プリドライバ５１の端子１１５には、基準電位ＣＯＭとして−Ｖｓが印加されるので、スイッチＳＷＸ２の端子の電圧を−Ｖｓに変化させることが可能になる。この後、第１及び第２プリドライバ５１及び５２に入力する論理信号を変化させて、ＳＷＸ２及びＳＷＸ３をオフ状態にし、動作を開始できる状態になる。なお、＋Ｖｓ電源の出力電圧が＋Ｖｓになった時に、すなわち、容量ＣＸ１の充電が完了した時に、ＳＷＸ２、ＳＷＸ３及びＳＷＸ５をオフ状態にしてもよい。

図８は、本発明の第２実施例のＰＤＰ装置のＸ電極駆動回路とＹ電極駆動回路のプリドライブ回路と駆動素子の部分の構成を示す図である。第２実施例のＰＤＰ装置は、本発明を特許文献３に記載された構成に適用した実施例であり、図示のように、スイッチＳＷＸ１、ＳＷＸ２、ＳＷＹ１及びＳＷＹ２の端子に、コイルとダイオードからなる回路を接続した点が、図５に示した第１実施例の回路構成と異なる。第２実施例の動作及び本発明を適用することにより得られる効果は、第１実施例と類似しているので、ここではこれ以上の説明を省略する。

以上説明したように、本発明によれば、ＰＤＰ装置を誤動作させることなく、コストを低減することができ、表示品質の良好なＰＤＰ装置を低コストで実現できる。

ＰＤＰ装置の全体構成を示す図である。 ＰＤＰ装置の駆動波形を示す図である。 ＰＤＰ装置で使用するドライバＩＣの構成を示す図である。 ＰＤＰ装置の従来例の電源構成とドライバＩＣの起動動作を示す図である。 本発明の第１実施例のＰＤＰ装置のＸ電極駆動回路とＹ電極駆動回路のプリドライブ回路と駆動素子の部分の構成を示す図である。 第１実施例のＰＤＰ装置の電源構成とドライバＩＣの起動動作を示す図である。 −Ｖｓ・Ｖｗ電源の構成を示す図である。 本発明の第２実施例のＰＤＰ装置のＸ電極駆動回路とＹ電極駆動回路のプリドライブ回路と駆動素子の部分の構成例を示す図である。

符号の説明

１０ プラズマディスプレイパネル
１１ アドレス電極駆動回路
１２ Ｘ電極駆動回路
１３ Ｙ電極駆動回路
１４ 制御回路
１５ 電源回路
４３ Ｖｃｃ電源
４４ ＋Ｖｓ電源
４６ −Ｖｓ・Ｖｗ電源
５１〜５４ プリドライバ
１３３、１３４ ローレベルシフト回路
１３７、１３８ ハイレベルシフト回路

Claims (5)

1. 複数の電極を備えるプラズマディスプレイパネルと、
   前記複数の電極に、電圧を印加する駆動回路と、
   前記駆動回路に電源電圧を供給する電源回路とを備え、
   前記駆動回路は、維持放電時に、グランドより高い正維持放電電圧と、グランドより低い負維持放電電圧とを前記複数の電極に印加するプラズマディスプレイ装置であって、
   前記駆動回路は、ローレベルシフト回路とハイレベルシフト回路とを有し、前記ハイレベルシフト回路の起動電位と、前記ローレベルシフト回路の起動電位と、前記負維持放電電圧以下の基準電位が印加されることが必要なプリドライバＩＣを備え、
   前記電源回路は、交流電源から前記正維持放電電圧を生成する正維持放電電圧生成部と、前記正維持放電電圧生成部の生成した前記正維持放電電圧から前記基準電位を生成する基準電位生成部とを備え、
   前記プリドライバＩＣの起動時に、前記基準電位より先に、前記ハイレベルシフト回路及び前記ローレベルシフト回路の起動電位が印加されることを特徴とするプラズマディスプレイ装置。
2. 前記ハイレベルシフト回路の起動電位は前記正維持放電電圧に、前記基準電位は前記負維持放電電圧に対応する請求項１に記載のプラズマディスプレイ装置。
3. 前記駆動回路は、前記正維持放電電圧を保持する容量と、前記容量と前記正維持放電電圧の電源端子及びグランド端子との接続を制御する充電スイッチと、前記容量の正側端子とグランドとの接続を制御する電位切換スイッチとを備え、前記容量に前記正維持放電電圧を保持した後、前記電位切換スイッチにより前記容量の端子電位を切り換えることにより、前記負維持放電電圧を生成する請求項１または２に記載のプラズマディスプレイ装置。
4. 前記充電スイッチは、前記正維持放電電圧生成部から出力される前記正維持放電電圧の立ち上がり開始時に導通状態になるように制御される請求項３に記載のプラズマディスプレイ装置。
5. 前記電位切換スイッチは、前記基準電位が生成されるまで導通しないように制御され、前記駆動回路は、前記基準電位が生成されるまで負電圧を出力しない請求項３または４に記載のプラズマディスプレイ装置。

Images