KR100493972B1 - 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치 - Google Patents

플라즈마 디스플레이 패널의 서스테인 펄스 발생장치 Download PDF

Info

Publication number
KR100493972B1
KR100493972B1 KR10-2003-0017755A KR20030017755A KR100493972B1 KR 100493972 B1 KR100493972 B1 KR 100493972B1 KR 20030017755 A KR20030017755 A KR 20030017755A KR 100493972 B1 KR100493972 B1 KR 100493972B1
Authority
KR
South Korea
Prior art keywords
voltage
transformer
power supply
capacitor
sustain pulse
Prior art date
Application number
KR10-2003-0017755A
Other languages
English (en)
Other versions
KR20040083186A (ko
Inventor
조장환
윤원식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0017755A priority Critical patent/KR100493972B1/ko
Publication of KR20040083186A publication Critical patent/KR20040083186A/ko
Application granted granted Critical
Publication of KR100493972B1 publication Critical patent/KR100493972B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/12—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material
    • H05B3/14—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor characterised by the composition or nature of the conductive material the material being non-metallic
    • H05B3/145—Carbon only, e.g. carbon black, graphite
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/10—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor
    • H05B3/18—Heating elements characterised by the composition or nature of the materials or by the arrangement of the conductor the conductor being embedded in an insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B2203/00—Aspects relating to Ohmic resistive heating covered by group H05B3/00
    • H05B2203/002—Heaters using a particular layout for the resistive material or resistive elements
    • H05B2203/004—Heaters using a particular layout for the resistive material or resistive elements using zigzag layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B2203/00—Aspects relating to Ohmic resistive heating covered by group H05B3/00
    • H05B2203/013—Heaters using resistive films or coatings

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널에 공급되는 서스테인 펄스를 발생하기 위한 서스테인 펄스 발생장치의 회로구성을 간소화시킬 수 있도록 한 플라즈마 디스플레이 패널의 서스테인펄스 발생장치에 관한 것이다.
본 발명의 실시 예에 따른 플라즈마 디스플레이 패널은 AC전원부와,상기 AC전원부로부터의 교류전압을 변압함과 아울러 변압된 교류전압의 역률을 보상하여 직류전압을 생성하는 변환부와, 상기 변환부로부터의 직류전압을 서스테인 펄스로 변환하는 서스테인 발생장치를 구비하고, 상기 변환부는 상기 AC전원부로부터의 교류전압을 변압하기 위한 트랜스포머와, 상기 트랜스포머와 상기 상기 AC전원부 사이에 접속되어 상기 트랜스포머에 공급되는 상기 교류전압의 경로를 절환하는 절환부와, 상기 트랜스포머의 출력측에 접속되어 변압된 상기 교류전원을 상기 직류전원으로 정류하는 정류부와, 상기 정류부와 상기 서스테인 발생장치 사이에 접속되어 상기 직류전원의 저주파 노이즈를 제거하는 평활회로를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 트랜스포머의 입력측에서 입력전압을 스위칭하고 출력측에서 저주파 리플전압을 제거하기 위한 DC/DC 변환회로를 접속시킴으로써 서스테인 펄스 발생장치의 회로구성을 간소화할 수 있다. 이에 따라, 전력변환 과정에서 발생되는 전력손실이 최소화됨과 아울러 시스템 크기의 감소 및 원가를 절감할 수 있다.

Description

플라즈마 디스플레이 패널의 서스테인 펄스 발생장치{GERERATOR FOR SUSTAIN PULSE OF PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동장치에 관한 것으로, 특히 플라즈마 디스플레이 패널에 공급되는 서스테인 펄스를 발생하기 위한 서스테인 펄스 발생장치의 회로구성을 간소화시킬 수 있도록 한 플라즈마 디스플레이 패널의 서스테인펄스 발생장치에 관한 것이다.
플라즈마 디스플레이 패널(PLASMA DISPLAY PANAL:이하 "PDP"라 한다)은 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스의 방전시 발생하는 147㎚의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술에 힘입어 크게 향상된 화질을 제공한다. 이와같은 PDP는 화상의 계조(GRAY LEVEL)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브 필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어져있다. 256계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67㎳)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 각각은 리셋기간, 어드레스기간 및 서스테인기간으로 다시 나뉘어지게 된다.
각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 셀을 선택하기 위한 어드레스방전은 데이터 전극과 스캔전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n=1,2,3,4,5,6,7)의 비율로 증가된다. 이와같이 각 서브필드에서 서스테인기간의 서스테인 방전 횟수를 조절하여 영상표시에 필요한 그레이 스케일을 공급한다. 서스테인 방전은 스캔전극과 서스테인 전극에 교번적으로 공급되는 높은 전압의 서스테인 펄스에 의해 일어난다.
도 1을 참조하면 ,종래 PDP의 서스테인 펄스를 생성하기 위한 서스테인 펄스발생장치는 교류전압을 공급하는 AC전원부(1)와, AC전원부(1)로부터 공급되는 전압의 역률을 개선함과 아울러 고조파를 제거하기 위한 역률보상회로부(POWER FACTOR COLLECTION : 이하, "PFC부"라 함)(10)와, PFC부(10)에서 생성된 DC전압을 구형파로 변환함과 아울러 변압하기 위한 DC/DC변환부(20)와, DC/DC변환부(20)에 의해 변압된 DC전압의 구형파를 PDP패널(40)에 공급하기 위한 서스테인 공급부(30)를 구비한다.
PFC부(10)는 AC전원부(1)로부터 입력되는 전류를 제어하여 동위상을 같는 정현파를 생성하고 역률을 개선함과 동시에 고조파 노이즈를 제거하기 위하여 도 2에 도시된 바와 같이 AC전원부(1)로부터의 AC입력을 DC로 정류하는 정류회로(12)와, 정류회로(12)에서 정류된 DC의 역률을 개선하는 역률보상회로(14)를 구비한다.
정류회로(12)는 풀 브릿지 형태로 배치되어 AC입력의 정(+)이 반주기 동안 순방향바이어스되는 제 1 및 제 2 다이오드(2D1, 2D2)와, AC전원부의 부(-)의 반주기 동안 순방향바이어스되는 제 3 및 제 4 다이오드(2D3, 2D4)로 구성된다. 이러한 정류회로(12)는 AC전원부(1)로부터의 입력되는 AC입력을 전파정류하여 생성된 DC전압을 평활캐패시터(2C)에 저장한다.
역률보상회로(14)는 정류회로(12)의 평활캐패시터(2C)에 저장된 DC의 전류성분을 충전하는 코일(2L)과, 정류회로(12)에 접속되어 평활캐패시터(2C)에 저장된 DC의 전류성분이 코일(2L)에 저장되도록 스위칭하는 제 1 트랜지스터(2T1)와, 제 1 트랜지스터(2T1)의 스위칭에 의해 코일(2L)을 통해 공급되는 DC의 전압성분을 충전하는 제 1 캐패시터(Cdc)를 구비한다.
제 1 트랜지스터(2T1)가 도시하지 않은 제어신호에 의해 턴-온될 경우에는 평활 캐패시터(2C), 제 1 트랜지스터(2T1) 및 코일(2L) 사이에 루프가 형성되어 코일(2L)에 DC의 전류성분이 저장된다. 또한, 제 1 트랜지스터(2T1)가 도시하지 않은 제어신호에 의해 턴-오프될 경우에는 평활 캐패시터(2C)에 저장된 DC의 전압성분이 제 1 캐패시터(Cdc)에 저장된다.
이러한, 역률보상회로(14)는 코일(2L)과 제 1 캐패시터(Cdc) 사이에 제 1 캐패시터(Cdc)로부터 코일(2L)로 흐르는 역방향 전류를 차단하기 위한 다이오드(Do)가 설치된다.
DC/DC변환부(20)는 도 3에 도시된 바와같이 PFC부(10)의 제 1 캐패시터(Cdc)의 양단 트랜스포머에 접속되는 풀 브릿지스위지(22)와, 풀 브릿지스위치(22)의 스위칭에 의해 공급되는 전압을 변압하기 위한 트랜스포머(3T)와, 트랜스포머(3T)의 2차권선에 접속된 전파정류기(24)와, 전파정류기(24)에 대해 정류된 전압을 충전하는 평활 캐패시터(Cdc)를 구비한다.
풀 브릿지스위치(22)는 제 1 캐패시터(Cdc)의 양단에 풀 브릿지 형태로 배치된 제 1 내지 제 4 스위치(3Q1, 3Q2, 3Q3, 3Q4)들로 구성된다.
제 1 및 제 3 스위치(3Q1, 3Q3)는 제 1 캐패시터(Cdc)의 일단에 병렬로 접속되고,제 2 및 제 4 스위치(3Q2, 3Q4)는 제 1 캐패시터(Cdc)의 타단에 병렬로 접속된다. 여기서, 제 1 내지 제 4 스위치(3Q1, 3Q2, 3Q3, 3Q4)들은 전계효과 트랜지스터(Field effect transister)이다.
제 1 스위치(3Q1)와 제 4 스위치(3Q4)가 접속된 제 1 노드(3N1)는 제 2 캐패시터(3C2)와 제 1 인덕터(3L1)를 통해 트랜스포머(3T)의 1차권선 일단에 접속되고,제 2 스위치(3Q2)와 제 3 스위치(3Q3)가 접속된 제 2 노드(3N2)는 트랜스포머(3T)의 1차권선 타단에 연결된다. 이러한 풀 브릿지스위치(22)는 제 1 내지 제 4 스위치(3Q1, 3Q2, 3Q3, 3Q4)들의 교번적인 스위칭에 의해 제 1 캐패시터(Cdc)에 공급된 전압을 구형파로 변환하여 트랜스포머(3T)의 1차권선에 공급한다.
제 2 캐패시터(3C2)는 풀 브릿지스위치(22)를 통해 트랜스포머(3T)에 공급되는 직류성분의 전류를 방지하기 위한 직류 블록킹(BLOCKING) 캐패시터이다.
제 1 인덕터(3L1)는 풀 브릿지스위치(22)의 제 1 내지 제 4 스위치 (3Q1, 3Q2, 3Q3, 3Q4)들의 손실을 없애기 위한 공진 코일이다.
트랜스포머(3T)는 1차권선과 2차권선을 절연함과 아울러 1차권선과 2차권선의 권선비에 의해 1차권선에 공급되는 전압을 2차권선으로 변환한다. 트랜스포머(3T)의 1차권선에 공급되는 전압은 2차권선의 정극성 단자와 중간 탭 사이에 유기되고, 중간 탭과 2차 권선의 부극성 단자에 유기된다.
이러한, 트랜스포머(3T)의 1차권선의 일단은 제 1 인덕터(3L1)와 연결되며, 1차권선의 타단은 제 2노드(3N2)와 연결된다.
전파정류기(24)는 트랜스포머(3T)의 2차권선에 유기된 교류펄스를 정류하기 위하여, 트랜스포머(3T)의 2차권선 양단에 접속된 제 1 다이오드(3D1)와, 제 1 다이오드(3D1)와 트랜스포머(3T)의 정극성단자(+) 사이에 접속된 제 2 다이오드(3D2)를 구비한다
제 2 다이오드(3D2)는 2차권선의 정극성단자(+)와 중간 탭 사이에 유기된 정극성의 구형파를 정류하여 제 2 인덕터(3L2)를 통해 평활 캐패시터(3C3)에 공급한다. 제 1 다이오드(3D1)는 2차권선의 중간 탭과 부극성(-)단자와 사이에 유기된 부극성(-)의 구형파를 정류하여 제 2 인덕터(3L2)를 통해 평활 캐패시터(3C3)에 공급한다 . 여기서, 제 2 인덕터(3L2)는 제 1 및 제 2 다이오드(3D1, 3D2)에 의해 정류된 구형파를 DC로 평활하는 역할을 한다.
이와같은 DC/DC변환부(20)는 일반적인 직류-직류변환기의 회로구성과 같으며, DC/DC변환부의 평활 캐패시터(3C3)에 저장된 전압은 서스테인 펄스공급부(30)에 공급된다.
서스테인 펄스 공급부(30)는 평활 캐패시터(3C3)로부터 공급되는 전압의 리플(RIPPLE)을 제거하기 위한 제 3 캐패시터(Cdc2)와, 제 3 캐패시터(Cdc2)의 양단에 병렬로 접속된 제 5 및 제 6 스위치(3Q5, 3Q6)를 구비한다.
제 3 캐패시터(Cdc2)는 DC/DC변환부(20)의 평활 캐패시터(3C3)와 병렬로 연결된다. 이 제 3 캐패시터(Cdc2)는 평활 캐패시터(3C3)로부터 공급되는 전압이 라인저항에 의해 발생되는 리플을 보상하게 된다.
제 5 및 제 6 스위치(3Q5, 3Q6)는 제 3 캐패시터(Cdc2)에 저장된 DC전압을 패널 캐패시터(Cp)에 공급되도록 절환하게 된다. 여기서, 제 5 및 제 6 스위치(3Q5, 3Q6)들은 전계효과 트랜지스터이다.
이러한, 종래의 DC/DC변환부(20)는 도시하지 않은 스위칭 제어신호에 의해 제 1 스위치(3Q1)가 턴온된 후, 제 2 스위치(3Q2)가 턴온됨으로써 제 1 캐패시터(Cdc)에 저장된 전압은 제 1 스위치(3Q1), 제 2 캐패시터(3C2), 제 1 인덕터(3L1), 트랜스포머(3T)의 1차권선 및 제 2 스위치(3Q2)를 경유하여 흐르게 된다. 이에따라, 제 1 캐패시터(Cdc)에 저장된 전압은 트랜스포머(3T)의 2차권선에 양의 전압(+SUS)으로 유기되고, 유기된 양의 전압(+SUS)은 제 2 다이오드(3D2)에 의해 양의 서스테인 펄스로 정류되어 평활 캐패시터(3C3) 및 제 3 캐패시터(Cdc2)에 저장되어 패널 캐패시터(Cp)에 공급된다
이어서, 제 1 및 제 2 스위치(3Q1, 3Q2)가 턴오프되고 도시하지 않은 스위칭 제어신호에 의해 제 3 스위치(3Q3)가 턴온된 후, 제 4 스위치(3Q4)가 턴온됨으로써, 제 1 캐패시터(Cdc)의 전압은 제 3 스위치(3Q3), 트랜스포머(3T)의 1차권선, 제 1 인덕터(3L1),제 2 캐패시터(3C2) 및 제 4 스위치(3Q4)를 경유하여 흐르게 된다. 이에 따라, 제 1 캐패시터(Cdc)에 저장된 전압은 트랜스포머(3T)의 2차권선에 음의 전압(-SUB)으로 유기된다. 2차 권선에 유기된 음의 전압(-SUB)은 제 1 다이오드에 의해 양의 서스테인 펄스로 정류되어 평활 캐패시터(3C3) 및 제 3 캐패시터(Cdc2)를 통해 패널 캐패시터(Cp)에 공급된다.
이러한, 종래의 PDP의 서스테인 펄스 발생장치는 절연된 역률개선회로(10)를 구성하기 위해 비절연 역률개선회로(10)와 절연된 DC/DC변환부(20)로 구성되기 때문에 회로구성이 복잡하게 된다. 따라서, 변환과정에서의 전력손실로 변환효율이 감소함과 아울러 부품 수가 증가하여 제조단가가 상승된다.
따라서, 본 발명의 목적은 플라즈마 디스플레이 패널에 공급되는 서스테인 펄스를 발생하기 위한 서스테인 펄스 발생장치의 회로구성을 간소화시킬 수 있도록 한 플라즈마 디스플레이 패널의 서스테인펄스 발생장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치는 AC전원부와, 상기 AC전원부로부터의 교류전압을 변압함과 아울러 변압된 교류전압의 역률을 보상하여 직류전압을 생성하는 변환부와, 상기 변환부로부터의 직류전압을 서스테인 펄스로 변환하는 서스테인 발생장치를 구비하고, 상기 변환부는 상기 AC전원부로부터의 교류전압을 변압하기 위한 트랜스포머와, 상기 트랜스포머와 상기 상기 AC전원부 사이에 접속되어 상기 트랜스포머에 공급되는 상기 교류전압의 경로를 절환하는 절환부와, 상기 트랜스포머의 출력측에 접속되어 변압된 상기 교류전원을 상기 직류전원으로 정류하는 정류부와, 상기 정류부와 상기 서스테인 발생장치 사이에 접속되어 상기 직류전원의 저주파 노이즈를 제거하는 평활회로를 구비하는 것을 특징으로 한다.
삭제
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치는 상기 AC전원부와 상기 트랜스포머 사이에 접속되는 LC필터를 더 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 절환부는 풀 브릿지 형태로 접속된 4개의 다이오드들과, 상기 풀 브릿지 사이에 접속된 제 1 스위치소자를 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 정류기는 풀 브릿지 형태로 접속된 4개의 다이오드들을 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 정류기는 상기 트랜스포머의 출력측 일단에 제 1 방향으로 접속되는 제 1 다이오드와, 상기 제 2 다이오드와 상기 트랜스포머의 출력측 타단 사이에 상기 제 1 방향과 반대되는 제 2 방향으로 접속되는 제 2 다이오드를 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 평활회로는 상기 트랜스포머의 출력측 양단 각각에 일단이 접속되고, 타단이 서로 접속되는 제 1 및 제 2 인덕터와, 상기 제 1 및 제 2 인덕터가 서로 접속된 노드점과 상기 정류기 사이에 접속되는 제 2 스위치소자를 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 평활회로는 상기 제 2 스위치소자의 스위칭에 따라 상기 제 1 및 제 2 인덕터로부터 공급되는 에너지를 저장하는 제 1 캐패시터와, 상기 제 1 캐패시터와 상기 제 2 스위치소자 사이에 접속되어 역방향 전류를 차단하는 제 1 다이오드를 더 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 평활회로는 상기 트랜스포머의 출력측 일단에 접속되는 제 3 인덕터와, 상기 제 3 인덕터의 출력단과 상기 정류기 사이에 접속되는 제 3 스위치소자를 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 평활회로는 상기 제 3 스위치소자의 스위칭에 따라 상기 제 3 인덕터로부터 공급되는 에너지를 저장하는 제 2 캐패시터와, 상기 제 2 캐패시터와 상기 제 3 스위치소자 사이에 접속되어 역방향 전류를 차단하는 제 2 다이오드를 더 구비하는 것을 특징으로 한다.
상기 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치에서 상기 서스테인 발생장치는 적어도 하나의 스위치소자들을 이용하여 상기 직류전압을 서스테인 펄스로 변화하고, 변화된 서스테인 펄스를 상기 플라즈마 디스플레이 패널에 공급하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4를 참조하면, 본 발명에 따른 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)의 서스테인 펄스 발생장치는 AC전원부(100)와, AC전원부(100)로부터의 교류전압을 변압함과 아울러 변압된 교류전압의 역률을 보상하여 직류전압을 생성하는 변환부(120)와, 변환부(120)로부터의 직류전압을 서스테인 펄스로 변환하는 서스테인 발생장치(130)를 구비한다.
AC전원부(100)는 외부로부터 공급되는 교류전압을 변환부(120)에 공급하게 된다.
변환부(120)는 도 5에 도시된 바와 같이 AC전원부(100)로부터의 교류전압(Vin)을 변압하는 트랜스포머(5T)와, AC전원부(100)와 트랜스포머(5T)의 일차권선(L1) 사이에 접속되어 전류패스를 형성하는 패스부(55)와, 트랜스포머(5T)의 이차권선 양단 사이에 접속된 전파정류기(57)와, 전파정류기(57)에 접속되어 정류된 전압의 리플 및 변동전압을 안정화시키는 평활회로(59)를 구비한다.
패스부(55)는 AC전원부(100)에 접속된 제 1 노드(N1)에 서로 다른 바이어스 방향으로 접속되는 제 1 및 제 2 다이오드(5D1, 5D2)와, 트랜스포머(5T)의 일차권선(L1)에 접속된 제 2 노드(N2)에 서로 다른 바이어스 방향으로 접속되는 제 3 및 제 4 다이오드(5D3, 5D4)와, 제 1 및 제 3 다이오드(5D1, 5D3) 사이의 노드점(N3)과 제 2 및 제 4 다이오드(5D2, 5D4) 사이의 노드점(N4) 사이에 접속되는 제 1 스위치(5Q1)를 구비한다.
트랜스포머(5T)의 권선비는 입력전압에 상관없이 요구되는 출력전압을 확보할 수 있도록 제 1 스위치(5Q1)의 스위칭주파수의 듀티비를 변화시켜 일정전압이 출력되도록 설정된다. 이 때, 패스부(55)의 입력전류와 제 1 스위치(5Q1)의 전류는 동일하게 불연속 모드로 동작하기 때문에 입력전압의 역률은 고역률이 된다. 또한, 제 1 스위치(5Q1)의 양단 전압 스트레스 큰 폭으로 감소하게 되면, 스위치 턴-온시 인덕턴스 성분에 의해 소프트 스위칭이 가능하게 되므로 제 1 스위치(5Q1)에 접속되는 제 1 내지 제 4 다이오드(5D1 내지 5D4)를 스너버 형태로 접속시키게 된다. 이와 같은 패스부(55)는 제 1 스위치(5Q1)의 스위칭에 의해 소프트 스위칭되어 입력전류의 방향으로 절환하게 된다.
전파정류기(57)는 트랜스포머(5T)의 이차권선(L2) 양단에 서로 다른 바이어스 방향으로 접속되는 제 5 및 제 6 다이오드(5D01, 5D02)를 구비한다. 제 5 및 제 6 다이오드(5D01, 5D02)의 사이의 노드점(N5)은 평활회로(59)에 접속된다. 이러한, 전파정류기(57)는 트랜스포머(5T)의 이차권선(L2)에 유기되는 유기전압을 정류함과 아울러 역방향 전류를 차단하게 된다.
평활회로(59)는 트랜스포머(5T)의 이차권선(L2)로부터의 출력전압의 노이즈 및 변압전압을 안정화시키는 역할을 한다. 이를 위해, 평활회로(59)는 제 5 다이오드(5D01)의 캐소드 단자에 접속된 제 1 인덕터(Ls1)와, 제 1 인덕터(Ls1)의 일측 단자와 제 6 다이오드(5D02)의 캐소드 단자 사이에 접속된 제 2 인덕터(Ls2)와, 제 1 인덕터(Ls1)의 일측 단자와 제 2 인덕터(Ls2)의 일측 단자가 접속된 제 6 노드(N6)와 제 5 노드(N5) 사이에 접속되는 제 2 스위치(5Q2)와, 제 2 스위치(5Q2)의 양단 사이에 접속되는 제 1 캐패시터(5C1)를 구비한다.
제 1 인덕터(Ls1)는 제 1 및 제 2 스위치(5Q1, 5Q2)가 모두 턴-온될 때 트랜스포머(5T)의 이차권선(L2)에 유기된 에너지를 저장하게 된다. 또한, 제 2 인덕터(Ls2)는 제 1 스위치(5Q1)가 턴-오프되고 제 2 스위치(5Q2)가 턴-온될 때 트랜스포머(5T)의 이차권선(L2)에 유기된 에너지를 저장하게 되고, 이로 인하여 트랜스 포머(5T)는 리셋상태가 된다.
제 1 캐패시터(5C1)는 제 1 및 제 2 스위치(5Q1, 5Q2)가 모두 턴-오프될 때 제 1 인덕터(Ls1)에 저장된 에너지를 저장하게 된다. 이 때, 제 1 캐패시터(5C1)의 일단과 제 2 스위치(5Q2)의 일단 사이에는 제 1 캐패시터(5C1)의 역방향 전류를 차단하기 위한 다이오드(Ds)가 접속된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 PDP의 서스테인 펄스 발생장치에서 변환부(120)는 절연된 역률개선회로를 구성하는데 있어 트랜스포머(5T)의 일차측에 접속된 제 1 스위치(5Q1)를 이용하여 입력전압을 스위칭하고, 트랜스포머(5T)의 이측측에서 저주파 리플전압을 제거하기 위한 DC/DC변환부가 결합된 형태가 된다. 따라서, 절연형 역률개선회로를 구성하는데 있어 회로구성을 단순하게 할 수 있으므로 저 가격화가 가능하고, 전력변환과정을 줄임으로써 전력변환 효률을 상승시킬 수 있게 된다.
이를 도 6 및 도 7a 내지 도 7c를 결부하여 설명하면 다음과 같다. 본 발명의 제 1 실시 예에 따른 PDP의 서스테인 펄스 발생장치에서 변환부(120)에서는 우선, 도 6에 도시된 mode 1 기간에서와 같이 제 1 및 제 2 스위치(5Q1, 5Q2)가 동시에 턴-온하게 된다. 이로 인하여, 트랜스포머(5T)의 입력측에서는 도 7a에 도시된 바와 같이 AC전원부(100), 트랜스포머(5T)의 일차권선(L1), 제 3 다이오드(5D3), 제 1 스위치(5Q1) 및 제 2 다이오드(5D2) 간의 패스가 형성된다. 이에 따라, 트랜스포머(5T)의 일차권선에 공급되는 교류전원은 트랜스포머(5T)의 권선비에 의하여 변압되어 이차권선(L2)에 유기된다. 트랜스포머(5T)의 출력측에서는 제 1 인덕터(Ls1), 제 2 스위치(5Q2), 제 6 다이오드(5D02) 간의 패스가 형성된다. 이에 따라, 트랜스포머(5T)의 이차권선(L2)에 유기된 유기전압은 제 1 인덕터(Ls1)에 저장된다.
그런 다음, 도 6에 도시된 mode 2 기간에서와 같이 제 1 스위치(5Q1)가 턴-오프되고 제 2 스위치(5Q2)가 턴-온 상태를 유지하게 되면, 트랜스포머(5T)의 출력측에서는 제 1 인덕터(Ls1), 트랜스포머(5T)의 이차권선(L2), 제 2 인덕터(Ls2), 제 6 노드(N6), 제 2 스위치(5Q2), 제 5 노드(N5), 제 5 다이오드(5D01) 간에 패스가 형성된다.
이후, 도 6에 도시된 mode 3 기간에서와 같이 제 1 및 제 2 스위치(5Q1, 5Q2)가 모두 턴-오프되면, 트랜스포머(5T)의 출력측에서는 도 7c에 도시된 바와 같이 제 1 인덕터(Ls1), 제 6 노드(N6), 다이오드(Ds), 제 1 캐패시터(5C1), 제 5 노드(N5), 제 5 다이오드(5D01) 간의 패스가 형성된다. 이에 따라, 제 1 인덕터(Ls1)에 저장된 에너지는 제 1 캐패시터(5C1)에 저장된다. 따라서, 제 1 캐패시터(5C1)를 통해 출력되는 출력전압(Vo) 및 출력전류는 도 6에 도시된 바와 같이 직류(DC) 형태가 된다. 이러한, 직류형태의 출력전압(Vo)는 서스테인 발생장치(130)에 공급된다.
서스테인 펄스 공급부(130)는 제 1 캐패시터(5C1)와 병렬로 접속되어 공급되는 전압의 리플(RIPPLE)을 제거하기 위한 제 2 캐패시터(Cdc)와, 패널 캐패시터(Cp)를 사이에 두고 제 3 캐패시터(5Cdc)의 양단에 병렬로 접속된 제 3 및 제 4 스위치(5Q3, 5Q4)를 구비한다. 제 3 및 제 4 스위치(5Q3,5Q4) 각각은 도시하지 않은 제어신호에 응답하여 교번적으로 턴-온/턴-오프되어 제 2 캐패시터(Cdc)에 저장된 직류형태의 출력전압을 서스테인 펄스로 변환하게 된다. 이렇게 서스테인 펄스로 변환된 서스테인 펄스는 패널 캐패시터(Cp), 즉 PDP 패널의 유지전극쌍에 공급된다.
도 8을 참조하면, 본 발명의 제 2 실시 예에 따른 PDP의 서스테인 펄스 발생장치는 AC전원부(Vin)와, AC전원부(Vin)로부터의 교류전압을 변압함과 아울러 변압된 교류전압의 역률을 보상하여 직류전압을 생성하는 변환부(220)와, 변환부(220)로부터의 직류전압을 서스테인 펄스로 변환하는 서스테인 발생장치(230)를 구비한다.
AC전원부(Vin)는 외부로부터 공급되는 교류전압을 변환부(220)에 공급하게 된다.
변환부(220)는 AC전원부(Vin)의 양단에 접속되는 LC필터와, LC필터를 통해 공급되는 교류전압을 변압하는 트랜스포머(7T)와, LC필터의 일단과 트랜스포머(7T)의 일차권선(7L1) 사이에 접속되어 전류패스를 형성하는 패스부(255)와, 트랜스포머(7T)의 이차권선(7L2) 양단 사이에 접속된 풀 브릿지 정류기(257)와, 풀 브릿지 정류기(257)에 접속되어 정류된 전압의 리플 및 변동전압을 안정화시키는 평활회로(259)를 구비한다.
LC필터의 제 1 인덕터(7L1) 및 제 1 캐패시터(5C1)를 이용하여 AC전원부(Vin)로부터 트랜스포머(7T)에 공급되는 교류전원의 노이즈를 필터링하게 된다.
패스부(255)는 AC전원부(Vin)에 접속된 제 1 노드(7N1)에 서로 다른 바이어스 방향으로 접속되는 제 1 및 제 2 다이오드(7D1, 7D2)와, 트랜스포머(7T)의 일차권선(7L1)에 접속된 제 2 노드(7N2)에 서로 다른 바이어스 방향으로 접속되는 제 3 및 제 4 다이오드(7D3, 7D4)와, 제 1 및 제 3 다이오드(7D1, 7D3) 사이의 노드점(7N3)과 제 2 및 제 4 다이오드(7D2, 7D4) 사이의 노드점(7N4) 사이에 접속되는 제 1 스위치(7Q1)를 구비한다.
트랜스포머(7T)의 권선비는 입력전압에 상관없이 요구되는 출력전압을 확보할 수 있도록 제 1 스위치(7Q1)의 스위칭주파수의 듀티비를 변화시켜 일정전압이 출력되도록 설정된다. 이 때, 패스부(255)의 입력전류와 제 1 스위치(7Q1)의 전류는 동일하게 불연속 모드로 동작하기 때문에 입력전압의 역률은 고역률이 된다. 또한, 제 1 스위치(7Q1)의 양단 전압 스트레스 큰 폭으로 감소하게 되면, 스위치 턴-온시 인덕턴스 성분에 의해 소프트 스위칭이 가능하게 되므로 제 1 스위치(7Q1)에 접속되는 제 1 내지 제 4 다이오드(7D1 내지 7D4)를 스너버 형태로 접속시키게 된다. 이와 같은 패스부(255)는 제 1 스위치(7Q1)의 스위칭에 의해 소프트 스위칭되어 입력전류의 방향으로 절환하게 된다.
풀 브릿지 정류기(257)는 트랜스포머(7T)의 이차권선(7L2) 양단에 풀 브릿지 형태로 접속된 제 1 내지 제 4 다이오드들로 구성된다. 이러한, 풀 브릿지 정류기(257)는 트랜스포머(7T)의 이차권선(7L2)에 유기되는 유기전압을 정류함과 아울러 역방향 전류를 차단하게 된다.
평활회로(259)는 트랜스포머(7T)의 이차권선(7L2)로부터의 출력전압의 노이즈 및 변압전압을 안정화시키는 역할을 한다. 이를 위해, 평활회로(259)는 풀 브릿지 정류기(257)의 일단에 접속된 제 2 인덕터(7L2)와, 제 2 인덕터(7L2)의 일단과 풀 브릿지 정류기(257)의 일단 사이에 접속된 제 2 스위치(7Q2) 및 제 2 스위치(7Q2)의 양단 사이에 접속되는 제 2 캐패시터(7C2)를 구비한다.
제 2 인덕터(7L2)는 제 1 및 제 2 스위치(7Q1, 7Q2)가 모두 턴-온될 때 트랜스포머(7T)의 이차권선(7L2)에 유기된 에너지를 저장하게 된다. 제 2 캐패시터(7C2)는 제 1 및 제 2 스위치(7Q1, 7Q2)가 모두 턴-오프될 때 제 2 인덕터(7L2)에 저장된 에너지를 저장하게 된다. 이 때, 제 2 캐패시터(7C2)의 일단과 제 2 스위치(7Q2)의 일단 사이에는 제 2 캐패시터(7C2)의 역방향 전류를 차단하기 위한 다이오드(Ds)가 접속된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 PDP의 서스테인 펄스 발생장치에서 변환부(220)는 절연된 역률개선회로를 구성하는데 있어 트랜스포머(7T)의 일차측에 접속된 제 1 스위치(7Q1)를 이용하여 입력전압을 스위칭하고, 트랜스포머(7T)의 이측측에서 저주파 리플전압을 제거하기 위한 DC/DC변환부가 결합된 형태가 된다. 따라서, 절연형 역률개선회로를 구성하는데 있어 회로구성을 단순하게 할 수 있으므로 저 가격화가 가능하고, 전력변환과정을 줄임으로써 전력변환 효률을 상승시킬 수 있게 된다.
이를 도 6과 결부하여 상세히 설명하면 다음과 같다. 본 발명의 제 2 실시 예에 따른 PDP의 서스테인 펄스 발생장치에서 변환부(220)에서는 우선, 도 6에 도시된 mode 1 기간에서와 같이 제 1 및 제 2 스위치(7Q1, 7Q2)가 동시에 턴-온하게 된다. 이로 인하여, 트랜스포머(7T)의 입력측에서는 AC전원부(Vin), 트랜스포머(7T)의 일차권선(7L1), 제 3 다이오드(7D3), 제 1 스위치(7Q1) 및 제 2 다이오드(7D2) 간의 패스가 형성된다. 이에 따라, 트랜스포머(7T)의 일차권선에 공급되는 교류전원은 트랜스포머(7T)의 권선비에 의하여 변압되어 이차권선(7L2)에 유기된다. 트랜스포머(7T)의 출력측에서는 풀 브릿지 정류기(257), 제 2 인덕터(7L2), 제 2 스위치(7Q2), 풀 브릿지 정류기(257) 간의 패스가 형성된다. 이에 따라, 트랜스포머(7T)의 이차권선(7L2)에 유기된 유기전압은 제 2 인덕터(7L2)에 저장된다.
그런 다음, 도 6에 도시된 mode 2 기간에서와 같이 제 1 스위치(7Q1)가 턴-오프되고 제 2 스위치(7Q2)가 턴-온 상태를 유지하게 되면, 트랜스포머(7T)의 출력측에서는 제 2 인덕터(7L2), 풀 브릿지 정류기(257), 트랜스포머(7T)의 이차권선(7L2), 제 2 스위치(7Q2) 간에 패스가 형성된다.
이후, 도 6에 도시된 mode 3 기간에서와 같이 제 1 및 제 2 스위치(7Q1, 7Q2)가 모두 턴-오프되면, 트랜스포머(7T)의 출력측에서는 제 2 인덕터(7L2), 다이오드(Ds), 제 2 캐패시터(7C2), 풀 브릿지 정류기(257) 간의 패스가 형성된다. 이에 따라, 제 2 인덕터(7L2)에 저장된 에너지는 제 2 캐패시터(7C2)에 저장된다. 따라서, 제 2 캐패시터(7C2)를 통해 출력되는 출력전압(Vo) 및 출력전류는 도 6에 도시된 바와 같이 직류(DC) 형태가 된다. 이러한, 직류형태의 출력전압(Vo)는 서스테인 발생장치(230)에 공급된다.
서스테인 펄스 공급부(230)는 제 2 캐패시터(7C2)와 병렬로 접속되어 공급되는 전압의 리플(RIPPLE)을 제거하기 위한 제 3 캐패시터(7Cdc)와, 패널 캐패시터(Cp)를 사이에 두고 제 3 캐패시터(7Cdc)의 양단에 병렬로 접속된 제 3 및 제 4 스위치(7Q3, 7Q4)를 구비한다. 제 3 및 제 4 스위치(7Q3, 7Q4) 각각은 도시하지 않은 제어신호에 응답하여 교번적으로 턴-온/턴-오프되어 제 3 캐패시터(7Cdc)에 저장된 직류형태의 출력전압을 서스테인 펄스로 변환하게 된다. 이렇게 서스테인 펄스로 변환된 서스테인 펄스는 패널 캐패시터(Cp), 즉 PDP 패널의 유지전극쌍에 공급된다.
상술한 바와 같이, 본 발명의 실시예에 따른 플라지마 디스플레이 패널의 서스테인펄스 발생장치는 트랜스포머의 입력측에서 입력전압을 스위칭하고 출력측에서 저주파 리플전압을 제거하기 위한 DC/DC 변환회로를 접속시킴으로써 서스테인 펄스 발생장치의 회로구성을 간소화할 수 있다. 이에 따라, 전력변환 과정에서 발생되는 전력손실이 최소화됨과 아울러 시스템 크기의 감소 및 원가를 절감할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1은 종래 플라즈마 디스플레이 패널의 서스테인펄스 발생장치를 나타내는 블록도
도 2는 도 1에 도시된 역률보상회로를 상세하게 나타내는 회로도
도 3은 도 1에 도시된 PFC, DC/DC변환부 및 서스테인 펄스 공급부를 나타내는 회로도.
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 서스테인펄스 발생장치를 나타내는 블록도
도 5는 도 4에 도시된 본 발명의 제 1 실시 예에 따른 변환부를 나타내는 회로도.
도 6은 도 4에 도시된 변환부를 구동시키기 위한 파형도.
도 7a 내지 도 7c는 도 4에 도시된 변화부의 구동에 따른 전류패스를 나타내는 회로도.
도 8은 도 4에 도시된 본 발명의 제 2 실시 예에 따른 변환부를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
1, 100 : AC전원부 10 : PFC
20 : DC/DC변환부 30 : 서스테인 펄스 공급부
40, 140 : PDP 패널 55, 255 : 패스부
57 : 전파정류기 59, 259 : 평활회로
120, 220 : 변환부 130, 230 : 서스테인 발생장치
257 : 풀 브릿지 정류기

Claims (11)

  1. AC전원부와,
    상기 AC전원부로부터의 교류전압을 변압함과 아울러 변압된 교류전압의 역률을 보상하여 직류전압을 생성하는 변환부와,
    상기 변환부로부터의 직류전압을 서스테인 펄스로 변환하는 서스테인 발생장치를 구비하고,
    상기 변환부는 상기 AC전원부로부터의 교류전압을 변압하기 위한 트랜스포머와, 상기 트랜스포머와 상기 상기 AC전원부 사이에 접속되어 상기 트랜스포머에 공급되는 상기 교류전압의 경로를 절환하는 절환부와, 상기 트랜스포머의 출력측에 접속되어 변압된 상기 교류전원을 상기 직류전원으로 정류하는 정류부와, 상기 정류부와 상기 서스테인 발생장치 사이에 접속되어 상기 직류전원의 저주파 노이즈를 제거하는 평활회로를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 AC전원부와 상기 트랜스포머 사이에 접속되는 LC필터를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  4. 제 1 항에 있어서,
    상기 절환부는,
    풀 브릿지 형태로 접속된 4개의 다이오드들과,
    상기 풀 브릿지 사이에 접속된 제 1 스위치소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  5. 제 1 항에 있어서,
    상기 정류기는 풀 브릿지 형태로 접속된 4개의 다이오드들을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  6. 제 1 항에 있어서,
    상기 정류기는 상기 트랜스포머의 출력측 일단에 제 1 방향으로 접속되는 제 1 다이오드와,
    상기 제 2 다이오드와 상기 트랜스포머의 출력측 타단 사이에 상기 제 1 방향과 반대되는 제 2 방향으로 접속되는 제 2 다이오드를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  7. 제 1 항에 있어서,
    상기 평활회로는,
    상기 트랜스포머의 출력측 양단 각각에 일단이 접속되고, 타단이 서로 접속되는 제 1 및 제 2 인덕터와,
    상기 제 1 및 제 2 인덕터가 서로 접속된 노드점과 상기 정류기 사이에 접속되는 제 2 스위치소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  8. 제 7 항에 있어서,
    상기 평활회로는,
    상기 제 2 스위치소자의 스위칭에 따라 상기 제 1 및 제 2 인덕터로부터 공급되는 에너지를 저장하는 제 1 캐패시터와,
    상기 제 1 캐패시터와 상기 제 2 스위치소자 사이에 접속되어 역방향 전류를 차단하는 제 1 다이오드를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  9. 제 1 항에 있어서,
    상기 평활회로는,
    상기 트랜스포머의 출력측 일단에 접속되는 제 3 인덕터와,
    상기 제 3 인덕터의 출력단과 상기 정류기 사이에 접속되는 제 3 스위치소자를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  10. 제 9 항에 있어서,
    상기 평활회로는,
    상기 제 3 스위치소자의 스위칭에 따라 상기 제 3 인덕터로부터 공급되는 에너지를 저장하는 제 2 캐패시터와,
    상기 제 2 캐패시터와 상기 제 3 스위치소자 사이에 접속되어 역방향 전류를 차단하는 제 2 다이오드를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
  11. 제 1 항에 있어서,
    상기 서스테인 발생장치는 적어도 하나의 스위치소자들을 이용하여 상기 직류전압을 서스테인 펄스로 변화하고, 변화된 서스테인 펄스를 상기 플라즈마 디스플레이 패널에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치.
KR10-2003-0017755A 2003-03-21 2003-03-21 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치 KR100493972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0017755A KR100493972B1 (ko) 2003-03-21 2003-03-21 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0017755A KR100493972B1 (ko) 2003-03-21 2003-03-21 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치

Publications (2)

Publication Number Publication Date
KR20040083186A KR20040083186A (ko) 2004-10-01
KR100493972B1 true KR100493972B1 (ko) 2005-06-10

Family

ID=37367075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0017755A KR100493972B1 (ko) 2003-03-21 2003-03-21 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치

Country Status (1)

Country Link
KR (1) KR100493972B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050114103A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 효율적으로 전위들이 발생되는 방전 디스플레이 장치
JP2006235512A (ja) * 2005-02-28 2006-09-07 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100649197B1 (ko) * 2005-05-11 2006-11-24 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
KR100704453B1 (ko) * 2005-09-08 2007-04-06 엘지전자 주식회사 직류/직류 컨버터를 통합한 플라즈마 디스플레이 패널의유지 전극 구동 장치 및 유지 전극 구동 방법
JP5340529B2 (ja) * 2006-07-06 2013-11-13 日立コンシューマエレクトロニクス株式会社 プラズマディスプレイ装置
KR100857065B1 (ko) * 2007-03-14 2008-09-05 엘지전자 주식회사 플라즈마 디스플레이 장치
KR101065396B1 (ko) 2010-08-17 2011-09-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치
US10033182B2 (en) 2013-07-22 2018-07-24 Indiana University Research And Technology Corporation Bidirectional electrical signal converter
US9887643B2 (en) 2013-09-20 2018-02-06 Indiana University Research And Technology Corporation Bidirectional electrical signal converter

Also Published As

Publication number Publication date
KR20040083186A (ko) 2004-10-01

Similar Documents

Publication Publication Date Title
KR100488448B1 (ko) 플라즈마 디스플레이 패널의 서스테인펄스 발생장치
US8625310B2 (en) Method of supplying power, power supply apparatus for performing the method and display apparatus having the apparatus
US6429604B2 (en) Power feedback power factor correction scheme for multiple lamp operation
US8089219B2 (en) Switching mode power supply for plasma display panel
US20070205727A1 (en) Plasma-generation power-supply device
US20110242853A1 (en) High voltage power supply
KR100493972B1 (ko) 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치
US7348940B2 (en) Driving circuit for energy recovery in plasma display panel
KR20070028842A (ko) 직류/직류 컨버터를 통합한 플라즈마 디스플레이 패널의유지 전극 구동 장치 및 유지 전극 구동 방법
US20120194070A1 (en) Operating an electrodeless discharge lamp
KR20050010244A (ko) 역률 개선을 위한 전원장치 및 그의 구동방법
US20070091647A1 (en) Switching power supply unit
KR100814462B1 (ko) 하나의 트랜스포머를 이용한 ｐｄｐ용 ｓｍｐｓ 회로
JP2005340185A (ja) プラズマ発生用電源装置の製造方法
US6798674B2 (en) Half-bridge converter with high power factor
KR101070131B1 (ko) 플라즈마 디스플레이 패널용 전원 공급 장치
JP2020145810A (ja) スイッチング電源装置
JP4351122B2 (ja) 高周波電流点灯装置
KR101018208B1 (ko) 플라즈마 디스플레이 패널용 구동 장치
KR101070014B1 (ko) 플라즈마 디스플레이 패널용 전원 공급 장치
JPH0678537A (ja) スイッチング電源装置
KR102099975B1 (ko) 전류제어를 통해 리플을 저감시키는 병렬 정류기
Park et al. Integrated DC-DC Converter Based Energy Recovery Sustainer Circuit for AC-PDP
JPH0745378A (ja) 放電灯点灯装置
KR20110047467A (ko) 플라즈마 디스플레이 패널용 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee