JP4878202B2 - 膜位置調整方法、記憶媒体及び基板処理システム - Google Patents

膜位置調整方法、記憶媒体及び基板処理システム Download PDF

Info

Publication number
JP4878202B2
JP4878202B2 JP2006122436A JP2006122436A JP4878202B2 JP 4878202 B2 JP4878202 B2 JP 4878202B2 JP 2006122436 A JP2006122436 A JP 2006122436A JP 2006122436 A JP2006122436 A JP 2006122436A JP 4878202 B2 JP4878202 B2 JP 4878202B2
Authority
JP
Japan
Prior art keywords
film
substrate
wafer
centering
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006122436A
Other languages
English (en)
Other versions
JP2007294752A (ja
Inventor
義明 佐々木
博史 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006122436A priority Critical patent/JP4878202B2/ja
Priority to CN200780001371XA priority patent/CN101356631B/zh
Priority to KR1020087025939A priority patent/KR101026006B1/ko
Priority to US12/298,570 priority patent/US8318238B2/en
Priority to PCT/JP2007/059098 priority patent/WO2007126016A1/ja
Publication of JP2007294752A publication Critical patent/JP2007294752A/ja
Application granted granted Critical
Publication of JP4878202B2 publication Critical patent/JP4878202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、膜位置調整方法、記憶媒体及び基板処理システムに関し、特に、基板の表面にプラズマ処理によって形成された膜の位置ずれを測定して解消する膜位置調整方法に関する。
基板としての円板状のウエハの表面に絶縁膜や配線等を構成する金属膜をＣＶＤ（Chemical Vapor Deposition）等によって形成するプロセスチャンバを備える基板処理システムが知られている。この基板処理システムにおいてウエハの表面に略円形の膜を形成する際、ウエハの中心及び膜の中心が一致するのが好ましい。ところが、基板処理システムではウエハの搬送中に生じるずれやプロセスチャンバ内におけるプラズマの分布の偏り等によって形成された膜の位置及びウエハの表面における膜の基準位置のずれが生じることがある（図６参照。）。
形成された膜の位置及び膜の基準位置のずれ（以下、単に「膜位置ずれ」という。）を解消するために、プロセスチャンバではウエハを載置する載置台におけるウエハの位置が調整される。具体的には、ウエハを搬送する搬送アーム（搬送ユニット）が、膜位置ずれに応じて、載置台におけるウエハの位置を調整することによってプロセスチャンバ内のプラズマに対するウエハの位置を調整する。
ウエハの大きさに対して膜の大きさは小さいため、通常、ウエハの周縁部においてウエハの表面に膜が形成されない非成膜部（図６参照。）が生じる。膜位置ずれを求める際には、この非成膜部の幅を数カ所において測定し、測定された非成膜部の幅から膜位置ずれを算出する。
ウエハの非成膜部の幅を測定する場合、ウエハを基板処理システムから操作者が搬出して金属顕微鏡（例えば、非特許文献１参照。）によって当該幅を測定している。具体的には、金属顕微鏡によってウエハの周縁部の４箇所（円周方向に９０°ずつ）の幅を測定している。
"金属顕微鏡とは｜まるごとわかるマイクロスコープ／ＳＥＭ／レーザ顕微鏡／蛍光顕微鏡"、[online]、2005年、株式会社キーエンス、[平成１８年４月１０日検索]、インターネット＜URL：http://www.sensor.co.jp/microscope/feature/12.html＞
しかしながら、金属顕微鏡を用いた測定方法は、上述したように、操作者がウエハを基板処理システムから搬出する必要があり、また、測定された非成膜部の幅から算出された膜位置ずれを操作者が基板処理システムに入力する必要がある。さらに、許容される膜位置ずれは０．２ｍｍ程度であるため、測定誤差の影響が大きく、何回も測定及びウエハの位置調整を繰り返す必要がある。すなわち、膜位置ずれの解消に非常に手間を要するものとなっている。
本発明の目的は、形成された膜の位置及び膜の基準位置のずれの解消を容易に行うことができる膜位置調整方法、記憶媒体及び基板処理システムを提供することにある。
上記目的を達成するために、請求項1記載の膜位置調整方法は、基板の表面に膜を形成する膜形成装置と、前記基板のセンタリングを行うセンタリング装置と、制御部とを備え、前記センタリング装置は前記基板の中心位置のずれを測定する位置ずれセンサと前記基板の表面において前記膜が形成されない非成膜部を画像認識する画像センサとを有する基板処理システムにおける膜位置調整方法であって、前記膜形成装置が前記基板に前記膜を形成する膜形成ステップと、前記画像センサが前記非成膜部の幅を測定する幅測定ステップと、前記制御部が前記測定された幅に基づいて前記形成された膜の位置及び前記膜の基準位置のずれを算出する位置ずれ算出ステップと、前記制御部が前記算出された位置のずれに基づいて前記膜形成装置における前記基板の位置を調整する基板位置調整ステップとを有することを特徴とする。
請求項２記載の膜位置調整方法は、請求項1記載の膜位置調整方法において、前記基板及び前記膜は略円形であり、前記幅測定ステップでは、前記基板の周縁部において円周方向に沿う９０°毎に前記非成膜部の幅を測定することを特徴とする。
請求項３記載の膜位置調整方法は、請求項１又は２記載の膜位置調整方法において、前記基板の中心位置のずれを測定する中心位置ずれ測定ステップを有することを特徴とする。
請求項４記載の膜位置調整方法は、請求項1乃至３のいずれか1項に記載の膜位置調整方法において、前記基板のセンタリングを行うセンタリングステップを有することを特徴とする。
請求項５記載の膜位置調整方法は、請求項４記載の膜位置調整方法において、前記センタリングステップでは、前記基板に前記膜を形成する前に前記基板のセンタリングを行うことを特徴とする。
上記目的を達成するために、請求項６記載の記憶媒体は、基板の表面に膜を形成する膜形成装置と、前記基板のセンタリングを行うセンタリング装置と、制御部とを備え、前記センタリング装置は前記基板の中心位置のずれを測定する位置ずれセンサと前記基板の表面において前記膜が形成されない非成膜部を画像認識する画像センサとを有する基板処理システムにおける膜位置調整方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記プログラムは、前記膜形成装置が前記基板に前記膜を形成する膜形成モジュールと、前記画像センサが前記非成膜部の幅を測定する幅測定モジュールと、前記制御部が前記測定された幅に基づいて前記形成された膜の位置及び前記膜の基準位置のずれを算出する位置ずれ算出モジュールと、前記制御部が前記算出された位置のずれに基づいて前記膜形成装置における前記基板の位置を調整する基板位置調整モジュールとを有することを特徴とする。
上記目的を達成するために、請求項７記載の基板処理システムは、基板の表面に膜を形成する膜形成装置と、前記基板のセンタリングを行うセンタリング装置と、制御部とを備え、前記センタリング装置は前記基板の中心位置のずれを測定する位置ずれセンサを有する基板処理システムにおいて、前記センタリング装置は前記基板の表面において前記膜が形成されない非成膜部を画像認識する画像センサを有し、該画像センサは前記非成膜部の幅を測定し、前記制御部は、前記測定された幅に基づいて前記形成された膜の位置及び前記膜の基準位置のずれを算出し、且つ前記算出された位置のずれに基づいて前記膜形成装置における前記基板の位置を調整することを特徴とする。
請求項1記載の膜位置調整方法、請求項６記載の記憶媒体及び請求項７記載の基板処理システムによれば、基板処理システムが備えるセンタリング装置の画像センサによって膜が形成された基板における非成膜部の幅が測定され、制御部によって測定された幅に基づいて形成された膜の位置及び膜の基準位置のずれが算出され、且つ算出された位置のずれに基づいて膜形成装置における基板の位置が調整される。すなわち、基板を基板処理システムから搬出する必要がなく、操作者が算出された位置のずれを基板処理システムに入力する必要がなく、さらに、操作者ではなく画像センサによって非成膜部の幅を測定するために測定誤差が小さい。したがって、形成された膜の位置及び膜の基準位置のずれの解消を容易に行うことができる。
請求項２記載の膜位置調整方法によれば、基板の周縁部において円周方向に沿う９０°毎に非成膜部の幅が測定されるので、形成された膜の中心位置を容易に算出することができ、もって形成された膜の位置及び膜の基準位置のずれを容易に算出することができる。
請求項３記載の膜位置調整方法によれば、基板の中心位置のずれが測定されるので、形成された膜の位置及び膜の基準位置のずれが生じた場合、当該ずれの発生要因が、膜形成装置における基板の位置の不適切か、膜形成装置において基板を載置する載置台の周辺に配された部材の位置の不適切（位置ずれ）かを判別することができる。
請求項４記載の膜位置調整方法によれば、基板のセンタリングが行われるので、画像センサの画像認識範囲から非成膜部が逸脱するのを防止することができ、もって、非成膜部の幅を効率良く測定することができる。
請求項５記載の膜位置調整方法によれば、基板の表面に膜を形成する前に基板のセンタリングが行われるので、膜の形成後に基板の中心位置のずれを測定することによって基板処理システムにおける基板の搬送に起因するずれを測定することができ、形成された膜の位置及び膜の基準位置のずれの発生要因を詳細に検討することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の実施の形態に係る基板処理システムについて説明する。
図１は、本実施の形態に係る基板処理システムの概略構成を示す平面図である。
図１において、基板処理システム１０は、半導体デバイス用の円板状のウエハＷにプラズマを用いた膜形成処理であるＣＶＤ処理を施す複数のプロセスシップ１１と、該複数のプロセスシップ１１がそれぞれ接続された矩形状の共通搬送室としてのローダーモジュール９とを備える。
ローダーモジュール９には、上述したプロセスシップ１１の他、２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）１４がそれぞれ載置される３つのフープ載置台１５と、フープ１４から搬出されたウエハＷのセンタリングを行うオリエンタ１６（センタリング装置）とが接続されている。
複数のプロセスシップ１１は、ローダーモジュール９の長手方向における側壁に接続されると共にローダーモジュール９を挟んで３つのフープ載置台１５と対向するように配置され、オリエンタ１６はローダーモジュール９の長手方向に関する一端に配置される。
ローダーモジュール９は、内部に配置され且つウエハＷを搬送する基板搬送ユニット１９と、各フープ載置台１５に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート２０とを有する。基板搬送ユニット１９は、水平方向に伸縮自在且つ回転自在なアーム２９と、該アーム２９の先端部に接続されてウエハＷを支持する二股状の搬送フォーク２８とを有する。基板搬送ユニット１９はアーム２９を伸縮・回転させることによってウエハＷを支持する搬送フォーク２８を移動させ、これにより、ウエハＷを搬送する。具体的に、基板搬送ユニット１９は、フープ載置台１５に載置されたフープ１４からウエハＷをロードポート２０経由で取り出し、該取り出したウエハＷをプロセスシップ１１やオリエンタ１６へ搬出入する。
プロセスシップ１１は、ウエハＷにＣＶＤ処理を施す真空処理室としてのプロセスチャンバ１２と、該プロセスチャンバ１２にウエハＷを受け渡す基板搬送ユニット１７を内蔵するロード・ロックモジュール１８とを有する。
プロセスチャンバ１２は、該プロセスチャンバ１２内に処理ガスを導入する処理ガス導入装置（図示しない）やプロセスチャンバ１２内に高周波電力を印加する高周波電極（図示しない）を備え、プロセスチャンバ１２内に導入した処理ガスから発生させたプラズマを用いたＣＶＤ処理によってウエハＷの表面に円形の膜、例えば、絶縁膜や配線等を構成する金属膜等を形成する。また、プロセスチャンバ１２はウエハＷを載置する載置台１３と、該載置台１３に対向して配置され且つプラズマを載置台１３上のウエハＷに向けて集中させるリング（載置台の周辺に配された部材）（図示しない）とを有する。プロセスチャンバ１２ではプラズマの分布がリングの位置に左右され、リング及び載置台１３上のウエハＷの相対位置関係が適切でない場合、例えば、載置台１３におけるウエハＷの載置位置が不適切な場合やリングの位置が不適切な場合、ＣＶＤ処理によって形成された膜の位置及び膜の基準位置のずれ（以下、単に「膜位置ずれ」という。）が生じる。また、基板搬送ユニット１７が載置台１３にウエハＷを受け渡す位置を調整することにより、載置台１３上におけるウエハＷの位置を調整することができ、これにより、リング及びウエハＷの相対位置関係を適切にすることができる。
プロセスシップ１１では、ローダーモジュール９の内部の圧力は大気圧に維持される一方、プロセスチャンバ１２の内部圧力は真空に維持される。そのため、ロード・ロックモジュール１８は、プロセスチャンバ１２との連結部に真空ゲートバルブ２１を備えると共に、ローダーモジュール９との連結部に大気ゲートバルブ２２を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
ロード・ロックモジュール１８の内部には、略中央部に基板搬送ユニット１７が設置される。基板搬送ユニット１７は、水平方向に伸縮自在且つ回転自在なアーム２７と、該アーム２７の先端部に接続されてウエハＷを支持する二股状の搬送フォーク２５とを有する。基板搬送ユニット１７はアーム２７を伸縮・回転させることによってウエハＷを支持する搬送フォーク２５を移動させ、これにより、ウエハＷを搬送する。
ロード・ロックモジュール１８では、基板搬送ユニット１７よりプロセスチャンバ１２側に第１のバッファ２３が設置され、基板搬送ユニット１７よりローダーモジュール９側には第２のバッファ２４が設置される。第１のバッファ２３及び第２のバッファ２４は搬送フォーク２５が移動する軌道上に配置され、ＣＶＤ処理が施されたウエハＷを一時的に搬送フォーク２５の軌道の上方に待避させることにより、ＣＶＤ処理が施されていないウエハＷとＣＶＤ処理が施されたウエハＷとのプロセスチャンバ１２における円滑な入れ換えを可能とする。
また、基板処理システム１０は、プロセスシップ１１、ローダーモジュール９及びオリエンタ１６（以下、まとめて「各構成要素」という。）の動作を制御するシステムコントローラ（制御部）（下記図２参照。）と、ローダーモジュール９の長手方向に関する一端に配置されたオペレーションＧＵＩ（Graphical User Interface）２６とを備える。
上記システムコントローラはＣＶＤ処理に対応するプログラムに応じて各構成要素の動作を制御する。オペレーションＧＵＩ２６は、例えば、ＬＣＤ（Liquid Crystal Display）からなるタッチパネルディスプレイ（図示しない）を有する。上記タッチパネルディスプレイは各構成要素の動作状況を表示し、操作者の操作入力を受け付ける。
図２は、図１の基板処理システムの各構成要素の動作を制御するシステムコントローラのブロック図である。
図２に示すように、システムコントローラは、ＥＣ（Equipment Controller）３０と、複数のＭＣ３１（Module Controller）３１と、ＥＣ３０及び各ＭＣ３１を接続するスイッチングハブ３２とを備える。該システムコントローラはＥＣ３０からＬＡＮ（Local Area Network）３３を介して、基板処理システム１０が設置されている工場全体の製造工程を管理するＭＥＳ（Manufacturing Execution System）としてのＰＣ３４に接続されている。ＭＥＳは、システムコントローラと連携して工場における工程に関するリアルタイム情報を基幹業務システム（図示しない）にフィードバックすると共に、工場全体の負荷等を考慮して工程に関する判断を行う。
ＥＣ３０は、各ＭＣ３１を統括して基板処理システム１０全体の動作を制御する主制御部（マスタ制御部）である。また、ＥＣ３０は、ＣＰＵ、ＲＡＭ、ＨＤＤ等を有し、オペレーションＧＵＩ２６において操作者によって指定されたウエハＷの処理条件、すなわち、レシピに対応するプログラムに応じて制御信号を送信することにより、プロセスシップ１１、ローダーモジュール９及びオリエンタ１６の動作を制御する。
スイッチングハブ３２は、ＥＣ３０からの制御信号に応じてＥＣ３０の接続先としてのＭＣ３１を切り替える。
ＭＣ３１は、それぞれプロセスシップ１１、ローダーモジュール９及びオリエンタ１６の動作を制御する副制御部（スレーブ制御部）である。各ＭＣ３１は、ＤＩＳＴ（Distribution）ボード３５によってＧＨＯＳＴネットワーク３６を介して各Ｉ／Ｏ（入出力）モジュール３７に接続される。ＧＨＯＳＴネットワーク３６は、各ＭＣ３１が有するＭＣボードに搭載されたＧＨＯＳＴ（General High-Speed Optimum Scalable Transceiver）と称されるＬＳＩによって実現されるネットワークである。ＧＨＯＳＴネットワーク３６では、最大で３１個のＩ／Ｏモジュール３７を接続可能であり、ＧＨＯＳＴネットワーク３６では、ＭＣ３１がマスタに該当し、Ｉ／Ｏモジュール３７がスレーブに該当する。
Ｉ／Ｏモジュール３７は、例えば、プロセスシップ１１における各構成要素（以下、「エンドデバイス」という。）に接続された複数のＩ／Ｏ部３８からなり、各エンドデバイスへの制御信号及び各エンドデバイスからの出力信号の伝達を行う。Ｉ／Ｏモジュール３７においてＩ／Ｏ部３８に接続されるエンドデバイスには、例えば、プロセスチャンバ１２の載置台１３、処理ガス導入装置及び高周波電極が該当する。
また、各ＧＨＯＳＴネットワーク３６には、Ｉ／Ｏ部３８におけるデジタル信号、アナログ信号及びシリアル信号の入出力を制御するＩ／Ｏボード（図示しない）も接続される。
基板処理システム１０において、ウエハＷにＣＶＤ処理を施す際には、ＣＶＤ処理のレシピに対応するプログラムに応じてＥＣ３０が、スイッチングハブ３２、ＭＣ３１、ＧＨＯＳＴネットワーク３６及びＩ／Ｏモジュール３７におけるＩ／Ｏ部３８を介して、プロセスシップ１１の各エンドデバイスに制御信号を送信することによってプロセスシップ１１においてＣＶＤ処理を実行する。
図２のシステムコントローラでは、複数のエンドデバイスがＥＣ３０に直接接続されることなく、該複数のエンドデバイスに接続されたＩ／Ｏ部３８がモジュール化されてＩ／Ｏモジュール３７を構成し、該Ｉ／Ｏモジュール３７がＭＣ３１及びスイッチングハブ３２を介してＥＣ３０に接続されるため、通信系統を簡素化することができる。
また、ＥＣ３０が送信する制御信号には、所望のエンドデバイスに接続されたＩ／Ｏ部３８のアドレス及び当該Ｉ／Ｏ部３８を含むＩ／Ｏモジュール３７のアドレスが含まれているため、スイッチングハブ３２は制御信号におけるＩ／Ｏモジュール３７のアドレスを参照し、ＭＣ３１のＧＨＯＳＴが制御信号におけるＩ／Ｏ部３８のアドレスを参照することによって、スイッチングハブ３２やＭＣ３１がＣＰＵに制御信号の送信先の問い合わせを行う必要を無くすことができ、これにより、制御信号の円滑な伝達を実現することができる。
図３は、図１におけるオリエンタの概略構成を示す水平断面図である。
図３において、オリエンタ１６は筐体状の本体３９と、該本体３９のほぼ中央に配置される回転台４０と、該回転台４０に載置されるウエハＷの周縁部に対応して配置された画像センサ４１（コグネックス株式会社製）及びオリエンタセンサ４２と、基板搬送ユニット１９を用いて回転台４０上におけるウエハＷのセンタリングを行うセンタリング機構（図示しない）を備える。
回転台４０はウエハＷを載置して水平面内において回転させる。オリエンタセンサ４２は回転するウエハＷの周縁部の位置を測定することによってウエハＷの中心位置のずれを測定する。センタリング機構は、測定されたウエハＷの中心位置のずれに基づいて、一度基板搬送ユニット１９に回転台４０からウエハＷを受け取らせ、さらに、基板搬送ユニット１９が回転台４０にウエハＷを再度受け渡す際に、基板搬送ユニット１９により回転台４０へのウエハＷの受け渡し位置を調整させることによってセンタリングを行う。
画像センサ４１は、ウエハＷの周縁部を画像認識し、認識された画像のコントラスト等を参照して膜が形成されていない非成膜部の幅を測定する。なお、画像センサ４１は、回転台４０上でセンタリングが行われたウエハＷの周縁部と対向するように配置されている。
オリエンタ１６は、該オリエンタ１６の各構成要素、例えば、回転台４０や画像センサ４１の動作を制御するオリエンタコントロールユニット４３に接続される。オリエンタコントロールユニット４３は図２のシステムコントローラにおけるオリエンタ１６に対応するＭＣ３１のＩ／Ｏモジュール３７におけるＩ／Ｏ部３８に接続される。また、該オリエンタ１６の各構成要素はインターロック信号線４４を介してＩ／Ｏモジュール３７におけるＩ／Ｏ部３８に接続され、インターロック信号線４４は、オリエンタ１６の各構成要素の動作停止信号であるインターロック信号をオリエンタ１６からＩ／Ｏモジュール３７へ伝達する。
次に、本実施の形態に係る膜位置調整方法について説明する。
図４は、図１の基板処理システムにおいて実行される膜位置調整処理のフローチャートである。本処理はプロセスチャンバ１２のメンテナンス、例えば、リングの交換を行う度に実行される。
図４において、まず、フープ１４から搬出されたウエハＷをオリエンタ１６に搬入し、該オリエンタ１６はセンタリング機構によってウエハＷのセンタリングを行う（ステップＳ４１）。
次いで、センタリングされたウエハＷをプロセスチャンバ１２に搬入し、プロセスチャンバ１２はウエハＷにＣＶＤ処理を施すことによってウエハＷの表面に膜を形成する（ステップＳ４２）。このとき、プロセスチャンバ１２はウエハＷの非成膜部と形成された膜との境目が明りょうになるレシピ（通常のレシピとは異なるレシピ）に従ってＣＶＤ処理を行う。これにより、オリエンタ１６の画像センサ４１が認識する画像においてコントラストを明りょうにすることができる。
次いで、表面に膜が形成されたウエハＷをオリエンタ１６に搬入し、該オリエンタ１６はオリエンタセンサ４２によってウエハＷの中心位置のずれを測定する（ステップＳ４３）。このとき、センタリング機構によってウエハＷのセンタリングを行ってもよい。
その後、オリエンタ１６は画像センサ４１によってウエハＷの周縁部を画像認識して非成膜部の幅を測定する（ステップＳ４４）。このとき、オリエンタ１６は回転台４０によってウエハＷを回転させ、画像センサ４１はウエハＷの周縁部において円周方向に沿う９０°毎に非成膜部の幅を測定する。すなわち、画像センサ４１は非成膜部の幅を４箇所において測定する。
次いで、オリエンタ１６はＥＣ３０へステップＳ４３で測定されたウエハＷの中心位置のずれ及びステップＳ４４で測定された非成膜部の幅を送信し、ＥＣ３０は非成膜部の幅に基づいて膜位置ずれ、具体的には、形成された膜の中心位置及びウエハＷの中心位置のずれを算出する（ステップＳ４５）。
その後、ステップＳ４６において、ＥＣ３０は算出された膜位置ずれが０．２ｍｍ以内であれば、本処理を終了し、膜位置ずれが０．２ｍｍより大であれば、さらに、ＥＣ３０は、膜位置ずれ及びウエハＷの中心位置のずれに基づいて、膜位置ずれの発生要因を判別する。具体的には、ウエハＷの中心位置のずれが大きいときは、ウエハＷの搬送中にずれが生じた可能性が高いことから、プロセスチャンバ１２の載置台１３におけるウエハＷの載置位置が不適切であると判別し、ウエハＷの中心位置のずれが小さいときは、ウエハＷの搬送中にずれが生じた可能性が小さいことから、プロセスチャンバ１２におけるリングの位置が不適切であると判別する。
次いで、ＥＣ３０はプロセスシップ１１に対応するＭＣ３１に膜位置ずれを送信し、該ＭＣ３１は送信された膜位置ずれに基づいて、該膜位置ずれを解消するための載置台１３によるウエハＷの位置の調整量を算出し、プロセスチャンバ１２において算出された調整量に基づいてリング及び載置台１３上のウエハＷの相対位置関係を調整し（ステップＳ４７）、その後、ステップＳ４１に戻る。
上述した図４の処理によれば、基板処理システム１０が備えるオリエンタ１６の画像センサ４１によって膜が形成されたウエハＷの非成膜部の幅が測定され、ＥＣ３０によって測定された非成膜部の幅に基づいて膜位置ずれが算出され、ＭＣ３１によって算出された膜位置ずれに基づいてプロセスチャンバ１２におけるリング及び載置台１３上のウエハＷの相対位置関係が調整される。すなわち、ウエハＷを基板処理システム１０から搬出する必要がなく、操作者が算出された膜位置ずれを基板処理システム１０に入力する必要がなく、さらに、操作者ではなく画像センサ４１によって非成膜部の幅を測定するために測定誤差が小さい。したがって、膜位置ずれの解消を容易に行うことができる。
また、図４の処理は各プロセスチャンバ１２に適用することができるため、基板処理システム１０が備えるプロセスチャンバ１２が多いほど操作者の手間削減の効果が大きくなる。
図４の処理では、ウエハＷの周縁部において円周方向に沿う９０°毎に非成膜部の幅が測定されるので、形成された膜の中心位置を容易に算出することができ、もって膜位置ずれを容易に算出することができる。
また、図４の処理では、ウエハＷの中心位置のずれが測定されるので、膜位置ずれが生じた場合、当該膜位置ずれの発生要因が、プロセスチャンバ１２の載置台１３におけるウエハＷの載置位置の不適切か、プロセスチャンバ１２におけるリングの位置の不適切かを判別することができる。
オリエンタ１６においてウエハＷの周縁部を画像認識する場合、ウエハＷの中心位置のずれが大きいと、非成膜部が画像センサ４１の画像認識範囲から逸脱することがある。これに対して、図４の処理では、画像センサ４１によるウエハＷの周縁部の画像認識に先立ってウエハＷのセンタリングを行ってもよい。これにより、画像センサ４１の画像認識範囲から非成膜部が逸脱するのを防止することができ、もって、非成膜部の幅を効率良く測定することができる。
また、図４の処理では、ウエハＷの表面に膜を形成する前にウエハＷのセンタリングが行われるので、膜の形成後にウエハＷの中心位置のずれを測定することによって基板処理システム１０におけるウエハＷの搬送に起因するずれを測定することができ、膜位置ずれの発生要因を詳細に検討することができる。
上述した図４の処理では、画像センサ４１が成膜部の幅を４箇所において測定したが、測定箇所の数はこれに限られず、形成された膜の中心位置を特定できる数であればよい。例えば、画像センサ４１が円周方向に沿う１２０°毎、すなわち、３箇所において非成膜部の幅を測定してもよい。
図４の処理は、表面に膜が形成されたウエハＷだけでなく、表面がエッチングされたウエハＷにも適用することが可能である。具体的には、エッチング処理が施されたウエハＷにおいて、ウエハＷの周縁部における非エッチング部の幅を画像センサ４１によって測定することにより、ウエハＷの表面に形成された円形のエッチング領域及び基準のエッチング領域のずれを算出し、該算出された領域のずれに基づいて、エッチング処理を行うプロセスチャンバ（エッチャー）における載置台上のウエハＷの位置が調整される。
また、図４の処理は、プロセスチャンバ１２のメンテナンスを行う度に実行されるとしたが、図４の処理の実行タイミングはこれに限られず、例えば、或るロットと他のロットの間において実行してもよい。
上述した本実施の形態に係る膜位置調整方法が適用される基板処理システムは、図１に示すような互いに平行に配されたプロセスシップを２つ備えるパラレルタイプの基板処理システムに限られず、図５に示すように、ウエハＷにＣＶＤ処理を施す真空処理室としての複数のプロセスモジュールが放射状に配置された基板処理システムも該当する。
図５は、本実施の形態に係る膜位置調整方法が適用される基板処理システムの変形例の概略構成を示す平面図である。なお、図５においては、図１の基板処理システム１０における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。
図５において、基板処理システム４５は、平面視六角形のトランスファモジュール４６と、該トランスファモジュール４６の周囲において放射状に配置された、ウエハＷにＣＶＤ処理を施す４つのプロセスモジュール４７〜５０と、矩形状の共通搬送室としてのローダーモジュール９と、トランスファモジュール４６及びローダーモジュール９の間に配置され、トランスファモジュール４６及びローダーモジュール９を連結する２つのロード・ロックモジュール５１，５２とを備える。
トランスファモジュール４６及び各プロセスモジュール４７〜５０は内部の圧力が真空に維持され、トランスファモジュール４６と各プロセスモジュール４７〜５０とは、それぞれ真空ゲートバルブ５３〜５６を介して接続される。
基板処理システム４５では、ローダーモジュール９の内部圧力が大気圧に維持される一方、トランスファモジュール４６の内部圧力は真空に維持される。そのため、各ロード・ロックモジュール５１，５２は、それぞれトランスファモジュール４６との連結部に真空ゲートバルブ５７，５８を備えると共に、ローダーモジュール９との連結部に大気ドアバルブ５９，６０を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックモジュール５１，５２はローダーモジュール９及びトランスファモジュール４６の間において受渡されるウエハＷを一時的に載置するための載置台６１，６２を有する。
トランスファモジュール４６はその内部に配置された屈伸及び旋回自在になされたフロッグレッグタイプの基板搬送ユニット６３を有し、基板搬送ユニット６３は、水平方向に伸縮自在且つ回転自在なアーム６４と、該アーム６４の先端部に接続されてウエハＷを支持する二股状の搬送フォーク６５とを有する。基板搬送ユニット６３は、各プロセスモジュール４７〜５０や各ロード・ロックモジュール５１，５２の間においてウエハＷを搬送する。
各プロセスモジュール４７〜５０は、それぞれ処理が施されるウエハＷを載置する載置台（図示しない）を有する。ここで、プロセスモジュール４７〜５０は基板処理システム１０におけるプロセスチャンバ１２と同様の構成を有する。
なお、基板処理システム４５における各構成要素の動作は、基板処理システム１０におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。
上述した本実施の形態に係る膜位置調整方法が適用される基板処理システムにおける各プロセスチャンバはウエハＷにＣＶＤ処理を施す真空処理室に限られず、半導体デバイスの製造工程においてウエハＷの表面に膜を形成する処理室であればよく、例えば、ウエハＷに熱処理、又はＰＶＤ処理を施す処理室であってもよい。
また、上述した基板処理システム１０において表面に膜が形成される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Liquid Crystal Display）やＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
本発明の目的は、上述した本実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムコントローラに供給し、システムコントローラのコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した本実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記本実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した本実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した本実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
本発明の実施の形態に係る基板処理システムの概略構成を示す平面図である。 図１の基板処理システムの各構成要素の動作を制御するシステムコントローラのブロック図である。 図１におけるオリエンタの概略構成を示す水平断面図である。 図１の基板処理システムにおいて実行される膜位置調整処理のフローチャートである。 本実施の形態に係る膜位置調整方法が適用される基板処理システムの変形例の概略構成を示す平面図である。 形成された膜の位置及びウエハの表面における膜の基準位置のずれを示す平面図である。
符号の説明
Ｗ ウエハ
１０ 基板処理システム
１２ プロセスチャンバ
１３ 載置台
１６ オリエンタ
３０ ＥＣ
３１ ＭＣ
４０ 回転台
４１ 画像センサ
４２ オリエンタセンサ

Claims (7)

  1. 基板の表面に膜を形成する膜形成装置と、前記基板のセンタリングを行うセンタリング装置と、制御部とを備え、前記センタリング装置は前記基板の中心位置のずれを測定する位置ずれセンサと前記基板の表面において前記膜が形成されない非成膜部を画像認識する画像センサとを有する基板処理システムにおける膜位置調整方法であって、
    前記膜形成装置が前記基板に前記膜を形成する膜形成ステップと、
    前記画像センサが前記非成膜部の幅を測定する幅測定ステップと、
    前記制御部が前記測定された幅に基づいて前記形成された膜の位置及び前記膜の基準位置のずれを算出する位置ずれ算出ステップと、
    前記制御部が前記算出された位置のずれに基づいて前記膜形成装置における前記基板の位置を調整する基板位置調整ステップとを有することを特徴とする膜位置調整方法。
  2. 前記基板及び前記膜は略円形であり、
    前記幅測定ステップでは、前記基板の周縁部において円周方向に沿う９０°毎に前記非成膜部の幅を測定することを特徴とする請求項1記載の膜位置調整方法。
  3. 前記基板の中心位置のずれを測定する中心位置ずれ測定ステップを有することを特徴とする請求項１又は２記載の膜位置調整方法。
  4. 前記基板のセンタリングを行うセンタリングステップを有することを特徴とする請求項1乃至３のいずれか1項に記載の膜位置調整方法。
  5. 前記センタリングステップでは、前記基板に前記膜を形成する前に前記基板のセンタリングを行うことを特徴とする請求項４記載の膜位置調整方法。
  6. 基板の表面に膜を形成する膜形成装置と、前記基板のセンタリングを行うセンタリング装置と、制御部とを備え、前記センタリング装置は前記基板の中心位置のずれを測定する位置ずれセンサと前記基板の表面において前記膜が形成されない非成膜部を画像認識する画像センサとを有する基板処理システムにおける膜位置調整方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記プログラムは、
    前記膜形成装置が前記基板に前記膜を形成する膜形成モジュールと、
    前記画像センサが前記非成膜部の幅を測定する幅測定モジュールと、
    前記制御部が前記測定された幅に基づいて前記形成された膜の位置及び前記膜の基準位置のずれを算出する位置ずれ算出モジュールと、
    前記制御部が前記算出された位置のずれに基づいて前記膜形成装置における前記基板の位置を調整する基板位置調整モジュールとを有することを特徴とする記憶媒体。
  7. 基板の表面に膜を形成する膜形成装置と、前記基板のセンタリングを行うセンタリング装置と、制御部とを備え、前記センタリング装置は前記基板の中心位置のずれを測定する位置ずれセンサを有する基板処理システムにおいて、
    前記センタリング装置は前記基板の表面において前記膜が形成されない非成膜部を画像認識する画像センサを有し、
    該画像センサは前記非成膜部の幅を測定し、
    前記制御部は、前記測定された幅に基づいて前記形成された膜の位置及び前記膜の基準位置のずれを算出し、且つ前記算出された位置のずれに基づいて前記膜形成装置における前記基板の位置を調整することを特徴とする基板処理システム。
JP2006122436A 2006-04-26 2006-04-26 膜位置調整方法、記憶媒体及び基板処理システム Active JP4878202B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006122436A JP4878202B2 (ja) 2006-04-26 2006-04-26 膜位置調整方法、記憶媒体及び基板処理システム
CN200780001371XA CN101356631B (zh) 2006-04-26 2007-04-26 膜位置调整方法和基板处理系统
KR1020087025939A KR101026006B1 (ko) 2006-04-26 2007-04-26 막 위치 조정 방법, 기억 매체 및 기판 처리 시스템
US12/298,570 US8318238B2 (en) 2006-04-26 2007-04-26 Film position adjusting method, memory medium and substrate processing system
PCT/JP2007/059098 WO2007126016A1 (ja) 2006-04-26 2007-04-26 膜位置調整方法、記憶媒体及び基板処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006122436A JP4878202B2 (ja) 2006-04-26 2006-04-26 膜位置調整方法、記憶媒体及び基板処理システム

Publications (2)

Publication Number Publication Date
JP2007294752A JP2007294752A (ja) 2007-11-08
JP4878202B2 true JP4878202B2 (ja) 2012-02-15

Family

ID=38655540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122436A Active JP4878202B2 (ja) 2006-04-26 2006-04-26 膜位置調整方法、記憶媒体及び基板処理システム

Country Status (5)

Country Link
US (1) US8318238B2 (ja)
JP (1) JP4878202B2 (ja)
KR (1) KR101026006B1 (ja)
CN (1) CN101356631B (ja)
WO (1) WO2007126016A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090026186A (ko) * 2006-07-11 2009-03-11 도쿄엘렉트론가부시키가이샤 성막 방법, 클리닝 방법 및 성막 장치
US8135560B2 (en) * 2009-01-30 2012-03-13 Applied Materials, Inc. Sensor system for semiconductor manufacturing apparatus
CN103132016B (zh) * 2013-02-22 2015-05-13 京东方科技集团股份有限公司 一种膜边调整器
JP6634275B2 (ja) * 2015-12-04 2020-01-22 東京エレクトロン株式会社 成膜システム
JP6617649B2 (ja) 2016-06-20 2019-12-11 東京エレクトロン株式会社 被処理基板の載置位置の設定方法及び成膜システム
KR102381239B1 (ko) * 2016-12-12 2022-04-01 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP6847770B2 (ja) * 2017-05-31 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
CN109473365A (zh) * 2017-09-08 2019-03-15 李亚玲 Cvd沉膜偏移制程异常的测量与监控方法
KR20210017943A (ko) * 2019-08-09 2021-02-17 캐논 톡키 가부시키가이샤 성막 시스템, 성막 시스템의 이상 개소 판별 방법, 컴퓨터 판독 가능 기록매체, 및 기록매체에 기록된 컴퓨터 프로그램
TWI772697B (zh) 2019-10-23 2022-08-01 華邦電子股份有限公司 半導體製程的監控方法
CN112802772B (zh) * 2019-11-13 2024-06-11 华邦电子股份有限公司 半导体工艺的监控方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2949528B2 (ja) * 1991-03-13 1999-09-13 東京エレクトロン株式会社 ウエハの中心位置検出方法及びその装置
US5565034A (en) * 1993-10-29 1996-10-15 Tokyo Electron Limited Apparatus for processing substrates having a film formed on a surface of the substrate
JP3118681B2 (ja) * 1993-10-29 2000-12-18 東京エレクトロン株式会社 処理装置及び処理方法
JP2984969B2 (ja) * 1993-11-12 1999-11-29 東京エレクトロン株式会社 処理システム
KR101015778B1 (ko) * 2003-06-03 2011-02-22 도쿄엘렉트론가부시키가이샤 기판 처리장치 및 기판 수수 위치의 조정 방법
JP4376116B2 (ja) * 2003-06-03 2009-12-02 東京エレクトロン株式会社 基板受け渡し位置の調整方法
US6934661B2 (en) * 2003-12-16 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer edge detector

Also Published As

Publication number Publication date
KR20080108565A (ko) 2008-12-15
US20090087542A1 (en) 2009-04-02
WO2007126016A1 (ja) 2007-11-08
JP2007294752A (ja) 2007-11-08
CN101356631B (zh) 2010-06-02
KR101026006B1 (ko) 2011-03-30
CN101356631A (zh) 2009-01-28
US8318238B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
JP4878202B2 (ja) 膜位置調整方法、記憶媒体及び基板処理システム
KR20210049075A (ko) 포커스 링 교환 방법
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
JP2008135517A (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP4892225B2 (ja) 真空処理方法、真空搬送装置および半導体処理装置
JP5030542B2 (ja) 真空処理装置
JP5185054B2 (ja) 基板搬送方法、制御プログラム及び記憶媒体
JP4594800B2 (ja) 基板処理方法、基板処理プログラム及び記憶媒体
JP2006278396A (ja) 処理装置及びプログラム
JP6049394B2 (ja) 基板処理システム及び基板の搬送制御方法
KR100874278B1 (ko) 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체
JP2006351751A (ja) 基板処理装置及び基板処理方法
US9305814B2 (en) Method of inspecting substrate processing apparatus and storage medium storing inspection program for executing the method
JP2005262367A (ja) 搬送ロボットの搬送ズレ確認方法及び処理装置
US20110224818A1 (en) Substrate processing apparatus, method for modifying substrate processing conditions and storage medium
JPWO2009116383A1 (ja) 制御装置及び制御方法
JP5571122B2 (ja) 基板処理装置および基板処理装置の制御方法
JP2012195427A (ja) 基板処理装置及び基板処理方法
US20080069669A1 (en) Substrate processing device, method of adjusting pressure in substrate processing device, and method of executing charge neutralization processing on mounting table of substrate processing device
JP2014036025A (ja) 真空処理装置または真空処理装置の運転方法
US10553468B2 (en) Substrate storing method and substrate processing apparatus
KR20060133888A (ko) 기판 처리 시스템 및 기판 처리 방법
JP2016066668A (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TW202343643A (zh) 基板搬運系統
JP2005079442A (ja) 基板搬送装置、基板の搬送方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111125

R150 Certificate of patent or registration of utility model

Ref document number: 4878202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250