CN101356631A - 膜位置调整方法、存储介质和基板处理系统 - Google Patents

膜位置调整方法、存储介质和基板处理系统 Download PDF

Info

Publication number
CN101356631A
CN101356631A CNA200780001371XA CN200780001371A CN101356631A CN 101356631 A CN101356631 A CN 101356631A CN A200780001371X A CNA200780001371X A CN A200780001371XA CN 200780001371 A CN200780001371 A CN 200780001371A CN 101356631 A CN101356631 A CN 101356631A
Authority
CN
China
Prior art keywords
film
substrate
wafer
skew
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200780001371XA
Other languages
English (en)
Other versions
CN101356631B (zh
Inventor
佐佐木义明
山口博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101356631A publication Critical patent/CN101356631A/zh
Application granted granted Critical
Publication of CN101356631B publication Critical patent/CN101356631B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种膜位置调整方法、存储介质和基板处理系统，该膜位置调整方法能够容易地消除在基板处理系统内的成膜位置的偏移。基板处理系统包括处理腔室、和进行应该搬入处理腔室的晶片W的定心的定向器。定向器上设置有用于测定晶片W的中心位置的偏移的方位传感器，和通过图像识别功能测定位于晶片W的周边部分的非成膜部的宽度的图像传感器。在处理腔室内的成膜处理之后，将晶片W搬入定向器，在此测定晶片W的中心位置的偏移，进行晶片W的定心，并且测定晶片W的非成膜部的宽度，根据测定的非成膜部的宽度计算膜位置偏移。修正向处理腔室内的载置台上的晶片搬送目标位置，从而消除计算得出的膜位置偏移。

Description

膜位置调整方法、存储介质和基板处理系统
技术领域
本发明涉及膜位置调整方法、存储介质和基板处理系统，特别涉及对形成于基板的表面的膜的位置偏移进行测定并加以消除的膜位置调整方法。
背景技术
已知具有通过CVD(Chemical Vapor Deposition：化学气相沉积)等在作为基板的圆板状的晶片的表面上形成绝缘膜、构成配线等的金属膜的处理腔室的基板处理系统。在该基板处理系统中，在晶片的表面上形成大致圆形的膜时，优选使晶片的中心与膜的中心一致。但是，由于在晶片的搬送中发生的位置偏移或者处理腔室内的等离子体分布的偏差等，实际成膜位置(通过处理而实际成膜的膜的位置)可能会相对基准成膜位置(应该成膜的目标位置)发生偏移(以下，称为“膜位置偏移”)(参照图6)。
为了消除该膜位置偏移，在处理腔室中调整载置台上的晶片的位置。具体而言，搬送晶片的搬送臂(搬送单元)根据膜位置偏移而调整载置台上的晶片的位置，由此调整相对于处理腔室内的等离子体的晶片的位置。
因为膜的尺寸相对于晶片的尺寸较小，所以，通常在晶片的周边部产生未在晶片的表面上形成膜的非成膜部(参照图6)。在求取膜位置偏移时，在几个位置对该非成膜部的宽度进行测定，根据测定的非成膜部的宽度计算出膜位置偏移。
在对晶片的非成膜部的宽度进行测定时，操作者从基板处理系统搬出晶片，通过金属显微镜测定该宽度。具体而言，通过金属显微镜测定晶片的周边部的4个位置(在圆周方向各相距90°)的宽度。
但是，如上所述，在使用金属显微镜的测定方法中，操作者必须将晶片从基板处理系统搬出，并且，操作者必须将根据测定的非成膜部的宽度计算得出的膜位置偏移输入基板处理系统。进而，因为允许的膜位置偏移为0.2mm左右，所以测定误差的影响很大，必须多次重复进行测定和晶片的位置调整。即，膜位置偏移的消除非常耗费劳力和时间。
发明内容
本发明的目的是提供一种能够容易地消除形成的膜的位置与膜的基准位置的偏差的技术。
为了达成上述目的，根据本发明的第一方面，提供一种膜位置调整方法，其是基板处理系统的膜位置调整方法，该基板处理系统包括：在基板的表面上形成膜的膜形成装置；进行上述基板的定心(centering)的定心装置；和控制部，上述定心装置具有测定上述基板的中心位置的偏移的位置偏移传感器、和对在上述基板的表面上未形成上述膜的非成膜部进行图像识别的图像传感器，该膜位置调整方法的特征在于，包括：通过上述膜形成装置在基板上形成膜的膜形成步骤；通过上述图像传感器，对在上述膜形成步骤中形成有上述膜的上述基板的非成膜部的宽度进行测定的宽度测定步骤；通过上述控制部，根据在上述宽度测定步骤中测定的上述非成膜部的宽度，计算在上述基板上形成的膜的位置相对于基准成膜位置的偏移的膜位置偏移计算步骤；和通过上述控制部，根据在上述膜位置偏移计算步骤中计算得出的上述膜的位置的偏移，对上述膜形成装置的上述基板的位置进行调整的基板位置调整步骤。
根据上述的发明，不需要将基板从基板处理系统搬出，操作者不需要将计算得出的位置的偏移输入基板处理系统，而且，因为不是通过操作者而是通过图像传感器测定非成膜部的宽度，所以测量误差小。因此，能够容易地消除形成的膜的位置与膜的基准位置的偏差。
优选上述基板和上述膜为大致圆形，在上述宽度测定步骤中，在上述基板的周边部沿圆周方向每隔90°测定上述非成膜部的宽度。
根据上述内容，因为在基板的周边部沿圆周方向每隔90°测定非成膜部的宽度，所以能够容易地计算出形成的膜的中心位置，因此能够容易地计算出形成的膜的位置与膜的基准位置的偏差。
上述方法优选还包括：在上述膜形成步骤之后，通过上述位置偏移传感器对上述基板的中心位置的偏移进行测定的中心位置偏移测定步骤。
根据上述方法，因为不仅测定膜的位置的偏移，还测定基板的中心位置的偏移，所以在发生膜的位置偏移的情况下，能够判别发生该偏移的主要原因是膜形成装置的基板的位置不适当，还是在膜形成装置中配置在载置基板的载置台的周边的部件的位置的不适当(位置偏移)。
上述方法优选还包括：在上述膜形成步骤之前，通过上述定心装置进行上述基板的定心的定心步骤。
根据上述方法，因为在基板的表面上形成膜之前进行基板的定心，所以在形成膜之后通过对基板的中心位置的偏移进行测定，能够测定由基板处理系统的基板的搬送引起的偏移，能够详细地探讨发生形成的膜的位置与膜的基准位置的偏差的主要原因。
上述方法优选还包括：在上述膜形成步骤之后且在上述宽度测定步骤之前，利用上述定心装置进行上述基板的定心的定心步骤。
根据上述方法，能够防止非成膜部脱离图像传感器的能够进行图像识别的范围，因此能够高效地测定非成膜部的宽度。
此外，根据本发明的第二方面，提供一种存储介质，其存储在计算机中执行基板处理系统的膜位置调整方法的程序且能够被计算机读取，该基板处理系统包括：在基板的表面上形成膜的膜形成装置；进行上述基板的定心的定心装置；和控制部，上述定心装置具有测定上述基板的中心位置的偏移的位置偏移传感器、和对在上述基板的表面上未形成上述膜的非成膜部进行图像识别的图像传感器，该存储介质的特征在于：上述程序包括：通过上述膜形成装置在上述基板上形成上述膜的膜形成模块；通过上述图像传感器测定上述非成膜部的宽度的宽度测定模块；通过上述控制部，根据测定的上述非成膜部的宽度，计算在上述基板上形成的膜的位置相对于基准成膜位置的偏移的位置偏移计算模块；和通过上述控制部，根据计算得出的上述位置的偏移，对上述膜形成装置的上述基板的位置进行调整的基板位置调整模块。
进一步，根据本发明的第三方面，提供一种基板处理系统，包括：在基板的表面上形成膜的膜形成装置；进行上述基板的定心的定心装置；和控制部，上述定心装置具有测定上述基板的中心位置的偏移的位置偏移传感器，其特征在于：上述定心装置包括图像传感器，该图像传感器具有对在通过上述膜形成装置形成有膜的基板的表面上未形成膜的非成膜部进行图像识别并且对上述非成膜部的宽度进行测定的功能，上述控制部被构成为，根据测定的上述非成膜部的宽度，计算形成于上述基板的膜的位置相对于基准成膜位置的偏移，并且根据上述计算得出的位置的偏移调整上述膜形成装置的上述基板的位置。
附图说明
图1是概略表示本发明的一个实施方式的基板处理系统的结构的平面图。
图2是表示控制图1的基板处理系统的各构成要素的动作的系统控制器的结构的框图。
图3是概略表示图1所示的定向器(オリエンタ)的结构的水平截面图。
图4是在图1的基板处理系统中执行的膜位置调整处理的流程图。
图5是概略表示能够应用本发明的膜位置调整方法的其他基板处理系统的结构的平面图。
图6是用于说明相对于基准成膜位置的实际成膜位置的偏移的平面图。
具体实施方式
参照附图说明本发明的实施方式。
首先，对本发明的实施方式的基板处理系统进行说明。图1是表示本实施方式的基板处理系统的概略结构的平面图。
在图1中，基板处理系统10具有对半导体器件用的圆板状的晶片W实施作为使用等离子体的膜形成处理的CVD处理的多个处理舱(process ship)11，和与该多个处理舱11连接的矩形截面的作为共同搬送室的装载模块9。
而且，在装载模块9上连接有，分别载置作为各自容纳25块晶片W的容器的前开式晶片盒(FOUP：Front Opening Unified Pod)14的3个前开式晶片盒载置台15，和进行从前开式晶片盒14搬出的晶片W的定心的定向器16(定心装置)。
多个处理舱11与沿着装载模块9的长边方向延伸的一个侧壁连接，并且隔着装载模块9与3个前开式晶片盒载置台15相对地配置。定向器16与装载模块9的长边方向端部连接。
在装载模块9内设置有搬送晶片W的基板搬送单元19。在沿装载模块9的长边方向延伸的另一个侧壁上，与各个前开式晶片盒载置台15相对应地设置有作为晶片W的投入口的3个装载口20。基板搬送单元19具有在水平方向伸缩自由且旋转自由的臂29，和与该臂29的前端部连接的支承晶片W的双叉状的搬送叉28。基板搬送单元19通过使臂29伸缩和旋转，使支承晶片W的搬送叉28移动，由此搬送晶片W。基板搬送单元19从载置在前开式晶片盒载置台15上的前开式晶片盒14中通过装载口20取出晶片W，将该取出的晶片W向处理舱11和定向器16搬送。
处理舱11具有作为对晶片W实施CVD处理的真空处理室的处理腔室12、和内置有将晶片W交接至该处理腔室12的基板搬送单元17的负载锁定模块18。
处理腔室12包括向该处理腔室12内导入处理气体的处理气体导入装置(未图示)、和向处理腔室12内施加高频电力的高频电极(未图示)。通过使用从导入处理腔室12内的处理气体产生的等离子体的CVD处理，在晶片W的表面上形成圆形的膜，例如绝缘膜或构成配线等的金属膜等。在处理腔室12内设置有载置晶片W的载置台13，和与该载置台13相对配置且使等离子体向载置台13上的晶片W集中的环(配置在载置台的周边的部件)(未图示)。这样的环被称为聚焦环。晶片W附件的等离子体分布依存于环的位置。因此，在环与载置台13上的晶片W的相对位置关系不适当的情况下，例如，在载置台13上的晶片W的位置不适当的情况下，或者环的位置不适当的情况下，发生膜位置偏移，即，实际成膜位置(通过CVD处理而实际成膜的膜的位置)相对于基准成膜位置(应该成膜的目标位置)发生偏移。而且，通过调整基板搬送单元17向载置台13交接晶片W的位置，能够调整载置台13上的晶片W的位置，由此，能够适当地调整环与晶片W的相对位置关系。
在处理舱11中，装载模块9的内部的压力被维持在大气压，处理腔室12的内部压力被维持在真空。负载锁定模块18，在其与处理腔室12的连接部具有真空侧闸阀21，并且在其与装载模块9的连接部具有大气侧闸阀22，构成为能够调整其内部压力的真空预备搬送室。
在负载锁定模块18的内部，在大致中央部设置有基板搬送单元17。基板搬送单元17具有在水平方向伸缩自由且旋转自由的臂27，和与该臂27的前端部连接的用于支承晶片W的双叉状的搬送叉25。基板搬送单元17通过使臂27伸缩和旋转，使支承晶片W的搬送叉25移动，由此搬送晶片W。
在负载锁定模块18中，在处理腔室12侧设置有第一缓冲器23、在装载模块9侧设置有第二缓冲器24。第一缓冲器23和第二缓冲器24暂时保持晶片W，能够平滑地进行没有实施CVD处理的晶片W和已实施CVD处理的晶片W的交换。
此外，基板处理系统10包括：对处理舱11、装载模块9和定向器16等基板处理系统10的构成要素的动作进行控制的系统控制器(控制部)(参照图2)；和配置在装载模块9的长边方向端部的操作GUI(Graphical User Interface：图形用户界面)26。
上述系统控制器按照与CVD处理对应的程序控制各构成要素的动作。操作GUI26例如具有由LCD(Liquid Crystal Display：液晶显示器)构成的触控面板显示器(未图示)。上述触控面板显示器显示各构成要素的动作状况，接受操作者的操作输入。
图2是表示控制图1的基板处理系统的各构成要素的动作的系统控制器的框图。
如图2所示，系统控制器具有EC(Equipment Controller：设备控制器)30、多个MC31(Module Controller：模块控制器)31、和连接EC30与各MC31的交换式集线器(switching hub)32。该系统控制器从EC30通过LAN(Local Area Network：局域网)33与设置有基板处理系统10的作为管理整个工厂的制造工序的MES(ManufacturingExecution System：制造执行系统)的PC34连接。MES与系统控制器协同工作，将与工厂的工序相关的实时信息反馈给基础业务系统(未图示)，并考虑整个工厂的负载等而进行与工序相关的判断。
EC30是总括各个MC31，对基板处理系统10整体的动作进行控制的主控制部(总控制部)。此外，EC30具有CPU、RAM、HDD等，根据在操作GUI26中由操作者指定的晶片W的处理条件，即根据与方案对应的程序发送控制信号，由此控制处理舱11、装载模块9和定向器16的动作。
交换式集线器32根据来自EC30的控制信号切换作为EC30的连接目的地的MC31。
MC31是分别对处理舱11、装载模块9和定向器16的动作进行控制的副控制部(从控制部)。各个MC31通过DIST(Distribution：配电)板35经GHOST网络36与各个I/O(输入输出)模块37连接。GHOST网络36为通过搭载于各个MC31所具有的MC板的被称为GHOST(General High-Speed Optimum Scalable Transceiver)的LSI而实现的网络。在GHOST网络36中，最多能够连接31个I/O模块37，在GHOST网络36中，MC31相当于主设备，I/O模块37相当于从设备。
I/O模块37例如由与处理舱11的各构成要素(以下称为“终端设备”)连接的多个I/O部38构成，进行向各个终端设备的控制信号的传送，和来自各个终端设备的输出信号的传送。例如处理腔室12的载置台13、处理气体导入装置和高频电极，相当于在I/O模块37中与I/O部38连接的终端设备。
此外，在各个GHOST网络36上还连接有对I/O部38的数字信号、模拟信号和串行信号的输入输出进行控制的I/O板(未图示)。
在基板处理系统10中，在对晶片W实施CVD处理时，根据与CVD处理的方案对应的程序，EC30通过交换式集线器32、MC31、GHOST网络36和I/O模块37的I/O部38，向处理舱11的各个终端设备发送控制信号，由此在处理舱11中实施CVD处理。
在图2的系统控制器中，多个终端设备不与EC30直接连接，与该多个终端设备相连接的I/O部38被模块化而构成I/O模块37，该I/O模块37通过MC31和交换式集线器32与EC30连接，由此能够简化通信系统。
此外，因为在EC30发送的控制信号中包括与期望的终端设备连接的I/O部38的地址，和包括该I/O部38的I/O模块37的地址，所以交换式集线器32参照控制信号中的I/O模块37的地址，MC31的GHOST参照控制信号中的I/O部38的地址，由此，交换式集线器32、MC31能够不需向CPU询问控制信号的发送目的地，由此能够实现控制信号的平滑的传送。
图3是表示图1中的定向器的概略结构的水平截面图。
在图3中，定向器16包括：箱体39；配置在该箱体39的大致中央的旋转台40；与载置在该旋转台40上的晶片W的周边部对应地配置的图像传感器41和方位传感器(オリエンタセンサ)42；和使用基板搬送单元19进行旋转台40上的晶片W的定心的定心机构(未图示)。
在旋转台40上载置晶片W并使其在水平面内旋转，通过方位传感器42对旋转的晶片W的周边的位置进行测定，由此能够测定晶片W的中心位置的偏移。定心机构在方位传感器42对晶片W的中心位置的偏移进行测定之后，使基板搬送单元19暂时从旋转台40接收晶片W，进一步，当基板搬送单元19再次向旋转台40交接晶片W时，根据测定的晶片W的中心位置的偏移调整基板搬送单元19向旋转台40的晶片W的交接位置，由此进行定心。即，在例示的实施方式中，通过由基板搬送单元19、旋转台40、方位传感器42和MC31(和/或者EC30)实现的运算和控制功能，构成上述定心机构。
图像传感器41进行晶片W的周边部的图像识别。具体而言，例如，图像传感器41基于取得的图像的对比度，识别成膜部(形成有膜的部分)与非成膜部(未形成膜的部分)的边界，测定非成膜部的宽度。作为具有这样的功能且能够在商业上利用的图像传感器41，有コグネツクス株式会社(Cognex Corporation)制造的产品。而且，图像传感器41在旋转台40上配置在与被进行定心的晶片W的周边部相对的位置。
定向器16与控制该定向器16的各个构成要素例如旋转台40、图像传感器41的动作的定向器控制单元43连接。定向器控制单元43连接在图2的系统控制器中与定向器16对应的MC31的I/O模块37的I/O部38上。此外，该定向器16的各个构成要素通过联锁信号线44与I/O模块37的I/O部38连接，联锁信号线44从定向器16向I/O模块37传送作为定向器16的各个构成要素的动作停止信号的联锁信号。
接着，对本实施方式的膜位置调整方法进行说明。
图4是在图1的基板处理系统中实施的膜位置调整处理的流程图。本处理在每次进行处理腔室12的维护，例如进行环的交换时被执行。
在图4中，首先，将从前开式晶片盒14搬出的晶片W搬入定向器16，该定向器16通过定心机构进行晶片W的定心(步骤S41)。
接着，将已定心的晶片W搬入处理腔室12内，在处理腔室12内对晶片W实施CVD处理，在晶片W的表面上形成膜(步骤S42)。这时的CVD处理依据与通常的处理方案相异的方案执行，使得膜与非成膜部的边界明确显示。由此，定向器16的图像传感器41所取得的图像的对比度变高，能够精度更好地进行图像识别。
接着，将表面上形成有膜的晶片W搬入定向器16，该定向器16通过方位传感器42测定晶片W的中心位置的偏移(步骤S43)。这时，也可以通过定心机构进行晶片W的定心。
之后，定向器16通过图像传感器41对晶片W的周边部进行图像识别，并测定非成膜部的宽度(步骤S44)。这时，定向器16通过旋转台40使晶片W旋转，图像传感器41在晶片W的周边部沿圆周方向每隔90°测定非成膜部的宽度。即，图像传感器41在4个位置测定非成膜部的宽度。
接着，定向器16向EC30发送在步骤S43中测定的晶片W的中心位置的偏移和在步骤S44中测定的非成膜部的宽度，EC30根据非成膜部的宽度计算膜位置偏移，具体而言，计算形成的膜的中心位置相对于晶片W的中心位置的偏移(步骤S45)。
之后，在步骤S46中，如果计算得出的膜位置偏移在0.2mm以内，则EC30结束本处理。另一方面，如果膜位置偏移比0.2mm大，则进一步，EC30根据膜位置偏移和晶片W的中心的偏移，判别发生膜位置偏移的主要原因。具体而言，当晶片W的中心位置的偏移较大时，在晶片W的搬送中发生偏移的可能性较高，由此判断处理腔室12的载置台13的晶片W的载置位置不适当，当晶片W的中心位置的偏移较小时，在晶片W的搬送中发生偏移的可能性较小，由此判断处理腔室12的环的位置不适当。
接着，EC30向与已实施成膜的处理舱11对应的MC31发送膜位置偏移，该MC31根据发送的膜位置偏移，计算用于消除该膜位置偏移的载置台13上的晶片W的位置的调整量，根据计算得出的调整量调整对应的处理腔室12的环与载置台13上的晶片W的相对位置关系(步骤S47)，之后，返回步骤S41。而且，如上所述，因为能够通过调整基板搬送单元17向载置台13交接晶片W的位置而进行相对位置关系的调整，所以在步骤S47中，例如进行存储在MC31中的晶片W交接位置(晶片W搬送目标位置)的改写。
根据上述图4的处理，通过基板处理系统10所具有的定向器16的图像传感器41，测定晶片W的非成膜部的宽度，通过EC30，根据测定的非成膜部的宽度计算出膜位置偏移，通过MC31，根据计算得出的膜位置偏移调整处理腔室12的环与载置台13上的晶片W的相对位置关系。即，不需将晶片W从基板处理系统10搬出，操作者也不需向基板处理系统10输入计算得出的膜位置偏移，而且，因为不是由操作者而是由图像传感器41测定非成膜部的宽度，所以测定误差较小。因此，能够容易地消除膜位置偏移。
此外，因为图4的处理能够应用于各个处理腔室12，所以基板处理系统10所具有的处理腔室12越多，节省操作者的劳力和时间的效果越大。
在图4的处理中，因为在晶片W的周边部沿圆周方向每隔90°测定非成膜部的宽度，所以能够容易地计算出形成的膜的中心位置，从而能够容易地计算出膜位置偏移。
此外，在图4的处理中，因为测定晶片W的中心位置的偏移，所以在发生膜位置偏移的情况下，能够判别发生该膜位置偏移的主要原因是处理腔室12的载置台13的晶片W的载置位置不适当，还是处理腔室12中的环的位置不适当。
当在定向器16中对晶片W的周边部进行图像识别时，如果晶片W的中心位置的偏移较大，则非成膜部可能脱离图像传感器41的摄像范围。为了防止这种情况，在图4的处理中，也可以在利用图像传感器41对晶片W的周边部的图像识别之前进行晶片W的定心。由此，能够防止非成膜部脱离图像传感器41的摄像范围，从而能够高效地测定非成膜部的宽度。
此外，在图4的处理中，因为在晶片W的表面上形成膜之前进行晶片W的定心，所以通过在形成膜后测定晶片W的中心位置的偏移，能够测定由基板处理系统10的晶片W的搬送引起的偏移，能够详细地探讨发生膜位置偏移的主要原因。
在上述图4的处理中，图像传感器41在4个位置对成膜部的宽度进行了测定，但是测定位置的数目并不限定于此，只要是能够特定形成的膜的中心位置的数目即可。例如，图像传感器41也可以沿圆周方向每隔120°，即在3个位置测定非成膜部的宽度。
图4的处理不仅能够应用于对晶片W实施成膜处理的情况，而且能够应用于对晶片W实施蚀刻处理的情况。具体而言，在已实施蚀刻处理的晶片W上，通过图像传感器41对晶片W的周边部的非蚀刻部的宽度进行测定，由此计算出实际蚀刻区域(已实施蚀刻的圆形区域)相对于基准蚀刻区域(蚀刻目标区域)的偏移，能够根据该计算得出的区域的偏移，调整进行蚀刻处理的处理腔室中的载置台上的晶片W的位置。
此外，图4的处理虽然在每次进行处理腔室12的维护时执行，但是图4的处理的执行定时并不限于此，例如，也可以在一个制造批次和另一制造批次之间执行。
应用上述本实施方式的膜位置调整方法的基板处理系统，不限于图1所示的具有两个相互平行配置的处理舱的平行型的基板处理系统，如图5所示，也可以是辐射状地配置有作为对晶片W实施CVD处理的真空处理室的多个处理模块的基板处理系统。
图5是表示应用本实施方式的膜位置调整方法的基板处理系统的变形例的概略结构的平面图。而且，在图5中，对与图1的基板处理系统10的构成要素相同的构成要素标注相同的符号，并省略其说明。
在图5中，基板处理系统45包括：平面视图为六边形的传送模块46；在该传送模块46的周围以辐射状配置、对晶片W实施CVD处理的4个处理模块47～50；作为矩形状的共同搬送室的装载模块9；和配置在传送模块46与装载模块9之间，并且连接传送模块46和装载模块9的两个负载锁定模块51、52。
传送模块46和各个处理模块47～50的内部的压力被维持为真空，传送模块46与各个处理模块47～50分别通过闸阀53～56连接。
在基板处理系统45中，装载模块9的内部压力维持为大气压，另一方面，传送模块46的内部压力维持为真空。因此，各个装载锁定模块51、52分别在其与传送模块46的连接部配置有闸阀57、58，并且在其与装载模块9的连接部配置有门阀59、60，由此构成为能够调整其内部压力的真空预备搬送室。此外，各个负载锁定模块51、52具有用于暂时载置在装载模块9与传送模块46之间交接的晶片W的载置台61、62。
传送模块46具有配置在其内部的、伸缩自由和旋转自由的蛙腿(frog leg)型的基板搬送单元63，基板搬送单元63包括：在水平方向伸缩自由且旋转自由的臂64；和与该臂64的前端部连接并且支承晶片W的双叉状的搬送叉65。基板搬送单元63在各个处理模块47～50、各个负载锁定模块51、52之间搬送晶片W。
各个处理模块47～50分别具有载置实施处理的晶片W的载置台(未图示)。此处，处理模块47～50具有与基板处理系统10中的处理腔室12相同的结构。
而且，基板处理系统45中的各个构成要素的动作通过具有与基板处理系统10中的系统控制器相同的结构的系统控制器控制。
应用上述本实施方式的膜位置调整方法的基板处理系统中的各个处理腔室不限于对晶片W实施CVD处理的真空处理室，是在半导体器件的制造工序中在晶片W的表面上形成膜的处理室即可，例如，也可以是对晶片W实施热处理或者PVD处理的处理室。
此外，在上述基板处理系统10中在表面上形成膜的基板不限于半导体器件用的晶片，也可以是在LCD(Liquid Crystal Display：液晶显示器)、FPD(Flat Panel Display：平板显示器)等中使用的各种基板、光掩模(photo mask)、CD基板、印刷基板等。
上述方法能够通过以下方法实施：将记录有用于实现上述各种功能的软件的程序代码的存储介质供给至系统控制器，系统控制器的计算机(CPU或MPU等)读出存储在存储介质中的程序代码并加以执行，由此，计算机本身或由计算机控制的运算装置进行上述膜位置偏移的运算和晶片中心位置偏移的运算，并且，通过由计算机生成的控制信号控制基板处理系统10的各个构成要素(处理舱、定向器、搬送装置等)。
作为用于供给程序代码的存储介质，例如能够使用软(Floppy，注册商标)盘、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁带、非易失性的存储卡、ROM等。也可以通过网络下载程序代码。
不仅可以通过执行计算机读出的程序代码以实现上述本实施方式的各种功能，还可以是根据该程序代码的指示，在计算机上运行的OS(操作系统)等进行实际的处理的一部分或全部，通过该处理实现上述本实施方式的功能。
进一步，在从存储介质读出的程序代码被写入插入计算机的功能扩展板、与计算机连接的功能扩展单元所具有的存储器中之后，根据该程序代码的指示，扩展板、扩展单元所具有的CPU等进行实际的处理的一部分或全部，通过该处理实现上述本实施方式的各种功能。
上述程序代码的形式，可以由目标代码、通过解释器(interpreter)执行的程序代码、供给OS的脚本数据(script data)等形式构成。
而且，基于本发明的膜位置调整方法也能够应用于在通过锁紧环(clamp ring)按压载置在载置台上的晶片(基板)的状态下进行CVD处理的成膜装置。因为锁紧环本身广为本领域的技术人员所知，所以在此不详细说明。因为锁紧环具有比晶片的外径稍小的内径，所以如果在通过锁紧环按压晶片的状态下进行CVD处理，则在被锁紧环覆盖的晶片的周边部生成图6所示的非成膜部。在此情况下，虽然图6所说明的膜位置偏移可能成为问题，但是通过基于之前说明的本发明的膜位置调整方法能够解决该问题。
而且，因为在锁紧环与晶片之间存在微小的间隙，所以由于侵入该微小间隙的成膜气体，在晶片的被锁紧环覆盖的区域中也生成少许膜。因此，担心在上述步骤S44中图像传感器41的非成膜部的宽度的测定精度下降。为了确保非成膜部的宽度的高测定精度，优选在使通过图像传感器41取得的图像的成膜部与非成膜部的对比度变高的条件下执行上述步骤S42。
关于用于得到高对比度的图像的方法，以使用WF6气体和H2气体，通过CVD形成W(钨)膜的情况为例加以说明。在通常的成膜处理时，在埋入性优异的反应律速状态下实施成膜。与此相对，在实施基于本发明的膜位置调整方法的情况下，在选择性优异的供给律速状态下实施上述的步骤S42的成膜处理。这样，能够大幅减少在晶片的被锁紧环覆盖的区域上的成膜量，因此能够使通过图像传感器41取得的图像中的成膜部与非成膜部的对比度变高。通过变更WF6气体和H2气体的供给比，能够进行反应律速状态和供给律速状态的切换。当使WF6气体的供给量大时，成膜反应向反应律速侧转移，当使WF6气体的供给量小时，成膜反应向供给律速侧转移。

Claims (7)

1.一种膜位置调整方法，其是基板处理系统的膜位置调整方法，该基板处理系统包括：在基板的表面上形成膜的膜形成装置；进行所述基板的定心的定心装置；和控制部，所述定心装置具有测定所述基板的中心位置的偏移的位置偏移传感器、和对在所述基板的表面上未形成所述膜的非成膜部进行图像识别的图像传感器，该膜位置调整方法的特征在于，包括：
通过所述膜形成装置在基板上形成膜的膜形成步骤；
通过所述图像传感器，对在所述膜形成步骤中形成有所述膜的所述基板的非成膜部的宽度进行测定的宽度测定步骤；
通过所述控制部，根据在所述宽度测定步骤中测定的所述非成膜部的宽度，计算在所述基板上形成的膜的位置相对于基准成膜位置的偏移的膜位置偏移计算步骤；和
通过所述控制部，根据在所述膜位置偏移计算步骤中计算得出的所述膜的位置的偏移，对所述膜形成装置的所述基板的位置进行调整的基板位置调整步骤。
2.如权利要求1所述的膜位置调整方法，其特征在于：
所述基板和所述膜为大致圆形，
在所述宽度测定步骤中，在所述基板的周边部沿圆周方向每隔90°测定所述非成膜部的宽度。
3.如权利要求1所述的膜位置调整方法，其特征在于，还包括：
在所述膜形成步骤之后，通过所述位置偏移传感器对所述基板的中心位置的偏移进行测定的中心位置偏移测定步骤。
4.如权利要求1所述的膜位置调整方法，其特征在于，还包括：
在所述膜形成步骤之前，通过所述定心装置进行所述基板的定心的定心步骤。
5.如权利要求1所述的膜位置调整方法，其特征在于，还包括：
在所述膜形成步骤之后且在所述宽度测定步骤之前，通过所述定心装置进行所述基板的定心的定心步骤。
6.一种存储介质，其存储在计算机中执行基板处理系统的膜位置调整方法的程序且能够被计算机读取，该基板处理系统包括：在基板的表面上形成膜的膜形成装置；进行所述基板的定心的定心装置；和控制部，所述定心装置具有测定所述基板的中心位置的偏移的位置偏移传感器、和对在所述基板的表面上未形成所述膜的非成膜部进行图像识别的图像传感器，该存储介质的特征在于：
所述程序包括：
通过所述膜形成装置在所述基板上形成所述膜的膜形成模块；
通过所述图像传感器测定所述非成膜部的宽度的宽度测定模块；
通过所述控制部，根据测定的所述非成膜部的宽度，计算在所述基板上形成的膜的位置相对于基准成膜位置的偏移的位置偏移计算模块；和
通过所述控制部，根据计算得出的所述位置的偏移，对所述膜形成装置的所述基板的位置进行调整的基板位置调整模块。
7.一种基板处理系统，包括：在基板的表面上形成膜的膜形成装置；进行所述基板的定心的定心装置；和控制部，所述定心装置具有测定所述基板的中心位置的偏移的位置偏移传感器，其特征在于：
所述定心装置包括图像传感器，该图像传感器具有对在通过所述膜形成装置形成有膜的基板的表面上未形成膜的非成膜部进行图像识别并且对所述非成膜部的宽度进行测定的功能，
所述控制部被构成为，根据测定的所述非成膜部的宽度，计算形成于所述基板的膜的位置相对于基准成膜位置的偏移，并且根据所述计算得出的位置的偏移调整所述膜形成装置的所述基板的位置。
CN200780001371XA 2006-04-26 2007-04-26 膜位置调整方法和基板处理系统 Expired - Fee Related CN101356631B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP122436/2006 2006-04-26
JP2006122436A JP4878202B2 (ja) 2006-04-26 2006-04-26 膜位置調整方法、記憶媒体及び基板処理システム
PCT/JP2007/059098 WO2007126016A1 (ja) 2006-04-26 2007-04-26 膜位置調整方法、記憶媒体及び基板処理システム

Publications (2)

Publication Number Publication Date
CN101356631A true CN101356631A (zh) 2009-01-28
CN101356631B CN101356631B (zh) 2010-06-02

Family

ID=38655540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780001371XA Expired - Fee Related CN101356631B (zh) 2006-04-26 2007-04-26 膜位置调整方法和基板处理系统

Country Status (5)

Country Link
US (1) US8318238B2 (zh)
JP (1) JP4878202B2 (zh)
KR (1) KR101026006B1 (zh)
CN (1) CN101356631B (zh)
WO (1) WO2007126016A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014127560A1 (zh) * 2013-02-22 2014-08-28 京东方科技集团股份有限公司 一种膜边调整器
CN108987311A (zh) * 2017-05-31 2018-12-11 株式会社斯库林集团 基板处理装置和基板处理方法
CN109473365A (zh) * 2017-09-08 2019-03-15 李亚玲 Cvd沉膜偏移制程异常的测量与监控方法
CN110073473A (zh) * 2016-12-12 2019-07-30 东京毅力科创株式会社 基片处理装置、基片处理方法和存储介质
CN112342519A (zh) * 2019-08-09 2021-02-09 佳能特机株式会社 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质
CN112802772A (zh) * 2019-11-13 2021-05-14 华邦电子股份有限公司 半导体工艺的监控方法
US11887898B2 (en) 2019-10-23 2024-01-30 Winbond Electronics Corp. Method of monitoring semiconductor process

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090026186A (ko) * 2006-07-11 2009-03-11 도쿄엘렉트론가부시키가이샤 성막 방법, 클리닝 방법 및 성막 장치
US8135560B2 (en) * 2009-01-30 2012-03-13 Applied Materials, Inc. Sensor system for semiconductor manufacturing apparatus
JP6634275B2 (ja) * 2015-12-04 2020-01-22 東京エレクトロン株式会社 成膜システム
JP6617649B2 (ja) 2016-06-20 2019-12-11 東京エレクトロン株式会社 被処理基板の載置位置の設定方法及び成膜システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2949528B2 (ja) * 1991-03-13 1999-09-13 東京エレクトロン株式会社 ウエハの中心位置検出方法及びその装置
US5565034A (en) * 1993-10-29 1996-10-15 Tokyo Electron Limited Apparatus for processing substrates having a film formed on a surface of the substrate
JP3118681B2 (ja) * 1993-10-29 2000-12-18 東京エレクトロン株式会社 処理装置及び処理方法
JP2984969B2 (ja) * 1993-11-12 1999-11-29 東京エレクトロン株式会社 処理システム
KR101015778B1 (ko) * 2003-06-03 2011-02-22 도쿄엘렉트론가부시키가이샤 기판 처리장치 및 기판 수수 위치의 조정 방법
JP4376116B2 (ja) * 2003-06-03 2009-12-02 東京エレクトロン株式会社 基板受け渡し位置の調整方法
US6934661B2 (en) * 2003-12-16 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer edge detector

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014127560A1 (zh) * 2013-02-22 2014-08-28 京东方科技集团股份有限公司 一种膜边调整器
CN110073473A (zh) * 2016-12-12 2019-07-30 东京毅力科创株式会社 基片处理装置、基片处理方法和存储介质
CN110073473B (zh) * 2016-12-12 2023-01-17 东京毅力科创株式会社 基片处理装置、基片处理方法和存储介质
CN108987311A (zh) * 2017-05-31 2018-12-11 株式会社斯库林集团 基板处理装置和基板处理方法
CN108987311B (zh) * 2017-05-31 2022-03-04 株式会社斯库林集团 基板处理装置和基板处理方法
CN109473365A (zh) * 2017-09-08 2019-03-15 李亚玲 Cvd沉膜偏移制程异常的测量与监控方法
CN112342519A (zh) * 2019-08-09 2021-02-09 佳能特机株式会社 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质
CN112342519B (zh) * 2019-08-09 2023-09-22 佳能特机株式会社 成膜系统、成膜系统的异常部位判别方法及计算机可读取的存储介质
US11887898B2 (en) 2019-10-23 2024-01-30 Winbond Electronics Corp. Method of monitoring semiconductor process
CN112802772A (zh) * 2019-11-13 2021-05-14 华邦电子股份有限公司 半导体工艺的监控方法
CN112802772B (zh) * 2019-11-13 2024-06-11 华邦电子股份有限公司 半导体工艺的监控方法

Also Published As

Publication number Publication date
KR20080108565A (ko) 2008-12-15
US20090087542A1 (en) 2009-04-02
JP4878202B2 (ja) 2012-02-15
WO2007126016A1 (ja) 2007-11-08
JP2007294752A (ja) 2007-11-08
CN101356631B (zh) 2010-06-02
KR101026006B1 (ko) 2011-03-30
US8318238B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
CN101356631B (zh) 膜位置调整方法和基板处理系统
KR100683453B1 (ko) 멀티-툴 제어 시스템, 방법 및 매개물
US20060224265A1 (en) Substrate processing apparatus, history information recording method, history information recording program, and history information recording system
CN107799378B (zh) 异常探测方法以及半导体制造装置
JP5463066B2 (ja) ロット処理開始判定方法及び制御装置
JP4828831B2 (ja) 半導体装置の製造方法
JP2008135517A (ja) 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体
JP2018046105A (ja) 基板処理装置及び基板処理方法
JP2008124191A (ja) 真空処理装置
US7558687B1 (en) Method and apparatus for dynamic adjustment of a sensor sampling rate
US20130323914A1 (en) Methods for Depositing Amorphous Silicon
US10269605B2 (en) Processing system and processing program
CN111937129B (zh) 工艺诱导的偏离特性化
JP2012216852A (ja) 基板処理装置の制御装置
JP2021027109A (ja) 基板位置検出方法、基板位置調整方法および基板位置検出装置
TW202015148A (zh) 改善雙重圖案化製程的方位角臨界尺寸不均勻性
JP3771435B2 (ja) レジスト塗布装置、レジスト塗布システムおよび記録媒体
JP2019087614A (ja) 基板処理装置及び通知方法
TWM585428U (zh) 基板傳送設備及半導體製程機台
US20230051865A1 (en) Pvd apparatus
TW594459B (en) Chemical mechanical polishing advanced process control system of multi-recipes operation
TWI828240B (zh) 在晶圓上確定靜電夾盤中心的方法、晶圓對中方法、電子設備及計算機可讀記錄媒體
JP2008311580A (ja) 基板処理装置、表示方法、プログラム及び記録媒体
JP2011134889A (ja) 処理設定支援装置および処理条件設定方法
TW202244989A (zh) 在製造系統控制器的更新過程期間的輸入／輸出（ｉｏ）處理

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20140426