KR101026006B1 - 막 위치 조정 방법, 기억 매체 및 기판 처리 시스템 - Google Patents
막 위치 조정 방법, 기억 매체 및 기판 처리 시스템 Download PDFInfo
- Publication number
- KR101026006B1 KR101026006B1 KR1020087025939A KR20087025939A KR101026006B1 KR 101026006 B1 KR101026006 B1 KR 101026006B1 KR 1020087025939 A KR1020087025939 A KR 1020087025939A KR 20087025939 A KR20087025939 A KR 20087025939A KR 101026006 B1 KR101026006 B1 KR 101026006B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- substrate
- film forming
- wafer
- shift
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 title claims abstract description 128
- 238000012545 processing Methods 0.000 title claims abstract description 65
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 239000012528 membrane Substances 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 94
- 238000012546 transfer Methods 0.000 abstract description 17
- 235000012431 wafers Nutrition 0.000 description 118
- 238000005229 chemical vapour deposition Methods 0.000 description 20
- 238000005755 formation reaction Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000032258 transport Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- YLJREFDVOIBQDA-UHFFFAOYSA-N tacrine Chemical compound C1=CC=C2C(N)=C(CCCC3)C3=NC2=C1 YLJREFDVOIBQDA-UHFFFAOYSA-N 0.000 description 1
- 229960001685 tacrine Drugs 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/04—Coating on selected surface areas, e.g. using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
Abstract
기판 처리 시스템내에 있어서, 성막 위치의 어긋남을 쉽게 해소할 수 있는 막 위치 조정 방법이 제공된다. 기판 처리 시스템은, 프로세스 챔버(12)와, 프로세스 챔버(12)에 반입해야 하는 웨이퍼(W)의 센터링을 실행하는 오리엔터(16)를 가지고 있다. 오리엔터(16)에는, 웨이퍼(W)의 중심위치의 어긋남을 측정하는 오리엔터 센서(42)와, 웨이퍼(W)의 주연부분에 있는 비성막부의 폭을 화상 인식 기능에 의해 측정하는 화상 센서(41)가 마련되어 있다. 프로세스 챔버(12)내에서의 성막 처리 후, 웨이퍼(W)가 오리엔터(16)에 반송되어, 그래서 웨이퍼(W)의 중심 위치의 어긋남이 측정되어, 웨이퍼(W)의 센터링이 실행되고, 또한, 웨이퍼(W)의 비성막부의 폭이 측정되어, 측정된 비성막부의 폭에 근거하여 막 위치 어긋남이 산출된다. 산출된 막 위치 어긋남을 해소하도록, 프로세스 챔버(12)내의 탑재대(13)상으로의 웨이퍼 반송 목표위치가 수정된다.
Description
본 발명은, 막 위치 조정 방법, 기억 매체 및 기판 처리 시스템에 관한 것으로 더욱 상세하게는 기판의 표면에 형성된 막의 위치 어긋남을 측정하여 해소하는 막 위치 조정 방법에 관한 것이다．
기판으로서의 원판형상의 웨이퍼의 표면에 절연막이나 배선 등을 구성하는 금속막을 CVD(Chemical Vapor Deposition) 등에 의해 형성하는 프로세스 챔버를 구비하는 기판 처리 시스템이 알려져 있다. 이 기판 처리 시스템에 있어서 웨이퍼의 표면에 대략 원형의 막을 형성할 때, 웨이퍼 중심과 막의 중심이 일치하는 것이 바람직하다. 그런데, 웨이퍼의 반송중에 발생하는 위치 어긋남 또는 프로세스 챔버내에 있어서의 플라즈마 분포의 편향 등에 기인하여, 기준 성막 위치(막을 성막해야 하는 목표위치)에 대한 실제 성막 위치(처리에 의해 실제로 성막된 막의 위치)의 어긋남(이하 「막 위치 어긋남」이라고 칭한다)이 발생하는 일이 있다 (도6 참조).
이 막 위치 어긋남을 해소하기 위해서, 프로세스 챔버에서는 탑재대 상의 웨이퍼의 위치가 조정된다. 구체적으로는, 웨이퍼를 반송하는 반송 아암(반송 유닛)이, 막 위치 어긋남에 따라서， 탑재대 상의 웨이퍼의 위치를 조정하는 것에 의해, 프로세스 챔버내의 플라즈마에 대한 웨이퍼의 위치를 조정한다.
웨이퍼의 크기에 반해 막의 크기는 작기 때문에, 통상, 웨이퍼의 주연부에 있어서 웨이퍼의 표면에 막이 형성되지 않는 비성막부(도6 참조)가 발생한다. 막 위치 어긋남을 구할 때에는, 이 비성막부의 폭을 여러 군데에서 측정하고, 측정된 비성막부의 폭으로부터 막 위치 어긋남을 산출한다.
웨이퍼의 비성막부의 폭을 측정할 경우, 웨이퍼를 기판 처리 시스템으로부터 조작자가 반출하여 금속현미경에 의해 해당 폭을 측정한다. 구체적으로는, 금속현미경에 의해 웨이퍼의 주연부의 4군데(원주방향으로 90°씩)의 폭을 측정한다.
그러나, 금속현미경을 이용한 측정 방법은, 상술한 바와 같이，조작자가 웨이퍼를 기판 처리 시스템으로부터 반출할 필요가 있고, 또한, 측정된 비성막부의 폭으로부터 산출된 막 위치 어긋남을 조작자가 기판 처리 시스템에 입력할 필요가 있다. 또한, 허용되는 막 위치 어긋남이 0.2mm정도이기 때문에, 측정 오차의 영향이 크고, 몇 번이고 측정 및 웨이퍼의 위치조정을 반복할 필요가 있다. 즉, 막 위치 어긋남의 해소에 많은 시간을 요한다.
본 발명의 목적은, 형성된 막의 위치 및 막의 기준위치의 어긋남의 해소를 쉽게 실행할 수 있는 기술을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 제 1 관점에 의하면， 기판의 표면에 막을 형성하는 막 형성 장치와, 상기 기판의 센터링을 실행하는 센터링 장치와, 제어부를 구비하고, 상기 센터링 장치는 상기 기판의 중심 위치의 어긋남을 측정하는 위치 어긋남 센서와 상기 기판의 표면에 있어서 상기 막이 형성되지 않는 비성막부를 화상 인식하는 화상 센서를 가지는 기판 처리 시스템에 있어서의 막 위치 조정 방법으로써, 상기 막 형성 장치에 의해, 기판에 막을 형성하는 막 형성 스텝과, 상기 화상 센서에 의해, 상기 막 형성 스텝에 있어서 상기 막이 형성된 상기 기판에 있어서의 비성막부의 폭을 측정하는 폭 측정 스텝과, 상기 제어부에 의해, 기준 성막 위치에 대한 상기 기판에 형성된 막의 위치의 어긋남을 상기 폭 측정 스텝에서 측정된 상기 비성막부의 폭에 근거하여 산출하는 막 위치 어긋남 산출 스텝과, 상기 제어부에 의해, 상기 막 위치 어긋남 산출 스텝에서 산출된 상기 막의 위치의 어긋남에 근거하여, 상기 막 형성 장치에 있어서의 상기 기판의 위치를 조정하는 기판 위치 조정 스텝을 가지는 것을 특징으로 하는 막 위치 조정 방법이 제공된다.
상기 발명에 의하면, 기판을 기판 처리 시스템으로부터 반출할 필요가 없고, 조작자가 산출된 위치의 어긋남을 기판 처리 시스템에 입력할 필요가 없고, 또한, 조작자가 아닌 화상 센서에 의해 비성막부의 폭을 측정하기 때문에 측정 오차가 작다. 따라서, 형성된 막의 위치 및 막의 기준위치의 어긋남의 해소를 쉽게 실행할 수 있다.
바람직하게는, 상기 기판 및 상기 막은 대략 원형이며, 상기 폭 측정 스텝에서는, 상기 기판의 주연부에 있어서 원주 방향에 따른 90°마다 상기 비성막부의 폭이 측정된다.
이에 의하면, 기판의 주연부에 있어서 원주방향에 따른 90°마다 비성막부의 폭이 측정되므로, 형성된 막의 중심위치를 쉽게 산출할 수 있고, 그로인해 형성된 막의 위치 및 막의 기준위치의 어긋남을 쉽게 산출할 수 있다.
바람직하게는, 상기 방법은, 상기 막 형성 스텝 후에, 상기 위치 어긋남 센서에 의해 상기 기판의 중심위치의 어긋남을 측정하는 중심 위치 어긋남 측정 스텝을 또한 갖는다.
이에 의하면, 막의 위치의 어긋남에 더해 기판의 중심위치의 어긋남이 측정되므로, 막의 위치의 어긋남이 발생했을 경우, 해당 어긋남의 발생 요인이, 막 형성 장치에 있어서의 기판의 위치의 부적절인지, 막 형성 장치에 있어서 기판을 탑재하는 탑재대의 주변에 배치된 부재의 위치의 부적절(위치 어긋남)인지를 판별할 수 있다.
바람직하게는, 상기 방법은, 상기 막 형성 스텝전에, 상기 센터링 장치에 의해 상기 기판의 센터링을 실행하는 센터링 스텝을 또한 갖는다.
이에 의하면, 기판의 표면에 막을 형성하기 전에 기판의 센터링이 실행되므로, 막의 형성후에 기판의 중심위치의 어긋남을 측정하는 것에 의해 기판 처리 시스템에 있어서의 기판의 반송에 기인하는 어긋남을 측정할 수 있어, 형성된 막의 위치 및 막의 기준위치의 어긋남의 발생 요인을 상세히 검토할 수 있다.
바람직하게는, 상기 방법은, 상기 막 형성 스텝의 후에 있어서, 상기 폭 측정 스텝전에, 상기 센터링 장치에 의해 상기 기판의 센터링를 실행하는 센터링 스텝을 또한 가진다.
이에 의하면, 화상 센서의 화상 인식 가능범위로부터 비성막부가 일탈하는 것을 방지할 수 있고, 그로 인해, 비성막부의 폭을 효율적으로 측정할 수 있다.
또한, 본 발명의 제 2 관점에 의하면, 기판의 표면에 막을 형성하는 막 형성 장치와, 상기 기판의 센터링을 실행하는 센터링 장치와, 제어부를 구비하고, 상기 센터링 장치는 상기 기판의 중심위치의 어긋남을 측정하는 위치 어긋남 센서와 상기 기판의 표면에 있어서 상기 막이 형성되지 않는 비성막부를 화상 인식하는 화상 센서를 가지는 기판 처리 시스템에 있어서의 막 위치 조정 방법을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 프로그램은, 상기 막 형성 장치에 의해, 상기 기판에 상기 막을 형성시키는 막 형성 모듈과, 상기 화상 센서에 의해, 상기 비성막부의 폭을 측정시키는 폭 측정 모듈과, 상기 제어부에 의해, 측정된 상기 비성막부의 폭에 근거하여, 기준 성막 위치에 대한 상기 기판에 형성된 막의 위치의 어긋남을 산출시키는 위치 어긋남 산출 모듈과, 상기 제어부에 의해, 산출된 상기 위치의 어긋남에 근거하여, 상기 막 형성 장치에 있어서의 상기 기판의 위치를 조정시키는 기판 위치 조정 모듈을 가지는 것을 특징으로 하는 기억 매체가 제공된다.
또한, 본 발명의 제 3 관점에 의하면, 기판의 표면에 막을 형성하는 막 형성 장치와, 상기 기판의 센터링을 실행하는 센터링 장치와, 제어부를 구비하고, 상기 센터링 장치는 상기 기판의 중심 위치의 어긋남을 측정하는 위치 어긋남 센서를 가지는 기판 처리 시스템에 있어서, 상기 센터링 장치는, 상기 막 형성 장치에 의해 막이 형성된 기판의 표면에 있어서 막이 성막되어 있지 않은 비성막부를 화상 인식함과 동시에 상기 비성막부의 폭을 측정하는 기능을 가지는 화상 센서를 가지고, 상기 제어부는, 측정된 상기 비성막부의 폭에 근거하여, 기준 성막 위치에 대한 상기 기판에 형성된 막의 위치의 어긋남을 산출하는 동시에, 상기 산출된 위치의 어긋남에 근거하여 상기 막 형성 장치에 있어서의 상기 기판의 위치를 조정하도록 구성되어 있는 것을 특징으로 하는 기판 처리 시스템이 제공된다.
도 1은 본 발명의 1실시 형태에 따른 기판 처리 시스템의 구성을 개략적으로 나타내는 평면도.
도 2는 도 1의 기판 처리 시스템의 각 구성 요소의 동작을 제어하는 시스템 컨트롤러의 구성을 나타내는 블럭도. 도 3은 도 1에 나타내는 오리엔터의 구성을 개략적으로 나타내는 수평 단면도.
도 4는 도 1의 기판 처리 시스템에 있어서 실행되는 막 위치 조정 처리의 플로 차트.
도 5는 본 발명의 막 위치 조정 방법을 적용 가능한 다른 기판 처리 시스템의 구성을 개략적으로 나타내는 평면도.
도 6은 기준 성막 위치에 대한 실제 성막 위치의 어긋남을 설명하기 위한 평 면도.
이하, 본 발명의 실시의 형태에 대해서 도면을 참조하면서 설명한다.
우선, 본 발명의 실시의 형태에 따른 기판 처리 시스템에 대해서 설명한다. 도1은, 본 실시의 형태에 따른 기판 처리 시스템의 개략 구성을 나타내는 평면도이다.
도 1에 있어서, 기판 처리 시스템(10)은, 반도체 디바이스용의 원판형상의 웨이퍼(W)에 플라즈마를 이용한 막 형성 처리인 CVD 처리를 실시하는 복수의 프로세스 쉽(11)과, 해당 복수의 프로세스 쉽(11)이 접속된 사각 단면의 공통 반송실로서의 로더 모듈(9)을 구비한다.
또한 로더 모듈(9)에는, 각각 25장의 웨이퍼(W)를 수용하는 용기인 후프(Front Opening Unified Pod)(14)가 각각 탑재되는 3개의 후프 탑재대(15)와, 후프(14)로 부터 반출된 웨이퍼(W)의 센터링을 실행하는 오리엔터(16)(센터링 장치)가 접속되어 있다.
복수의 프로세스 쉽(11)은, 로더 모듈(9)의 길이 방향으로 연장하는 한 쪽의 측벽에 접속됨과 동시에, 로더 모듈(9)을 사이에 두고 3개의 후프 탑재대(15)와 대향하도록 배치되어 있다. 오리엔터(16)는 로더 모듈(9)의 길이 방향 단부에 접속되어 있다.
로더 모듈(9)내에는, 웨이퍼(W)를 반송하는 기판 반송 유닛(19)이 마련되어 있다. 로더 모듈(9)의 길이 방향으로 연장하는 다른 쪽의 측벽에는, 각 후프 탑재대(15)에 대응하여, 웨이퍼(W)의 투입구로서의 3개의 로드 포트(20)가 마련되어 있다. 기판 반송 유닛(19)은, 수평방향으로 신축과 회전이 자유로운 아암(29)과, 해당 아암(29)의 선단부에 접속되어 웨이퍼(W)를 지지하는 두 갈래형상의 포크(28)를 가진다. 기판 반송 유닛(19)은 아암(29)을 신축 및 회전시키는 것에 의해 웨이퍼(W)를 지지하는 반송 포크(28)를 이동시키고, 이에 의해, 웨이퍼(W)를 반송한다. 기판 반송 유닛(19)은, 후프 탑재대(15)에 탑재된 후프(14)로 부터 웨이퍼(W)를 로드 포트(20)를 거쳐서 반출하고, 이 반출한 웨이퍼(W)를 프로세스 쉽(11) 및 오리엔터(16)에 반송한다.
프로세스 쉽(11)은, 웨이퍼(W)에 CVD 처리를 실시하는 진공처리실로서의 프로세스 챔버(12)와, 해당 프로세스 챔버(12)에 웨이퍼(W)를 수수하는 기판 반송 유닛(17)을 내장하는 로드 로크 모듈(18)을 가진다.
프로세스 챔버(12)는, 해당 프로세스 챔버(12)내에 처리 가스를 도입하는 처리 가스 도입 장치(도시하지 않음)나 프로세스 챔버(12)내에 고주파 전력을 인가하는 고주파 전극(도시하지 않음)을 구비한다. 프로세스 챔버(12)내에 도입한 처리 가스로부터 발생시킨 플라즈마를 이용한 CVD처리에 의해, 웨이퍼(W)의 표면에 원형의 막, 예컨대, 절연막 또는 배선 등을 구성하는 금속막 등이 형성된다. 프로세스 챔버(12)내에는, 웨이퍼(W)를 탑재하는 탑재대(13)와, 해당 탑재대(13)에 대향하여 배치되고 또한 플라즈마를 탑재대(13) 상의 웨이퍼(W)를 향해서 집중시키는 링(탑재대의 주변에 배치된 부재)(도시하지 않음)이 마련되어 있다. 이러한 링은 포커 스링으로 불려지고 있다. 웨이퍼(W)근방의 플라즈마 분포는 링의 위치에 의존한다. 이 때문에링 및 탑재대(13) 상의 웨이퍼(W)의 상대 위치 관계가 적절하지 않을 경우, 예컨대, 탑재대(13) 상의 웨이퍼(W)의 위치가 불적절한 경우, 혹은 링의 위치가 불적절한 경우에는, 막 위치 어긋남, 즉, 실제 성막 위치(CVD처리에 의해 실제로 성막 된 막의 위치)의 기준 성막 위치(막을 성막 해야 하는 목표위치)에 대한 어긋남이 발생한다. 따라서, 기판 반송 유닛(17)이 탑재대(13)에 웨이퍼(W)를 수수하는 위치를 조정하는 것에 의해, 탑재대(13) 상에 있어서의 웨이퍼(W)의 위치를 조정할 수 있어, 이에 의해, 링 및 웨이퍼(W)의 상대 위치 관계를 적절히 조정할 수 있다.
로더 모듈(9)의 내부의 압력은 대기압으로 유지되고, 프로세스 챔버(12)의 내부 압력은 진공에 유지된다. 로드 로크 모듈(18)은, 프로세스 챔버(12)와의 연결부에 진공측 게이트 밸브(21)를 구비함과 동시에 로더 모듈(9)과의 연결부에 대기측 게이트밸브(22)를 구비하여, 그 내부 압력 조정 가능한 진공 예비 반송실로서 구성된다.
로드 로크 모듈(18)의 내부에는, 대략 중앙부에 기판 반송 유닛(17)이 설치된다. 기판 반송 유닛(17)은, 수평방향으로 신축과 회전이 자유로운 아암(27)과, 해당 아암(27)의 선단부에 접속되어 웨이퍼(W)를 지지하는 두 갈래형상의 반송 포크(25)를 가진다. 기판 반송 유닛(17)은 아암(27)을 신축 및 회전시키는 것에 의해 웨이퍼(W)를 지지하는 반송 포크(25)를 이동시키고, 이에 의해, 웨이퍼(W)를 반송한다.
로드 로크 모듈(18)에는, 프로세스 챔버(12)측에 제 1 버퍼(23)가 설치되고, 로더 모듈(9)측에 제 2 버퍼(24)가 설치된다. 제 1 버퍼(23) 및 제 2 버퍼(24)는 웨이퍼(W)를 일시적으로 유지하여, CVD처리가 실시되어 있지 않은 웨이퍼(W)와 CVD처리가 실시된 웨이퍼(W)의 원활한 교체를 가능하게 한다.
또한, 기판 처리 시스템(10)은, 프로세스 쉽(11), 로더 모듈(9) 및 오리엔터(16) 등의 기판 처리 시스템(10)의 구성 요소의 동작을 제어하는 시스템 컨트롤러(제어부)(도 2참조)와, 로더 모듈(9)의 길이 방향 단부에 배치된 오퍼레이션 GUI(Graphical User Interface)(26)를 구비한다.
상기 시스템 컨트롤러는 CVD처리에 대응하는 프로그램에 따라 각 구성 요소의 동작을 제어한다. 오퍼레이션 GUI(26)는, 예컨대, LCD(Liquid Crystal Display)로 이루어지는 터치패널 디스플레이(도시하지 않음)를 가진다. 상기 터치 패널 디스플레이는 각 구성 요소의 동작 상황을 표시하고, 조작자의 조작 입력을 받아들인다.
도 2는, 도 1의 기판 처리 시스템의 각 구성 요소의 동작을 제어하는 시스템 컨트롤러의 블럭도이다.
도 2에 도시하는 바와 같이 시스템 컨트롤러는, EC(Equipment Controller)(30)와, 복수의 MC(Module Controller)(31)와, EC(30)와 각 MC(31)를 접속하는 스위칭 허브(32)를 구비한다. 해당 시스템 컨트롤러는 EC(30)로부터 LAN(Local Area Network)(33)를 거쳐서, 기판 처리 시스템(10)이 설치되어 있는 공장 전체의 제조 공정을 관리하는 MES(Manufacturing Execution System)로서의 PC(34)에 접속되어 있다. MES는, 시스템 컨트롤러와 연계하여 공장에 있어서의 공정에 관한 실시간 정보를 기간 업무 시스템(도시하지 않음)에 피드백 함과 동시에, 공장 전체의 부하 등을 고려해서 공정에 관한 판단을 실행한다.
EC(30)는, 각 MC(31)를 통괄하여 기판 처리 시스템(10) 전체의 동작을 제어하는 주 제어부(마스터 제어부)이다. 또한, EC(30)는, CPU, RAM, HDD 등을 가지고, 오퍼레이션 GUI(26)로 조작자에 의해 지정된 웨이퍼(W)의 처리조건, 즉, 레시피에 대응하는 프로그램에 따라 제어 신호를 송신하는 것에 의해, 프로세스 쉽(11), 로더 모듈(9) 및 오리엔터(16)의 동작을 제어한다.
스위칭 허브(32)는, EC(30)로부터의 제어 신호에 따라 EC(30)의 접속처인 MC(31)를 전환한다.
MC(31)는, 각각 프로세스 쉽(11), 로더 모듈(9) 및 오리엔터(16)의 동작을 제어하는 부 제어부(슬레이브 제어부)이다. 각 MC(31)는, DIST(Distribution) 보드(35)에 의해 GHOST 네트워크(36)를 거쳐서 각 I/O(입출력)모듈(37)에 접속된다. GHOST 네트워크(36)는, 각 MC(31)가 가지는 MC보드에 탑재된 GHOST(General High-Speed Optimum Scalable Transceiver)라고 칭해지는 LSI에 의해 실현되는 네트워크이다. GHOST 네트워크(36)에서는, 최대 31개의 I/O모듈(37)을 접속하는 것이 가능하고, GHOST 네트워크(36)에서는, MC(31)가 마스터에 해당하고, I/O 모듈(37)이 슬레이브에 해당한다.
I/O 모듈(37)은, 예컨대, 프로세스 쉽(11)에 있어서의 각 구성 요소(이하,「엔드 디바이스」라고 함)에 접속된 복수의 I/O부(38)로 이루어지고, 각 엔드 디바 이스에의 제어 신호 및 각 엔드 디바이스로부터의 출력신호의 전달을 실행한다. I/O 모듈(37)에 있어서 I/O부(38)에 접속되는 엔드 디바이스에는, 예컨대, 프로세스 챔버(12)의 탑재대(13), 처리 가스 도입 장치 및 고주파 전극이 해당한다.
또한, 각 GHOST네트워크(36)에는, I/O부(38)에 있어서의 디지털 신호, 아날로그 신호 및 시리얼 신호의 입출력을 제어하는 I/O보드(도시하지 않음)도 접속된다.
기판 처리 시스템(10)에 있어서, 웨이퍼(W)에 CVD처리를 실시할 때에는, CVD처리의 레시피에 대응하는 프로그램에 따라 EC(30)가, 스위칭 허브(32), MC(31), GHOST네트워크(36) 및 I/O모듈(37)에 있어서의 I/O부(38)를 거쳐서, 프로세스 쉽(11)의 각 엔드 디바이스에 제어 신호를 송신하는 것에 의해 프로세스 쉽(11)에 있어서 CVD처리를 실행한다.
도 2의 시스템 컨트롤러에서는, 복수의 엔드 디바이스가 EC(30)에 직접 접속되는 일없이, 해당 복수의 엔드 디바이스에 접속된 I/O부(38)가 모듈화되어서 I/O모듈(37)을 구성하고, 해당 I/O모듈(37)이 MC(31) 및 스위칭 허브(32)를 거쳐서 EC(30)에 접속되기 때문에, 통신 계통을 간소화할 수 있다.
또한, EC(30)가 송신하는 제어 신호에는, 원하는 앤드 디바이스에 접속된 I/O부(38)의 어드레스 및 해당 I/O부(38)를 포함하는 I/O모듈(37)의 어드레스가 포함되어 있기 때문에, 스위칭 허브(32)는 제어 신호의 I/O모듈(37)의 어드레스를 참조하고, MC(31)의 GHOST는 제어 신호의 I/O부(38)의 어드레스를 참조하는 것에 의해， 스위칭 허브(32)나 MC(31)가 CPU에 제어 신호의 송신처의 문의를 행하는 필요 를 없앨 수 있어, 이에 의해, 제어 신호의 원활한 전달을 실현할 수 있다.
도3은, 도1에 있어서의 오리엔터의 개략 구성을 나타내는 수평단면도이다.
도3에 있어서, 오리엔터(16)는 하우징체(39)와, 해당 하우징체(39)의 거의 중앙에 배치되는 회전대(40)와, 해당 회전대(40)에 탑재되는 웨이퍼(W)의 주연부에 대응해서 배치된 화상 센서(41) 및 오리엔터 센서(42)와, 기판 반송 유닛(19)을 이용하여 회전대(40) 상에 있어서의 웨이퍼(W)의 센터링을 실행하는 센터링 기구(도시하지 않음)를 구비한다.
회전대(40)에 웨이퍼(W)를 탑재하여 수평면 내에서 회전시켜, 오리엔터 센서(42)에 의해 회전하는 웨이퍼(W)의 주연의 위치를 측정하는 것에 의해，웨이퍼(W)의 중심위치의 어긋남을 측정할 수 있다. 센터링 기구는, 오리엔터 센서(42)에 의한 웨이퍼(W)의 중심 위치의 어긋남을 측정한 후, 기판반송 유닛(19)에 회전대(40)로부터 웨이퍼(W)를 받아들이게 하고, 또한, 기판반송 유닛(19)이 회전대(40)에 웨이퍼(W)를 재차 수수할 때에, 측정된 웨이퍼(W)의 중심 위치의 어긋남에 근거하여 기판반송 유닛(19)에 의한 회전대(40)로의 웨이퍼(W)의 수수위치를 조정시키는 것에 의해 센터링을 실행한다. 즉, 예시된 실시 형태에 있어서는, 기판반송 유닛(19), 회전대(40), 오리엔터 센서(42), 및 MC(31)(및/또는 EC(30))에 의해 실현되는 연산 및 제어 기능에 의해 상기 센터링 기구가 구성된다.
화상 센서(41)는, 웨이퍼(W)의 주연부의 화상 인식을 실행한다. 구체적으로는, 예컨대, 화상 센서(41)는, 취득한 화상의 콘트라스트에 근거하여 성막부(막이 성막되어 있는 부분)와 비성막부(막이 성막되어 있지 않은 부분)의 경계를 인식하 고, 비성막부의 폭을 측정한다. 이러한 기능을 가지는 상업적으로 이용 가능한 화상 센서(41)로서는, 코그넥스 주식회사(Cognex Corporation)제의 것이 있다. 또한, 화상 센서(41)는, 회전대(40) 상에서 센터링이 실행된 웨이퍼(W)의 주연부와 대향하는 위치에 배치되어 있다.
오리엔터(16)는, 해당 오리엔터(16)의 각 구성 요소, 예컨대, 회전대(40)나 화상 센서(41)의 동작을 제어하는 오리엔터 컨트롤 유닛(43)에 접속된다. 오리엔터 컨트롤 유닛(43)은 도 2의 시스템 컨트롤러에 있어서의 오리엔터(16)에 대응하는 MC(31)의 I/O모듈(37)에 있어서의 I/O부(38)에 접속된다. 또한, 해당 오리엔터(16)의 각 구성 요소는 인터록 신호선(44)을 거쳐서 I/O모듈(37)에 있어서의 I/O부(38)에 접속되고, 인터록 신호선(44)은, 오리엔터(16)의 각 구성 요소의 동작 정지 신호인 인터록 신호를 오리엔터(16)로부터 I/O모듈(37)로 전달한다.
다음에, 본 실시의 형태에 따른 막 위치 조정 방법에 대해서 설명한다.
도 4는, 도 1의 기판 처리 시스템에 있어서 실행되는 막 위치 조정처리의 플로 차트이다. 본 처리는 프로세스 챔버(12)의 메인터넌스, 예컨대, 링의 교환을 실행할 때마다 실행된다.
도4에 있어서, 우선, 후프(14)로부터 반출된 웨이퍼(W)가 오리엔터(16)에 반입되고, 해당 오리엔터(16)는 센터링 기구에 의해 웨이퍼(W)의 센터링을 실행한다(스텝S41).
이어서, 센터링된 웨이퍼(W)가 프로세스 챔버(12)내에 반입되어, 프로세스 챔버(12)내에서 웨이퍼(W)에 CVD처리가 실시되어 웨이퍼(W)의 표면에 막이 형성된 다(스텝S42). 이 때의 CVD처리는, 막과 비성막부의 경계가 명료하게 나타나도록 통상의 프로세스 레시피와는 다른 레시피에 따라서 실행된다. 이에 의해, 오리엔터(16)의 화상 센서(41)가 취득하는 화상의 콘트라스트가 높아져, 화상 인식을 보다 정밀도 있게 실행할 수 있다.
이어서, 표면에 막이 형성된 웨이퍼(W)를 오리엔터(16)에 반입하고, 해당 오리엔터(16)는 오리엔터 센서(42)에 의해 웨이퍼(W) 중심 위치의 어긋남을 측정한다(스텝S43). 이 때, 센터링 기구에 의해 웨이퍼(W)의 센터링을 실행해도 좋다.
그 후, 오리엔터(16)는 화상 센서(41)에 의해 웨이퍼(W)의 주연부를 화상 인식하여 비성막부의 폭을 측정한다(스텝S44). 이 때, 오리엔터(16)는 회전대(40)에 의해 웨이퍼(W)를 회전시키고, 화상 센서(41)는 웨이퍼(W)의 주연부에 있어서 원주방향에 따른 90°마다 비성막부의 폭을 측정한다. 즉, 화상 센서(41)는 비성막부의 폭을 4군데에서 측정한다.
이어서, 오리엔터(16)는 EC(30)로 스텝S43에서 측정된 웨이퍼(W)의 중심위치의 어긋남 및 스텝S44에서 측정된 비성막부의 폭을 송신하고, EC(30)는 비성막부의 폭에 기하여 막 위치 어긋남, 구체적으로는, 웨이퍼(W)의 중심 위치에 대한 형성된 막의 중심위치의 어긋남을 산출한다(스텝S45).
그 후, 스텝S46에 있어서, EC(30)는 산출된 막 위치 어긋남이 0.2mm이내이면 본 처리를 종료한다. 한편， 막 위치 어긋남이 0.2mm보다 크면, 또한, EC(30)는, 막 위치 어긋남 및 웨이퍼(W)의 중심위치의 어긋남에 근거하여, 막 위치 어긋남의 발생 요인을 판별한다. 구체적으로는, 웨이퍼(W)의 중심위치의 어긋남이 클 때는, 웨이퍼(W)의 반송중에 어긋남이 생겼을 가능성이 높으므로, 프로세스 챔버(12)의 탑재대(13)에 있어서의 웨이퍼(W)의 탑재 위치가 부적절하다고 판단하고, 웨이퍼(W)의 중심 위치의 어긋남이 작을 때는, 웨이퍼(W)의 반송중에 어긋남이 발생했을 가능성이 작으므로, 프로세스 챔버(12)에 있어서의 링의 위치가 부적절하다고 판단한다.
이어서, EC(30)는 성막을 실행한 프로세스 쉽(11)에 대응하는 MC(31)에 막 위치 어긋남(정보)을 송신하고, 해당 MC(31)는 송신된 막 위치 어긋남에 근거하여, 해당 막 위치 어긋남을 해소하기 위한 탑재대(13) 상에 있어서의 웨이퍼(W)의 위치의 조정량을 산출하고, 산출된 조정량에 근거하여 대응하는 프로세스 챔버(12)에 있어서의 링과 탑재대(13) 상의 웨이퍼(W)의 상대 위치 관계를 조정하여(스텝S47), 그 후, 스텝S41으로 되돌아온다. 또한, 상술한 바와 같이, 상대 위치 관계의 조정은, 기판 반송 유닛(17)이 탑재대(13)에 웨이퍼(W)를 수수하는 위치를 조정하는 것에 의해 실행할 수가 있기 때문에, 스텝S47에 있어서는, 예컨대, MC(31)에 기억되어 있는 웨이퍼(W) 수수 위치(웨이퍼(W)반송 목표 위치)의 변경이 실행된다.
상술한 도 4의 처리에 의하면, 기판 처리 시스템(10)이 구비하는 오리엔터(16)의 화상 센서(41)에 의해 웨이퍼(W)의 비성막부의 폭이 측정되어, EC(30)에 의해 측정된 비성막부의 폭에 근거하여 막 위치 어긋남이 산출되고, MC(31)에 의해 산출된 막 위치 어긋남에 근거하여 프로세스 챔버(12)에 있어서의 링과 탑재대(13) 상의 웨이퍼(W)의 상대 위치 관계가 조정된다. 즉, 웨이퍼(W)를 기판 처리 시스템(10)으로부터 반출할 필요가 없고, 조작자가 산출된 막 위치 어긋남을 기판 처리 시스템(10)에 입력할 필요가 없고, 또한, 조작자가 아니라 화상 센서(41)에 의해 비성막부의 폭을 측정하기 때문에 측정 오차가 작다. 따라서, 막 위치 어긋남의 해소를 쉽게 실행할 수 있다.
또한, 도4의 처리는 각 프로세스 챔버(12)에 적용할 수 있으므로, 기판 처리 시스템(10)이 구비하는 프로세스 챔버(12)가 많을수록 조작자의 수고를 더는 효과가 커진다.
도4의 처리에서는, 웨이퍼(W)의 주연부에 있어서 원주방향에 따른 90° 마다 비성막부의 폭이 측정되므로, 형성된 막의 중심위치를 쉽게 산출할 수 있어, 그로 인해 막 위치 어긋남을 쉽게 산출할 수 있다.
또한, 도 4의 처리에서는, 웨이퍼(W)의 중심위치의 어긋남이 측정되므로, 막 위치 어긋남이 발생했을 경우, 해당 막 위치 어긋남의 발생 요인이, 프로세스 챔버(12)의 탑재대(13)에 있어서의 웨이퍼(W)의 탑재 위치의 부적절인지, 프로세스 챔버(12)에 있어서의 링의 위치의 부적절인지를 판별할 수 있다.
오리엔터(16)에 있어서 웨이퍼(W)의 주연부를 화상 인식할 경우, 웨이퍼(W)의 중심위치의 어긋남이 크면, 비성막부가 화상 센서(41)의 촬상 범위로부터 일탈하는 일이 있다. 이것을 방지하기 위해서, 도4의 처리에 있어서, 화상 센서(41)에 의한 웨이퍼(W)의 주연부의 화상 인식에 앞서 웨이퍼(W)의 센터링을 실행해도 좋다. 이에 의해, 화상 센서(41)의 촬상 범위로부터 비성막부가 일탈하는 것을 방지할 수 있고, 그로인해, 비성막부의 폭을 효율적으로 측정할 수 있다.
또한, 도 4의 처리에서는, 웨이퍼(W)의 표면에 막을 형성하기 전에 웨이 퍼(W)의 센터링이 실행되므로, 막의 형성후에 웨이퍼(W)의 중심 위치의 어긋남을 측정하는 것에 의해 기판 처리 시스템(10)에 있어서의 웨이퍼(W)의 반송에 기인하는 어긋남을 측정할 수 있어, 막 위치 어긋남의 발생 요인을 상세히 검토할 수 있다.
상술한 도4의 처리에서는, 화상 센서(41)가 성막부의 폭을 4곳에서 측정했으나, 측정 개소의 수는 이에 한정되지 않고, 형성된 막의 중심위치를 특정할 수 있는 수이면 된다. 예컨대, 화상 센서(41)가 원주방향에 따른 120°마다, 즉, 3곳에서 비성막부의 폭을 측정해도 좋다.
도 4의 처리는, 웨이퍼(W)에 성막 처리를 실시하는 경우뿐 만아니라, 에칭 처리를 실시하는 경우에도 적용하는 것이 가능하다. 구체적으로는, 에칭 처리가 실시된 웨이퍼(W)에 있어서, 웨이퍼(W)의 주연부에 있어서의 비에칭부의 폭을 화상 센서(41)에 의해 측정하는 것에 의해, 기준 에칭 영역(에칭 목표 영역)에 대한 실제 에칭 영역(에칭이 실시된 원형영역)의 어긋남을 산출하고, 해당 산출된 영역의 어긋남에 근거하여, 에칭 처리를 실행하는 프로세스 챔버(12)에 있어서의 탑재대 상의 웨이퍼(W)의 위치를 조정할 수 있다.
또한, 도4의 처리는, 프로세스 챔버(12)의 메인터넌스를 실행할 때마다 실행된다고 했으나, 도4의 처리의 실행 타이밍은 이에 한정되지 않고, 예컨대, 어떤 제조 로트와 다른 제조 로트의 사이에서 실행해도 좋다.
상술한 본 실시의 형태에 따른 막 위치 조정 방법이 적용되는 기판 처리 시스템은, 도1에 나타내는 바와 같은 서로 평행히 배치된 프로세스 쉽을 2개 구비하 는 패러랠 타입의 기판 처리 시스템에 한정되지 않고, 도5에 도시하는 바와 같이 웨이퍼(W)에 CVD 처리를 실시하는 진공처리실로서의 복수의 프로세스 모듈이 방사 형상으로 배치된 기판 처리 시스템이여도 좋다.
도 5는, 본 실시의 형태에 따른 막 위치 조정 방법이 적용되는 기판 처리 시스템의 변형예의 개략 구성을 나타내는 평면도이다. 또한, 도5에 있어서는, 도1의 기판 처리 시스템(10)에 있어서의 구성요소와 동일한 구성요소에는 동일한 부호를 부여하고, 그 설명을 생략한다.
도 5에 있어서, 기판 처리 시스템(45)은, 평면에서 보았을 때 6각형의 트랜스퍼 모듈(46)과, 해당 트랜스퍼 모듈(46)의 주위에 방사 형상으로 배치 된，웨이퍼(W)에 CVD처리를 실시하는 4개의 프로세스 모듈(47∼50)과, 직사각형형상의 공통 반송실로서의 로더 모듈(9)과, 트랜스퍼 모듈(46) 및 로더 모듈(9)의 사이에 배치되어, 트랜스퍼 모듈(46)과 로더 모듈(9)을 연결하는 2개의 로크 모듈(51, 52)을 구비한다.
트랜스퍼 모듈(46) 및 각 프로세스 모듈(47∼50)은 내부의 압력이 진공으로 유지되고, 트랜스퍼 모듈(46)과 각 프로세스 모듈(47∼50)은, 각각 게이트 밸브(53∼56)를 거쳐서 접속된다.
기판 처리 시스템(45)에서는, 로더 모듈(9)의 내부압력이 대기압으로 유지되는 한편, 트랜스퍼 모듈(46)의 내부압력은 진공으로 유지된다. 그 때문에, 각 로드 로크 모듈(51, 52)은, 각각 트랜스퍼 모듈(46)과의 연결부에 게이트 밸브(57, 58)를 구비함과 동시에, 로더 모듈(9)과의 연결부에 도어 밸브(59, 60)를 구비하는 것에 의해, 그 내부압력을 조정 가능한 진공 예비 반송실로서 구성된다. 또한, 각 로드 로크 모듈(51, 52)은 로더 모듈(9) 및 트랜스퍼 모듈(46)의 사이에서 수수되는 웨이퍼(W)를 일시적으로 탑재하기 위한 탑재대(61, 62)를 가진다.
트랜스퍼 모듈(46)은 그 내부에 배치된 확장과 수축 및 선회 자유롭게 이루어진 프로그 레그(frog leg) 타입의 기판 반송 유닛(63)을 가지고, 기판 반송 유닛(63)은, 수평 방향으로 신축과 회전이 자유로운 아암(64)과, 해당 아암(64)의 선단부에 접속되어서 웨이퍼(W)를 지지하는 두 갈래형상의 반송 포크(65)를 가진다. 기판 반송 유닛(63)은, 각 프로세스 모듈(47∼50)이나 각 로드 로크 모듈(51, 52)의 사이에서 웨이퍼(W)를 반송한다.
각 프로세스 모듈(47∼50)은, 각각 처리가 실시되는 웨이퍼(W)를 탑재하는 탑재대(도시하지 않음)를 가진다. 여기에서, 프로세스 모듈(47∼50)은 기판 처리 시스템(10)에 있어서의 프로세스 챔버(12)와 동일한 구성을 가진다.
또한, 기판 처리 시스템(45)에 있어서의 각 구성 요소의 동작은, 기판 처리 시스템(10)에 있어서의 시스템 컨트롤러와 동일한 구성을 가지는 시스템 컨트롤러에 의해 제어된다.
상술한 본 실시의 형태에 따른 막 위치 조정 방법이 적용되는 기판 처리 시스템에 있어서의 각 프로세스 챔버는 웨이퍼(W)에 CVD처리를 실시하는 진공 처리실에 한정되지 않고, 반도체 디바이스의 제조공정에 있어서 웨이퍼(W)의 표면에 막을 형성하는 처리실이면 좋고, 예컨대, 웨이퍼(W)에 열처리, 또는 PVD 처리를 실시하는 처리실이더라도 좋다.
또한, 상술한 기판 처리 시스템(10)에 있어서 표면에 막이 형성되는 기판은, 반도체 디바이스용의 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display)나 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등이더라도 좋다.
상술한 방법은, 상술한 각종 기능을 실현하기 위한 소프트웨어의 프로그램 코드를 기록한 기억 매체를, 시스템 컨트롤러에 공급하고, 시스템 컨트롤러의 컴퓨터(CPU 또는 MPU 등)가 기억 매체에 저장된 프로그램 코드를 읽어내어 실행하는 것에 의해, 컴퓨터 스스로가, 혹은 컴퓨터에 의해 제어되는 연산 장치가 상기의 막 위치 어긋남의 연산 및 웨이퍼 중심 위치 어긋남의 연산을 실행하고, 또한, 컴퓨터에 의해 생성되는 제어 신호에 의해 기판 처리 시스템(10)의 각 구성 요소(프로세스 쉽, 오리엔터, 반송 장치 등)를 제어하는 것에 의해, 실시할 수 있다.
프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대, 플로피(등록상표)디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, D VD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광디스크, 자기 테이프, 비휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 프로그램 코드를 네트워크를 거쳐서 다운로드해도 좋다.
컴퓨터가 읽어낸 프로그램 코드를 실행하는 것에 의해, 상기 본 실시의 형태에 따른 각종 기능을 실현할 뿐만아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터 상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해 상술한 본 실시의 형태에 따른 기능을 실현해도 좋다.
또한, 기억 매체로부터 읽어내어진 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 입력된 후, 그 프로그램 코드의 지시에 근거하여, 그 확장기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 실행하고, 그 처리에 의해 전술한 본 실시의 형태에 따른 각종 기능을 실현해도 좋다.
상기 프로그램 코드의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 형태로 이루어져도 좋다.
또한, 본 발명에 근거하는 막 위치 조정 방법은, 탑재대에 탑재된 웨이퍼(기판)를 클램프 링에 의해 꽉 누른 상태에서 CVD처리를 실행하는 성막장치에도 적용할 수 있다. 클램프 링 그 자체는 당업자에게 잘 알려져 있기 때문에, 여기에서는 상세히 설명하지 않는다. 클램프 링은 웨이퍼의 외경보다도 약간 작은 내경을 가지기 때문에, 클램프 링에 의해 웨이퍼를 꽉 누른 상태에서 CVD처리를 실행하면, 클램프 링에 덮힌 웨이퍼의 주연부에 도6에 나타내는 바와 같은 비성막부가 발생한다. 이 경우도, 도6에서 설명한 바와 같은 막 위치 어긋남이 문제가 될 수 있지만, 이 문제도, 먼저 설명한 본 발명에 근거하는 막 위치 조정 방법에 의해 해결할 수 있다.
또한, 클램프링과 웨이퍼의 사이에는 미소한 간격이 존재하기 때문에, 이 미소 간격에 침입한 성막 가스에 의해, 웨이퍼의 클램프 링에 덮힌 영역에도 약간의 성막이 발생한다. 그러면, 전술한 스텝S44에 있어서의 화상 센서(41)에 의한 비성막부의 폭의 측정 정밀도가 저하할 우려가 있다. 비성막부의 폭의 높은 측정 정밀 도를 확보하기 위해서, 화상 센서(41)에 의해 취득되는 화상에 있어서의 성막부와 비성막부의 콘트라스트가 높아지는 조건에서 전술의 스텝S42를 실행하는 것이 바람직하다.
높은 콘트라스트의 화상을 얻기 위한 방법에 대해서, WF6가스 및 H2가스를 이용하여 W(텅스텐)막을 CVD에 의해 성막하는 경우를 예로 들어서 설명한다. 통상의 성막 처리시에는, 매립성에 우수한 반응 율속(律速)상태에서 성막이 실시된다. 이에 대하여, 본 발명에 근거하는 막 위치 조정 방법을 실시할 경우, 전술한 스텝S42에 있어서의 성막처리를, 선택성에 우수한 공급 율속 상태에서 실시한다. 그렇게 하면, 웨이퍼의 클램프 링에 덮힌 영역 상에서의 성막량을 격감시킬 수 있기 때문에, 화상 센서(41)에 의해 취득되는 화상에 있어서의 성막부와 비성막부의 콘트라스트를 높일 수 있다. 반응 율속 상태와 공급 율속 상태의 전환은 WF6가스와 H2가스의 공급비를 변경하는 것에 의해 실행할 수 있다. WF6 가스의 공급량을 크게하면, 성막반응은 반응 율속 측으로 시프트하고, WF6 가스의 공급량을 작게 하면, 성막반응은 공급 율속 측으로 시프트한다.
Claims (7)
- 기판의 표면에 막을 형성하는 막 형성 장치와, 상기 기판의 센터링을 실행하는 센터링 장치와, 제어부를 구비하고, 상기 센터링 장치는 상기 기판 의 중심위치의 어긋남을 측정하는 위치 어긋남 센서와 상기 기판의 표면에 있어서 상기 막이 형성되지 않는 비성막부를 화상 인식하는 화상 센서를 가지는 기판 처리 시스템에 있어서의 막 위치 조정 방법에 있어서,상기 막 형성 장치에 의해, 기판에 막을 형성하는 막 형성 스텝과,상기 화상 센서에 의해, 상기 막 형성 스텝에 있어서 상기 막이 형성된 상기 기판에 있어서의 비성막부의 폭을 측정하는 폭 측정 스텝과,상기 제어부에 의해, 기준 성막 위치에 대한 상기 기판에 형성된 막의 위치의 어긋남을 상기 폭 측정 스텝에 있어서 측정된 상기 비성막부의 폭에 근거하여 산출하는 막 위치 어긋남 산출 스텝과,상기 제어부에 의해, 상기 막 위치 어긋남 산출 스텝에 있어서 산출된 상기 막의 위치의 어긋남에 근거하여, 상기 막 형성 장치에 있어서의 상기 기판의 위치를 조정하는 기판 위치 조정 스텝을 가지는 것을 특징으로 하는막 위치 조정 방법.
- 제 1 항에 있어서,상기 기판 및 상기 막은 원형이고, 상기 폭 측정 스텝에서는, 상기 기판의 주연부에 있어서 원주방향에 따른 90°마다 상기 비성막부의 폭이 측정되는 것을 특징으로 하는막 위치 조정 방법.
- 제 1 항에 있어서.상기 막 형성 스텝후에, 상기 위치 어긋남 센서에 의해 상기 기판의 중심 위치의 어긋남을 측정하는 중심 위치 어긋남 측정 스텝을 또한 가지는 것을 특징으로 하는막 위치 조정 방법.
- 제 1 항에 있어서,상기 막 형성 스텝전에, 상기 센터링 장치에 의해 상기 기판의 센터링을 실행하는 센터링 스텝을 또한 가지는 것을 특징으로 하는위치 조정 방법.
- 제 1 항에 있어서,상기 막 형성 스텝후에 있어서 상기 폭 측정 스텝전에, 상기 센터링 장치에 의해 상기 기판의 센터링을 실행하는 센터링 스텝을 또한 가지는 것을 특징으로 하는막 위치 조정 방법.
- 기판의 표면에 막을 형성하는 막 형성 장치와, 상기 기판의 센터링을 실행하는 센터링 장치와, 제어부를 구비하고, 상기 센터링 장치는 상기 기판 의 중심위치의 어긋남을 측정하는 위치 어긋남 센서와 상기 기판의 표면에 있어서 상기 막이 형성되지 않는 비성막부를 화상 인식하는 화상 센서를 가지는 기판 처리 시스템에 있어서의 막 위치 조정 방법을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체에 있어서,상기 프로그램은,상기 막 형성 장치에 의해, 상기 기판에 상기 막을 형성시키는 막 형성 모듈과,상기 화상 센서에 의해, 상기 비성막부의 폭을 측정시키는 폭 측정 모듈과,상기 제어부에 의해, 측정된 상기 비성막부의 폭에 근거하여, 기준 성막 위치에 대한 상기 기판에 형성된 막의 위치의 어긋남을 산출시키는 위치 어긋남 산출 모듈과,상기 제어부에 의해, 산출된 상기 위치의 어긋남에 근거하여, 상기 막 형성 장치에 있어서의 상기 기판의 위치를 조정시키는 기판 위치 조정 모듈을 가지는 것을 특징으로 하는기억 매체.
- 기판의 표면에 막을 형성하는 막 형성 장치와, 상기 기판의 센터링을 실행하는 센터링 장치와, 제어부를 구비하고, 상기 센터링 장치는 상기 기판 의 중심위치의 어긋남을 측정하는 위치 어긋남 센서를 가지는 기판 처리 시스템에 있어서,상기 센터링 장치는, 상기 막 형성 장치에 의해 막이 형성된 기판의 표면에 있어서 막이 성막되어 있지 않은 비성막부를 화상 인식함과 동시에 상기 비성막부의 폭을 측정하는 기능을 가지는 화상 센서를 가지고,상기 제어부는, 측정된 상기 비성막부의 폭에 근거하여, 기준 성막 위치에 대한 상기 기판에 형성된 막의 위치의 어긋남을 산출함과 동시에, 상기 산출된 위치의 어긋남에 근거하여 상기 막 형성 장치에 있어서의 상기 기판의 위치를 조정하도록 구성되어 있는 것을 특징으로 하는기판 처리 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2006-122436 | 2006-04-26 | ||
| JP2006122436A JP4878202B2 (ja) | 2006-04-26 | 2006-04-26 | 膜位置調整方法、記憶媒体及び基板処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080108565A KR20080108565A (ko) | 2008-12-15 |
| KR101026006B1 true KR101026006B1 (ko) | 2011-03-30 |
Family
ID=38655540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087025939A KR101026006B1 (ko) | 2006-04-26 | 2007-04-26 | 막 위치 조정 방법, 기억 매체 및 기판 처리 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8318238B2 (ko) |
| JP (1) | JP4878202B2 (ko) |
| KR (1) | KR101026006B1 (ko) |
| CN (1) | CN101356631B (ko) |
| WO (1) | WO2007126016A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170142924A (ko) * | 2016-06-20 | 2017-12-28 | 도쿄엘렉트론가부시키가이샤 | 피처리 기판의 탑재 위치의 설정 방법 및 성막 시스템 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008007675A1 (fr) * | 2006-07-11 | 2008-01-17 | Tokyo Electron Limited | procédé de formation de film, procédé de nettoyage, et dispositif de formation de film |
| US8135560B2 (en) | 2009-01-30 | 2012-03-13 | Applied Materials, Inc. | Sensor system for semiconductor manufacturing apparatus |
| CN103132016B (zh) * | 2013-02-22 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种膜边调整器 |
| JP6634275B2 (ja) * | 2015-12-04 | 2020-01-22 | 東京エレクトロン株式会社 | 成膜システム |
| WO2018110301A1 (ja) * | 2016-12-12 | 2018-06-21 | 東京エレクトロン株式会社 | 基板処理装置、基板処理方法および記憶媒体 |
| JP6847770B2 (ja) * | 2017-05-31 | 2021-03-24 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置および基板処理方法 |
| CN109473365A (zh) * | 2017-09-08 | 2019-03-15 | 李亚玲 | Cvd沉膜偏移制程异常的测量与监控方法 |
| KR20210017943A (ko) * | 2019-08-09 | 2021-02-17 | 캐논 톡키 가부시키가이샤 | 성막 시스템, 성막 시스템의 이상 개소 판별 방법, 컴퓨터 판독 가능 기록매체, 및 기록매체에 기록된 컴퓨터 프로그램 |
| TWI772697B (zh) | 2019-10-23 | 2022-08-01 | 華邦電子股份有限公司 | 半導體製程的監控方法 |
| CN112802772A (zh) * | 2019-11-13 | 2021-05-14 | 华邦电子股份有限公司 | 半导体工艺的监控方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130721A (ja) * | 1993-10-29 | 1995-05-19 | Tokyo Electron Ltd | 処理装置 |
| JPH07142459A (ja) * | 1993-11-12 | 1995-06-02 | Tokyo Electron Ltd | 処理システム |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2949528B2 (ja) * | 1991-03-13 | 1999-09-13 | 東京エレクトロン株式会社 | ウエハの中心位置検出方法及びその装置 |
| US5565034A (en) * | 1993-10-29 | 1996-10-15 | Tokyo Electron Limited | Apparatus for processing substrates having a film formed on a surface of the substrate |
| KR101015778B1 (ko) * | 2003-06-03 | 2011-02-22 | 도쿄엘렉트론가부시키가이샤 | 기판 처리장치 및 기판 수수 위치의 조정 방법 |
| JP4376116B2 (ja) * | 2003-06-03 | 2009-12-02 | 東京エレクトロン株式会社 | 基板受け渡し位置の調整方法 |
| US6934661B2 (en) * | 2003-12-16 | 2005-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer edge detector |
-
2006
- 2006-04-26 JP JP2006122436A patent/JP4878202B2/ja active Active
-
2007
- 2007-04-26 KR KR1020087025939A patent/KR101026006B1/ko active IP Right Grant
- 2007-04-26 US US12/298,570 patent/US8318238B2/en active Active
- 2007-04-26 WO PCT/JP2007/059098 patent/WO2007126016A1/ja active Application Filing
- 2007-04-26 CN CN200780001371XA patent/CN101356631B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07130721A (ja) * | 1993-10-29 | 1995-05-19 | Tokyo Electron Ltd | 処理装置 |
| JPH07142459A (ja) * | 1993-11-12 | 1995-06-02 | Tokyo Electron Ltd | 処理システム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170142924A (ko) * | 2016-06-20 | 2017-12-28 | 도쿄엘렉트론가부시키가이샤 | 피처리 기판의 탑재 위치의 설정 방법 및 성막 시스템 |
| KR101993975B1 (ko) * | 2016-06-20 | 2019-06-27 | 도쿄엘렉트론가부시키가이샤 | 피처리 기판의 탑재 위치의 설정 방법 및 성막 시스템 |
| US10564634B2 (en) | 2016-06-20 | 2020-02-18 | Tokyo Electron Limited | Method for setting mounting position of target substrate and film forming system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101356631B (zh) | 2010-06-02 |
| JP4878202B2 (ja) | 2012-02-15 |
| WO2007126016A1 (ja) | 2007-11-08 |
| CN101356631A (zh) | 2009-01-28 |
| JP2007294752A (ja) | 2007-11-08 |
| US8318238B2 (en) | 2012-11-27 |
| US20090087542A1 (en) | 2009-04-02 |
| KR20080108565A (ko) | 2008-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101026006B1 (ko) | 막 위치 조정 방법, 기억 매체 및 기판 처리 시스템 | |
| US11742229B2 (en) | Auto-calibration to a station of a process module that spins a wafer | |
| US7406360B2 (en) | Method for detecting transfer shift of transfer mechanism and semiconductor processing equipment | |
| JP4892225B2 (ja) | 真空処理方法、真空搬送装置および半導体処理装置 | |
| JP5030542B2 (ja) | 真空処理装置 | |
| JP2009107107A (ja) | カメラによるロボットキャリブレーションのための方法及び装置 | |
| US20100008688A1 (en) | Method for aligning transfer position of transfer system | |
| JP2008135517A (ja) | 基板処理装置の制御装置、制御方法および制御プログラムを記憶した記憶媒体 | |
| JP2010251464A (ja) | 真空処理装置 | |
| JP5203102B2 (ja) | 半導体処理装置の運転方法 | |
| JP5571122B2 (ja) | 基板処理装置および基板処理装置の制御方法 | |
| TWI838131B (zh) | 對於旋轉晶圓之處理模組之處理站的自動校正 | |
| KR20020029799A (ko) | 웨이퍼 위치표시 라인을 갖는 웨이퍼암 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170221 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190305 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 10 |