JP4877975B2

JP4877975B2 - Ｖｃｍドライバと磁気ディスク制御装置

Info

Publication number: JP4877975B2
Application number: JP2006339271A
Authority: JP
Inventors: 洋黒岩
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2006-12-16
Filing date: 2006-12-16
Publication date: 2012-02-15
Anticipated expiration: 2026-12-16
Also published as: JP2008152851A

Description

本発明は、ＶＣＭドライバと磁気ディスク制御装置に関し、例えば、ハードディスクメモリ装置に用いられるものに適用して有効な技術に関するものである。

ハードディスク駆動装置では高速アクセスの観点からトラック間を跨いで移動するシーク時間を短縮する方向にある。この結果、ＶＣＭ（Voice Coil Motor）の駆動電流は増加してシーク動作時の発熱が問題になっている。この発熱問題を解決する為、位置決め制御の精度が要求されない代わりに電力消費が大きくなるシーク期間のみＰＷＭ（パルス幅変調）駆動によって消費電力を下げ、高精度制御が要求され、上記ＰＷＭ駆動によるノイズの影響が無視できないリード・ライト時はリニア駆動に切り替えるようにしたＰＷＭ・リニア併用方式が、例えば特開２００２−１８４１３７公報、特開２００２−３５８７４２公報により提案されている。
特開２００２−１８４１３７公報特開２００２−３５８７４２公報

図１２には、この発明に先立って検討された前記ＰＷＭ・リニア併用方式の磁気ディスク制御装置のブロック図が示されている。マイクロコンピュータを含むようなコントローラＣＮＴは、位置指令情報と磁気ヘッド及び信号処理ＩＣにより取り出された位置情報とから駆動電流指令CODEを形成する。この駆動電流指令CODEは、デジタル／アナログ変換回路ＤＡＣによりアナログ信号DACOUTに変換される。制御アンプＡＭＰ２は、上記アナログ信号DACOUTを基に抵抗Ｒx ，Ｃx 及びＣx2の時定数回路で設定されたスルーレートを持つ駆動電圧Ｖcnt を形成する。基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、回路の動作基準電圧である。上記駆動電圧Ｖcnt は、利得１のバッファＡＭＰ３を通して第１駆動回路部ＤＲＶ１の入力端子に伝えられる。上記バッファＡＭＰ３の出力信号は、位相反転させるバッファＡＭＰ４を通して第２駆動回路部ＤＲＶ２の入力端子に伝えられる。

上記第１駆動回路部ＤＲＶ１と第２駆動回路部ＤＲＶ２は、それぞれＰＷＭ変調回路と縦列形態の２つのアンプを有する。三角波発生回路ＴＲＡＧと、上記第１駆動回路部ＤＲＶ１と第２駆動回路部ＤＲＶ２に含まれるＰＷＭ変調回路とは、ＰＷＭ動作のときのそれぞれＰＷＭ駆動電圧を形成する。上記駆動回路部ＤＲＶ１，ＤＲＶ２の縦列形態の２つのアンプは、リニア動作のときには入力側アンプの出力信号がそのまま出力側アンプに伝えられる。ＰＷＭ動作のときには、モード信号ＭＯＤＥによりスイッチが切り替えられて上記ＰＷＭ駆動電圧が出力側アンプに伝えられる。上記駆動回路部ＤＲＶ１とＤＲＶ２は、出力端子ＶＣＭＰとＶＣＭＮに接続されたボイスコイルモータＶＣＭを駆動する。このボイスコイルモータの駆動電流Ｉvcm は、抵抗Ｒs により電圧信号に変換される。この電圧信号は、センスアンプＡＭＰ１により増幅されて、上記制御アンプＡＭ２の帰還信号とされる。これにより、駆動電圧Ｖcnt は上記アナログ信号DACOUTに比例した駆動電流をボイスコイルモータＶＣＭに流すようにする。

上記駆動回路部ＤＲＶ１とＤＲＶ２は、差動動作（相補動作）し、制御アンプＡＭＰ２の駆動電圧Ｖcnt からボイスコイルモータＶＣＭの両端電圧ＶＣＭＰ−ＶＣＭＮまでの伝達利得が２×ＧLIN となる。ここで、ＧLIN は駆動回路部（入力側アンプ＋出力側アンプ）ＤＲＶ１，ＤＲＶ２におけるリニア動作時の電圧利得である。ＰＷＭ動作では、駆動電圧Ｖcnt に対し線形なＰＷＭ変調回路でパルス信号に変換し出力側アンプに入力する。ＰＷＭ変調回路のゲインをＧPWM （１／Ｖａ）、出力側アンプのゲインをＧO とすると、ボイスコイルモータＶＣＭの両端ＶＣＭＰ−ＶＣＭＮには、Ｖcnt ×ＧPWM ×ＧO で決まる電圧が印加される。例えば、三角波発生回路ＴＲＡＧの振幅をＶa 、ＰＷＭ変調回路のゲインをＧPWM （１／Ｖａ）、出力側アンプのゲイン（ＧO)をＶpsとすると、Ｖcnt からＶＣＭＰ−ＶＣＭＮまでの伝達利得は、２×１／Ｖａ×Ｖpsとなる。この時、出力側アンプのゲインＧO は、線形とみなしており、ＧPWM ×ＧO ＝ＧLIN となるように設定している。出力側アンプは、ＰＷＭ動作・リニア動作の両モードに対応しており、内部切替スイッチでモード切り替えし、リニアモードではＡＢ級パワーアンプ、ＰＷＭモードではＤ級パワーアンプとして動作する。

リニアモード時の出力側アンプはＡＢ級アンプの構成をとっており、不感帯は生じずに線形な電圧アンプとして動作する。一方、ＰＷＭ駆動時の出力側アンプは、貫通電流を防止する為のデッド（Dead）時間がある為、必然的に不感帯が生じる。この為、上記のようにＧPWM ×ＧO ＝ＧLIN と設定していても、電流誤差回路（ＡＭＰ２）からの電流指示値Ｖcnt に対し、ＰＷＭモードとリニアモード間で出力オフセットが生じ、これがＰＷＭ／リニアの切り替え時に電流変動を生じさせる要因となっている事が判った。

つまり、図１３のタイミング図に示すように、ＰＷＭ駆動時は貫通電流を防止するためのデッド時間ｔDEADが設けられる。図１３の参考回路に示したように端子ＶＣＭＰからＶＣＭＮへ電流を流している例を示している。この時、駆動回路部ＤＲＶ１の出力ＭＯＳＦＥＴＭ１と駆動回路部ＤＲＶ２の出力ＭＯＳＦＥＴＭ４がオン状態となり、駆動回路部ＤＲＶ１の出力ＭＯＳＦＥＴＭ２と駆動回路部ＤＲＶ２の出力ＭＯＳＦＥＴＭ３はオフ状態であり、整流用として動作する。端子ＶＣＭＰがロウレベルからハイレベルに変化するとき、整流側のＭＯＳＦＥＴＭ２がオフしてからデッド時間ｔDEADの後に上記ＭＯＳＦＥＴＭ１をオン状態にする。ここで、上記デッド時間ｔDEADの遅れ時間が生じる。同様に、ＶＣＭＮがハイレベルからロウレベルに変化するときでは、整流側のＭＯＳＦＥＴＭ３をオフ状態にしてからデッド時間ｔDEADの後に上記ＭＯＳＦＥＴＭ４をオン状態にする。ここでもデッド時間ｔDEADの遅れ時間が生じる。

このように、ＰＷＭの１周期間Ｔpwm に、２×ｔDEADの遅れ時間が生じる事になるので、入力DUTYからボイスコイルモータＶＣＭの両端ＶＣＭＰ−ＶＣＭＮまでの伝達特性は、DUTY×Ｖps−２×ｔDEAD×ｆpwm ×Ｖpsとなる。ｆpwm はＰＷＭ周波数であり、Ｖpsは出力側アンプの電源電圧である。更に、Duty＝Ｖcnt ／Ｖa （Ｖa は三角波発生回路ＴＲＡＧの出力振幅）なので、ボイスコイルモータＶＣＭの両端ＶＣＭＰ−ＶＣＭＮに印加される出力電圧をＶOUT とすると、
ＶOUT ＝Ｖcnt×２／Ｖa ×Ｖps−２×ｔDEAD×ｆpwm ×Ｖps
＝Ｖcnt ×｛（２／Ｖa ）−２×ｔDEAD×ｆpwm ｝×Ｖpsとなる。

以上より、ＰＷＭモードとリニアモードとの駆動電圧Ｖcnt から出力電圧ＶOUT （ＶＣＭＰ−ＶＣＭＮ）までの伝達特性は、図１４に示すようになる。図１４の特性図に示すように、リニアモードとＰＷＭモードの間には、±２×ｔDEAD×ｆpwm ×Ｖps×Ｖa のようなオフセットＶoff が生じる事となる。上記のようなオフセットＶoff が生じると、図１５のＰＷＭ／リニア切替波形図に示したように、同じ電流Ｉvcm をボイスコイルモータＶＣＭに流す場合、リニアモードとＰＷＭモードでは、前記図１４に示した駆動回路部でのオフセットに相当する電圧だけ過渡的な電流変動が生じてしまうものとなる。この電流変動期間はヘッドの位置を正しく制御できなくなるために、シーク動作時間をｔ１のように余分に長くしてしまうという問題を引き起こす。

この発明の目的は、シーク動作の短縮化を図ったＶＣＭドライバ及び磁気ディスク制御装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願における実施例の１つは下記の通りである。磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して電流制御信号を形成する。ＶＣＭドライバは、上記制御信電流信号に従って上記磁気ヘッドの位置制御を行う。上記ＶＣＭドライバは、電流電圧変換部と駆動回路部と帰還回路とを有する。上記電流電圧変換部は、上記電流制御信号に対応した駆動電圧を形成する。駆動回路部は、上記電流電圧変換部で形成された駆動電圧を受けて、ＰＷＭ動作により上記ボイスコイルモータの駆動電流を形成する。上記帰還回路は、上記駆動回路部の出力オフセット分を上記駆動電圧に負帰還させる。

ＰＷＭ動作特有の出力オフセットを帰還回路により低減させることによりシーク動作の短縮化を図ることができる。

図１には、この発明に係るＰＷＭ・リニア併用方式の磁気ディスク制御装置のブロック図が示されている。前記図１２と同様にマイクロコンピュータを含むようなコントローラＣＮＴは、位置指令情報と図示しない磁気ヘッド及び信号処理ＩＣにより取り出された位置情報とから駆動電流指令CODEを形成する。この駆動電流指令CODEは、デジタル／アナログ変換回路ＤＡＣによりアナログ信号DACOUTに変換される。制御アンプＡＭＰ２は、上記アナログ信号DACOUTを基に抵抗Ｒx ，Ｃx 及びＣx2の時定数回路で設定されたスルーレートを持つ駆動電圧Ｖcnt を形成する。基準電圧ＶＲＥＦ１，ＶＲＥＦ２は、回路の動作基準電圧である。上記駆動電圧Ｖcnt は、差動アンプＡＭＰ３で構成される利得１のバッファを通して第１駆動回路部ＤＲＶ１の入力端子に伝えられる。上記差動アンプＡＭＰ３の出力信号は、差動アンプＡＭＰ４で構成されたバッファで位相反転させて第２駆動回路部ＤＲＶ２の入力端子に伝えられる。

この実施例では、ＰＷＭ動作時におけるオフセット補償のために差動アンプＡＭＰ５で構成されたオフセット検出回路と帰還回路ＦＢＣが設けられる。上記差動アンプＡＭＰ５は、上記第１駆動回路部ＤＲＶ１の出力端子ＶＣＭＰと第２駆動回路部ＤＲＶ２の出力端子ＶＣＭＮの電圧を入力として、その差分をオフセット電圧として検知する。つまり、差動アンプＡＭＰ５の両入力端子（＋，−）に、抵抗Ｒ６を介して上記出力端子ＶＣＭＰ，ＶＣＭＮの電圧が供給される。上記差動アンプＡＭＰ５の入力端子＋と基準電圧ＶＲＥＦ１との間には、抵抗Ｒ７が設けられる。上記差動アンプＡＭＰ５の入力端子−と出力端子との間には、抵抗Ｒ７が設けられる。リニア動作時とＰＷＭ動作時で、電流制御ループ系の応答性を同じにするため、差動アンプＡＭＰ５のゲインＫs は、１／Ｋｓ＝Ｋpwm ＝Ｋlin とする。つまり、差動アンプＡＭＰ５において、Ｋs ＝Ｒ７／Ｒ６とすることで、ＰＷＭモードとリニアモードでＶcnt が変動しなくなり、モード切り替え時のＶＣＭ電流変動が生じなくなる。

上記差動アンプＡＭＰ５の出力電圧は、帰還回路ＦＢＣを通して上記差動アンプＡＭＰ３の帰還端子に帰還される。差動アンプＡＭＰ３は、上記ＰＷＭ動作のときには上記制御アンプＡＭＰ２で形成された駆動電圧Ｖcnt に上記オフセット電圧を負帰還して、それを相殺させるような駆動電圧Ｖcnt2を形成して第１駆動回路部ＤＲＶ１の入力に伝える。また、上記駆動電圧Ｖcnt2を差動アンプＡＭＰ４により反転されて第２駆動回路部ＤＲＶ２の入力に伝えられる。リニア動作のときには、帰還回路ＦＢＣのスイッチＳＷがオン状態にされ、上記差動増幅回路ＡＭＰ３はボルテージフォロワ回路として動作して駆動電圧Ｖcnt をそのまま駆動電圧Ｖcnt2として第１駆動回路部ＤＲＶ１の入力端子に伝える。この駆動電圧Ｖcnt2は、差動アンプＡＭＰ４を通して反転して第２駆動回路部ＤＲＶ２の入力端子に伝えられる。

コントローラＣＮＴは、モード切り替え信号ＭＯＤＥやＰＷＭ周波数信号ｆpwm を形成し、上記駆動回路部ＤＲＶ１，ＤＲＶ２や上記帰還回路ＦＢＣを制御して、位置決め制御中に両モードの切り替えを高速且つ滑らかに行う。ＰＷＭ動作からリニア動作への切り替え時の電流変動が低減する事で、低発熱や低消費電力化に有利なＰＷＭ動作をより広い電流範囲に適用できるようになる。

図２には、図１における本発明に関連する主要回路の回路図が示されている。図２においては、差動アンプＡＭＰ４は、利得１で反転するインバータ（−１）として示されている。上記駆動回路部ＤＲＶ１とＤＲＶ２は、その利得Ｋpwm として示されている。

図３には、図２の等価回路図が示されている。上記差動アンプＡＭＰ５は、両出力電圧Ｖo ＝２×Ｖa ×Ｋpwm を検出し、利得Ｋs(＝Ｒ７／Ｒ６）で増幅して帰還させる。差動アンプＡＭＰ３は、増幅部Ａ(s) と、帰還部Ｒfb/(Ｒfb＋Ｚc)及びＺc/( Ｒfb＋Ｚc)とで表されている。

図４には、図３の等価回路を更に簡略化した等価回路図が示されている。同図において、β1(s)＝ｓＣfb・Ｒfb／（１+sＣfb・Ｒfb) であり、β2(s)＝１／（１+sＣfb・Ｒfb) である。ＰＷＭ動作時における駆動電圧Ｖcnt から両出力電圧Ｖo までの伝達特性Ｈ(s) は、
Ｈ(s) =[2 Ｋpwm/β1(s)]/[1＋2 Ｋpwm/β1(s)×Ｋs Ｒfb β2(s)]
=[1/Ｋs]× [1+ sＣfbＲfb]/[1+sＣfbＲfb] ×[1/(2 Ｋs Ｋpwm)] となる。

上記帰還動作において駆動電圧Ｖcnt が変動しないためにリニア動作時と同じ応答性にする必要がある。ＰＷＭキャリア成分のノイズをフィルタし、更に最大限の歪み低減化を実現するように、負帰還の積分時定数を選択すると共に、リニア動作とＰＷＭ動作で、Ｖcnt からＶＣＭ出力（両出力電圧Ｖo)までのゲインを同一にし、モード切り替え時に、駆動電圧Ｖcnt が変動しないようにする事が重要である。すなわち、図５の特性図に示すように、１／Ｋｓを２×Ｋpwm=Ｋlin にして、ｆ１＝ｆ２とする。ｆ１＝１／２πＣfbＲfbであり、ｆ２＝ 1／２πＣfbＲfb（1/2/Ｋs/Ｋpwm)である。

図６には、この発明に係る磁気ディスク制御装置の一実施例のブロック図が示されている。図６は、前記図１の第１駆動回路部ＤＲＶ１，ＤＲＶ２のより詳細な回路構成が示されている。三角波発生回路ＴＲＡＧと、ＰＷＭ変調回路ＰＷＭＧ１とＰＷＭＧ２とは、ＰＷＭ動作のときの駆動電圧ＰＷＭＰ，ＰＷＭＮを形成する。上記駆動回路部ＤＲＶ１，ＤＲＶ２は、縦列形態の２つのアンプからなり、リニア動作のときには入力側アンプの出力信号がスイッチＳ１，Ｓ２を通して出力側アンプに伝えられる。ＰＷＭ動作のときには、モード信号ＭＯＤＥによりスイッチＳ１，Ｓ２が切り替えられて上記ＰＷＭ駆動電圧ＰＷＭＰ，ＰＷＭＮが出力側アンプに伝えられる。このようにして、駆動回路部ＤＲＶ１，ＤＲＶ２はリニア動作とＰＷＭ動作との切り替えが行われる。同図においては、前記差動アンプＡＭＰ５と帰還回路ＦＢＣは、回路ＣＴ１、ＣＴ２として示されている。

図７には、この発明に係る磁気ディスク制御装置の他の一実施例のブロック図が示されている。この実施例の帰還回路ＦＢＣは、上記第１駆動回路部ＤＲＶ１の出力端子ＶＣＭＰと第２駆動回路部ＤＲＶ２の出力端子ＶＣＭＮの電圧がそれぞれ差動アンプＡＭＰ５１，ＡＭＰ５２に負帰還させる。つまり、基準電圧ＶＲＥＦ２に対する出力端子ＶＣＭＰ，ＶＣＭＮをオフセット電圧として上記差動アンプＡＭＰ５１，ＡＭＰ５２に帰還させて、駆動電圧Ｖ１，Ｖ２を形成する。同図では、省略されているが、前記差動アンプＡＭＰ３のように、差動アンプＡＭＰ５１，ＡＭＰ５２の出力端子と帰還端子（−）との間には、スイッチが設けられており、リニア動作のときにはオン状態にされる。これにより、差動アンプＡＭＰ５１，ＡＭＰ５２はリニア動作のときにはボルテージフォロワ回路として動作する。

図８には、この発明に係る磁気ディスク制御装置の更に他の一実施例のブロック図が示されている。この実施例の帰還回路ＦＢＣは、上記第１駆動回路部ＤＲＶ１に対してのみ設けられる。つまり、上記第１駆動回路部ＤＲＶ１の出力端子ＶＣＭＰの電圧が差動アンプＡＭＰ５に負帰還させる。つまり、基準電圧ＶＲＥＦ３に対する出力端子ＶＣＭＰをオフセット電圧として上記差動アンプＡＭＰ５に帰還させて、駆動電圧Ｖ１を形成する。同図では、省略されているが、前記差動アンプＡＭＰ３のように、差動アンプＡＭＰ５の出力端子と帰還端子（−）との間には、スイッチが設けられており、リニア動作のときにはオン状態にされる。これにより、差動アンプＡＭＰ５はリニア動作のときにはボルテージフォロワ回路として動作する。この構成でも、オフセット電圧Ｖoff をほぼ半減させることができるからシーク動作の短縮化を図ることができる。

前記実施例のＶＣＭドライバでは、ＰＷＭ動作とリニア動作との駆動電圧Ｖcnt から出力電圧Ｖo （ＶＣＭＰ−ＶＣＭＮ）までの伝達特性は、図９に示すようになる。図９の特性図に示すように、リニア動作（リニアモード）とＰＷＭ動作（ＰＷＭモード）間には、前記図１４に示したような±２×ｔDEAD×ｆpwm ×Ｖps×Ｖa のようなオフセットＶoff が負帰還動作により補償される。理想的には前記のようにＰＷＭキャリア成分のノイズをフィルタし、更に最大限の歪み低減化を実現するように、負帰還の積分時定数を選択すると共にリニア動作とＰＷＭ動作で、Ｖcnt からＶＣＭ出力（両出力電圧Ｖo)までのゲインを同一にすれば、同じ特性になる。これができないとしても大幅に低減されたオフセット電圧Ｖoff'にすることができる。上記のように低減されたオフセットＶoff'のもとでは、図１０のＰＷＭ／リニア切替波形図に示したように、同じ電流Ｉvcm をボイスコイルモータＶＣＭに流す場合、リニア動作とＰＷＭ動作では、前記図９に示した駆動回路部での微小なオフセットＶoff'しか生じないから電流変動を小さいものとなる。この電流変動期間ｔ２が小さくなることにより、シーク動作時間の短縮化を図ることができる。

図１１には、この発明が適用される磁気ディスク装置の一実施例の概略構成図が示されている。ハードディスク記憶装置（ＨＤＤ）は、スピンドルモータによって高速回転しているディスク上にヘッドよりデータを書き込み、読み出す。記憶位置（ヘッドの位置）を可変するヘッドアクチュエータであるＶＣＭ（Ｖoice Ｃoil Ｍotor）を用い、ディスク上に予め記憶されたサーボ情報を信号処理ＩＣで読み出し、マイコンを含むコントローラによって上記ＶＣＭを駆動する電流指令を発行し、それをＤＡＣ（デジタル／アナログ変換回路）を含むモータ駆動回路部（ＤＲＶ１，ＤＲＶ２）によって上記ＶＣＭを駆動する帰還制御が行われる。この発明の適用によってトラックを跨がったメモリアクセスの高速化を図ることができる。同図のモータ駆動回路は、特に制限されないが、前記図１のＶＣＭドライバ及びＤＡＣを含んで１つの半導体基板上に形成される。

以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、駆動回路部ＤＲＶ１，ＤＲＶ２を構成する入力側アンプ、出力側アンプ及びそれに付加される切り替え回路の具体的構成は種々の実施形態を採ることができる。また、ＰＷＭ動作のときに両出力電圧、又は一方の出力電圧を負帰還させて駆動電圧を形成する回路は、種々の形態を採ることができる。例えば、前記理想的には前記のようにＰＷＭキャリア成分のノイズをフィルタし、更に最大限の歪み低減化を実現するように負帰還の積分時定数を選択してリニア動作と同等の特性をＰＷＭ動作で実現するようにして、駆動回路部ＤＲＶ１，ＤＲＶ２は、ＰＷＭ動作のみによって動作させるようにするものであってもよい。このようにすれば、回路の簡素化と低消費電力化を図ることができる。この発明は、ＨＤＤ等のようなＶＣＭドライバ及び磁気ディスク制御装置広く利用することができる。

この発明に係るＰＷＭ・リニア併用方式の磁気ディスク制御装置の一実施例を示すブロック図である。図１における本発明に関連する主要回路を示す回路図である。図２の等価回路図である。図３の等価回路を更に簡略化した等価回路図である。帰還回路を説明するための特性図である。この発明に係る磁気ディスク制御装置の一実施例を示すブロック図である。この発明に係る磁気ディスク制御装置の他の一実施例を示すブロック図である。この発明に係る磁気ディスク制御装置の更に他の一実施例を示すブロック図である。この発明に係るＶＣＭドライバの伝達特性図である。この発明に係るＶＣＭドライバの一例を示すＰＷＭ／リニア切替波形図である。この発明が適用される磁気ディスク装置の一実施例を示す概略構成図である。この発明に先立って検討されたＰＷＭ・リニア併用方式の磁気ディスク制御装置のブロック図である。図１２でのＰＷＭ駆動を説明するためのタイミング図である。図１３に対応した特性図である。図１４に対応したＰＷＭ／リニア切替波形図である。

符号の説明

ＤＲＶ１，ＤＲＶ２…駆動回路部、ＦＢＣ…帰還回路、ＰＷＭＧ１，ＰＷＭＧ２…ＰＷＭ変調回路、ＡＭＰ１…センスアンプ、ＡＭＰ２…制御アンプ、ＡＭＰ３〜ＡＭＰ５２…差動アンプ、ＤＡＣ…デジタル／アナログ変換回路、ＴＲＡＧ…三角波発生回路、Ｒ１〜Ｒ１３…抵抗、Ｒfb…帰還抵抗、Ｃfb…帰還キャパシタ、ＳＷ，Ｓ１，Ｓ２…スイッチ、ＶＣＭ…ボイスコイルモータ。

Claims

磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して形成された電流制御信号により上記磁気ヘッドの位置制御を行うボイスコイルモータの駆動電流を形成するＶＣＭドライバであって、
上記電流制御信号に対応した駆動電圧を形成する電流電圧変換部と、
上記電流電圧変換部で形成された駆動電圧に対応し、ＰＷＭ動作又はリニア動作により上記ボイスコイルモータの駆動電流を形成する駆動回路部と、
上記駆動回路部の出力オフセット分を上記駆動電圧に負帰還させる帰還回路と、
上記ボイスコイルモータの両端に流れる電流に対応した電圧信号をセンスするセンスアンプとを有し、
上記電流電圧変換部は、
上記センスアンプの出力信号を帰還信号として上記電流制御信号と誤差比較を行う制御アンプと、
上記制御アンプ出力を積分して上記駆動電圧を形成すると共に帰還ループ全体を安定に保つ位相補償手段とを有し、
上記駆動回路部は、
ＰＷＭ駆動手段とリニア駆動手段及び出力アンプとをそれぞれ有する第１駆動回路及び第２駆動回路と、
入力端子と帰還端子とを有し、上記入力端子に上記駆動電圧を受ける第１差動増幅回路と、
上記第１差動増幅回路の出力信号を位相反転させる第２差動増幅回路と、
モード信号に対応して上記ＰＷＭ駆動手段とリニア駆動手段とを切り替える選択回路とを有し、
上記第１駆動回路と第２駆動回路の出力信号が上記ボイスコイルモータの両端に伝えられ、
上記第１差動増幅回路は、上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときに上記モード信号に対応して上記帰還端子に自身の出力信号を帰還させるボルテージフォロワ動作を行って上記リニア動作を行い、
上記第１差動増幅回路は、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときに上記モード信号に対応して上記帰還端子に上記帰還回路を通した帰還信号が供給されて負帰還動作を行って上記ＰＷＭ動作を行い、
上記帰還回路は、上記ボイスコイルモータの両端電圧の差分を上記出力オフセット分として検知し、上記第１差動増幅回路の帰還端子に帰還させるＶＣＭドライバ。
磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して形成された電流制御信号により上記磁気ヘッドの位置制御を行うボイスコイルモータの駆動電流を形成するＶＣＭドライバであって、
上記電流制御信号に対応した駆動電圧を形成する電流電圧変換部と、
上記電流電圧変換部で形成された駆動電圧に対応し、ＰＷＭ動作又はリニア動作により上記ボイスコイルモータの駆動電流を形成する駆動回路部と、
上記ボイスコイルモータの両端に流れる電流に対応した電圧信号をセンスするセンスアンプとを有し、
上記電流電圧変換部は、
上記センスアンプの出力信号を帰還信号として上記電流制御信号と誤差比較を行う制御アンプと、
上記制御アンプ出力を積分して上記駆動電圧を形成すると共に帰還ループ全体を安定に保つ位相補償手段とを有し、
上記駆動回路部は、
ＰＷＭ駆動手段とリニア駆動手段及び出力アンプとを有して第１出力電圧を形成する第１回路と、
ＰＷＭ駆動手段とリニア駆動手段及び出力アンプとを有して第２出力電圧を形成する第２回路と、
上記駆動電圧が入力端子に供給され、所定の基準電圧に対する上記第１出力電圧が帰還端子に供給されて上記第１回路に供給される入力電圧を形成する第１差動回路と、
上記駆動電圧が位相反転されて入力端子に供給され、上記基準電圧に対する上記第２出力電圧が帰還端子に供給されて上記第２回路に供給される入力電圧を形成する第２差動回路と、
モード信号に対応して第１回路及び第２回路をＰＷＭ動作とリニア動作とに切り替え、上記第１差動回路及び第２差動回路の帰還端子と出力端子間をそれぞれ選択的に短絡させる選択回路とを有し、
上記第１回路と第２回路の第１，第２出力電圧が上記ボイスコイルモータの両端に伝えられ、
上記第１差動回路及び第２差動回路は、上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときに上記モード信号に対応して上記帰還端子に自身の出力信号を帰還させるボルテージフォロワ動作を行って上記リニア動作を行い、
上記第１差動回路及び第２差動回路は、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときに上記モード信号に対応して上記帰還端子にそれぞれに対応した上記基準電圧に対する上記出力電圧が供給されて負帰還動作を行って上記ＰＷＭ動作を行うＶＣＭドライバ。
磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して形成された電流制御信号によりボイスコイルモータの駆動電流を形成するＶＣＭドライバを備え、
上記電流制御信号に対応した駆動電圧を形成する電流電圧変換部と、
上記電流電圧変換部で形成された駆動電圧に対応し、ＰＷＭ動作又はリニア動作により上記ボイスコイルモータの駆動電流を形成する駆動回路部と、
上記駆動回路部の出力オフセット分を上記駆動電圧に負帰還させる帰還回路と、
上記ボイスコイルモータの両端に流れる電流に対応した電圧信号をセンスするセンスアンプとを有し、
上記電流電圧変換部は、
上記センスアンプの出力信号を帰還信号として上記電流制御信号と誤差比較を行う制御アンプと、
上記制御アンプ出力を積分して上記駆動電圧を形成すると共に帰還ループ全体を安定に保つ位相補償手段とを有し、
上記駆動回路部は、
ＰＷＭ駆動手段とリニア駆動手段及び出力アンプとをそれぞれ有する第１駆動回路及び第２駆動回路と、
入力端子と帰還端子とを有し、上記入力端子に上記駆動電圧を受ける第１差動増幅回路と、
上記第１差動増幅回路の出力信号を位相反転させる第２差動増幅回路と、
モード信号に対応して上記ＰＷＭ駆動手段とリニア駆動手段とを切り替える選択回路とを有し、
上記第１駆動回路と第２駆動回路の出力信号が上記ボイスコイルモータの両端に伝えられ、
上記第１差動増幅回路は、上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときに上記モード信号に対応して上記帰還端子に自身の出力信号を帰還させるボルテージフォロワ動作を行って上記リニア動作を行い、
上記第１差動増幅回路は、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときに上記モード信号に対応して上記帰還端子に上記帰還回路を通した帰還信号が供給されて負帰還動作を行って上記ＰＷＭ動作を行い、
上記帰還回路は、上記ボイスコイルモータの両端電圧の差分を上記出力オフセット分として検知し、上記第１差動増幅回路の帰還端子に帰還させる磁気ディスク制御装置
磁気ヘッドから読み出された位置情報と、コントローラからの位置指令情報とに対応して形成された電流制御信号によりボイスコイルモータの駆動電流を形成するＶＣＭドライバを備え、
上記電流制御信号に対応した駆動電圧を形成する電流電圧変換部と、
上記電流電圧変換部で形成された駆動電圧に対応し、ＰＷＭ動作又はリニア動作により上記ボイスコイルモータの駆動電流を形成する駆動回路部と、
上記ボイスコイルモータの両端に流れる電流に対応した電圧信号をセンスするセンスアンプとを有し、
上記電流電圧変換部は、
上記センスアンプの出力信号を帰還信号として上記電流制御信号と誤差比較を行う制御アンプと、
上記制御アンプ出力を積分して上記駆動電圧を形成すると共に帰還ループ全体を安定に保つ位相補償手段とを有し、
上記駆動回路部は、
ＰＷＭ駆動手段とリニア駆動手段及び出力アンプとを有して第１出力電圧を形成する第１回路と、
ＰＷＭ駆動手段とリニア駆動手段及び出力アンプとを有して第２出力電圧を形成する第２回路と、
上記駆動電圧が入力端子に供給され、所定の基準電圧に対する上記第１出力電圧が帰還端子に供給されて上記第１回路に供給される入力電圧を形成する第１差動回路と、
上記駆動電圧が位相反転されて入力端子に供給され、上記基準電圧に対する上記第２出力電圧が帰還端子に供給されて上記第２回路に供給される入力電圧を形成する第２差動回路と、
モード信号に対応して第１回路及び第２回路をＰＷＭ動作とリニア動作とに切り替え、上記第１差動回路及び第２差動回路の帰還端子と出力端子間をそれぞれ選択的に短絡させる選択回路とを有し、
上記第１回路と第２回路の第１，第２出力電圧が上記ボイスコイルモータの両端に伝えられ、
上記第１差動回路及び第２差動回路は、上記磁気ヘッドが隣接するトラックを順次に走査するトラッキング動作のときに上記モード信号に対応して上記帰還端子に自身の出力信号を帰還させるボルテージフォロワ動作を行って上記リニア動作を行い、
上記第１差動回路及び第２差動回路は、上記磁気ヘッドがトラックを跨いで移動するシーク動作のときに上記モード信号に対応して上記帰還端子にそれぞれに対応した上記基準電圧に対する上記出力電圧が供給されて負帰還動作を行って上記ＰＷＭ動作を行う磁気ディスク制御装置。