JP2015023746A

JP2015023746A - モータ駆動制御装置およびその動作方法

Info

Publication number: JP2015023746A
Application number: JP2013152436A
Authority: JP
Inventors: 龍平内田; Ryuhei Uchida
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2013-07-23
Filing date: 2013-07-23
Publication date: 2015-02-02
Also published as: US20150028789A1; CN104347094A; TW201517497A

Abstract

【課題】ハードディスク装置等の設計技術者の負担を軽減すること。
【解決手段】デジタル制御部１００はデジタル駆動電流指令値ＶＣＭＣＲＮＴと駆動電流デジタル検出信号ＤＩVCMに応答してデジタル駆動電圧指令信号ＤＤＲＶを生成して、Ｄ／Ａ変換器１０１はＤＤＲＶからアナログ駆動電圧指令信号ＡＤＲＶを生成する。ドライバ出力部１０２はＡＤＲＶに応答して、モータＶＣＭと検出抵抗Ｒｓとを駆動する。デジタル駆動電流指令値ＶＣＭＣＲＮＴが正のしきい値と負のしきい値との間の値である場合には、演算部１０８は第１の状態“１”の内部制御信号ＶＣＭＦＳ＿ｉを生成して駆動電流検出増幅器１０３のゲインを第１の状態“Ｈ”に制御する。そうでない場合には、演算部１０８は増幅器１０３のゲインを小さな第２の状態“Ｌ”に制御する。
【選択図】図１

Description

本発明は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)等を駆動するためのモータ駆動制御装置およびその動作方法に関し、特にハードディスク装置等の設計技術者の負担を軽減するのに有効な技術に関するものである。

ハードディスク装置(ＨＤＤ)では、データの読み書きを行わない場合には、磁気ヘッドを磁気ディスクの外周よりも外側のランプ機構へ退避・停止するロード／アンロード方式が採用されている。ホストからの命令に従ってロード動作によって磁気ヘッドをランプ機構の退避位置からディスク媒体表面に移動することでリード／ライト動作を実行して、リード／ライト動作の終了後にはホストからの命令に従ってアンロード動作によって磁気ヘッドを反対にディスク媒体表面からランプ機構の退避位置に移動するものである。

更に、ハードディスク装置(ＨＤＤ)では、スピンドルモータによって磁気ディスクを高速回転させ、回転中の磁気ディスクの媒体表面にリード／ライトのための磁気ヘッドを近接させボイスコイルモータ(ＶＣＭ)によって磁気ディスクの径方向に磁気ヘッドを移動して磁気ディスクの情報の書き込みと読み出しとが実行される。

下記特許文献１と下記特許文献２とには、ハードディスク装置(ＨＤＤ)のボイスコイルモータ駆動回路において、磁気ヘッドのシーク動作とトラッキング動作とをＰＷＭ駆動で行うことによって、従来のシーク時のＰＷＭ駆動とトラッキング時のリニア駆動の両方式の設計負担や回路規模等の問題を解消することが記載されている。尚、良く知られているように、シーク動作は磁気ヘッドを所望の記憶トラックまで移動する動作であり、トラッキング動作はリード・ライトのために所望の記憶トラックに追従させる動作である。更に、下記特許文献１と下記特許文献２には、ハードディスク装置(ＨＤＤ)のボイスコイルモータ(ＶＣＭ)のコイルの駆動電流をフィードバック制御する制御回路をデジタル回路によって構成することが記載されている。

特開２００５−３０４０９５号公報特開２００５−３０４０９６号公報

本発明者は本発明に先立って、ハードディスク装置(ＨＤＤ)において磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと呼ばれる半導体集積回路の開発に従事した。

図８は、本発明に先立って本発明者によって検討された半導体集積回路ＩＣであるボイスコイルモータドライバの構成を示す図である。

図８に示した半導体集積回路ＩＣは、磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するボイスコイルモータドライバであり、具体的には磁気ディスクを高速回転するスピンドルモータを駆動するスピンドルモータドライバとボイスコイルモータを駆動するボイスコイルモータドライバを集積化したコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路である。

図８に示した半導体集積回路ＩＣの半導体チップには、デジタル差分生成・位相補償制御部１００とデジタル・アナログ変換器１０１とドライバ出力部１０２と駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とシリアル入出力インターフェース１０７とが集積化されている。

図８に示した半導体集積回路ＩＣのドライバ出力部１０２の第１および第２ＶＣＭドライバ出力端子ＶＣＭＰ、ＶＣＭＮには、コイルＬと寄生抵抗ＲＬを有するボイスコイルモータ(ＶＣＭ)と電流検出抵抗Ｒｓとが接続される。

《半導体集積回路の詳細な構成》
以下に、図８に示した半導体集積回路ＩＣの詳細な構成について、説明する。

《シリアル入出力インターフェース》
シリアル入出力インターフェース１０７には、半導体集積回路ＩＣの外部のマイクロコンピュータ等からデジタル駆動電流指令値ＶＣＭＣＲＮＴと積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとＰＷＭ動作イネーブル信号ＰＷＭＥＮＡとデジタル制御信号ＶＣＭＦＳとキャリブレーションイネーブル信号ＣＡＬＥＮＡとが供給される。特に、デジタル制御信号ＶＣＭＦＳは、ボイスコイルモータ(ＶＣＭ)コイル駆動電流Ｉvcmのフルスケールの大きさを制御するものである。

シリアル入出力インターフェース１０７からデジタル駆動電流指令値ＶＣＭＣＲＮＴと積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとが、デジタル差分生成・位相補償制御部１００に供給される。シリアル入出力インターフェース１０７からＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ドライバ出力部１０２に供給される。シリアル入出力インターフェース１０７からデジタル制御信号ＶＣＭＦＳが、駆動電流検出増幅器１０３に供給され、シリアル入出力インターフェース１０７からキャリブレーションイネーブル信号ＣＡＬＥＮＡが、オフセットキャリブレーション部１０６に供給される。

《デジタル差分生成・位相補償制御部》
デジタル差分生成・位相補償制御部１００は、デジタル乗算器により構成されたデジタル増幅器１００１と、デジタル減算器１００２と、２個のデジタル乗算器１００３、１００４と、デジタル積分器１００５と、デジタル加算器１００６とを含んでいる。

デジタル差分生成・位相補償制御部１００は、コントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの指令情報と駆動電流検出増幅器１０３のボイスコイルモータ駆動電流情報から生成されるデジタル駆動電流検出信号ＤＩVCMのフィードバック情報との電流差分情報ＩＥＲＲを生成してドライバ出力部１０２の入力に供給される駆動電圧指令信号ＤＤＲＶ、ＡＤＲＶを生成する。

デジタル乗算器により構成されたデジタル増幅器１００１は、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴをデジタル増幅する。デジタル増幅器１００１によってデジタル増幅されたデジタル駆動電流指令値ＶＣＭＣＲＮＴはデジタル減算器１００２の一方の入力端子に供給され、オフセットキャリブレーション部１０６のデジタル増幅器１０６３から生成されるデジタル駆動電流検出信号ＤＩVCMはデジタル減算器１００２の他方の入力端子に供給される。その結果、デジタル減算器１００２の出力端子から生成されるデジタル差分駆動電流情報ＩＥＲＲが、デジタル乗算器１００３の一方の入力端子とデジタル乗算器１００４の一方の入力端子とに供給される。

シリアル入出力インターフェース１０７の２個の制御レジスタには外部のマイクロコンピュータ等のコントローラから積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとが事前に格納されている。従って、シリアル入出力インターフェース１０７からデジタル乗算器１００３の他方の入力端子とデジタル乗算器１００４の他方の入力端子とには、積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとがそれぞれ供給される。その結果、デジタル乗算器１００３はデジタル減算器１００２のデジタル差分駆動電流情報ＩＥＲＲとシリアル入出力インターフェース１０７の積分ゲイン情報ＩＧＡＩＮとの乗算を実行して、その乗算結果をデジタル積分器１００５の入力端子に供給する。更にデジタル乗算器１００４はデジタル減算器１００２のデジタル差分駆動電流情報ＩＥＲＲとシリアル入出力インターフェース１０７の比例ゲイン情報ＰＧＡＩＮの乗算を実行して、その乗算結果をデジタル加算器１００６の一方の入力端子に供給する。またデジタル加算器１００６の他方の入力端子にはデジタル積分器１００５の出力端子からデジタル差分駆動電流積分情報が供給され、デジタル加算器１００６の一方の入力端子にデジタル乗算器１００４の出力端子からデジタル差分駆動電流比例情報が供給されている。従って、デジタル差分生成・位相補償制御部１００のデジタル加算器１００６の出力端子から生成されるデジタル駆動電圧指令信号ＤＤＲＶとしてのデジタル差分駆動電流比例積分情報(比例積分情報)は、デジタル・アナログ変換器１０１の入力端子に供給される。

《デジタル・アナログ変換器》
図８に示した半導体集積回路ＩＣでは、デジタル差分生成・位相補償制御部１００のデジタル加算器１００６の出力端子から生成されるデジタル駆動電圧指令信号ＤＤＲＶは、デジタル・アナログ変換器１０１によってアナログ駆動電圧指令信号ＡＤＲＶに変換されドライバ出力部１０２の入力端子に供給される。

このデジタル・アナログ変換器１０１には、高速で高分解能のＤ／Ａ変換が可能なΣΔ型デジタル・アナログ変換器が使用されている。ΣΔ型デジタル・アナログ変換器の構成回路の大部分がデジタル回路であるので、半導体集積回路ＩＣの微細化半導体製造プロセスによって、低消費電力と高速化とを実現することが可能である。更にΣΔ型デジタル・アナログ変換器では、ΣΔ変調によって変換出力信号と入力信号の差分が生成され、この差分が積分され、この積分値が最小となるようにフィードバック処理が実行される。その結果、ノイズ・シェーピング効果と呼ばれるように、ΣΔ型デジタル・アナログ変換器の比較器の出力に含まれる量子化雑音は高周波数へシフトするので、高いＳ／Ｎ比を実現することが可能である。

《ドライバ出力部》
図８に示した半導体集積回路ＩＣでは、ドライバ出力部１０２は、デジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶに応答して、第１ＶＣＭドライバ出力端子ＶＣＭＰと第２ＶＣＭドライバ出力端子ＶＣＭＮの間に接続された電流検出抵抗Ｒｓとボイスコイルモータ(ＶＣＭ)とを駆動するものである。尚、ボイスコイルモータ(ＶＣＭ)は、コイルＬと寄生抵抗ＲＬとを直列に含んだものである。

図１に示すように、ドライバ出力部１０２は、プリドライバ１０２１と帰還容量１０２２と帰還抵抗１０２３とＰＷＭ変調器１０２４と第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６と帰還増幅器１０２７とによって構成されている。

プリドライバ１０２１の非反転入力端子＋にはデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶが供給されて、プリドライバ１０２１の反転入力端子−には帰還容量１０２２と帰還抵抗１０２３とを介して帰還増幅器１０２７の帰還出力信号が供給される。プリドライバ１０２１の出力端子はＰＷＭ変調器１０２４の入力端子に接続され、ＰＷＭ変調器１０２４の出力端子は第１ＶＣＭドライバ出力増幅器１０２５の第１入力端子Ｉｎ１と第２ＶＣＭドライバ出力増幅器１０２６の第１入力端子Ｉｎ１とに接続されている。更にプリドライバ１０２１の出力信号は、第１ＶＣＭドライバ出力増幅器１０２５の第２入力端子Ｉｎ２と第２ＶＣＭドライバ出力増幅器１０２６の第２入力端子Ｉｎ２とに供給される。

また、第１ＶＣＭドライバ出力増幅器１０２５の出力端子は第１ＶＣＭドライバ出力端子ＶＣＭＰと帰還増幅器１０２７の反転入力端子−とに接続され、第２ＶＣＭドライバ出力増幅器１０２６の出力端子は第２ＶＣＭドライバ出力端子ＶＣＭＮと帰還増幅器１０２７の非反転入力端子＋に接続されている。

更に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６には、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラからＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される。

ハイレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される場合に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、ＰＷＭ変調器１０２４から第１入力端子Ｉｎ１に供給される三角波ＰＷＭキャリア信号とプリドライバ１０２１から第２入力端子Ｉｎ２に供給されるプリドライバ出力信号に応答する。従って、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、プリドライバ１０２１のプリドライバ出力信号の電圧レベルに比例するパルス幅を有する駆動パルス出力信号を生成する。その際に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６の増幅トランジスタにハイレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡに応答して小さなバイアス電圧が供給されるので、増幅トランジスタはＤ級増幅動作を実行して増幅トランジスタの消費電力が低減されることが可能となる。

尚、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とから逆位相の駆動パルス出力信号が生成され、ボイスコイルモータ(ＶＣＭ)の両端子はこの逆位相の駆動パルス出力信号により駆動される。この駆動パルス幅が変化するＰＷＭ制御によるパルス駆動モードは、例えばシーク動作等の磁気ヘッドの移動駆動量の大きい場合に好適なものとなる。

ローレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが供給される場合には、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、プリドライバ１０２１のプリドライバ出力信号の電圧レベルに比例する増幅出力信号を生成するリニア駆動モードを実行する。従って、この場合には、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とは、ＰＷＭ変調器１０２４から第１入力端子Ｉｎ１に供給される三角波ＰＷＭキャリア信号に対して、非応答となる。その際に、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６の増幅トランジスタにはローレベルのＰＷＭ動作イネーブル信号ＰＷＭＥＮＡに応答して大きなバイアス電圧が供給され、増幅トランジスタはＡＢ級増幅動作を実行して増幅トランジスタの増幅信号歪みが低減されることが可能となる。

尚、第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とからは逆位相の線形増幅出力信号が生成されて、ボイスコイルモータ(ＶＣＭ)の両端子はこの逆位相の線形増幅出力信号によって駆動される。この増幅振幅が変化するアナログ制御によるリニア駆動モードは、例えばトラッキング動作等の磁気ヘッドの移動駆動量の小さい場合に好適なものとなる。

図１に示したドライバ出力部１０２に含まれたプリドライバ１０２１と帰還容量１０２２と帰還抵抗１０２３と帰還増幅器１０２７とは、ドライバ出力部１０２の増幅精度を向上する負帰還ループとして機能する。第１ＶＣＭドライバ出力増幅器１０２５と第２ＶＣＭドライバ出力増幅器１０２６とがパルス駆動モードとリニア駆動モードとのいずれで動作する場合も、この負帰還ループが機能する。すなわち、帰還増幅器１０２７は第１ＶＣＭドライバ出力増幅器１０２５の出力端子と第２ＶＣＭドライバ出力増幅器１０２６の出力端子との間の端子間増幅電圧を検出して、検出した端子間増幅電圧をプリドライバ１０２１の反転入力端子−に供給する。プリドライバ１０２１の非反転入力端子＋にはデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶが供給されているので、プリドライバ１０２１の反転入力端子−の電圧情報はプリドライバ１０２１の非反転入力端子＋の電圧情報と一致するように負帰還ループが機能する。従って、プリドライバ１０２１の非反転入力端子＋のアナログ駆動電圧指令信号ＡＤＲＶとプリドライバ１０２１の反転入力端子−に伝達される第１および第２のＶＣＭドライバ出力増幅器１０２５、１０２６の両出力端子間増幅電圧とが一致するものとなる。尚、帰還容量１０２２と帰還抵抗１０２３とは、負帰還ループの安定性を向上するための位相補償回路として機能するとともにＰＷＭ動作時において帰還増幅器１０２７のパルス波形状態の出力信号を平滑化するためのフィルタとして機能する。

《駆動電流検出増幅部》
図８に示した半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の差動入力端子に２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して電流検出抵抗Ｒｓの両端子間電圧が供給される。一方の電流検出端子ＲＳＩＮＰは抵抗１０３２を介して駆動電流検出増幅部１０３の差動増幅器１０３１の非反転入力端子＋に接続され、この非反転入力端子＋には抵抗１０３３を介して基準電圧Ｖ_REFが供給される。他方の電流検出端子ＲＳＩＮＮは抵抗１０３４を介して駆動電流検出増幅部１０３の差動増幅器１０３１の反転入力端子−に接続され、この反転入力端子−は抵抗１０３５を介して差動増幅器１０３１の出力端子に接続される。

従って、駆動電流検出増幅器１０３は、ボイスコイルモータ(ＶＣＭ)に直列接続された電流検出抵抗Ｒｓに流れるコイル駆動電流Ｉvcmの電流値を検出する。駆動電流検出増幅器１０３の出力端子から生成されるアナログ駆動電流検出信号ＡＩVCMは、アナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とによってデジタル駆動電流検出信号ＤＩVCMに変換される。すなわち、ボイスコイルモータ(ＶＣＭ)の駆動電流情報は、デジタル差分生成・位相補償制御部１００へのデジタル駆動電流検出信号ＤＩVCMのフィードバック情報として使用される。

駆動電流検出増幅器１０３の増幅ゲインは、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラから供給されるデジタル制御信号ＶＣＭＦＳにより設定可能とされる。

《アナログ・デジタル変換器》
図８に示した半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の出力端子からのアナログ増幅出力信号はアナログ・デジタル変換器１０４によってデジタル電流検出信号に変換されてデシメーションフィルタ１０５の入力端子に供給される。

このアナログ・デジタル変換器１０４には、折り返し雑音と量子化雑音とを低減でき、更に回路規模の小さいと言う特徴を持ったオーバー・サンプリングΣΔ型アナログ・デジタル変換器が使用されている。このΣΔ型アナログ・デジタル変換器は、アナログ減算器とアナログ積分器と比較器と遅延回路と１ビットローカルデジタル・アナログ変換器によって構成できるので、回路規模を低減することが可能となる。更にΣΔ型アナログ・デジタル変換器でも、差分生成と差分積分と積分値フィードバック処理とが実行されるので、ノイズ・シェーピング効果によって高いＳ／Ｎ比を実現することが可能である。

《デシメーションフィルタ》
図８に示した半導体集積回路ＩＣのデシメーションフィルタ１０５は、上述したオーバー・サンプリングΣΔ型アナログ・デジタル変換器１０４によって高くなったサンプリングレートを適度なサンプリングレートまで落とすための間引き処理を実行する。またこのデシメーションフィルタ１０５は、ΣΔ型アナログ・デジタル変換器１０４によるノイズ・シェーピング効果により低周波領域の量子化雑音が減少した分、増大した高周波領域の量子化雑音を抑圧するためのローパスフィルタとして機能する。従って、このデシメーションフィルタ１０５は、デジタルフィルタによって構成されるが、ローパスフィルタと間引き回路とから構成される。

《オフセットキャリブレーション部》
図８に示した半導体集積回路ＩＣのオフセットキャリブレーション部１０６は、上述したデジタル差分生成・位相補償制御部１００によるフィードバック制御に先行して駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５の誤差を低減するためのキャリブレーション動作を実行する。この動作を実行するために、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmの電流値がゼロに制御され、電流検出抵抗Ｒｓの両端子間電圧が２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して駆動電流検出増幅器１０３の差動入力端子に供給される。この状態での駆動電流検出増幅器１０３の誤差とアナログ・デジタル変換器１０４の誤差とデシメーションフィルタ１０５の誤差の全誤差情報は、オフセットキャリブレーション部１０６の校正レジスタ１０６１に格納される。キャリブレーションイネーブル信号ＣＡＬＥＮＡに応答して、上述の全誤差情報はデシメーションフィルタ１０５からオフセットキャリブレーション部１０６の校正レジスタ１０６１に格納され保持される。

その後の駆動電流検出動作では、オフセットキャリブレーション部１０６の校正レジスタ１０６１に保持された誤差情報がデジタル減算器１０６２に供給されて、デジタル減算器１０６２において全ての通常検出情報から校正レジスタ１０６１の誤差情報が減算される。この全ての通常検出情報は、駆動電流検出増幅器１０３の通常出力信号とアナログ・デジタル変換器１０４の通常変換信号とデシメーションフィルタ１０５の通常出力信号の全てを含んでいる。オフセットキャリブレーション部１０６のデジタル減算器１０６２の減算出力信号は、デジタル乗算器によって構成されたデジタル増幅器１０６３によってデジタル増幅されることによって、デジタル増幅器１０６３の出力からデジタル駆動電流検出信号ＤＩVCMが生成される。従って、オフセットキャリブレーション部１０６のデジタル増幅器１０６３の出力から生成されるデジタル駆動電流検出信号ＤＩVCMに含まれる誤差成分を、十分に低減することが可能となる。

《駆動電流検出増幅器の増幅ゲインの設定》
図９は、図８に示した半導体集積回路ＩＣのボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmが、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴとデジタル制御信号ＶＣＭＦＳによって設定される様子を示す図である。

図９の横軸はデジタル差分生成・位相補償制御部１００に供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴであり、図９の縦軸はボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmである。

図９に示すように、シリアル入出力インターフェース１０７から駆動電流検出増幅器１０３に供給されるデジタル制御信号ＶＣＭＦＳがハイレベル“１”の場合には、駆動電流検出増幅器１０３はハイゲイン状態されて、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmはデジタル駆動電流指令値ＶＣＭＣＲＮＴに対して小振幅(フルスケール小)状態となる。それと反対に、シリアル入出力インターフェース１０７から駆動電流検出増幅器１０３に供給されるデジタル制御信号ＶＣＭＦＳがローレベル“０”の場合には、駆動電流検出増幅器１０３はローゲイン状態されて、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmはデジタル駆動電流指令値ＶＣＭＣＲＮＴに対しては大振幅(フルスケール大)状態となる。

すなわち、デジタル制御信号ＶＣＭＦＳがハイレベル“１”の場合には、駆動電流検出増幅器１０３での入力抵抗１０３２、１０３４に対して帰還抵抗１０３３、１０３５の抵抗値が大きな比率に設定されるものである。それと反対に、デジタル制御信号ＶＣＭＦＳがローレベル“０”の場合には、駆動電流検出増幅器１０３での入力抵抗１０３２、１０３４に対して帰還抵抗１０３３、１０３５の抵抗値が小さな比率に設定されるものである。

図９に示したように、デジタル駆動電流指令値ＶＣＭＣＲＮＴの最大値は１６進数の“３ＦＦＦ”で１０進数の“１６３８３”であり、指令値ＶＣＭＣＲＮＴの最小値は１６進数の“４０００”で１０進数の“−１６３８４”であり、指令値ＶＣＭＣＲＮＴの中間値は１６進数の“００００”で１０進数の“０”である。

デジタル制御信号ＶＣＭＦＳがローレベル“０”の状態では、デジタル駆動電流指令値ＶＣＭＣＲＮＴの最大値に応答して、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmは、正のフルスケール電流Ｉｆｓ０となり、指令値ＶＣＭＣＲＮＴの最小値に応答して、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmは、負のフルスケール電流−Ｉｆｓ０となる。

デジタル制御信号ＶＣＭＦＳがハイレベル“１”の状態では、デジタル駆動電流指令値ＶＣＭＣＲＮＴの最大値に応答してボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmは正の１／４のフルスケール電流Ｉｆｓ０／４となり、デジタル駆動電流指令値ＶＣＭＣＲＮＴの最小値に応答してボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmは負の１／４のフルスケール電流−Ｉｆｓ０／４となる。

デジタル制御信号ＶＣＭＦＳがハイレベル“１”の状態もしくはデジタル制御信号ＶＣＭＦＳがローレベル“０”の状態のいずれの場合にも、デジタル駆動電流指令値ＶＣＭＣＲＮＴの中間値に応答して、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmは、０［Ａ］となる。

ところで、デジタル制御信号ＶＣＭＦＳがローレベル“０”の状態は、シーク動作、すなわち磁気ヘッドを所望の記憶トラックまで移動する動作において利用される。このシーク動作においては、磁気ヘッドを所望の記憶トラックまで高速で移動するために、ヘッドの速度を十分加速させる必要がある。従って、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmを十分大きく使用するため、駆動電流Ｉvcmのフルスケールが最大となるこの状態で使用する。

それに対して、デジタル制御信号ＶＣＭＦＳがハイレベル“１”の状態は、トラッキング動作、すなわち磁気ヘッドをリード・ライトのために所望の記憶トラックに追従させる動作において利用される。このトラッキング動作においては、ヘッドの速度の十分な減速によって高精度の位置制御が要求されるため、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmには高い精度が必要になる。従って、ハイレベル“１”のデジタル制御信号ＶＣＭＦＳ駆動電流検出増幅器１０３の増幅ゲインがハイゲイン状態に設定され、駆動電流Ｉvcmのフルスケールが１／４に設定される。従って、駆動電流Ｉvcmのフルスケールが１倍に設定された場合と比較して、駆動電流Ｉvcmのフルスケールがこのように１／４倍に設定された場合には、デジタル駆動電流指令値ＶＣＭＣＲＮＴの１ＬＳＢ当たりの駆動電流Ｉvcmの分解能を向上することが可能となる。また更に、ボイスコイルモータ(ＶＣＭ)の制御ループ全体のＳ／Ｎ比および雑音特性が、改善されることが可能となる。このように、デジタル制御信号ＶＣＭＦＳがハイレベル“１”の状態を利用することによって、磁気ヘッドをリード・ライトのために所望の記憶トラックに追従させるトラッキング動作の制御精度を向上することが可能となる。

しかしながら、本発明に先立った本発明者による検討によって、図８に示した半導体集積回路ＩＣの構成と図９に示した駆動電流検出増幅器１０３の増幅ゲインの設定方法は、ハードディスク装置(ＨＤＤ)の設計技術者の負担が大きいと言う問題を有することが明らかとされた。

すなわち、この負担は、駆動電流検出増幅器１０３をハイゲイン状態に設定するためのハイレベル“１”のデジタル制御信号ＶＣＭＦＳと駆動電流検出増幅器１０３をローゲイン状態に設定するためのローレベル“０”のデジタル制御信号ＶＣＭＦＳとを半導体集積回路ＩＣの外部からシリアル入出力インターフェース１０７に供給する必要があると言うものである。

一般的には、半導体集積回路ＩＣの外部のマイクロコンピュータ等のコントローラから種々の制御信号がシリアル入出力インターフェース１０７に供給されるので、このデジタル制御信号ＶＣＭＦＳも外部のコントローラからシリアル入出力インターフェース１０７に供給する必要がある。従って、図８に示した半導体集積回路ＩＣを搭載したハードディスク装置(ＨＤＤ)のシーク動作およびトラッキング動作等の動作タイミングに応答して、デジタル制御信号ＶＣＭＦＳをハイレベル“１”またはローレベル“０”に変化する必要がある。そのためには、外部のマイクロコンピュータ等のコントローラの制御ソフトウェアの制御によって、デジタル制御信号ＶＣＭＦＳをハイレベル“１”もしくはローレベル“０”に変化する必要がある。

このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。

すなわち、代表的な実施の形態によるモータ駆動制御装置では、駆動電流検出増幅器(１０３)は、検出抵抗(Ｒｓ)に流れる駆動電流(Ｉvcm)に応答して、駆動電流アナログ検出信号(ＡＩVCM)を生成する。

アナログ・デジタル変換器(１０４)は、駆動電流検出増幅器(１０３)が生成する駆動電流アナログ検出信号(ＡＩVCM)に応答して、駆動電流デジタル検出信号(ＤＩVCM)を生成する。

デジタル制御部(１００)は、インターフェース(１０７)から供給されるデジタル駆動電流指令値(ＶＣＭＣＲＮＴ)とアナログ・デジタル変換器(１０４)から生成される駆動電流デジタル検出信号(ＤＩVCM)に応答して、デジタル・アナログ変換器(１０１)の入力端子に供給されるデジタル駆動電圧指令信号(ＤＤＲＶ)を生成する。

デジタル・アナログ変換器(１０１)は、デジタル制御部(１００)から生成されるデジタル駆動電圧指令信号(ＤＤＲＶ)に応答して、ドライバ出力部(１０２)の入力端子に供給されるアナログ駆動電圧指令信号(ＡＤＲＶ)を生成する。

ドライバ出力部(１０２)は、デジタル・アナログ変換器(１０１)から生成されるアナログ駆動電圧指令信号(ＡＤＲＶ)に応答して、モータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続を駆動する駆動出力信号を生成する。

デジタル駆動電流指令値(ＶＣＭＣＲＮＴ)が正の所定のしきい値と負の所定のしきい値との間の値であることに応答して、演算部(１０８)は第１の状態(“１”)の内部制御信号(ＶＣＭＦＳ＿ｉ)を生成して、駆動電流検出増幅器(１０３)のゲインを第１の状態(“Ｈ”)に制御する。

デジタル駆動電流指令値が正の所定のしきい値と負の所定のしきい値との間の値ではないことに応答して、演算部(１０８)は第１の状態(“１”)とは異なる第２の状態(“０”)の内部制御信号を生成して、駆動電流検出増幅器(１０３)のゲインを第１の状態(“Ｈ”)より小さな第２の状態(“Ｌ”)に制御する(図１参照)。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

すなわち、本モータ駆動制御装置によれば、ハードディスク装置等の設計技術者の負担を軽減することができる。

図１は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルドライバＩＣと呼ばれる実施の形態１による半導体集積回路ＩＣの構成を示す図である。図２は、図１に示した実施の形態１の半導体集積回路ＩＣのデジタル演算部１０８の動作を説明する図である。図３は、図１に示した実施の形態１による半導体集積回路ＩＣの動作を説明する図である。図４は、図１乃至図３で説明した実施の形態１による半導体集積回路ＩＣにおいて内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”とローレベル“０”の間で変化する際に、コイル駆動電流Ｉvcmと電流差分情報ＩＥＲＲにスパイクノイズが発生するメカニズムを説明する図である。図５は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルドライバＩＣと呼ばれる実施の形態２による半導体集積回路ＩＣの構成を示す図である。図６は、図５に示した実施の形態２による半導体集積回路ＩＣに含まれるマスク制御信号生成部１０９の動作を説明する図である。図７は、図５に示した実施の形態２による半導体集積回路ＩＣのマスク制御信号生成部１０９が生成するマスク制御信号ＭＡＳＫに応答してコイル駆動電流Ｉvcmと電流差分情報ＩＥＲＲのスパイクノイズが低減される様子を説明する図である。図８は、本発明に先立って本発明者によって検討された半導体集積回路ＩＣであるボイスコイルモータドライバの構成を示す図である。図９は、図８に示した半導体集積回路ＩＣのボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmが、シリアル入出力インターフェース１０７を介して外部のマイクロコンピュータ等のコントローラから供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴとデジタル制御信号ＶＣＭＦＳによって設定される様子を示す図である。

１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕代表的な実施の形態によるモータ駆動制御装置は、デジタル制御部(１００)とデジタル・アナログ変換器(１０１)とドライバ出力部(１０２)と駆動電流検出増幅器(１０３)とアナログ・デジタル変換器(１０４)とインターフェース(１０７)と演算部(１０８)とを具備する。

前記ドライバ出力部(１０２)の出力端子には、モータ(ＶＣＭ)と検出抵抗(Ｒｓ)との直列接続が接続可能とされる。

前記駆動電流検出増幅器(１０３)は、前記検出抵抗(Ｒｓ)に流れる駆動電流(Ｉvcm)に応答して、駆動電流アナログ検出信号(ＡＩVCM)を生成する。

前記アナログ・デジタル変換器(１０４)は、前記駆動電流検出増幅器(１０３)が生成する前記駆動電流アナログ検出信号(ＡＩVCM)に応答して、駆動電流デジタル検出信号(ＤＩVCM)を生成する。

前記デジタル制御部(１００)は、前記インターフェース(１０７)から供給されるデジタル駆動電流指令値(ＶＣＭＣＲＮＴ)と前記アナログ・デジタル変換器(１０４)から生成される前記駆動電流デジタル検出信号(ＤＩVCM)に応答して、前記デジタル・アナログ変換器(１０１)の入力端子に供給されるデジタル駆動電圧指令信号(ＤＤＲＶ)を生成する。

前記デジタル・アナログ変換器(１０１)は、前記デジタル制御部(１００)から生成される前記デジタル駆動電圧指令信号(ＤＤＲＶ)に応答して、前記ドライバ出力部(１０２)の入力端子に供給されるアナログ駆動電圧指令信号(ＡＤＲＶ)を生成する。

前記ドライバ出力部(１０２)は、前記デジタル・アナログ変換器(１０１)から生成される前記アナログ駆動電圧指令信号(ＡＤＲＶ)に応答して、前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)との前記直列接続を駆動する駆動出力信号を生成する。

前記デジタル駆動電流指令値(ＶＣＭＣＲＮＴ)が正の所定のしきい値と負の所定のしきい値との間の値であることに応答して、前記演算部(１０８)は第１の状態(“１”)の内部制御信号(ＶＣＭＦＳ＿ｉ)を生成して、前記駆動電流検出増幅器(１０３)のゲインを第１のゲイン状態(“Ｈ”)に制御する。

前記デジタル駆動電流指令値が前記正の所定のしきい値と前記負の所定のしきい値との間の値ではないことに応答して、前記演算部(１０８)は前記第１の状態とは異なる第２の状態の前記内部制御信号を生成して、前記駆動電流検出増幅器(１０３)の前記ゲインを前記第１のゲイン状態よりも小さな第２のゲイン状態(“Ｌ”)に制御することを特徴とする(図１参照)。

前記実施の形態によれば、設計技術者の負担を軽減することができる。

好適な実施の形態では、前記演算部(１０８)は、可変デジタル増幅器(１０８１、１０８４)とデジタル比較器(１０８２)とを含む。

前記デジタル比較器(１０８２)は、前記デジタル駆動電流指令値(ＶＣＭＣＲＮＴ)と前記正の所定のしきい値と前記負の所定のしきい値とによって、ウィンドゥ・コンパレータとして動作する。

前記デジタル駆動電流指令値(ＶＣＭＣＲＮＴ)が前記正の所定のしきい値と前記負の所定のしきい値の間の値である場合には、前記デジタル比較器(１０８２)の出力信号によって前記可変デジタル増幅器のデジタルゲインは、所定値(×４)に制御される。

前記デジタルゲインが前記所定値に制御された前記可変デジタル増幅器の出力端子から生成される内部デジタル駆動電流指令値(ＶＣＭＣＲＮＴ＿ｉ)と前記アナログ・デジタル変換器(１０４)から生成される前記駆動電流デジタル検出信号(ＤＩVCM)に応答して、前記デジタル制御部(１００)は、前記デジタル駆動電圧指令信号(ＤＤＲＶ)を生成する。

前記デジタル駆動電流指令値(ＶＣＭＣＲＮＴ)が前記正の所定のしきい値と前記負の所定のしきい値の間の値でない場合には、前記デジタル比較器(１０８２)の出力信号によって前記可変デジタル増幅器の前記デジタルゲインは、前記所定値(×４)よりも小さな値(×１)に制御される。

前記デジタルゲインが前記小さな値に制御された前記可変デジタル増幅器の前記出力端子から生成される前記内部デジタル駆動電流指令値と前記アナログ・デジタル変換器から生成される前記駆動電流デジタル検出信号に応答して、前記デジタル制御部(１００)は前記デジタル駆動電圧指令信号(ＤＤＲＶ)を生成することを特徴とする(図１参照)。

他の好適な実施の形態では、前記デジタル制御部(１００)は、デジタル減算器(１００２)とセレクタ(１００７)とを含む。

前記モータ駆動制御装置は、前記演算部(１０８)から生成される前記内部制御信号(ＶＣＭＦＳ＿ｉ)の前記第１の状態(“１”)と前記第２の状態(“０”)との間の各変化タイミングで所定のマスクレベル(“１”)を有するマスク制御信号(ＭＡＳＫ)を生成するマスク制御信号生成部(１０９)を更に具備する。

前記デジタル減算器(１００２)は、前記演算部(１０８)から生成される前記内部デジタル駆動電流指令値(ＶＣＭＣＲＮＴ＿ｉ)から前記アナログ・デジタル変換器(１０４)から生成される前記駆動電流デジタル検出信号(ＤＩVCM)を減算することによって、デジタル差分駆動電流情報(ＩＥＲＲ)を生成する。

前記セレクタ(１００７)の第１入力端子には前記デジタル減算器(１００２)から生成される前記デジタル差分駆動電流情報(ＩＥＲＲ)が供給され、前記セレクタ(１００７)の第２入力端子には前記デジタル差分駆動電流情報(ＩＥＲＲ)の目標値(“０”)が供給され、前記セレクタ(１００７)の出力端子から前記デジタル駆動電圧指令信号(ＤＤＲＶ)が生成される。

前記セレクタ(１００７)の選択制御端子に前記マスク制御信号生成部(１０９)から生成される前記所定のマスクレベル(“１”)を有する前記マスク制御信号(ＭＡＳＫ)が供給される場合には、前記セレクタの前記第２入力端子に供給される前記目標値(“０”)が選択されて前記デジタル駆動電圧指令信号(ＤＤＲＶ)として前記セレクタ(１００７)の前記出力端子から出力される。

前記セレクタの前記選択制御端子に前記マスク制御信号生成部から生成される前記所定のマスクレベルを有する前記マスク制御信号が供給されない場合には、前記セレクタの前記第１入力端子に供給される前記デジタル差分駆動電流情報(ＩＥＲＲ)が選択されて前記デジタル駆動電圧指令信号(ＤＤＲＶ)として前記セレクタの前記出力端子から出力されることを特徴とする(図５参照)。

更に他の好適な実施の形態では、前記ドライバ出力部(１０２)は、プリドライバ(１０２１)と第１ドライバ出力増幅器(１０２５)と第２ドライバ出力増幅器(１０２６)とを含む。

前記プリドライバ(１０２１)の入力端子には、前記デジタル・アナログ変換器(１０１)から生成される前記アナログ駆動電圧指令信号(ＡＤＲＶ)が供給される。

前記プリドライバ(１０２１)の出力端子は前記第１ドライバ出力増幅器(１０２５)の入力端子と前記第２ドライバ出力増幅器(１０２６)の入力端子に接続され、前記第１ドライバ出力増幅器(１０２５)の出力端子と前記第２ドライバ出力増幅器(１０２６)の出力端子とは前記モータ(ＶＣＭ)と前記検出抵抗(Ｒｓ)の前記直列接続の一端と他端とにそれぞれ接続可能とされる。

パルス駆動動作モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とは、前記プリドライバ(１０２１)の前記出力端子の電圧レベルに比例するパルス幅を有する駆動パルスを生成する。

前記パルス駆動動作モードと異なったリニア駆動モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とは、前記プリドライバ(１０２１)の前記出力端子の電圧レベルに比例する増幅出力信号を生成することを特徴とするものである(図１参照)。

より好適な実施の形態では、前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とがＤ級増幅動作を実行するように前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)の各トランジスタには所定のバイアス電圧が供給される。

前記リニア駆動モードでは、前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)とがＡＢ級増幅動作を実行するように前記第１ドライバ出力増幅器(１０２５)と前記第２ドライバ出力増幅器(１０２６)の前記各トランジスタには前記所定のバイアス電圧よりも大きなバイアス電圧が供給されることを特徴とする(図１参照)。

他のより好適な実施の形態では、前記デジタル・アナログ変換器(１０１)は、ΣΔ型デジタル・アナログ変換器であることを特徴とするものである(図１参照)。

更に他のより好適な実施の形態では、前記アナログ・デジタル変換器(１０４)は、オーバー・サンプリングΣΔ型アナログ・デジタル変換器であることを特徴とするものである(図１参照)。

別のより好適な実施の形態によるモータ駆動制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器(１０４)の出力端子と前記デジタル制御部(１００)の前記デジタル減算器(１００２)との間に接続されたデシメーションフィルタ(１０５)を更に具備する。

前記デシメーションフィルタ(１０５)は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の変換出力信号の間引き処理と前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の高周波領域の量子化雑音を抑圧するローパスフィルタ処理とを実行することを特徴とするものである(図１参照)。

他の具体的な実施の形態によるモータ駆動制御装置は、前記デシメーションフィルタ(１０５)の出力端子と前記デジタル制御部(１００)の前記デジタル減算器(１００２)との間に接続されたオフセットキャリブレーション部(１０６)を更に具備する。

前記オフセットキャリブレーション部(１０６)は、校正レジスタ(１０６１)とオフセットデジタル減算器(１０６２)とを含む。

前記検出抵抗(Ｒｓ)の前記駆動電流(Ｉvcm)が実質的にゼロに設定された状態で、前記駆動電流検出増幅器(１０３)と前記アナログ・デジタル変換器(１０４)と前記デシメーションフィルタ(１０５)との誤差情報が、前記校正レジスタ(１０６１)に格納される。

通常動作では、前記オフセットデジタル減算器(１０６２)は、前記デシメーションフィルタ(１０５)の前記出力信号から前記校正レジスタ(１０６１)に格納された前記誤差情報を減算することで、前記デジタル制御部の前記デジタル減算器にフィードバックされる前記デジタル検出信号である前記駆動電流検出信号(ＤＩVCM)を生成することを特徴とする(図１参照)。

他のより具体的な実施の形態実施の形態では、前記モータは、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)であることを特徴とするものである(図１参照)。

具体的な実施の形態では、前記デジタル制御部と前記デジタル・アナログ変換器と前記ドライバ出力部と前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタと前記オフセットキャリブレーション部と前記演算部とは、半導体集積回路の半導体チップに集積化されたことを特徴とする(図１参照)。

最も具体的な実施の形態では、前記マスク制御信号生成部(１０９)は、前記半導体集積回路の前記半導体チップに更に集積化されたことを特徴とする(図３参照)。

〔２〕別の観点の代表的な実施の形態は、デジタル制御部(１００)とデジタル・アナログ変換器(１０１)とドライバ出力部(１０２)と駆動電流検出増幅器(１０３)とアナログ・デジタル変換器(１０４)とインターフェース(１０７)と演算部(１０８)とを具備するモータ駆動制御装置の動作方法である。

２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。

［実施の形態１］
《半導体集積回路の構成の概要》
図１は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルドライバＩＣと呼ばれる実施の形態１による半導体集積回路ＩＣの構成を示す図である。

具体的には、図１に示すドライバＩＣは、磁気ディスクを高速回転するスピンドルモータを駆動するスピンドルモータドライバとボイスコイルモータを駆動するボイスコイルモータドライバを集積化したコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路である。

図１に示した実施の形態１のドライバＩＣの半導体チップには、デジタル差分生成・位相補償制御部１００とデジタル・アナログ変換器１０１とドライバ出力部１０２と駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５とオフセットキャリブレーション部１０６とシリアル入出力インターフェース１０７とデジタル演算部１０８が集積化されている。

《デジタル演算部》
特に、図１に示した実施の形態１の半導体集積回路ＩＣの半導体チップには、ハードディスク装置等の設計技術者の負担を軽減するために、デジタル駆動電流指令値ＶＣＭＣＲＮＴのデジタル値の大小に応答して、駆動電流検出増幅器１０３をローゲイン状態とハイゲイン状態に自動設定するデジタル演算部１０８が配置されている。

デジタル演算部１０８に、シリアル入出力インターフェース１０７を介して外部コントローラ等からデジタル駆動電流指令値ＶＣＭＣＲＮＴとゲインしきい値ＧＡＩＮ＿ＴＨと自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮとデジタル制御信号ＶＣＭＦＳとが供給される。

図１に示した実施の形態１の半導体集積回路ＩＣを図８と図９に示した本発明に先立って本発明者により検討された半導体集積回路ＩＣと同様に動作させる場合には、ローレベル“０”の自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮがシリアル入出力インターフェース１０７を介してデジタル演算部１０８に供給される。従って、この場合には、ローレベル“０”またはハイレベル“１”のデジタル制御信号ＶＣＭＦＳが、ＡＮＤ回路１０８５とＯＲ回路１０８６とを介して、内部デジタル制御信号ＶＣＭＦＳ＿ｉとして駆動電流検出増幅器１０３に供給される。

外部のデジタル制御信号ＶＣＭＦＳと内部デジタル制御信号ＶＣＭＦＳ＿ｉとがハイレベル“１”の場合には、駆動電流検出増幅器１０３での入力抵抗１０３２、１０３４に対して帰還抵抗１０３３、１０３５の抵抗値が大きな比率に設定されるものである。従って、駆動電流検出増幅器１０３はハイゲイン状態され、駆動電流検出増幅器１０３のアナログ駆動電流検出信号ＡＩVCMは大振幅状態となる。

それと反対に外部のデジタル制御信号ＶＣＭＦＳと内部デジタル制御信号ＶＣＭＦＳ＿ｉとがローレベル“０”の場合には、駆動電流検出増幅器１０３での入力抵抗１０３２、１０３４に対して帰還抵抗１０３３、１０３５の抵抗値が小さな比率に設定されるものである。従って、駆動電流検出増幅器１０３はローゲイン状態され、駆動電流検出増幅器１０３のアナログ駆動電流検出信号ＡＩVCMは小振幅状態となる。

図１に示した実施の形態１の半導体集積回路ＩＣを本当に実施の形態１の半導体集積回路ＩＣとして動作させるためには、ハイレベル“１”の自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮが、シリアル入出力インターフェース１０７を介してデジタル演算部１０８に供給される。その結果、この場合には、デジタル制御信号ＶＣＭＦＳがローレベル“０”かハイレベル“１”かに無関係に、ＡＮＤ回路１０８５の出力信号はローレベル“０”となる。更に、この場合には、デジタル比較器１０８２は、デジタル駆動電流指令値ＶＣＭＣＲＮＴとゲインしきい値ＧＡＩＮ＿ＴＨとを比較する。ここで、ゲインしきい値ＧＡＩＮ＿ＴＨは、１６進数の“ＦＦＦ”で１０進数の“４０９５”の正の所定しきい値と１６進数の“１０００”で１０進数の“−４０９６”の負の所定しきい値とを有している。デジタル比較器１０８２は、デジタル駆動電流指令値ＶＣＭＣＲＮＴの正の所定しきい値と負の所定しきい値とを使用して、ウィンドゥ・コンパレータとして動作する。すなわち、デジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値と負の所定しきい値の間の値である場合には、ウィンドゥ・コンパレータとしてのデジタル比較器１０８２の出力信号はハイレベル“１”となる。しかし、デジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値よりも大きな値である場合とデジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの負の所定しきい値よりも小さな値である場合には、ウィンドゥ・コンパレータとしてのデジタル比較器１０８２の出力信号はローレベル“０”となる。

デジタル駆動電流指令値ＶＣＭＣＲＮＴはシリアル入出力インターフェース１０７からデジタル乗算器によって構成されたデジタル増幅器１０８１によって固定ゲイン“４”で増幅された後にセレクタ１０８４の第１入力端子に供給される一方、デジタル駆動電流指令値ＶＣＭＣＲＮＴは直接にセレクタ１０８４の第２入力端子に供給される。ＡＮＤ回路１０８３の第１入力端子と第２入力端子にはウィンドゥ・コンパレータとしてのデジタル比較器１０８２の出力信号と自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮがそれぞれ供給されて、ＡＮＤ回路１０８３の出力信号ＣＭＰ＿ＯＵＴがセレクタ１０８４の選択制御入力端子に供給される。

自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮがハイレベル“１”でデジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値と負の所定しきい値の間の値である場合には、ウィンドゥ・コンパレータとしてのデジタル比較器１０８２の出力信号とＡＮＤ回路１０８３の出力信号とはハイレベル“１”となる。従って、セレクタ１０８４によってデジタル増幅器１０８１の固定ゲイン“４”で増幅されたデジタル駆動電流指令値ＶＣＭＣＲＮＴが、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉとしてデジタル差分生成・位相補償制御部１００に供給される。またＡＮＤ回路１０８３の出力信号ＣＭＰ＿ＯＵＴはハイレベル“１”であるので、ＯＲ回路１０８６の出力端子から生成されるハイレベル“１”の内部デジタル制御信号ＶＣＭＦＳ＿ｉが駆動電流検出増幅器１０３に供給される。その結果、ハイレベル“１”の内部デジタル制御信号ＶＣＭＦＳ＿ｉに応答して、駆動電流検出増幅器１０３は、ハイゲイン状態に設定される。このハイゲイン状態により、ボイスコイルモータＶＣＭの駆動電流Ｉvcmのフルスケールは小さい状態に設定されるため、デジタル駆動電流指令値ＶＣＭＣＲＮＴに対するボイスコイルモータＶＣＭの駆動電流Ｉvcmの電流制御の分解能が向上する。従って、ハードディスク装置(ＨＤＤ)の磁気ヘッドをリード・ライトのために所望の記憶トラックに追従させるトラッキング動作の制御精度を向上することが可能となる。

自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮがハイレベル“１”でデジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値よりも大きな値である場合またはゲインしきい値ＧＡＩＮ＿ＴＨの負の所定しきい値よりも小さな値である場合を想定する。この場合には、ウィンドゥ・コンパレータとしてのデジタル比較器１０８２の出力信号とＡＮＤ回路１０８３の出力信号とはローレベル“０”となる。従って、セレクタ１０８４の第２入力端子に直接に供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴが、セレクタ１０８４によって選択され内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉとしてデジタル差分生成・位相補償制御部１００に供給される。またＡＮＤ回路１０８３の出力信号ＣＭＰ＿ＯＵＴはローレベル“０”であるので、ＯＲ回路１０８６の出力端子から生成されるローレベル“０”の内部デジタル制御信号ＶＣＭＦＳ＿ｉが駆動電流検出増幅器１０３に供給される。その結果、ローレベル“０”の内部デジタル制御信号ＶＣＭＦＳ＿ｉに応答して、駆動電流検出増幅器１０３は、ローゲイン状態に設定される。このローゲイン状態により、ボイスコイルモータＶＣＭの駆動電流Ｉvcmのフルスケールが大きい状態に設定される。その結果、より大きな駆動電流Ｉvcmを得ることでヘッドに十分なトルクが得られるので、ハードディスク装置(ＨＤＤ)の磁気ヘッドを所望の記憶トラックまで移動する際にヘッド速度を上げることが可能になる。

《デジタル演算部の動作》
図２は、図１に示した実施の形態１の半導体集積回路ＩＣのデジタル演算部１０８の動作を説明する図である。

図２の横軸は半導体集積回路ＩＣのデジタル演算部１０８からデジタル差分生成・位相補償制御部１００に供給される内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ_ｉであり、図２の縦軸はボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmである。尚、ここでは、自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮがハイレベル“１”に設定されているものと、想定する。

内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ_ｉがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値(１６進数の“ＦＦＦ”で１０進数の“４０９５”)と負の所定しきい値(１６進数の“１０００”で１０進数の“−４０９６”)との間の値である場合には、デジタル演算部１０８から生成される内部デジタル制御信号ＶＣＭＦＳ＿ｉはハイレベル“１”となる。従って、この場合には、図２に示したように、ハイレベル“１”の内部デジタル制御信号ＶＣＭＦＳ＿ｉに応答して、駆動電流検出増幅器１０３は、ハイゲイン状態に設定され、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmのフルスケール範囲が１／４になる。このハイゲイン状態によって、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ_ｉはデジタル駆動電流指令値ＶＣＭＣＲＮＴに対して４倍の値になるため、内部デジタル制御信号ＶＣＭＦＳ＿ｉの切り換え時には駆動電流Ｉvcmの値は変化しない。しかし、駆動電流Ｉvcmのフルスケール範囲が１／４に小さくなることで、デジタル駆動電流指令値ＶＣＭＣＲＮＴの変化に対するボイスコイルモータＶＣＭの駆動電流Ｉvcmの変化も小さくなるため、デジタル駆動電流指令値ＶＣＭＣＲＮＴに対するボイスコイルモータＶＣＭの駆動電流Ｉvcmの電流制御の分解能が向上される。従って、ハードディスク装置(ＨＤＤ)の磁気ヘッドをリード・ライトのために所望の記憶トラックに追従させるトラッキング動作の制御精度を向上することが可能となる。

図２に示したように、内部デジタル制御信号ＶＣＭＦＳ＿ｉがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値(１６進数の“ＦＦＦ”で１０進数の“４０９５”)と内部デジタル制御信号ＶＣＭＦＳ＿ｉの最大値(１６進数の“３ＦＦＦ”で１０進数の“１６３８３”)との間の値である場合を想定する。更に、図２に示すように、内部デジタル制御信号ＶＣＭＦＳ＿ｉがゲインしきい値ＧＡＩＮ＿ＴＨの負の所定しきい値(１６進数の“１０００”で１０進数の“−４０９６”)と内部デジタル制御信号ＶＣＭＦＳ＿ｉの最小値(１６進数の“４０００”で１０進数の“−１６３８４”)との間の値である場合を想定する。その結果、この両者の場合には、デジタル演算部１０８から生成される内部デジタル制御信号ＶＣＭＦＳ＿ｉは、ローレベル“０”となる。従って、この場合には、ローレベル“０”の内部デジタル制御信号ＶＣＭＦＳ＿ｉに応答して、駆動電流検出増幅器１０３は、ローゲイン状態に設定されるものである。このローゲイン状態により、ボイスコイルモータＶＣＭの駆動電流Ｉvcmのフルスケールが大きい状態に設定される。その結果、大きな駆動電流Ｉvcmを流せる状態になってヘッドを十分加速させるためのトルクが得られるので、ハードディスク装置(ＨＤＤ)の磁気ヘッドを所望の記憶トラックまで移動するシーク動作時にヘッド速度を上げることが可能になる。

《半導体集積回路の動作》
図３は、図１に示した実施の形態１による半導体集積回路ＩＣの動作を説明する図である。

図３の一番目に、シリアル入出力インターフェース１０７からデジタル差分生成・位相補償制御部１００に供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの波形とゲインしきい値ＧＡＩＮ＿ＴＨの波形とが示されている。ゲインしきい値ＧＡＩＮ＿ＴＨの上側の破線は正の所定しきい値(１６進数の“ＦＦＦ”で１０進数の“４０９５”)であり、ゲインしきい値ＧＡＩＮ＿ＴＨの下側の破線は負の所定しきい値(１６進数の“１０００”で１０進数の“−４０９６”)である。

図３の二番目には、デジタル演算部１０８から駆動電流検出増幅器１０３に供給される内部デジタル制御信号ＶＣＭＦＳ＿ｉの波形が示されている。デジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値(１６進数の“ＦＦＦ”で１０進数の“４０９５”)と負の所定しきい値(１６進数の“１０００”で１０進数の“−４０９６”)との間の値である場合には、デジタル演算部１０８から生成される内部デジタル制御信号ＶＣＭＦＳ＿ｉはハイレベル“１”となる。デジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値よりも大きな場合とデジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの負の所定しきい値よりも小さな場合とでは、デジタル演算部１０８から生成される内部デジタル制御信号ＶＣＭＦＳ＿ｉはローレベル“０”となる。

図３の三番目に、デジタル演算部１０８からデジタル差分生成・位相補償制御部１００に供給される内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉの波形が示されている。内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”の期間では、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉは、デジタル増幅器１０８１の固定ゲイン“４”によって増幅された大きなデジタル振幅となる。内部デジタル制御信号ＶＣＭＦＳ＿ｉがローレベル“０”の期間では、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉは、セレクタ１０８４の第２入力端子に直接に供給されるデジタル駆動電流指令値ＶＣＭＣＲＮＴの小さなデジタル振幅となる。

図３の四番目には、半導体集積回路ＩＣのドライバ出力部１０２の第１ドライバ出力端子ＶＣＭＰの波形と第２ＶＣＭドライバ出力端子ＶＣＭＮの波形とが示されている。

図３の五番目には、ボイスコイルモータ(ＶＣＭ)に直列接続された電流検出抵抗Ｒｓに流れるコイル駆動電流Ｉvcmの波形が示されている。内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”の期間では、コイル駆動電流Ｉvcmは略０［Ａ］となり、一方内部デジタル制御信号ＶＣＭＦＳ＿ｉがローレベル“０”の期間では、コイル駆動電流Ｉvcmは略０［Ａ］よりも大きな正電流または略０［Ａ］よりも小さな負電流となる。

図３の六番目には、駆動電流検出増幅器１０３の増幅ゲインＣａｍｐ＿Ｇａｉｎの変化が示されている。

内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”の期間では、駆動電流検出増幅器１０３の増幅ゲインＣａｍｐ＿Ｇａｉｎはハイゲイン状態“Ｈ”となり、内部デジタル制御信号ＶＣＭＦＳ＿ｉがローレベル“０”の期間では、駆動電流検出増幅器１０３の増幅ゲインＣａｍｐ＿Ｇａｉｎはローゲイン状態“Ｌ”となる。

図３の七番目には、駆動電流検出増幅器１０３の出力端子から生成されるアナログ駆動電流検出信号ＡＩVCMの波形が示されている。

内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”の期間では、駆動電流検出増幅器１０３の増幅ゲインＣａｍｐ＿Ｇａｉｎのハイゲイン状態“Ｈ”に応答して、アナログ駆動電流検出信号ＡＩVCMは、大きなアナログ振幅となる。

内部デジタル制御信号ＶＣＭＦＳ＿ｉがローレベル“０”の期間では、駆動電流検出増幅器１０３の増幅ゲインＣａｍｐ＿Ｇａｉｎはローゲイン状態“Ｌ”に応答して、アナログ駆動電流検出信号ＡＩVCMは、小さなアナログ振幅となる。

《半導体集積回路の詳細な構成》
以下に、図１に示した実施の形態１による半導体集積回路ＩＣの詳細な構成について、説明する。

《シリアル入出力インターフェース》
シリアル入出力インターフェース１０７には、半導体集積回路ＩＣの外部のマイクロコンピュータ等からデジタル駆動電流指令値ＶＣＭＣＲＮＴと積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとＰＷＭ動作イネーブル信号ＰＷＭＥＮＡとデジタル制御信号ＶＣＭＦＳとキャリブレーションイネーブル信号ＣＡＬＥＮＡとが供給される。

シリアル入出力インターフェース１０７からデジタル駆動電流指令値ＶＣＭＣＲＮＴと積分ゲイン情報ＩＧＡＩＮと比例ゲイン情報ＰＧＡＩＮとが、デジタル差分生成・位相補償制御部１００に供給される。シリアル入出力インターフェース１０７からＰＷＭ動作イネーブル信号ＰＷＭＥＮＡが、ドライバ出力部１０２に供給される。シリアル入出力インターフェース１０７からデジタル制御信号ＶＣＭＦＳが、デジタル演算部１０８に供給され、シリアル入出力インターフェース１０７からキャリブレーションイネーブル信号ＣＡＬＥＮＡが、オフセットキャリブレーション部１０６に供給される。

更に、シリアル入出力インターフェース１０７からゲインしきい値ＧＡＩＮ＿ＴＨと自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮとが、デジタル演算部１０８に供給される。

《デジタル演算部》
図１に示したように、デジタル演算部１０８は、デジタル乗算器によって構成されたデジタル増幅器１０８１と、デジタル比較器１０８２と、ＡＮＤ回路１０８３と、セレクタ１０８４と、ＡＮＤ回路１０８５と、ＯＲ回路１０８６とによって構成されている。

デジタル乗算器により構成されたデジタル増幅器１０８１の入力端子とセレクタ１０８４の第２入力端子とデジタル比較器１０８２の第１入力端子とに、シリアル入出力インターフェース１０７からデジタル駆動電流指令値ＶＣＭＣＲＮＴが供給される。デジタル増幅器１０８１によって固定ゲイン“４”で増幅されたデジタル増幅出力信号はセレクタ１０８４の第１入力端子に供給されて、セレクタ１０８４の出力端子から生成される内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉは、デジタル差分生成・位相補償制御部１００に供給される。デジタル比較器１０８２の第２入力端子には、シリアル入出力インターフェース１０７からゲインしきい値ＧＡＩＮ＿ＴＨが供給される。

ＡＮＤ回路１０８３の第１入力端子と第２入力端子には、デジタル比較器１０８２の比較出力信号とシリアル入出力インターフェース１０７からの自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮがそれぞれ供給されて、ＡＮＤ回路１０８３の出力信号ＣＭＰ＿ＯＵＴがセレクタ１０８４の選択制御入力端子とＯＲ回路１０８６の第１入力端子に供給される。

ＡＮＤ回路１０８５の反転第１入力端子と第２入力端子とには、シリアル入出力インターフェース１０７から自動ゲイン切換指示信号ＶＣＭＡＵＴＯＧＡＩＮとデジタル制御信号ＶＣＭＦＳとそれぞれ供給され、ＡＮＤ回路１０８５の出力信号はＯＲ回路１０８６の第２入力端子に供給される。ＯＲ回路１０８６の出力端子から内部デジタル制御信号ＶＣＭＦＳ＿ｉが生成され、駆動電流検出増幅器１０３に供給される。

デジタル差分生成・位相補償制御部１００はデジタル演算部１０８から供給される内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉの指令情報と駆動電流検出増幅器１０３のボイスコイルモータ駆動電流情報から生成されるデジタル駆動電流検出信号ＤＩVCMのフィードバック情報の電流差分情報ＩＥＲＲを生成して、駆動電圧指令信号ＤＤＲＶ、ＡＤＲＶを生成する。

デジタル乗算器によって構成されたデジタル増幅器１００１は、シリアル入出力インターフェース１０７とデジタル演算部１０８とから供給される内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉをデジタル増幅する。デジタル増幅器１００１によってデジタル増幅された内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉはデジタル減算器１００２の一方の入力端子に供給され、オフセットキャリブレーション部１０６のデジタル増幅器１０６３から生成されるデジタル駆動電流検出信号ＤＩVCMはデジタル減算器１００２の他方の入力端子に供給される。その結果、デジタル減算器１００２の出力端子から生成されるデジタル差分駆動電流情報ＩＥＲＲが、デジタル乗算器１００３の一方の入力端子とデジタル乗算器１００４の一方の入力端子とに供給される。

《デジタル・アナログ変換器》
図１に示した実施の形態１による半導体集積回路ＩＣでは、デジタル差分生成・位相補償制御部１００のデジタル加算器１００６の出力端子から生成されるデジタル駆動電圧指令信号ＤＤＲＶは、デジタル・アナログ変換器１０１によってアナログ駆動電圧指令信号ＡＤＲＶに変換されドライバ出力部１０２の入力端子に供給される。

《ドライバ出力部》
図１に示した実施の形態１による半導体集積回路ＩＣでは、ドライバ出力部１０２は、デジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶに応答して、第１ＶＣＭドライバ出力端子ＶＣＭＰと第２ＶＣＭドライバ出力端子ＶＣＭＮの間に接続された電流検出抵抗Ｒｓとボイスコイルモータ(ＶＣＭ)とを駆動するものである。尚、ボイスコイルモータ(ＶＣＭ)は、コイルＬと寄生抵抗ＲＬとを直列に含んだものである。

プリドライバ１０２１の非反転入力端子＋にはデジタル・アナログ変換器１０１からのアナログ駆動電圧指令信号ＡＤＲＶが供給されて、プリドライバ１０２１の反転入力端子−には帰還容量１０２２と帰還抵抗１０２３とを介して帰還増幅器１０２７の帰還出力信号が供給される。プリドライバ１０２１の出力信号はＰＷＭ変調器１０２４の入力端子に接続され、ＰＷＭ変調器１０２４の出力端子は第１ＶＣＭドライバ出力増幅器１０２５の第１入力端子Ｉｎ１と第２ＶＣＭドライバ出力増幅器１０２６の第１入力端子Ｉｎ１とに接続されている。更にプリドライバ１０２１の出力信号は、第１ＶＣＭドライバ出力増幅器１０２５の第２入力端子Ｉｎ２と第２ＶＣＭドライバ出力増幅器１０２６の第２入力端子Ｉｎ２とに供給される。

《駆動電流検出増幅部》
図１に示した実施の形態１による半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の差動入力端子に２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して電流検出抵抗Ｒｓの両端子間電圧が供給される。一方の電流検出端子ＲＳＩＮＰは抵抗１０３２を介して駆動電流検出増幅部１０３の差動増幅器１０３１の非反転入力端子＋に接続され、この非反転入力端子＋には抵抗１０３３を介して基準電圧Ｖ_REFが供給される。他方の電流検出端子ＲＳＩＮＮは抵抗１０３４を介して駆動電流検出増幅部１０３の差動増幅器１０３１の反転入力端子−に接続され、この反転入力端子−は抵抗１０３５を介して差動増幅器１０３１の出力端子に接続される。

《アナログ・デジタル変換器》
図１に示した実施の形態１による半導体集積回路ＩＣでは、駆動電流検出増幅器１０３の出力端子からのアナログ増幅出力信号はアナログ・デジタル変換器１０４によってデジタル電流検出信号に変換されてデシメーションフィルタ１０５の入力端子に供給される。

《デシメーションフィルタ》
図１に示した実施の形態１による半導体集積回路ＩＣのデシメーションフィルタ１０５は、上述したオーバー・サンプリングΣΔ型アナログ・デジタル変換器１０４によって高くなったサンプリングレートを適度なサンプリングレートまで落とすための間引き処理を実行する。またこのデシメーションフィルタ１０５は、ΣΔ型アナログ・デジタル変換器１０４によるノイズ・シェーピング効果により低周波領域の量子化雑音が減少した分、増大した高周波領域の量子化雑音を抑圧するためのローパスフィルタとして機能する。従って、このデシメーションフィルタ１０５は、デジタルフィルタによって構成されるが、ローパスフィルタと間引き回路とから構成される。

《オフセットキャリブレーション部》
図１に示した実施の形態１による半導体集積回路ＩＣのオフセットキャリブレーション部１０６は、上述したデジタル差分生成・位相補償制御部１００によるフィードバック制御に先行して駆動電流検出増幅器１０３とアナログ・デジタル変換器１０４とデシメーションフィルタ１０５の誤差を低減するためのキャリブレーション動作を実行する。この動作を実行するために、ボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmの電流値がゼロに制御され、電流検出抵抗Ｒｓの両端子間電圧が２個の電流検出端子ＲＳＩＮＰ、ＲＳＩＮＮを介して駆動電流検出増幅器１０３の差動入力端子に供給される。この状態での駆動電流検出増幅器１０３の誤差とアナログ・デジタル変換器１０４の誤差とデシメーションフィルタ１０５の誤差の全誤差情報は、オフセットキャリブレーション部１０６の校正レジスタ１０６１に格納される。キャリブレーションイネーブル信号ＣＡＬＥＮＡに応答して、上述の全誤差情報はデシメーションフィルタ１０５からオフセットキャリブレーション部１０６の校正レジスタ１０６１に格納され保持される。

《実施の形態１による効果》
図１乃至図３で説明した実施の形態１による半導体集積回路ＩＣによれば、デジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値と負の所定しきい値の間の値であることに応答して、ハイレベル“１”の内部デジタル制御信号ＶＣＭＦＳ＿ｉによって駆動電流検出増幅器１０３はハイゲイン状態に自動設定される。一方、デジタル駆動電流指令値ＶＣＭＣＲＮＴがゲインしきい値ＧＡＩＮ＿ＴＨの正の所定しきい値よりも大きな値である場合またはゲインしきい値ＧＡＩＮ＿ＴＨの負の所定しきい値よりも小さな値であることに応答して、ローレベル“０”の内部デジタル制御信号ＶＣＭＦＳ＿ｉによって駆動電流検出増幅器１０３はローゲイン状態に自動設定される。

従って、図１乃至図３を参照して説明した実施の形態１によれば、図８と図９とで説明したように外部のマイクロコンピュータ等のコントローラの制御ソフトウェアの制御によってデジタル制御信号ＶＣＭＦＳをハイレベル“１”またはローレベル“０”に変化する必要がなくなる。その結果、図１乃至図３を参照して説明した実施の形態１によれば、ハードディスク装置等の設計技術者の負担を軽減できると言う顕著な効果を奏することが可能となる。

《実施の形態１の問題》
上述したように図１乃至図３を参照して説明した実施の形態１によれば、デジタル駆動電流指令値ＶＣＭＣＲＮＴのデジタル値に応答して駆動電流検出増幅器１０３のゲインが自動設定されるので、ハードディスク装置等の設計技術者の負担を軽減できると言う顕著な効果を奏することが可能となるものである。

しかし、本発明者が図１乃至図３で説明した実施の形態１による半導体集積回路ＩＣを更に詳細に検討したところ、下記のような問題を実施の形態１が有することを明らかとしたものである。

それは、図１乃至図３で説明した実施の形態１による半導体集積回路ＩＣにおいて、デジタル駆動電流指令値ＶＣＭＣＲＮＴの変化によって内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”とローレベル“０”との間で変化する際に、コイル駆動電流Ｉvcmと電流差分情報ＩＥＲＲにスパイクノイズが発生すると言うものである。

その結果、このスパイクノイズの発生によって、図１乃至図３で説明した実施の形態１による半導体集積回路ＩＣを搭載したハードディスク装置(ＨＤＤ)のシーク動作とトラッキング動作とにおいて、磁気ヘッドの制御応答性が劣化することになる。

図４は、図１乃至図３で説明した実施の形態１による半導体集積回路ＩＣにおいて内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”とローレベル“０”の間で変化する際に、コイル駆動電流Ｉvcmと電流差分情報ＩＥＲＲにスパイクノイズが発生するメカニズムを説明する図である。

図４には、図３に示されていないオフセットキャリブレーション部１０６のデジタル増幅器１０６３から生成されるデジタル駆動電流検出信号ＤＩVCMとデジタル差分生成・位相補償制御部１００のデジタル減算器１００２から生成されるデジタル差分駆動電流情報ＩＥＲＲとが追加されている。

図４から、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉの応答性と比較して、オフセットキャリブレーション部１０６のデジタル増幅器１０６３から生成されるデジタル駆動電流検出信号ＤＩVCMの応答が遅延していることが理解できる。この遅延は、アナログ・デジタル変換器１０４のオーバー・サンプリングΣΔ型アナログ・デジタル変換器の信号遅延と、デシメーションフィルタ１０５のローパスフィルタと間引き回路での信号遅延等に起因するものと推測される。

上述したように、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉの応答性と比較してデジタル駆動電流検出信号ＤＩVCMの応答が遅延しているので、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングで、デジタル差分駆動電流情報ＩＥＲＲにスパイクノイズが発生する。すなわち、各変化タイミングの直前では、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉの値よりデジタル駆動電流検出信号ＤＩVCMの値が小さくなるので、この両者の値の差分に対応するデジタル差分駆動電流情報ＩＥＲＲが目標値“０”よりも急激に大きくなる。更に、各変化タイミングの直後では、内部デジタル駆動電流指令値ＶＣＭＣＲＮＴ＿ｉの値よりもデジタル駆動電流検出信号ＤＩVCMの値が大きくなるので、この両者の値の差分に対応するデジタル差分駆動電流情報ＩＥＲＲが急激に低下して目標値“０”に到達するものとなる。従って、デジタル差分駆動電流情報ＩＥＲＲのスパイクノイズに応答して、ボイスコイルモータボイスコイルモータ(ＶＣＭ)の駆動電流Ｉvcmにもスパイクノイズが発生するものである。

［実施の形態２］
以下に説明する実施の形態２は、上述した実施の形態１の半導体集積回路ＩＣにおいてデジタル駆動電流指令値ＶＣＭＣＲＮＴの変化により内部デジタル制御信号ＶＣＭＦＳ＿ｉがハイレベル“１”とローレベル“０”との間で変化する際にコイル駆動電流Ｉvcmと電流差分情報ＩＥＲＲにスパイクノイズが発生すると言う問題を解消するものである。

《実施の形態２による半導体集積回路の構成》
図５は、ハードディスク装置(ＨＤＤ)の磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルドライバＩＣと呼ばれる実施の形態２による半導体集積回路ＩＣの構成を示す図である。

図５に示す実施の形態２による半導体集積回路ＩＣが、図１に示した実施の形態１による半導体集積回路ＩＣと相違するのは、下記の点である。

《セレクタ》
最初に、図５のデジタル差分生成・位相補償制御部１００では、デジタル減算器１００２の出力端子と２個のデジタル乗算器１００３、１００４の一方の入力端子との間に、セレクタ１００７が追加されている。すなわち、セレクタ１００７の第１入力端子はデジタル減算器１００２の出力端子に接続され、セレクタ１００７の第２入力端子に１６進数の“００００”で１０進数の“０”がデジタル差分駆動電流情報ＩＥＲＲの目標値“０”として供給され、セレクタ１００７の出力端子は２個のデジタル乗算器１００３、１００４の一方の入力端子に接続されている。また、セレクタ１００７の選択制御端子には、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングでハイレベル“１”を有するマスク制御信号ＭＡＳＫが、以下に説明するマスク制御信号生成部１０９から供給される。その結果、この各変化タイミングでセレクタ１００７は第２入力端子の１６進数の“００００”で１０進数の“０”を選択してその出力端子に出力する一方、それ以外のタイミングではセレクタ１００７は第１入力端子に供給されるデジタル減算器１００２の出力端子の電流差分情報ＩＥＲＲを選択してその出力端子に出力するものである。

《マスク制御信号生成部の構成》
次に図５に示した実施の形態２による半導体集積回路ＩＣには、上述したマスク制御信号ＭＡＳＫを生成するマスク制御信号生成部１０９が追加されている。

図５に示すように、マスク制御信号生成部１０９は、遅延フリップフロップ１０９１と排他的論理和回路１０９２とセレクタ１０９３とレジスタ１０９４と加算器１０９５と比較器１０９６とによって構成されている。

遅延フリップフロップ１０９１の入力端子と排他的論理和回路１０９２の第１入力端子にデジタル演算部１０８から生成される内部デジタル制御信号ＶＣＭＦＳ＿ｉが供給され、排他的論理和回路１０９２の第２入力端子に遅延フリップフロップ１０９１の遅延出力信号が供給され、排他的論理和回路１０９２の排他的論理和出力信号はセレクタ１０９３の選択制御入力端子に供給される。

セレクタ１０９３とレジスタ１０９４と加算器１０９５とは、カウンタを構成する。セレクタ１０９３の第１入力端子にこのカウンタのカウント動作の初期値“０”が供給され、セレクタ１０９３の第２入力端子に加算器１０９５の出力端子のカウントインクリメント値が供給され、セレクタ１０９３の出力信号はレジスタ１０９４の入力端子に供給される。レジスタ１０９４の出力端子のカウント値ＣＮＴは加算器１０９５の第１入力端子に供給され、加算器１０９５の第２入力端子にインクリメント値である加算値“１”が供給され、図５では加算器１０９５に高速クロックが供給され、加算器１０９５はこの高速クロックに応答して加算動作を実行する。

比較器１０９６の第１入力端子と第２入力端子とにはレジスタ１０９４の出力端子のカウント値ＣＮＴと基準値ＲＥＦとがそれぞれ供給され、比較器１０９６の出力端子からはデジタル差分生成・位相補償制御部１００のセレクタ１００７の選択制御端子に供給されるマスク制御信号ＭＡＳＫが生成される。

デジタル演算部１０８やその他の構成に関しては、図５に示した実施の形態２による半導体集積回路ＩＣは、図１に示した実施の形態１による半導体集積回路ＩＣと同一である。

《マスク制御信号生成部の動作》
図６は、図５に示した実施の形態２による半導体集積回路ＩＣに含まれるマスク制御信号生成部１０９の動作を説明する図である。

図６の一番目に、遅延フリップフロップ１０９１の入力端子と排他的論理和回路１０９２の第１入力端子にデジタル演算部１０８から生成される内部デジタル制御信号ＶＣＭＦＳ＿ｉの波形が示されている。

図６の二番目に、排他的論理和回路１０９２の第２入力端子に供給される遅延フリップフロップ１０９１の遅延出力信号ＤＦＦの波形が示されている。

図６の三番目に、排他的論理和回路１０９２の排他的論理和出力信号ＥＸ−ＯＲの波形が示されている。

内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングで排他的論理和出力信号ＥＸ−ＯＲがハイレベル“１”となって、それ以外のタイミングではローレベル“０”となる。従って、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングで、セレクタ１０９３の第１入力端子に供給されているカウンタのカウント動作の初期値“０”がカウンタのレジスタ１０９４に格納される。一方、それ以外のタイミングでは、加算器１０９５が高速クロックに応答してインクリメント加算動作を実行することで生成されるレジスタ１０９４の出力端子のカウント値ＣＮＴが、カウンタのレジスタ１０９４に格納される。

従って、図６の四番目に示すように、ハイレベル“１”の排他的論理和出力信号ＥＸ−ＯＲに応答して、レジスタ１０９４のカウント値ＣＮＴはカウント初期値“０”となり、排他的論理和出力信号ＥＸ−ＯＲのローレベル“０”の期間にレジスタ１０９４のカウント値ＣＮＴはインクリメントによって増加して最大値に到達する。その結果、レジスタ１０９４のカウント値ＣＮＴはカウント初期値“０”と最大値との間で、レジスタ１０９４のカウント値ＣＮＴは基準値ＲＥＦをクロスする。

従って、図６の五番目に示すように、レジスタ１０９４のカウント値ＣＮＴが基準値ＲＥＦより低い期間において、マスク制御信号ＭＡＳＫがハイレベル“１”となって、それ以外の期間ではローレベル“０”となる。

このようにして、マスク制御信号生成部１０９は、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングでハイレベル“１”を有するマスク制御信号ＭＡＳＫを生成するものである。また、マスク制御信号ＭＡＳＫのハイレベル期間は、図４に示したコイル駆動電流Ｉvcmと電流差分情報ＩＥＲＲとのスパイクノイズのノイズパルス幅と実質的に等しくなるように設定されている。

《スパイクノイズの低減》
図７は、図５に示した実施の形態２による半導体集積回路ＩＣのマスク制御信号生成部１０９が生成するマスク制御信号ＭＡＳＫに応答してコイル駆動電流Ｉvcmと電流差分情報ＩＥＲＲのスパイクノイズが低減される様子を説明する図である。

図７の実施の形態２による半導体集積回路ＩＣの動作波形図が図４の実施の形態１による半導体集積回路ＩＣの動作波形図と相違するのは、下記の点である。

すなわち、図７の動作波形図には内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”の間の各変化タイミングでハイレベル“１”と所定のハイレベル期間とを有するマスク制御信号ＭＡＳＫが追加されている。

従って、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングでハイレベル“１”となるマスク制御信号ＭＡＳＫに応答して、図５に示した実施の形態２のデジタル差分生成・位相補償制御部１００のセレクタ１００７が制御される。

すなわち、図７に示した動作波形図の最後に示すように、図５に示した実施の形態２のデジタル差分生成・位相補償制御部１００のセレクタ１００７は、ハイレベル“１”のマスク制御信号ＭＡＳＫに応答して第２入力端子にデジタル差分駆動電流情報ＩＥＲＲの目標値“０”として供給される１６進数の“００００”で１０進数の“０”を選択してその出力端子に出力する。

従って、図５に示した実施の形態２による半導体集積回路ＩＣによれば、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングでのデジタル差分駆動電流情報ＩＥＲＲのスパイクノイズが軽減されるものである。その結果、図５に示した実施の形態２による半導体集積回路ＩＣによれば、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングでのコイル駆動電流Ｉvcmのスパイクノイズが軽減されるものである。

《実施の形態２による効果》
図５乃至図７で説明した実施の形態２による半導体集積回路ＩＣによれば、セレクタ１００７はハイレベル“１”のマスク制御信号ＭＡＳＫに応答して第２入力端子にデジタル差分駆動電流情報ＩＥＲＲの目標値“０”として供給される１６進数の“００００”で１０進数の“０”を選択してその出力端子に出力する。従って、内部デジタル制御信号ＶＣＭＦＳ＿ｉのハイレベル“１”とローレベル“０”との間の各変化タイミングでのコイル駆動電流Ｉvcmのスパイクノイズが軽減されることが可能となる。

以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、本発明によるモータ駆動制御装置は、ハードディスク装置(ＨＤＤ)において使用されるボイスコイルモータ(ＶＣＭ)を駆動するボイスコイルモータドライバにのみ限定されるものではない。例えば、超精密加工作業を行うための工業用ロボットのアームを駆動するためのモータドライバにも、本発明を適用することが可能である。

ＩＣ…半導体集積回路
１００…デジタル差分生成・位相補償制御部
１０１…デジタル・アナログ変換器
１０２…ドライバ出力部
１０３…駆動電流検出増幅器
１０４…アナログ・デジタル変換器
１０５…デシメーションフィルタ
１０６…オフセットキャリブレーション部
１０７…シリアル入出力インターフェース
１０８…デジタル演算部
１０８１…デジタル増幅器
１０８２…デジタル比較器
１０８３…ＡＮＤ回路
１０８４…セレクタ
１０８５…ＡＮＤ回路
１０８６…ＯＲ回路
１０９…マスク制御信号生成部
１０９１…遅延フリップフロップ
１０９２…排他的論理和回路
１０９３…セレクタ
１０９４…レジスタ
１０９５…加算器
１０９６…比較器
ＶＣＭ…ボイスコイルモータ
Ｌ…ボイスコイルモータ(ＶＣＭ)のコイル
ＲＬ…ボイスコイルモータ(ＶＣＭ)の寄生抵抗
Ｉvcm…ボイスコイルモータ(ＶＣＭ)のコイル駆動電流
ＶＣＭＣＲＮＴ…駆動電流指令値
ＤＤＲＶ…デジタル駆動電圧指令信号
ＡＤＲＶ…アナログ駆動電圧指令信号
ＤＩVCM…デジタル駆動電流検出信号
ＡＩVCM…アナログ駆動電流検出信号
ＩＥＲＲ…電流差分情報
ＭＡＳＫ…マスク制御信号

Claims

デジタル制御部とデジタル・アナログ変換器とドライバ出力部と駆動電流検出増幅器とアナログ・デジタル変換器とインターフェースと演算部とを具備して、
前記ドライバ出力部の出力端子には、モータと検出抵抗との直列接続が接続可能とされ、
前記駆動電流検出増幅器は、前記検出抵抗に流れる駆動電流に応答して、駆動電流アナログ検出信号を生成して、
前記アナログ・デジタル変換器は、前記駆動電流検出増幅器が生成する前記駆動電流アナログ検出信号に応答して、駆動電流デジタル検出信号を生成して、
前記デジタル制御部は、前記インターフェースから供給されるデジタル駆動電流指令値と前記アナログ・デジタル変換器から生成される前記駆動電流デジタル検出信号に応答して、前記デジタル・アナログ変換器の入力端子に供給されるデジタル駆動電圧指令信号を生成して、
前記デジタル・アナログ変換器は、前記デジタル制御部から生成される前記デジタル駆動電圧指令信号に応答して、前記ドライバ出力部の入力端子に供給されるアナログ駆動電圧指令信号を生成して、
前記ドライバ出力部は、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号に応答して、前記モータと前記検出抵抗との前記直列接続を駆動する駆動出力信号を生成して、
前記デジタル駆動電流指令値が正の所定のしきい値と負の所定のしきい値との間の値であることに応答して、前記演算部は第１の状態の内部制御信号を生成して、前記駆動電流検出増幅器のゲインを第１の状態に制御して、
前記デジタル駆動電流指令値が前記正の所定のしきい値と前記負の所定のしきい値との間の値ではないことに応答して、前記演算部は前記第１の状態とは異なる第２の状態の前記内部制御信号を生成して、前記駆動電流検出増幅器の前記ゲインを前記第１の状態よりも小さな第２の状態に制御する
モータ駆動制御装置。
請求項１において、
前記演算部は、可変デジタル増幅器とデジタル比較器とを含み、
前記デジタル比較器は、前記デジタル駆動電流指令値と前記正の所定のしきい値と前記負の所定のしきい値とによって、ウィンドゥ・コンパレータとして動作して、
前記デジタル駆動電流指令値が前記正の所定のしきい値と前記負の所定のしきい値の間の値である場合には、前記デジタル比較器の出力信号によって前記可変デジタル増幅器のデジタルゲインは、所定値に制御され、
前記デジタルゲインが前記所定値に制御された前記可変デジタル増幅器の出力端子から生成される内部デジタル駆動電流指令値と前記アナログ・デジタル変換器から生成される前記駆動電流デジタル検出信号に応答して、前記デジタル制御部は、前記デジタル駆動電圧指令信号を生成して、
前記デジタル駆動電流指令値が前記正の所定のしきい値と前記負の所定のしきい値の間の値でない場合には、前記デジタル比較器の出力信号によって前記可変デジタル増幅器の前記デジタルゲインは、前記所定値よりも小さな値に制御され、
前記デジタルゲインが前記小さな値に制御された前記可変デジタル増幅器の前記出力端子から生成される前記内部デジタル駆動電流指令値と前記アナログ・デジタル変換器から生成される前記駆動電流デジタル検出信号に応答して、前記デジタル制御部は前記デジタル駆動電圧指令信号を生成する
モータ駆動制御装置。
請求項２において、
前記デジタル制御部は、デジタル減算器とセレクタとを含み、
前記モータ駆動制御装置は、前記演算部から生成される前記内部制御信号の前記第１の状態と前記第２の状態との間の各変化タイミングで所定のマスクレベルを有するマスク制御信号を生成するマスク制御信号生成部を更に具備して、
前記デジタル減算器は、前記演算部から生成される前記内部デジタル駆動電流指令値から前記アナログ・デジタル変換器から生成される前記駆動電流デジタル検出信号を減算することによって、デジタル差分駆動電流情報を生成して、
前記セレクタの第１入力端子には前記デジタル減算器から生成される前記デジタル差分駆動電流情報が供給され、前記セレクタの第２入力端子には前記デジタル差分駆動電流情報の目標値が供給され、前記セレクタの出力端子から前記デジタル駆動電圧指令信号が生成して、
前記セレクタの選択制御端子に前記マスク制御信号生成部から生成される前記所定のマスクレベルを有する前記マスク制御信号が供給される場合には、前記セレクタの前記第２入力端子に供給される前記目標値が選択されて前記デジタル駆動電圧指令信号として前記セレクタの前記出力端子から出力して、
前記セレクタの前記選択制御端子に前記マスク制御信号生成部から生成される前記所定のマスクレベルを有する前記マスク制御信号が供給されない場合には、前記セレクタの前記第１入力端子に供給される前記デジタル差分駆動電流情報が選択されて前記デジタル駆動電圧指令信号として前記セレクタの前記出力端子から出力される
モータ駆動制御装置。
請求項２において、
前記ドライバ出力部は、プリドライバと第１ドライバ出力増幅器と第２ドライバ出力増幅器とを含み、
前記プリドライバの入力端子には、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号が供給され、
前記プリドライバの出力端子は前記第１ドライバ出力増幅器の入力端子と前記第２ドライバ出力増幅器の入力端子に接続され、前記第１ドライバ出力増幅器の出力端子と前記第２ドライバ出力増幅器の出力端子とは前記モータと前記検出抵抗の前記直列接続の一端と他端とにそれぞれ接続可能とされ、
パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例するパルス幅を有する駆動パルスを生成して、
前記パルス駆動動作モードと異なったリニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例する増幅出力信号を生成する
モータ駆動制御装置。
請求項４において、
前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＤ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の各トランジスタには所定のバイアス電圧が供給され、
前記リニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＡＢ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の前記各トランジスタには前記所定のバイアス電圧よりも大きなバイアス電圧が供給される
モータ駆動制御装置。
請求項５において、
前記デジタル・アナログ変換器は、ΣΔ型デジタル・アナログ変換器である
モータ駆動制御装置。
請求項６において、
前記アナログ・デジタル変換器は、オーバー・サンプリングΣΔ型アナログ・デジタル変換器である
モータ駆動制御装置。
請求項７において、
前記モータ駆動制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の出力端子と前記デジタル制御部の前記デジタル減算器との間に接続されたデシメーションフィルタを更に具備して、
前記デシメーションフィルタは、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の変換出力信号の間引き処理と前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の高周波領域の量子化雑音を抑圧するローパスフィルタ処理とを実行する
モータ駆動制御装置。
請求項８において、
前記モータ駆動制御装置は、前記デシメーションフィルタの出力端子と前記デジタル制御部の前記デジタル減算器との間に接続されたオフセットキャリブレーション部を更に具備して、
前記オフセットキャリブレーション部は、校正レジスタとオフセットデジタル減算器とを含み、
前記検出抵抗の前記駆動電流が実質的にゼロに設定された状態で、前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタとの誤差情報が、前記校正レジスタに格納され、
通常動作では、前記オフセットデジタル減算器は、前記デシメーションフィルタの前記出力信号から前記校正レジスタに格納された前記誤差情報を減算することで、前記デジタル制御部の前記デジタル減算器にフィードバックされる前記デジタル検出信号である前記駆動電流検出信号を生成する
モータ駆動制御装置。
請求項９において、
前記モータは、ハードディスク装置の磁気ヘッドを移動するボイスコイルモータである
モータ駆動制御装置。
請求項１０において、
前記デジタル制御部と前記デジタル・アナログ変換器と前記ドライバ出力部と前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタと前記オフセットキャリブレーション部と前記演算部とは、半導体集積回路の半導体チップに集積化された
モータ駆動制御装置。
請求項３において、
前記ドライバ出力部は、プリドライバと第１ドライバ出力増幅器と第２ドライバ出力増幅器とを含み、
前記プリドライバの入力端子には、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号が供給され、
前記プリドライバの出力端子は前記第１ドライバ出力増幅器の入力端子と前記第２ドライバ出力増幅器の入力端子に接続され、前記第１ドライバ出力増幅器の出力端子と前記第２ドライバ出力増幅器の出力端子とは前記モータと前記検出抵抗の前記直列接続の一端と他端とにそれぞれ接続可能とされ、
パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例するパルス幅を有する駆動パルスを生成して、
前記パルス駆動動作モードと異なったリニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とは、前記プリドライバの前記出力端子の電圧レベルに比例する増幅出力信号を生成する
モータ駆動制御装置。
請求項１２において、
前記パルス駆動動作モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＤ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の各トランジスタには所定のバイアス電圧が供給され、
前記リニア駆動モードでは、前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器とがＡＢ級増幅動作を実行するように前記第１ドライバ出力増幅器と前記第２ドライバ出力増幅器の前記各トランジスタには前記所定のバイアス電圧よりも大きなバイアス電圧が供給される
モータ駆動制御装置。
請求項１３において、
前記デジタル・アナログ変換器は、ΣΔ型デジタル・アナログ変換器である
モータ駆動制御装置。
請求項１４において、
前記アナログ・デジタル変換器は、オーバー・サンプリングΣΔ型アナログ・デジタル変換器である
モータ駆動制御装置。
請求項１５において、
前記モータ駆動制御装置は、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の出力端子と前記デジタル制御部の前記デジタル減算器との間に接続されたデシメーションフィルタを更に具備して、
前記デシメーションフィルタは、前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の変換出力信号の間引き処理と前記オーバー・サンプリングΣΔ型アナログ・デジタル変換器の高周波領域の量子化雑音を抑圧するローパスフィルタ処理とを実行する
モータ駆動制御装置。
請求項１６において、
前記モータ駆動制御装置は、前記デシメーションフィルタの出力端子と前記デジタル制御部の前記デジタル減算器との間に接続されたオフセットキャリブレーション部を更に具備して、
前記オフセットキャリブレーション部は、校正レジスタとオフセットデジタル減算器とを含み、
前記検出抵抗の前記駆動電流が実質的にゼロに設定された状態で、前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタとの誤差情報が、前記校正レジスタに格納され、
通常動作では、前記オフセットデジタル減算器は、前記デシメーションフィルタの前記出力信号から前記校正レジスタに格納された前記誤差情報を減算することで、前記デジタル制御部の前記デジタル減算器にフィードバックされる前記デジタル検出信号である前記駆動電流検出信号を生成する
モータ駆動制御装置。
請求項１７において、
前記モータは、ハードディスク装置の磁気ヘッドを移動するボイスコイルモータである
モータ駆動制御装置。
請求項１８において、
前記デジタル制御部と前記デジタル・アナログ変換器と前記ドライバ出力部と前記駆動電流検出増幅器と前記アナログ・デジタル変換器と前記デシメーションフィルタと前記オフセットキャリブレーション部と前記演算部と前記マスク制御信号生成部とは、半導体集積回路の半導体チップに集積化された
モータ駆動制御装置。
デジタル制御部とデジタル・アナログ変換器とドライバ出力部と駆動電流検出増幅器とアナログ・デジタル変換器とインターフェースと演算部とを具備するモータ駆動制御装置の動作方法であって、
前記ドライバ出力部の出力端子には、モータと検出抵抗との直列接続が接続可能とされ、
前記駆動電流検出増幅器は、前記検出抵抗に流れる駆動電流に応答して、駆動電流アナログ検出信号を生成して、
前記アナログ・デジタル変換器は、前記駆動電流検出増幅器が生成する前記駆動電流アナログ検出信号に応答して、駆動電流デジタル検出信号を生成して、
前記デジタル制御部は、前記インターフェースから供給されるデジタル駆動電流指令値と前記アナログ・デジタル変換器から生成される前記駆動電流デジタル検出信号に応答して、前記デジタル・アナログ変換器の入力端子に供給されるデジタル駆動電圧指令信号を生成して、
前記デジタル・アナログ変換器は、前記デジタル制御部から生成される前記デジタル駆動電圧指令信号に応答して、前記ドライバ出力部の入力端子に供給されるアナログ駆動電圧指令信号を生成して、
前記ドライバ出力部は、前記デジタル・アナログ変換器から生成される前記アナログ駆動電圧指令信号に応答して、前記モータと前記検出抵抗との前記直列接続を駆動する駆動出力信号を生成して、
前記デジタル駆動電流指令値が正の所定のしきい値と負の所定のしきい値との間の値であることに応答して、前記演算部は第１の状態の内部制御信号を生成して、前記駆動電流検出増幅器のゲインを第１の状態に制御して、
前記デジタル駆動電流指令値が前記正の所定のしきい値と前記負の所定のしきい値との間の値ではないことに応答して、前記演算部は前記第１の状態とは異なる第２の状態の前記内部制御信号を生成して、前記駆動電流検出増幅器の前記ゲインを前記第１の状態よりも小さな第２の状態に制御する
モータ駆動制御装置の動作方法。