JP4863882B2 - 膜のエッチング選択比の変更方法 - Google Patents

膜のエッチング選択比の変更方法 Download PDF

Info

Publication number
JP4863882B2
JP4863882B2 JP2006547391A JP2006547391A JP4863882B2 JP 4863882 B2 JP4863882 B2 JP 4863882B2 JP 2006547391 A JP2006547391 A JP 2006547391A JP 2006547391 A JP2006547391 A JP 2006547391A JP 4863882 B2 JP4863882 B2 JP 4863882B2
Authority
JP
Japan
Prior art keywords
gate electrode
sacrificial gate
lattice
film
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006547391A
Other languages
English (en)
Other versions
JP2007517406A (ja
Inventor
ブラスク,ジャスティン,ケイ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2007517406A publication Critical patent/JP2007517406A/ja
Application granted granted Critical
Publication of JP4863882B2 publication Critical patent/JP4863882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/518Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/924To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

本発明は結晶膜のパターン形成方法に関し、より具体的には結晶膜のエッチング選択比の変更方法に関する。
半導体集積回路は複数層のパターン形成された薄膜から製造される。パターン形成された結晶及び多結晶薄膜が今日の集積回路製造の至るところで用いられている。例えば、パターン形成された半導体結晶膜、例えばエピタキシャルシリコン、ガリウム砒素、及びInSb等が非プレーナ型又は3(tri)ゲート型デバイスにおける半導体ボディ又はフィンの形成のために用いられている。さらに高誘電率の金属酸化物結晶膜が今日の集積回路におけるゲート誘電層を形成するために用いられている。現在、結晶膜は先ず所望のパターンを有するマスクを結晶膜上に形成することによってパターン形成される。それから、ウェットエッチャントが用いられて、結晶膜の露光部分がエッチング除去される。残念ながら、ウェットエッチャントはマスクをアンダーカットし、マスクパターンと結果的な結晶膜パターンとの間の忠実性は乏しいものとなる。結晶膜のパターン形成とマスクとの間の忠実性の欠如は、結晶膜のパターン形成寸法をさらに縮小する可能性を制限してしまう。結晶膜寸法をさらに縮小可能であることは、より強力な集積回路、例えばマイクロプロセッサ等、を作成するために機能をより高密度化することにおいて不可欠である。
本発明は、結晶膜のエッチング選択比の変更方法、及びそれを用いた結晶膜のパターン形成方法を提供することを目的とする。
結晶膜のエッチング選択比の変更方法について述べる。以下の記載では、多数の具体的な詳細事項が本発明の完全な理解のために説明される。その他、周知の半導体処理技術及び特徴については、本発明を不必要に不明瞭としないために、特に詳細には説明しない。
本発明は、結晶膜のエッチング選択比を、膜の格子エネルギーを変えることによって変更する方法である。本発明に従って、エッチングされるべき結晶膜が設けられる。結晶膜は対称格子又は“縮退”格子を有する。そして、ドーパント原子が結晶内の一部内に置かれ、ドーパントによる結晶膜の原子の置換を引き起こすのに十分なエネルギーまで膜が熱せられる。結晶膜原子と十分に異なる大きさを有するドーパント原子を用いることにより、格子歪みを引き起こし、且つ格子を非対称又は“非縮退”にする。格子の一部分を非縮退にすることは格子内に熱的安定化又は格子“エネルギーダンプ”を生じさせる原因となり、非縮退部分をより頑丈にし、かつ、よりエッチングされにくくする。より安定な非縮退格子部分は、エッチャントに対して、変化されていない膜の縮退部分が有するより高い活性化障壁を有する。結晶膜の縮退格子部分と非縮退格子部分との間の活性化エネルギー障壁の相違は、結晶膜の縮退部分をエッチング除去するには十分に高いが、非縮退部分をエッチング除去するには十分に高くない活性化エネルギーを有するエッチャントを用いることによって活用され得る。このようにして、膜の非縮退部分をエッチングすることなく膜の縮退格子部分をエッチング除去することができ、非常に選択性の高いエッチングプロセスを得ることができる。本発明は100:1より大きい選択比を実現するために用いられ得る。すなわち、本発明は特定のエッチャントにより、膜の縮退部分を膜の非縮退部分より100倍以上速くエッチングすることを可能にする。このようなエッチング選択比は、膜のマスクレス・エッチングを可能にするため、また、ウェットエッチャントを用いながら異方性エッチングを可能にするために活用され得る。このようなプロセスは、例えば、フィンFET若しくは非プレーナ型デバイスのフィン又はボディの形成に用いられる半導体膜等の、結晶膜のパターン形成において価値のあるものとなり、且つ/或いは、(プレーナ型及び非プレーナ型デバイスの双方において)ゲート置換処理中に結晶性犠牲ゲート電極を除去するために用いられ得る。結晶膜の選択性エッチングのその他の用途、例えばゲート誘電体として用いられる高誘電率の誘電体膜の選択性エッチング等、は本発明の説明から明らかになるところである。
図1A乃至1Dは、本発明の一実施形態に従った膜のパターン形成方法の一例を例示している。本発明に従って、エッチングされるべき膜102が設けられる。膜102は対称又は縮退格子を有する結晶膜である。結晶膜は、例えばエピタキシャル膜又はモノ結晶膜等の単結晶膜とすることができる。結晶膜102はまた、単結晶材料の複数のグレインを有する多結晶膜とすることもできる。結晶膜は、モザイク状の膜ではなく、ドーパント原子が導入され格子原子と置換されるように個々の単位セル又はグレインが十分に大きいものとされるべきである。これにより、格子を歪ませ、非縮退にさせるので、縮退格子部分とは十分に異なる格子エネルギー、及びそれによる、エッチャントに対する十分に異なる活性化障壁を与えることが可能になる。本発明の一実施形態では、結晶膜102はモザイク状ではない縮退格子である。本発明の一実施形態では、結晶膜102は単結晶半導体膜であり、例えば、これらに限られないがシリコン、ガリウム砒素、及びInSb等である。本発明の一実施形態では、結晶膜102は高誘電率の金属酸化膜であり、例えば、これらに限られないが酸化ハフニウム、酸化ジルコニウム、酸化チタン及び酸化タンタル等である。
結晶膜102は基板104に形成される。本発明の一実施形態では、基板104は半導体・オン・インシュレータ(SOI)基板を形成するための絶縁基板104である。本発明の一実施形態では、絶縁基板は例えばシリコン単結晶基板108に形成されたシリコン酸化物又はシリコン窒化物等の絶縁膜106を含む。
次に、図1Bに示されるように、ドーパント原子が結晶膜102内に導入され、結晶膜102内にドープ領域110を形成する。ドープ領域110は結晶膜102上にマスク112を形成することによって形成することができる。マスク112は開口114を有し、開口114は結晶膜102のドーパントが導入されるべき位置すなわち領域110を規定する。マスク112はフォトレジスト膜を結晶膜102上の一面に堆積すること、及び周知のフォトリソグラフィプロセス、によって形成されるフォトレジストのマスクとすることができる。フォトリソグラフィプロセスとは、例えばフォトレジスト膜に開口114を形成するためのマスキング、露光及び現像等である。理想的にはフォトレジストマスク112が用いられるが、例えば、これらに限られないが、シリコン酸化膜、シリコン窒化膜若しくはシリコン酸窒化膜、又はこれらの組み合わせから形成されるハードマスク等の、その他の種類のマスクも使用可能である。そして、例えば開口114を介したイオン注入によって、ドーパントを領域110に導入することが可能である。マスク112は、マスク112に覆われた位置にある結晶膜102にドーパントが導入されるのを防止する。本発明の一実施形態では、0°の注入角度(すなわち、基板104面に垂直な注入角度)を用いてドーパントが導入される。このようにして、ドーパントは開口114と位置整合されて結晶膜102の領域110に導入される。本発明の実施形態では、0°又は実質的に0°のイオン注入角が望ましいが、角度方向の濃度分布を備えるドープ領域が望ましい場合には、より大きい角度でのイオン注入を用いることもできる。ドープ領域110を形成するために、本発明の実施形態はマスク112及びイオン注入を用いているが、その他の周知技術もドープ領域110を形成するために用いることができる。例えば、これらに限られないが、固相拡散などである。
結晶膜102に導入されたドーパント原子は、結晶膜102を形成する原子とは十分に異なる大きさを有する。ドーパントは、それらが結晶膜102の格子内の原子を置換するとき、格子の対称性を歪ませ、かつ格子を非対称又は非縮退にするのに十分な程度に結晶膜の原子とは異なる(すなわち、大きい又は小さい)物理サイズを有する。本発明の一実施形態では、ドーパント原子は結晶格子の原子より小さい。本発明の代わりの実施形態では、ドーパント原子は物理的に結晶格子の原子より大きい。本発明の一実施形態では、ドーパントは結晶膜に関して電気的に中性であり、そのため、それらが活性化されるとき結晶膜の導電性を変化させない。本発明の一実施形態では、ドーパントは結晶膜に関して電気的に中性ではなく、結晶膜を導電型(すなわち、n型又はp型)の結晶膜にさせる。
ドーパント原子は十分な大きさであり、そのため、それらが格子内の原子を置換するとき、それらは格子エネルギーを十分な量だけ変化させ、一方を他方に対して選択的にエッチングすることを可能にする。
本発明の一実施形態では、結晶膜がシリコンであるとき、ドーパント原子はボロン又は炭素とすることができる。本発明の一実施形態では、結晶膜がガリウム砒素であるとき、ドーパント原子はボロン又は炭素とすることができる。本発明の一実施形態では、結晶膜がInSbであるとき、ドーパント原子はボロン、炭素又はリンとすることができる。非縮退膜をエッチングすることなく縮退膜を選択的にエッチングすることが可能な程度にまで縮退結晶膜102を非縮退結晶膜にするため、十分な濃度を生成するように十分な数のドーパントが結晶膜102の領域110に導入される。1×1015原子/cm3と1×1022原子/cm3との間のドーパント濃度範囲は適度なエッチング差をもたらすことが見出された。
認識されるべきは、図1Bに示されるようにこの時点では、ドーパントは結晶膜102の領域110に導入されているが、格子内の格子間の割り込み位置に属していることである。すなわち、この時点ではドーパントは、ドーパント原子が結晶格子の原子を置換するための“活性化”が為されていない。
続いて、図1Cに示されるように、領域110のドーパントが活性化され、ドーパントは結晶格子内を格子間位置から移動し、格子の原子を置換する。ドーパント原子は格子を構成する原子とは異なる物理サイズを有するので、ドーパント原子による格子原子の置換によって、領域110の結晶膜は歪ませられて非対称になる。それにより、“非縮退”結晶格子領域116が形成される。ドーパント原子は、結晶格子の原子を置換するに連れて、領域116の結晶格子を非対称にし、縮退結晶格子102に対して“エネルギーダンプ”を生じさせる要因となる。“エネルギーダンプ”は非縮退結晶格子領域116を生成するが、非縮退結晶格子領域116は結晶膜102の縮退結晶格子部分118と比較して、低い格子エネルギー及び安定な構造を有する。ドーパントの活性化は本質的に、図1Cに示されるように非縮退領域116及び縮退領域118を有する結晶膜102を作り出す。非縮退格子領域116は結晶膜102の縮退格子領域118より低い(熱力学的により安定な)格子エネルギーを有し、安定であるので、非縮退格子領域116をエッチングするには縮退格子領域118より高い活性化障壁が越えられなければならない。エッチングに対する活性化障壁の差は、非縮退領域116をエッチングすることなく縮退部分118を選択的にエッチングするために活用され得る。
次に、図1Dに示されるように、非縮退格子部分116をエッチングすることなく、結晶膜102の縮退部分118がエッチングで除去される。縮退格子部分118は、非縮退格子部分116より不安定であり、それ故に、連合反応を利用するエッチャントが打ち勝つべき活性化エネルギー障壁は、縮退格子部分118に対する活性化エネルギーの方が非縮退部分116に対する活性化エネルギーより低い。連合反応を利用してエッチングを行い、かつ縮退格子部分の活性化エネルギー障壁に打ち勝つが非縮退格子部分116のそれには打ち勝てないエッチャントを用いることにより、非縮退部分をエッチングすることなく縮退部分をエッチングで除去することが可能である。連合反応を利用してエッチングを行うエッチャントは、求核(又、ある場合には求電子)結合を利用するエッチャントであり、この結合によって格子(例えば、シリコン)を構成する原子が格子から移動する前にエッチャントに直接的に結合される。本発明の一実施形態では、連合反応を利用するエッチャントであり、かつ結晶膜の縮退部分118に対する反応しきい障壁に打ち勝つに十分であるが、非縮退部分116のそれには打ち勝てない活性化エネルギー又は化学的エネルギーを有するエッチャントを用いて、結晶膜がエッチングされる。このようにして、結晶膜102の非縮退部分116をエッチングすることなく、縮退格子部分118をエッチングで除去することが可能である。縮退格子部分118及び非縮退格子部分116を結晶膜に形成すること、及び適切なエッチャントを利用することによって、100:1より大きなエッチング選択比を得ることができる。
結晶膜102がシリコンである場合、非酸化性の塩基性溶液を有するウェットエッチャントを利用することにより、結晶膜102の非縮退格子部分116をエッチングで除去することなく、縮退格子部分をエッチングで除去することが可能である。本発明の一実施形態では、シリコン結晶膜118は水酸化物エッチャント、例えば、これらに限られないが、水酸化カリウム(KOH)及び水酸化アンモニウム等、を利用してエッチングされる。本発明の一実施形態では、シリコンエッチャントは9と11との間のpH値を有する。本発明の一実施形態では、縮退結晶膜118は体積含有率で1%から30%の間の水酸化アンモニウムを含むところの、水酸化アンモニウム及び水を有するウェットエッチャントで除去される。本発明の一実施形態では、水酸化アンモニウム及び水のエッチャントが15℃から45℃の間の温度で用いられ、エッチング処理中にメガソニック又は超音波のエネルギーが溶液に与えられる。本発明の一実施形態では、基板が回転させられながら縮退格子部分118が除去される。
結晶膜102がガリウム砒素又はInSbのとき、例えば、硝酸、又は酸存在下での過酸化水素等の、酸化剤を含むエッチャントを利用することによって、非縮退格子部分116をエッチングすることなく縮退部分118をエッチングで除去することができる。本発明の一実施形態では、InSb又はGaAsの縮退部分118は4未満のpH値、理想的には2と4との間のpH値を有するエッチャントでエッチングされる。
縮退格子部分118の除去後、非縮退部分116のみが残る。認識されるべきは、結晶膜102は、マスク104の開口114に直接的に位置整合されたパターン形成結晶膜116を生成するようにエッチングされていることである。加えて、結晶膜102はウェットエッチャントを用いて異方性エッチングされている(垂直方向の1方向のみにエッチングされている)。結晶膜102は、基板を有害なプラズマに晒すプラズマエッチャント又はその他のドライエッチング技術を必要とすることなく、垂直な側壁を備える結晶膜116パターンを生成するようにエッチングされている。さらに、結晶膜102は、エッチング中にマスクをそこにあらしめずして、結晶膜116パターンを生成するようにエッチングされている。このように、膜102はマスクレスプロセスでエッチングされる。さらに、本発明により、マスク及びウェットエッチャントを用いる膜パターン形成に一般に付随するマスクの横方向アンダーカットに苦しまされることなく、開口114との間で高度に忠実な形状116が作り出されている。
本発明の一実施形態では、パターン形成された結晶膜116は、例えば、これらに限られないがシリコン、ガリウム砒素、InSb等の半導体膜であり、図1Eに示されるような非プレーナ型又は3ゲートトランジスタのボディ若しくはフィンを形成するために用いられる。非プレーナ型トランジスタを形成するために、例えば二酸化シリコン又はシリコン窒化物等のゲート誘電層118が、パターン形成された結晶半導体膜116の頂部及び側壁を覆うように形成される。パターン形成された結晶半導体ボディ116の頂部及び側壁の表面に設けられたゲート誘電層118に接するように、ゲート電極120が形成される。ソース及びドレイン領域122が、図1Eに示されるように、ゲート電極に対して対応するように半導体ボディ116内に形成される。ゲート誘電層118及びゲート電極120は、図1Dに示される基板を覆うようにゲート誘電層118を一面に堆積し、それからゲート電極材料をゲート誘電膜を覆うように一面に堆積することによって形成され得る。ゲート誘電膜及びゲート金属膜は、その後、周知のフォトリソグラフィ及びエッチング技術により、ゲート電極120及びゲート誘電層118を形成するようにパターン形成される。次に、ソース及びドレイン領域122を形成するために、周知のイオン注入技術を用いて、n型又はp型の何れかの導電型のイオンが半導体ボディ116に注入される。
図1A乃至1Dに関して記載され且つ説明された本発明の実施形態は、縮退格子を有する結晶膜に始まり、膜の一部が非縮退格子にされ、そして、非縮退格子部分はエッチングで除去されることなく縮退格子部分がエッチング除去された。しかし、他の実施形態において、結晶膜をマスクレスで選択的にパターン形成するために同一の考え方を用いることができる。例えば、本発明の一実施形態では、非縮退格子を有する結晶膜が最初に設けられ得る。非縮退格子を有する結晶膜は、上述のように、対称構造を有する結晶格子内に比較的大きい又は小さい大きさのドーパントを代入して結晶格子を歪ませ、より低く、熱力学的に安定化された格子エネルギーを与えることにより形成され得る。例えば、最初の結晶膜は、非縮退格子を有する結晶膜をもたらすように格子内のシリコン原子を置換したボロン原子を有するシリコン結晶膜とすることができる。それから、格子の原子と同様の大きさの原子またはドーパントが非縮退格子のドーパント原子を置換し、縮退した又は非縮退性の程度が小さい結晶膜部分を作り出す。例えば、ボロンがドープされたシリコン結晶膜にシリコン原子が注入され、ボロン原子を置換し、シリコン膜を縮退、又はより小程度の非縮退性にする。縮退格子またはより小程度の非縮退性の格子部分は、その後、適当なエッチャントで除去されることが可能である。このようにして、変化のない非縮退結晶格子部分は残り、縮退又はより小程度の非縮退性に変化させられた結晶格子部分は除去される。
格子構造、又はエッチング選択比を変化させるエネルギーを変更することを利用する本発明の他の実施形態では、縮退格子構造を有する結晶膜が設けられる。それから、結晶膜の第1部分が、縮退結晶膜の原子を置換するドーパント原子でドープされ、第1程度の非縮退性、又は第1格子エネルギーを有する格子構造を備えた第1領域が設けられる。そして、縮退格子の第2部分が、異なるドーパント、又はより多くの或いはより少ない同一ドーパントでドープされ、第2程度の非縮退性又は第2格子エネルギーを有する格子構造を備えた第2領域が設けられる。双方の部分とも“非縮退”格子にされているが、格子エネルギーの差、又は“非縮退性”の程度の差は、他方をエッチングすることなく一方を選択的にエッチングすることを可能とするように活用され得る。このように、本発明の実施形態は、結晶膜の第1部分の格子構造又は格子エネルギーを第2部分のそれらに対して、他方をエッチングすることなく一方をエッチング可能な程度に変化させる。
図2A乃至2Pは、本発明の選択性エッチングプロセスを活用するゲート置換技術を利用した、金属ゲート電極を備えるp型デバイス、及び金属ゲート電極を備えるn型非プレーナ型デバイスを形成する方法を例示している。ゲート置換技術は、p型デバイス及びn型デバイスのための異なる材料で形成されたゲート電極を可能にする。このようにして、p型デバイスのゲート電極はp型デバイスに調整された仕事関数を有することができ、同時に、n型デバイスのゲート電極はn型デバイスに調整された仕事関数を有することができる。ゲート電極の仕事関数を特定のデバイス型に調整することにより、
CMOS集積回路の性能は劇的に改善され得る。図2A乃至2Pは、伝統的なプレーナ型デバイスを有するCMOS集積回路を形成するためのゲート置換方法を例示しているが、同一の技術が、図1Eに示されるような非プレーナ型デバイスすなわち3ゲートデバイスを有するCMOS集積回路を形成するために用いられ得る。
本発明の実施形態に従ったCMOS集積回路を形成するため、第1に、例えばシリコン単結晶基板等の半導体基板202が設けられる。基板202は、n型デバイスのためにp導電型にドープされた領域204、及びp型デバイスのためにn導電型にドープされた領域206を含んでいる。分離領域208、例えばトレンチ分離領域(STI)等、が領域204と領域206とを電気的に分離するために基板202に形成されている。次に、図2Aに示されるように、犠牲ゲート誘電層210が基板202上に形成される。犠牲ゲート誘電層210は、理想的には、犠牲ゲート電極材料の除去又はエッチングの際に十分にエッチングされない材料から形成される。後に犠牲ゲート電極が除去されるときに、この層が下地の半導体ボディを保護し得るようにするためである。犠牲ゲート電極材料及び半導体基板202が例えばシリコン等の同一材料から形成されているとき、これは特に重要である。本発明の一実施形態では、犠牲ゲート誘電体は酸化物であり、例えば、10Åと30Åとの間の厚さに形成された二酸化シリコンである。犠牲ゲート誘電体が成長される誘電体である場合、それは半導体基板202の露出表面にのみ形成され、分離領域208上には形成されない。犠牲ゲート誘電体が堆積膜である場合、図2Aに示されるように、それは半導体基板202だけでなく分離領域208上にも一面に形成される。
続いて、犠牲ゲート電極材料212が犠牲ゲート誘電体上の一面に堆積される。犠牲ゲート電極材料212は、後に形成される非プレーナ型デバイスのゲート電極の高さに望まれる厚さまで堆積される。犠牲ゲート電極材料及び犠牲ゲート誘電体は、それから、周知の技術によってパターン形成される。周知の技術とは、例えば、図2Bに示されるようなn型デバイスの犠牲ゲート電極214、及びp型デバイスの犠牲ゲート電極216を形成するためのフォトリソグラフィ及びエッチングである。犠牲ゲート電極214及び216は、後に形成されるp型デバイス及びn型デバイスのゲート電極に望まれるのと同一の形状及び同一の位置にパターン形成される。
犠牲ゲート電極材料は、変質犠牲材料に変質され得る材料であり、それにより、犠牲材料又は変質犠牲材料の何れかが選択的にエッチング又は除去され、他方はエッチング又は除去されることがないような材料である。すなわち、犠牲ゲート電極材料は、以下の何れかのように変質され得る材料で形成される:(1)変質犠牲材料はエッチング又は除去されるが、変質前の犠牲材料をエッチングすることはない、又は(2)変質前の犠牲材料はエッチング又は除去されるが、変質犠牲材料をエッチング又は除去することはない。後述するように、p型犠牲ゲート電極とn型犠牲ゲート電極との間にこの違いを設けることは、異なる犠牲ゲート電極が別々の時点で除去されることを可能にし、開口が後に異なる材料で充填されることを可能にする。
本発明の一実施形態では、犠牲材料は結晶構造を有する材料であり、例えば、膜をエッチングするために必要な活性化エネルギーを増大させることによって変質され得る多結晶膜又は単結晶膜などである。本発明の一実施形態では、結晶膜は、非対称格子又は“非縮退”格子を作り出すようにドーパントを配置することによって変化され得る対称格子又は縮退格子を有する。本発明の一実施形態では、犠牲膜は結晶格子を変化させることによって変えられ得る結晶膜であり、変化後の結晶格子は変化前の結晶格子よりエッチングに対して十分に高い活性化エネルギー障壁を有する。本発明の一実施形態では、犠牲材料はドーパント原子で膜内の結晶格子の原子を置換することによって変えられる結晶膜であり、それによって、変化前の結晶格子より高い活性化エネルギーを有する変化後の結晶格子が形成される。換言すれば、犠牲膜を変化させ、それに変化前の犠牲膜より高い活性化障壁を与えるように、ドーパントが結晶格子内に配置される。このように、変化前の膜をエッチングで除去するために十分に高い活性化エネルギーを有するが、変化後の膜をエッチングするためには十分に高い活性化エネルギーを有さないエッチャントは、変化前の膜のみをエッチングし、変化後の膜はエッチングしないことになる。このように、本発明の実施形態は、十分に異なる格子エネルギーを生成するように変質され得る犠牲材料を利用し、このエネルギーの差が、一方を選択的に除去し他方を除去しないように活用される。本発明の一実施形態では、n型領域上の犠牲ゲート電極とp型領域上の変質された犠牲ゲート電極との活性化エネルギー差は、一方をエッチングし他方をエッチングしないことを可能にするのに十分である。加えて、本発明の一実施形態では、p型デバイスの犠牲ゲート電極材料、及びn型デバイスの犠牲ゲート電極材料の双方が変質されるが、変質後の膜間の差が一方を他方に対して選択的にエッチングすることを可能にするのに十分であるように変質される。本発明の一実施形態では、犠牲膜はポリシリコン膜である。本発明の他の実施形態では、犠牲膜は単結晶シリコン膜又はエピタキシャルシリコン膜である。本発明の一実施形態では、ポリシリコンの犠牲ゲート電極材料は、ボロン原子で結晶格子内のシリコン原子を置換することによって変質される。
続いて、必要であれば、半導体基板202の犠牲ゲート電極214及び216に対して対向する両側を、ソース及びドレイン領域の形成に用いられる同一導電型の不純物でドーピングすることによって、頂上領域すなわちソース及びドレイン領域の延在部が形成されてもよい。本発明の一実施形態では、頂上領域は周知のイオン注入技術を用いて形成される。第1に、図2Cに示されるように、n型デバイスの領域上にフォトレジストマスク218が形成され、p型デバイスの領域はマスクされずに残される。それから、p型デバイスの犠牲ゲート電極216のエッジ外側に位置整合されてp型不純物が半導体基板202にイオン注入される。犠牲ゲート電極216は、半導体基板202のチャネル領域209が頂上形成工程中にp型ドーパントでドープされるのを防止する。この時、犠牲ゲート電極はp型ドーパントでドープされる。注入プロセスはp型ドーパント、例えばボロン等、を犠牲ゲート電極216内に置く。しかしながら、ドーパントはこの時点では未だ高温プロセスによって活性化されていないので、ドーパント原子は格子内の格子間位置にあり、格子内の原子と未だ置換されていない。本発明の一実施形態では、半導体基板202及び犠牲ゲート電極216がシリコンであるとき、ボロン濃度が1×1019から1×1021原子/cm3の間である頂上領域211を後に形成するように、それらはボロンイオンを用いて技術的によく知られたドーズ量とエネルギーでドープされ得る。フォトレジストマスク218はn型デバイス領域がp導電型イオンでドープされることを防止する。
続いて、図2Dに示されるように、フォトレジストマスク218が除去され、p型デバイス上にフォトレジストマスク220が形成され、n型デバイスはマスクされずに残される。次に、n型不純物イオンが頂上領域213を形成するように、犠牲ゲート電極に対して対向する半導体基板202にイオン注入される。犠牲ゲート電極214は、半導体基板202のチャネル領域215が頂上形成工程中にドープされるのを防止する。この時、犠牲ゲート電極214はやはりp型ドーパントでドープされる。しかしながら、ドーパントはこの時点では未だ高温プロセスによって活性化されていないので、ドーパントは犠牲ゲート電極214及び半導体基板202の格子内の格子間位置にあり、格子内の原子と未だ置換されていない。本発明の一実施形態では、半導体基板202及び犠牲ゲート電極214がシリコンであるとき、1×1019から1×1021原子/cm3の間のn型濃度を有する頂上領域を作り出すように、砒素原子又はリン原子が技術的によく知られたドーズ量とエネルギーで注入され得る。そして、フォトレジストマスク220が除去される。
次に、必要な場合には、誘電体側壁スペーサ222が、図2Eに示されるように犠牲ゲート電極214及び216の対向する側壁に沿って形成される。側壁スペーサは周知の如何なる技術によって形成されてもよく、例えば、等角の側壁スペーサ誘電体を、犠牲ゲート電極214及び216の頂部表面及び側壁、並びに基板202の露出表面を含む基板上の一面に堆積させることによって形成される。誘電体スペーサ材料はスペーサ222に望まれる幅にほぼ等しい厚さに堆積される。本発明の一実施形態では、誘電体スペーサ材料は20Åから350Åの間の厚さに堆積される。スペーサ材料は、例えばシリコン窒化物、シリコン酸化物、シリコン酸窒化物又はそれらの組み合わせ等の誘電体とすることができる。本発明の一実施形態では、スペーサ材料はホットウォール低圧化学気相堆積(LPCVD)プロセスによって形成されたシリコン窒化物である。そして、誘電体スペーサ材料は異方性のエッチバックが為され、犠牲ゲート電極214及び216の水平表面(例えば、頂部表面)、並びに半導体基板202及び絶縁基板202の頂部表面から誘電体スペーサ材料が除去される。その一方で、犠牲ゲート電極214及び216の垂直表面(例えば、側壁)のスペーサ材料は残され、図2Eに示されるような側壁スペーサ222を形成する。
この時点で、必要な場合には、1段高いソース及びドレイン領域を形成するように、追加のシリコンが基板202上に形成されてもよい。追加のシリコン、例えばエピタキシャルシリコン等、が周知の選択的な堆積プロセスを利用して半導体基板202の露出表面に形成され得る。選択的シリコン堆積プロセスは、エピタキシャルシリコン等のシリコンを含む領域上、例えば基板202に堆積し、シリコンを含まない領域、例えば側壁スペーサ222にはシリコンを堆積しない。
続いて、犠牲ゲート電極214及び216に対して対向する半導体基板202に、高濃度のソース及びドレインコンタクト領域が形成されてもよい。本発明の一実施形態では、高濃度のソース及びドレイン領域がイオン注入によって形成される。このようなプロセスでは、n型トランジスタ領域上にフォトレジストマスク224が形成され、p型トランジスタ領域はマスクされずに残される。それから、基板上に形成された側壁スペーサのエッジ外側に位置整合されてp型ドーパントが半導体基板202にイオン注入され、ソース及びドレインコンタクト領域225を形成する。加えて、イオン注入プロセスはp型ドーパントを犠牲ゲート電極216に注入する。半導体基板202がシリコンであり、犠牲ゲート電極216がポリシリコンであるとき、ポリシリコンの犠牲ゲート電極216及びシリコン基板202内に1×1019から1×1021原子/cm3の間のボロン濃度を後に形成するように、ボロンイオンは技術的によく知られたドーズ量とエネルギーでドープされ得る。ドーパントはこの時点では未だ高温プロセスによって活性化されていないので、ドーパント原子は格子内の格子間位置にあり、格子内の原子と未だ置換されていない。犠牲ゲート電極216は、高濃度のソース及びドレインコンタクト注入の際にp型デバイスのチャネル領域209がp型不純物でドープされないように、チャネル領域209を隠す働きをする。さらに、側壁スペーサ222は、その下にある先に形成された半導体基板202の頂上領域211が、高濃度のソース及びドレイン注入によってドープされることを防止する。
次に、フォトレジストマスク224が除去される。そして、図2Gに示されるように、p型トランジスタ領域上にフォトレジストマスク226が形成され、n型トランジスタ領域はマスクされずに残される。次に、n導電型イオンが高濃度にドープされたソース及びドレインコンタクト領域を形成するための犠牲ゲート電極214の側壁スペーサに対して対向する半導体基板202にイオン注入される。犠牲ゲート電極214は、高濃度のソース及びドレイン形成工程の際にn型デバイスのチャネル領域215がドープされないように、チャネル領域215を隠す働きをする。さらに、側壁スペーサ222は、その下にある先に形成された半導体基板202の頂上領域213が、高濃度のソース及びドレイン注入によってドープされることを防止する。高濃度のソース及びドレイン注入は同時に犠牲ゲート電極214をn型不純物でドープする。ドーパントは未だ高温プロセスによって活性化されていないので、ドーパントは犠牲ゲート電極214及び半導体基板202の格子内の格子間位置にあり、格子内の原子と未だ置換されていない。本発明の一実施形態では、半導体基板202及び犠牲ゲート電極がシリコンであるとき、1×1019から1×1021原子/cm3の間のリン濃度を後に形成するように、リン原子が技術的によく知られたドーズ量とエネルギーで注入され得る。
次に、図2Hに示されるように、半導体基板202内に置かれたドーパントを活性化するために基板がアニールされる。さらに、この活性化アニールは同時に、犠牲ゲート電極214及び216内に置かれたドーパントを活性化する。すなわち、基板はここで、半導体基板202内のn型ドーパント及びp型ドーパントを格子間位置から移動させ、格子内の原子と置換させるために十分な温度及び時間でアニールされ、n型ソース及びドレイン領域、並びにp型ソース及びドレイン領域が形成される。本発明の一実施形態では、1×1019から1×1021原子/cm3の範囲内の濃度を有する頂上領域、並びに高濃度のソース及びドレインコンタクト領域がアニールによって形成される。アニールによって同時に、犠牲ゲート電極214内にあるn型ドーパントが格子間位置から移動され、犠牲ゲート電極214の格子内の原子と置換される。さらに、アニールによって同時に、p型ドーパントが犠牲ゲート電極216内の格子間位置から移動され、犠牲ゲート電極216の格子内の原子と置換される。
本発明の一実施形態では、犠牲ゲート電極がポリシリコンであるとき、ボロン原子が犠牲ゲート電極216の格子内のシリコン原子を置換し、リン原子が犠牲ゲート電極214の格子内のシリコン原子を置換する。ボロン原子はシリコン原子より小さいため、シリコン原子の場合と比較して、ボロン原子はシリコン原子との、より近接し、より堅固な結合を格子内で形成する。その結果、シリコン格子はもはや完全な対称ではなく、格子の“エネルギーダンプ”を生じさせる。多結晶の犠牲ゲート電極216内のシリコン格子が対称性の低いもの、又は歪んだものとなるとき、結晶格子は“非縮退”である言うことができる。犠牲ゲート電極216内の結晶格子を“非縮退”にすること、及び現れたエネルギーダンプは、ボロンがドープされた多結晶の犠牲シリコン膜を、ドープされていないポリシリコン膜、すなわち対称格子又は“縮退”格子を有するポリシリコン膜と比較して、より安定にし、エッチングするには、より高い活性化エネルギーを必要とすることになる。このように、図2Hに示されるように、犠牲ポリシリコンゲート電極216内の熱的活性化は、犠牲ゲート電極216を変質犠牲ゲート電極228に変化させる。なお、変質犠牲ゲート電極228は変質前の犠牲ゲート電極とは異なるエッチング特性を有する。多結晶の犠牲ゲート電極214内のリン原子の活性化もまた、シリコン格子を歪ませ、或いは“非縮退”にするが、犠牲ポリシリコンゲート電極216におけるボロン原子より遙かに小さい程度である(これは、リン原子はシリコン原子の大きさに近い物理的大きさを有するからである)。リンドーパントは、ポリシリコン犠牲ゲート電極214のシリコン格子の僅かな歪みのみを生じさせる(すなわち、僅かにのみ格子を“非縮退”にする)ので、犠牲ゲート電極214は変質されないと見なし得る。イオン注入及び活性化の結果、変質犠牲ゲート電極228及び非変質犠牲ゲート電極214が形成されるが、これらは、変質犠牲ゲート電極をエッチングすることなく非変質犠牲ゲート電極を選択的にエッチングするために活用可能な異なる格子エネルギー及びエネルギー障壁を有する。
次に、図2Iに示されるように、誘電層230が基板上の一面に堆積される。誘電層は犠牲ゲート電極214及び変質犠牲ゲート電極228を含めて基板を完全に覆うに十分な厚さに形成される。誘電層230は、変質及び非変質犠牲ゲート材料228及び214に対して選択的にエッチングされ得る材料で形成される。すなわち、誘電体は、誘電層230を有意にエッチングすることなく犠牲ゲート電極214及び変質犠牲ゲート電極228が除去され得るところの材料で形成される。誘電層を一面に堆積した後、誘電膜の上表面が犠牲ゲート電極214及び変質犠牲ゲート電極228と平坦になり、かつ犠牲ゲート電極214及び変質犠牲ゲート電極228の頂部表面が図2Iに示されるように露出されるまで、誘電層が例えば化学機械平坦化(CMP)によって平坦化される。
続いて、図2Jに示されるように、変質犠牲ゲート電極228は除去されることなく、犠牲ゲート電極214が除去される。犠牲ゲート電極214が除去された後、犠牲ゲート誘電層210も除去される。犠牲ゲート電極214の除去により、n型デバイスのゲート電極が形成されることになる開口が形成される。犠牲ゲート電極214及び犠牲誘電層210を除去することにより、n型デバイスの半導体基板のチャネル領域215が図2Jに示されるように露出される。
犠牲ゲート電極214は、変質犠牲ゲート電極材料228を有意にエッチングすることなく犠牲ゲート電極材料214をエッチング可能なエッチャントで除去される。本発明の一実施形態では、犠牲ゲート電極214はウェットエッチャントで除去される。本発明の一実施形態では、ウェットエッチャントは100:1より大きい犠牲ゲート電極材料の変質犠牲ゲート電極材料に対する選択比を有する(すなわち、ウェットエッチャントは、変質犠牲ゲート電極材料より少なくとも100倍速く犠牲ゲート電極材料をエッチングする)。本発明の一実施形態では、n型ポリシリコン犠牲ゲート電極材料214がウェットエッチャントで除去される。本発明の一実施形態では、n型ポリシリコン犠牲ゲート電極材料214がウェットエッチャントで除去される間、メガソニックエネルギーが印加される。本発明の一実施形態では、n型ポリシリコン犠牲ゲート電極材料214が金属の水酸化物、例えば、これらに限られないが水酸化カリウム(KOH)または水酸化アンモニウム(NH4OH)、を有するウェットエッチャントで除去される。本発明の一実施形態では、犠牲ポリシリコンゲート電極214が、体積含有率で1%から30%の間の水酸化アンモニウムを含むところの水酸化アンモニウム及び水を有するウェットエッチャントで除去される。本発明の一実施形態では、水酸化アンモニウム及び水のエッチャントが15℃から45℃の間の温度に温められ、エッチング処理中にメガソニック又は超音波のエネルギーが溶液に与えられる。本発明の一実施形態では、基板が回転させられながら犠牲ゲート電極214が除去される。本発明の一実施形態では、変質犠牲ゲート電極228の結晶格子の活性化エネルギー障壁に打ち勝つに十分なエネルギーを有さないエッチャントで、犠牲ゲート電極214が除去される。このように、犠牲ゲート電極214のエッチングの際、変質犠牲ゲート電極228はエッチングされないままである。本発明により、p型デバイスの犠牲ゲート電極を除去することなく、またマスク又はその他フォトリソグラフィプロセス工程を必要とすることなく、n型デバイスの犠牲ゲート電極214の除去が可能になる。このように、犠牲ゲート電極214はマスクレス手法で除去され、そのことは、高価なフォトリソグラフィプロセス工程を節約し、本発明を製造可能なものにする。犠牲ゲート電極材料214が除去された時点で、エッチャントは犠牲誘電層210で停止する。本発明の一実施形態では、犠牲誘電層210は酸化膜であり、犠牲ゲート電極に対して少なくとも10:1の選択比を有する。次に犠牲ゲート誘電層210が、例えば、これに限られないが弗酸水溶液等のエッチャントで除去される。
続いて、n型デバイスのゲート誘電層及びゲート電極材料が、図2Kに示されるように開口232内に形成される。最初にゲート誘電膜234が基板上の一面に堆積される。ゲート誘電体は半導体基板202のチャネル領域215を覆う。ゲート誘電体は周知の如何なるプロセスによって形成されてもよい。本発明の一実施形態では、二酸化シリコン又はシリコン酸窒化物等のゲート誘電層234の成長のために、例えばドライ酸化又はウェット酸化等の熱酸化プロセスが用いられる。本発明の他の実施形態では、高誘電率(高k)ゲート誘電層の堆積のために、例えばCVD又はALD等の等角の堆積プロセスが用いられる。次に、n型デバイスのゲート電極材料236がゲート誘電体234上の一面に堆積される。ゲート電極材料236は周知のゲート電極材料の何れでもよい。本発明の一実施形態では、ゲート電極材料はn型デバイスのために調整された仕事関数を有する。本発明の一実施形態では、ゲート電極は3.9eVから4.2eVの間の仕事関数を有する。本発明の一実施形態では、半導体基板202がp型シリコンであるとき、ゲート電極材料は、約3.9eVと約4.2eVとの間の仕事関数を有するハフニウム、ジルコニウム、チタン、タンタル、及びアルミニウムから成るグループから選択される。次に、誘電層210の上表面が図2Lに示されるように露わにされるまで、ゲート電極材料236が平坦化される。ゲート電極材料及びゲート誘電体が誘電膜230の頂部から磨き落とされ、或いは除去された時点で、n型デバイスのゲート電極238が形成される。
続いて、図2Mに示されるように、n型デバイスのゲート電極238を除去することなく、変質犠牲ゲート電極228がここで除去される。変質犠牲ゲート電極228が除去された後、犠牲ゲート酸化膜210が除去される。変質犠牲ゲート電極228及び犠牲ゲート誘電層210の除去により、非プレーナ型p型デバイスの半導体基板202のチャネル領域209が図2Mに示されるように露出される。さらに、変質犠牲ゲート電極228の除去により、p型デバイスのゲート電極が後に形成されることになる開口240が誘電層230内に形成される。本発明の一実施形態では、ボロンがドープされたポリシリコン犠牲ゲート電極228が、水酸化テトラメチルアンモニウム及び水を含むウェットエッチャントを用いて除去される。本発明の一実施形態では、水酸化テトラメチルアンモニウムは体積含有率で溶液の10から35%の間である。本発明の一実施形態では、エッチングの間、水酸化テトラメチルアンモニウム溶液は60℃から95℃の間に加温される。本発明の一実施形態では、超音波又はメガソニックのエネルギー等の音響エネルギーがエッチング処理中に印加される。音響エネルギーはエッチャントを撹拌するが、それは、開口240から除去されるべき変質犠牲ゲート電極228からの残渣をエッチングすることを可能にし、また、新しいエッチャントが溝240内に入り込んで変質犠牲ゲート228をエッチングすることを可能にする。
本発明の一実施形態では、犠牲ゲート誘電体210が変質犠牲ゲート電極のエッチングにとってのエッチング停止層として機能するように、犠牲ゲート電極のエッチャントは犠牲ゲート誘電層に対して選択的である(すなわち、犠牲ゲート誘電体をエッチングしない、あるいは僅かにのみエッチングする)。このようにして、下にある半導体基板202はエッチャントから保護される。犠牲ゲート電極228の犠牲ゲート誘電体に対するエッチング選択比は少なくとも10:1であることが望ましい。
次に、犠牲ゲート誘電層210が除去される。本発明の一実施形態では、犠牲ゲート誘電層210は酸化膜であり、弗酸水溶液を含むエッチャントで除去され得る。
続いて、図2Nに示されるように、n型デバイスのゲート誘電膜242が基板上の一面に堆積される。ゲート誘電体は半導体基板202のチャネル領域209の上表面及び側壁を覆う。ゲート誘電層242は周知の如何なるプロセスによって形成されてもよい。本発明の一実施形態では、ゲート誘電体は熱的に成長された酸化膜、例えばシリコン酸化物又はシリコン酸窒化物である。本発明の一実施形態では、例えばCVD又はALD等の等角のプロセスによって堆積された堆積酸化膜である。ゲート誘電層は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、PZT、BST、酸化アルミニウム、及びそれらのケイ酸塩から成るグループから選択される高k絶縁膜を有してもよい。ゲート誘電層242の一面的な堆積により、基板202上及びゲート電極238の露出部分の頂部上にゲート誘電層が形成される。次に、p型デバイスのゲート電極材料244がゲート誘電層242上の一面に堆積される。ゲート電極材料244は周知のゲート電極材料の何れでもよい。本発明の一実施形態では、ゲート電極材料はp型デバイスのために調整された仕事関数を有する金属膜である。本発明の一実施形態では、半導体基板202がn型シリコンであるとき、ゲート電極材料は、約4.9eVと約5.2eVとの間の仕事関数を有するルテニウム、パラジウム、コバルト、ニッケル、又は導電性金属酸化物を有する。本発明の一実施形態では、ゲート電極244は4.9eVから5.2eVの間の仕事関数を有する。
続いて、図2Oに示されるように、誘電膜230の頂部表面に形成されたゲート電極材料244及びゲート誘電層242が誘電膜230の頂部表面から除去され、p型デバイスのゲート電極246を形成するとともに、n型デバイスのゲート電極238を露出する。誘電層230の頂部表面に形成されたゲート誘電層及びゲート電極244は、例えばCMP又はその他の適した手段によって除去され得る。この時点で、金属ゲート電極を備えるn型デバイス、及び金属ゲート電極を備えるp型デバイスのゲート置換プロセスを利用した製造が形作られている。必要であれば、図2Pに示されるようにp型及びn型デバイスを露出するように、誘電層230がここで除去されてもよい。例えば、相補型金属酸化物半導体(CMOS)集積回路を形成するために、ソース及びドレイン領域にシリサイドを形成し、n型トランジスタとp型トランジスタとを相互接続して機能集積回路とするような処理がここで用いられてもよい。
本発明に従った結晶膜のエッチング方法を例示する図である。 本発明に従った結晶膜のエッチング方法を例示する図である。 本発明に従った結晶膜のエッチング方法を例示する図である。 本発明に従った結晶膜のエッチング方法を例示する図である。 図1A乃至Dに例示されるように形成された選択性エッチングされた膜上への非プレーナ型デバイスの形成を例示する図である。 本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。 図2A乃至Pは、本発明に従った結晶膜の選択性エッチングを用いるゲート置換技術を利用した、n型トランジスタ及びp型トランジスタを有するCMOS集積回路の製造方法を例示する図である。

Claims (3)

  1. 集積回路の製造方法であって:
    半導体基板の第1チャネル領域上に犠牲ゲート誘電層及び第1犠牲ゲート電極を形成し、かつ前記半導体基板の第2チャネル領域上に犠牲ゲート誘電層及び第2犠牲ゲート電極を形成する工程;
    前記第1犠牲ゲート電極はエッチャントでエッチングされ、かつ前記第2犠牲ゲート電極は前記第1犠牲ゲート電極をエッチングするエッチャントでエッチングされないように、前記第2犠牲ゲート電極に結晶格子の原子より小さいドーパント原子を注入し、アニールすることによって、前記第2犠牲ゲート電極を変化させる工程;
    前記第1犠牲ゲート電極を覆うように、かつ前記第2犠牲ゲート電極を覆うように誘電層を形成する工程;
    前記第1犠牲ゲート電極及び前記第2犠牲ゲート電極の頂部表面を露出するように前記誘電層を平坦化する工程;
    前記誘電層を平坦化する工程の直後に、第1の開口を形成して前記半導体基板の前記第1チャネル領域を露出するように、前記第2犠牲ゲート電極をエッチングすることなく前記第1犠牲ゲート電極を前記第1犠牲ゲート電極をエッチングするエッチャントでエッチングし、次に犠牲ゲート誘電層を犠牲ゲート誘電層をエッチングするエッチャントでエッチングする工程;
    前記誘電層上及び前記第1の開口内にゲート誘電層を堆積し、次に第1金属膜を堆積する工程;
    第1金属ゲート電極を形成するように、前記誘電層の頂部から前記第1金属膜及び前記ゲート誘電層を除去する工程;
    第2の開口を形成して前記半導体基板の前記第2チャネル領域を露出するように前記第2犠牲ゲート電極を前記第1犠牲ゲート電極をエッチングするエッチャントとは異なるエッチャントでエッチングし、次に犠牲ゲート誘電層を犠牲ゲート誘電層をエッチングするエッチャントでエッチングする工程;
    前記誘電層上及び前記第2の開口内にゲート誘電層を堆積し、次に前記第1金属膜とは異なる第2金属膜を堆積する工程;及び
    第2金属ゲート電極を形成するように、前記誘電層の頂部から前記第2金属膜及び前記ゲート誘電層を除去する工程;
    を有する製造方法。
  2. 請求項1に記載の製造方法であって、前記第1金属膜が3.9eVと4.2eVとの間の仕事関数を有するところの製造方法。
  3. 請求項1に記載の製造方法であって、前記第2金属膜が4.9eVから5.2eVの間の仕事関数を有するところの製造方法。
JP2006547391A 2003-12-30 2004-12-23 膜のエッチング選択比の変更方法 Expired - Fee Related JP4863882B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/750,045 2003-12-30
US10/750,045 US7247578B2 (en) 2003-12-30 2003-12-30 Method of varying etch selectivities of a film
PCT/US2004/043393 WO2005067020A2 (en) 2003-12-30 2004-12-23 A method of varying etch selectivities of a film

Publications (2)

Publication Number Publication Date
JP2007517406A JP2007517406A (ja) 2007-06-28
JP4863882B2 true JP4863882B2 (ja) 2012-01-25

Family

ID=34711191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006547391A Expired - Fee Related JP4863882B2 (ja) 2003-12-30 2004-12-23 膜のエッチング選択比の変更方法

Country Status (7)

Country Link
US (2) US7247578B2 (ja)
EP (1) EP1702356A2 (ja)
JP (1) JP4863882B2 (ja)
KR (1) KR100838853B1 (ja)
CN (1) CN1902739A (ja)
TW (1) TWI247351B (ja)
WO (1) WO2005067020A2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456476B2 (en) * 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7247578B2 (en) 2003-12-30 2007-07-24 Intel Corporation Method of varying etch selectivities of a film
US7268058B2 (en) * 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7504328B2 (en) * 2004-05-11 2009-03-17 National University Of Singapore Schottky barrier source/drain n-mosfet using ytterbium silicide
US8399934B2 (en) * 2004-12-20 2013-03-19 Infineon Technologies Ag Transistor device
US8178902B2 (en) 2004-06-17 2012-05-15 Infineon Technologies Ag CMOS transistor with dual high-k gate dielectric and method of manufacture thereof
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
KR100739653B1 (ko) * 2006-05-13 2007-07-13 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조 방법
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US7465623B2 (en) * 2006-08-28 2008-12-16 Advanced Micro Devices, Inc. Methods for fabricating a semiconductor device on an SOI substrate
EP1914800A1 (en) * 2006-10-20 2008-04-23 Interuniversitair Microelektronica Centrum Method of manufacturing a semiconductor device with multiple dielectrics
JP2008210874A (ja) * 2007-02-23 2008-09-11 Toshiba Corp 半導体装置の製造方法
US8822293B2 (en) * 2008-03-13 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned halo/pocket implantation for reducing leakage and source/drain resistance in MOS devices
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
JP2011192776A (ja) * 2010-03-15 2011-09-29 Toshiba Corp 半導体装置の製造方法
US8609495B2 (en) * 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8283734B2 (en) * 2010-04-09 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-threshold voltage device and method of making same
CN102655121A (zh) * 2011-03-03 2012-09-05 中国科学院微电子研究所 牺牲栅去除方法及栅堆叠制作方法
US8685807B2 (en) * 2011-05-04 2014-04-01 Globalfoundries Inc. Method of forming metal gates and metal contacts in a common fill process
US9070784B2 (en) 2011-07-22 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a CMOS semiconductor device and method of forming the same
CN103165426B (zh) * 2011-12-12 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
US9397217B2 (en) * 2012-12-28 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of non-planar semiconductor device
US8987082B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Method of making a semiconductor device using sacrificial fins
US10297602B2 (en) * 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3390507A (en) * 1964-08-27 1968-07-02 Dow Chemical Co Method of forming a dual compartment container
US3738880A (en) * 1971-06-23 1973-06-12 Rca Corp Method of making a semiconductor device
GB1501114A (en) * 1974-04-25 1978-02-15 Rca Corp Method of making a semiconductor device
CA1129118A (en) 1978-07-19 1982-08-03 Tetsushi Sakai Semiconductor devices and method of manufacturing the same
US4465528A (en) 1981-07-15 1984-08-14 Fujitsu Limited Method of producing a walled emitter semiconductor device
GB2131748B (en) 1982-12-15 1986-05-21 Secr Defence Silicon etch process
JPS6328067A (ja) 1986-07-22 1988-02-05 Sony Corp 半導体装置の製造方法
JPH04322427A (ja) * 1991-04-23 1992-11-12 Toshiba Corp 半導体装置の製造方法
US5358908A (en) * 1992-02-14 1994-10-25 Micron Technology, Inc. Method of creating sharp points and other features on the surface of a semiconductor substrate
US5431777A (en) * 1992-09-17 1995-07-11 International Business Machines Corporation Methods and compositions for the selective etching of silicon
DE19530944A1 (de) * 1994-10-07 1996-04-11 At & T Corp Mikrobearbeitung von Silizium
US6309975B1 (en) * 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
MY120464A (en) * 1997-12-09 2005-10-31 Shinetsu Handotai Kk Semiconductor wafer processing method and semiconductor wafers produced by the same
FR2790250B1 (fr) * 1999-02-25 2001-06-01 Automatisme Nouveau Organisati Dispositif formant goulotte d'evacuation d'objets, module incorporant de telles goulottes et installation de tri d'objets equipes de celles-ci
GB2358737A (en) 1999-03-01 2001-08-01 Nec Corp Methods for manufacturing a complimentary integrated circuit
JP3264264B2 (ja) * 1999-03-01 2002-03-11 日本電気株式会社 相補型集積回路とその製造方法
US6255698B1 (en) 1999-04-28 2001-07-03 Advanced Micro Devices, Inc. Separately optimized gate structures for n-channel and p-channel transistors in an integrated circuit
US6171910B1 (en) * 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
JP2002198441A (ja) * 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法
US6858483B2 (en) 2002-12-20 2005-02-22 Intel Corporation Integrating n-type and p-type metal gate transistors
US7183184B2 (en) 2003-12-29 2007-02-27 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
US7247578B2 (en) 2003-12-30 2007-07-24 Intel Corporation Method of varying etch selectivities of a film
US7105390B2 (en) * 2003-12-30 2006-09-12 Intel Corporation Nonplanar transistors with metal gate electrodes

Also Published As

Publication number Publication date
TW200522181A (en) 2005-07-01
JP2007517406A (ja) 2007-06-28
US20070197042A1 (en) 2007-08-23
TWI247351B (en) 2006-01-11
WO2005067020A3 (en) 2005-12-15
WO2005067020A2 (en) 2005-07-21
EP1702356A2 (en) 2006-09-20
KR20060105871A (ko) 2006-10-11
KR100838853B1 (ko) 2008-06-16
US7247578B2 (en) 2007-07-24
US20050148131A1 (en) 2005-07-07
CN1902739A (zh) 2007-01-24

Similar Documents

Publication Publication Date Title
JP4863882B2 (ja) 膜のエッチング選択比の変更方法
US7105390B2 (en) Nonplanar transistors with metal gate electrodes
US9559119B2 (en) High voltage metal oxide semiconductor field effect transistor integrated into extremely thin semiconductor on insulator process
KR101374461B1 (ko) 반도체 소자의 접촉 구조
KR100702553B1 (ko) 벌크 반도체로부터 형성된 finFET 소자 및 그 제조방법
JP2010527153A (ja) チップレス・エピタキシャルソース/ドレイン領域を有する半導体デバイス
TW201017733A (en) Semiconductor device having metal gate stack and fabrication method thereof
TW201013758A (en) Semiconductor device and method for making semiconductor device having metal gate stack
US11456373B2 (en) Semiconductor device and method
TW200428537A (en) Improved MOS transistor
US11527628B2 (en) Semiconductor device and method
TW202027278A (zh) 半導體元件及其製造方法
TW201009905A (en) Method for making metal gate stack of semiconductor device
US11735481B2 (en) Semiconductor device and method
WO2013170477A1 (zh) 半导体器件及其制造方法
TW594887B (en) Process for producing semiconductor device and semiconductor device
TWI809743B (zh) 半導體裝置和製造方法
TW202230528A (zh) 半導體元件及其製造方法
TW513757B (en) Manufacture method of ultra fine metal gate
KR100467642B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100304

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees