CN103165426B - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN103165426B
CN103165426B CN201110410437.9A CN201110410437A CN103165426B CN 103165426 B CN103165426 B CN 103165426B CN 201110410437 A CN201110410437 A CN 201110410437A CN 103165426 B CN103165426 B CN 103165426B
Authority
CN
China
Prior art keywords
gate
area
layer
metal
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110410437.9A
Other languages
English (en)
Other versions
CN103165426A (zh
Inventor
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110410437.9A priority Critical patent/CN103165426B/zh
Publication of CN103165426A publication Critical patent/CN103165426A/zh
Application granted granted Critical
Publication of CN103165426B publication Critical patent/CN103165426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件的制作方法：在半导体衬底上以浅沟槽隔离区为界，形成具有替代栅极结构的第一区域和具有多晶硅栅极结构的第二区域；沉积牺牲层，并进行化学机械研磨显露出替代栅极和多晶硅栅极；用光阻胶层遮挡第二区域，将替代栅极从掩埋的牺牲层中去除形成第一区域上的沟槽；沉积金属栅电极材料，并进行化学机械研磨显露出牺牲层，所述金属栅电极材料经化学机械研磨后位于第一区域上的沟槽内部；去除牺牲层；在多晶硅栅极上及第一区域和第二区域的有源区表面同时形成金属硅化物；沉积层间介质层，并进行化学机械研磨至预定厚度。采用本发明能够实现在同时具有金属栅电极和多晶硅栅极的半导体器件中只实施一次自对准金属硅化物工艺。

Description

半导体器件的制作方法
技术领域
本发明涉及半导体逻辑电路制造领域，特别涉及一种半导体器件的制作方法。
背景技术
目前，为了控制短沟道效应，更小尺寸器件要求进一步提高栅电极电容。这能够通过不断减薄栅氧化层的厚度而实现，但随之而来的是栅电极漏电流的提升。当二氧化硅作为栅氧化层，厚度低于5.0纳米时，漏电流就变得无法忍受了。解决上述问题的方法就是使用高介电常数绝缘材料取代二氧化硅，高介电常数绝缘材料可以为铪硅酸盐、铪硅氧氮化合物、铪氧化物等，介电常数一般都大于15，采用这种材料能够进一步提高栅电容，同时栅漏电流又能够得到明显的改善。对于相同的栅氧化层厚度，将高介电常数绝缘材料与金属栅电极搭配，其栅电极漏电流将减少几个指数量级，而且用金属栅电极取代多晶硅栅电极解决了高介电常数绝缘材料与多晶硅之间不兼容的问题。因此金属栅电极被用于制造逻辑电路核心器件，外围电路仍然采用多晶硅栅极，这就出现了金属栅电极和多晶硅栅极同时存在的结构。
现有技术制作半导体器件的方法包括以下步骤，下面结合图1a至图1g进行说明。
步骤11、请参阅图1a，在半导体衬底100上以浅沟槽隔离区101为界，形成具有替代栅极结构的第一区域和具有多晶硅栅极结构的第二区域；所述替代栅极结构至少包括在半导体衬底表面依次形成的高介电常数(HK)栅氧化层102、替代栅极103和氮化硅层110，位于替代栅极103两侧的侧壁层104，以及位于替代栅极103两侧且在半导体衬底100中的有源区105；所述多晶硅栅极结构至少包括在半导体衬底表面依次形成的栅氧化层106、多晶硅栅极107和氮化硅层110，位于多晶硅栅极107两侧的侧壁层108，以及位于多晶硅栅极107两侧且在半导体衬底100中的有源区109；
高介电常数栅氧化层102可以为铪硅酸盐、铪硅氧氮化合物或铪氧化物等，介电常数一般都大于15。因为最终形成的是金属栅电极，替代栅极会被金属栅电极替代，也就是说替代栅极最终是不存在的，所以作为替代栅极103的材料可以有多种，本实施例中替代栅极的材料为多晶硅。
步骤12、请参阅图1b，实施自对准金属硅化物工艺，在替代栅极两侧的有源区105和多晶硅栅极两侧的有源区109表面自动形成金属硅化物111；
这里自对准金属硅化物如自对准镍化硅、钛化硅方法被引进来，用于产生金属硅化物，能够很好地与露出的源、漏以及多晶硅栅的硅(Si)对准。这是因为金属Ni或者Ti可以与硅反应，但是不会与硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)反应。因此Ni或者Ti仅仅会寻找到硅的部分进行反应，而对于由硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)所覆盖的部分，不会进行反应，就好比Ni或者Ti会自行对准硅的部分。因此图1b中，金属只会在替代栅极两侧的有源区105和多晶硅栅极两侧的有源区109表面自动形成金属硅化物111。
步骤13、请参阅图1c，沉积层间介质层112，并进行化学机械研磨至显露出替代栅极103和多晶硅107；
步骤14、请参阅图1d，用光阻胶层(图中未示)遮挡第二区域，将替代栅极103从掩埋的层间介质层112中去除形成第一区域上的沟槽；
步骤15、请参阅图1e，沉积金属栅电极材料113，并进行化学机械研磨显露出层间介质层112，所述金属栅电极材料经化学机械研磨后位于第一区域上的沟槽内部；
其中，作为金属栅电极的材料可以为铝(A1)、钽(Ta)或氮化钽(TaN)等。
步骤16、请参阅图1f，再次实施自对准金属硅化物工艺，在多晶硅栅极107表面自动形成金属硅化物111。
步骤17、请参阅图1g，再次沉积预定厚度层间介质层112。
后续会在层间介质层112上形成多个连接孔(CT)(图中未示)，连接孔中有导电金属填充，分别与多晶硅栅极上及第一区域和第二区域的有源区表面形成的金属硅化物111电性连接。
从上述描述可以看出，现有技术在多晶硅栅极上和有源区上分两次形成金属硅化物，即实施了两次自对准金属硅化物工艺，不但工艺复杂，生产效率低，而且成本高，因此如何实现在同时具有金属栅电极和多晶硅栅极的半导体器件中只实施一次硅化物工艺成为目前关注的问题。
发明内容
有鉴于此，本发明解决的技术问题是：如何实现在同时具有金属栅电极和多晶硅栅极的半导体器件中只实施一次自对准金属硅化物工艺。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种半导体器件的制作方法，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有替代栅极结构的第一区域和具有多晶硅栅极结构的第二区域；所述替代栅极结构至少包括在半导体衬底表面依次形成的高介电常数HK栅氧化层和替代栅极，位于替代栅极两侧的侧壁层，以及位于替代栅极两侧且在半导体衬底中的有源区；所述多晶硅栅极结构至少包括在半导体衬底表面依次形成的栅氧化层和多晶硅栅极，位于多晶硅栅极两侧的侧壁层，以及位于多晶硅栅极两侧且在半导体衬底中的有源区；
沉积牺牲层，并进行化学机械研磨显露出替代栅极和多晶硅栅极；
用光阻胶层遮挡第二区域，将替代栅极从掩埋的牺牲层中去除形成第一区域上的沟槽；
沉积金属栅电极材料，并进行化学机械研磨显露出牺牲层，所述金属栅电极材料经化学机械研磨后位于第一区域上的沟槽内部；
去除牺牲层；
在多晶硅栅极上及第一区域和第二区域的有源区表面同时形成金属硅化物；
沉积层间介质层，并进行化学机械研磨至预定厚度。
在化学机械研磨金属栅电极材料显露出牺牲层后，去除牺牲层之前，该方法进一步包括沉积金属钛层并将其去除，所述金属钛层扩散至金属栅电极顶部表面，在金属栅电极顶部表面形成钛化合物的步骤。
所述牺牲层为与层间介质层相同的氧化硅层。
牺牲层的去除采用湿法刻蚀。
所述湿法刻蚀采用氢氟酸溶液。
形成的金属硅化物的厚度为60～150埃。
所述金属硅化物为镍化硅NiSi。
由上述的技术方案可见，本发明同时将多晶硅栅极107上表面，以及替代栅极两侧的有源区105和多晶硅栅极两侧的有源区109表面显露出来，因此只需要实施一次自对准金属硅化物工艺。与现有技术中分两次实施自对准金属硅化物工艺的方法相比，明显节约了生产成本，提高了生产效率。进一步地，本发明的方法，将牺牲层去除，解决了现有技术层间介质层经过两次化学机械研磨后厚度均匀性差的问题。
附图说明
图1a至图1g为现有技术制作半导体器件的具体过程的结构示意图。
图2为本发明制作半导体器件的方法流程图。
图2a至图2g为本发明制作半导体器件的具体过程的结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明制作半导体器件的方法流程图如图2所示，下面结合图2a至图2g进行详细说明，其包括以下步骤：
步骤21、请参阅图2a，在半导体衬底100上以浅沟槽隔离区101为界，形成具有替代栅极结构的第一区域和具有多晶硅栅极结构的第二区域；所述替代栅极结构至少包括在半导体衬底表面依次形成的高介电常数HK栅氧化层102和替代栅极103，位于替代栅极103两侧的侧壁层104，以及位于替代栅极103两侧且在半导体衬底100中的有源区105；所述多晶硅栅极结构至少包括在半导体衬底表面依次形成的栅氧化层106和多晶硅栅极107，位于多晶硅栅极107两侧的侧壁层108，以及位于多晶硅栅极107两侧且在半导体衬底100中的有源区109；
高介电常数栅氧化层102可以为铪硅酸盐、铪硅氧氮化合物或铪氧化物等，介电常数一般都大于15。因为最终形成的是金属栅电极，替代栅极会被金属栅电极替代，也就是说替代栅极最终是不存在的，所以作为替代栅极103的材料可以有多种，本实施例中替代栅极的材料为多晶硅。
简单介绍上述结构的形成方法：
在半导体衬底100上形成浅沟槽隔离区101，隔离区左侧定义为第一区域，右侧定义为第二区域；
在半导体衬底100表面依次生长高介电常数栅氧化层和多晶硅层，然后对多晶硅层和高介电常数栅氧化层进行刻蚀，形成高介电常数栅氧化层102和替代栅极103；在半导体衬底100表面依次生长栅氧化层和多晶硅层，然后对多晶硅层和栅氧化层进行刻蚀，形成栅氧化层106和多晶硅栅极107；
接下来分别在替代栅极和多晶硅栅极两侧形成位于替代栅极103两侧的侧壁层104和位于多晶硅栅极107两侧的侧壁层108；
最后分别以替代栅极和多晶硅栅极为屏蔽，进行有源区注入步骤，以形成源极和漏极。其中，由于PMOS用空穴作为多数载流子，所以PMOS的源极和漏极为P型，注入的离子为硼或铟；而NMOS用电子作为多数载流子，所以NMOS的源极和漏极为N型，注入的离子为磷或砷。对于PMOS来说，还可以采用硅基底凹陷(PSR，PMOS Silicon Recess)工艺，也就是说在PMOS要形成源漏极的位置，刻蚀形成硅基底凹陷区，然后在其中外延生长硅锗聚合体，即硅锗聚合体填充在凹陷区内，最后以所述硅锗聚合体为基础，进行深离子注入形成PMOS的源漏极。这是本领域的常规技术，在此不再赘述。
因此，以浅沟槽隔离区101为界，将形成替代栅极结构的左侧区域定义为第一区域，将形成多晶硅栅极结构的右侧区域定义为第二区域。
步骤22、请参阅图2b，沉积牺牲层200，并进行化学机械研磨显露出替代栅极103和多晶硅栅极107；
其中，牺牲层200可以为与层间介质层相同的氧化硅层。
步骤23、请参阅图2c，用光阻胶层(图中未示)遮挡第二区域，将替代栅极103从掩埋的牺牲层200中去除形成第一区域上的沟槽；
去除替代栅极，可以采用干法刻蚀，刻蚀气体为含氟或者含氯的气体，可以为六氟化硫(SF6)或氯气(Cl2)，这是本领域常规技术，在此不再赘述。
步骤24、请参阅图2d，沉积金属栅电极材料201，并进行化学机械研磨显露出牺牲层，所述金属栅电极材料201经化学机械研磨后位于第一区域上的沟槽内部；
其中，作为金属栅电极的材料可以为铝(A1)、钽(Ta)或氮化钽(TaN)等。
步骤25、请参阅图2e，去除牺牲层200；
牺牲层200的去除可以采用氢氟酸溶液进行湿法刻蚀。
步骤26、请参阅图2f，在多晶硅栅极上及第一区域和第二区域的有源区表面同时形成金属硅化物202；
本发明实施例中金属硅化物为镍化硅(NiSi)。
从图2e可以看出，替代栅极两侧的有源区105和多晶硅栅极两侧的有源区109表面，以及多晶硅栅极107上表面已经完全显露出来，只有这些区域是硅表面，此时实施自对准金属硅化物工艺，金属镍就会与硅反应形成金属硅化物。本发明实施例中形成的金属硅化物202的厚度为60～150埃。
步骤27、请参阅图2g，沉积层间介质层203，并进行化学机械研磨至预定厚度。其中，层间介质层203的高度至少高于多晶硅栅极表面的金属硅化物。
后续会在层间介质层203上形成多个CT(图中未示)，连接孔中有导电金属填充，分别与多晶硅栅极上及第一区域和第二区域的有源区表面形成的金属硅化物202电性连接。
至此，本发明实施例的半导体器件已经形成完毕。
进一步，优选地，在步骤24和步骤25之间，还包括沉积金属钛层并将其去除，所述金属钛层扩散至金属栅电极顶部表面，在金属栅电极顶部表面形成钛化合物的步骤。金属栅电极的材料一般为Al，很容易在其表面氧化形成氧化铝，由于实施自对准金属硅化物工艺时，金属栅电极是显露在外的，为防止金属Ni与氧化铝反应，该步骤中先沉积一层金属钛，金属钛扩散到铝中在金属栅电极顶部表面形成铝化钛(TiAl)，其也可以成为很好的金属栅电极材料。其中，去除金属钛层可以采用化学机械研磨的方法。
从上述可以看出，根据本发明的方法，在步骤26中只实施一次自对准金属硅化物工艺，就达到了现有技术的效果，从而实现了本发明的目的。
进一步地，从现有技术可以看出，步骤13和步骤15都有化学机械研磨的过程，其中，步骤13就是对层间介质层112进行研磨，步骤15研磨金属栅电极材料113时，会研磨到层间介质层112停止，该步骤也会有一些层间介质层的磨损。从整个具有多个半导体器件的晶片来看，晶片上具有密线(dense)区域和单线(iso)区域，密线区域，即两个栅极之间的距离很近的地方，反之，单线区域栅极间距比较稀疏，而化学机械研磨在密线区域研磨速率慢，在单线区域研磨速率相对较快，因此层间介质层112经过两次研磨后，其厚度在单线区域和密线区域会有明显差异，即层间介质层112的厚度均匀性很差，但是该层间介质层112在现有技术中并不被去除，而是继续使用，而层间介质层的厚度参数对于半导体器件来说非常重要，这种不均匀性会给半导体器件带来很多问题。本发明实施例的方法，首先形成牺牲层200，然后虽然牺牲层200也经过两次研磨，但在步骤25中被去除，最后只需要在步骤27中重新沉积层间介质层203即可，该层间介质层只经过一次研磨，其厚度均匀性明显优于现有技术，从而解决了现有技术在密线区域和单线区域形成的层间介质层厚度不均匀的问题。
需要说明的是，本发明实施例中替代栅极结构位于第一区域，多晶硅栅极结构位于第二区域，这并不会成为本发明的限定，也可以多晶硅栅极结构位于第一区域，替代栅极结构位于第二区域，本发明提供的方法适用于同时存在金属栅电极和多晶硅栅极的结构。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种半导体器件的制作方法，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有替代栅极结构的第一区域和具有多晶硅栅极结构的第二区域；所述替代栅极结构至少包括在半导体衬底表面依次形成的高介电常数HK栅氧化层和替代栅极，位于替代栅极两侧的侧壁层，以及位于替代栅极两侧且在半导体衬底中的有源区；所述多晶硅栅极结构至少包括在半导体衬底表面依次形成的栅氧化层和多晶硅栅极，位于多晶硅栅极两侧的侧壁层，以及位于多晶硅栅极两侧且在半导体衬底中的有源区；
沉积牺牲层，并进行化学机械研磨显露出替代栅极和多晶硅栅极；
用光阻胶层遮挡第二区域，将替代栅极从掩埋的牺牲层中去除形成第一区域上的沟槽；
沉积金属栅电极材料，并进行化学机械研磨显露出牺牲层，所述金属栅电极材料经化学机械研磨后位于第一区域上的沟槽内部；
去除牺牲层；
在多晶硅栅极上及第一区域和第二区域的有源区表面同时形成金属硅化物；
沉积层间介质层，并进行化学机械研磨至预定厚度；
在化学机械研磨金属栅电极材料显露出牺牲层后，去除牺牲层之前，该方法进一步包括沉积金属钛层，所述金属钛层扩散至金属栅电极顶部表面，在金属栅电极顶部表面形成钛化合物，然后去除金属钛层。
2.如权利要求1所述的方法，其特征在于，所述牺牲层为与层间介质层相同的氧化硅层。
3.如权利要求2所述的方法，其特征在于，牺牲层的去除采用湿法刻蚀。
4.如权利要求3所述的方法，其特征在于，所述湿法刻蚀采用氢氟酸溶液。
5.如权利要求1所述的方法，其特征在于，形成的金属硅化物的厚度为60～150埃。
6.如权利要求5所述的方法，其特征在于，所述金属硅化物为镍化硅NiSi。
CN201110410437.9A 2011-12-12 2011-12-12 半导体器件的制作方法 Active CN103165426B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110410437.9A CN103165426B (zh) 2011-12-12 2011-12-12 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110410437.9A CN103165426B (zh) 2011-12-12 2011-12-12 半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN103165426A CN103165426A (zh) 2013-06-19
CN103165426B true CN103165426B (zh) 2015-09-09

Family

ID=48588413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110410437.9A Active CN103165426B (zh) 2011-12-12 2011-12-12 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN103165426B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097469B (zh) * 2014-05-22 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902739A (zh) * 2003-12-30 2007-01-24 英特尔公司 改变膜的刻蚀选择性的方法
CN101533842A (zh) * 2008-03-12 2009-09-16 台湾积体电路制造股份有限公司 形成mos器件的金属栅的混合方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7208362B2 (en) * 2003-06-25 2007-04-24 Texas Instruments Incorporated Transistor device containing carbon doped silicon in a recess next to MDD to create strain in channel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902739A (zh) * 2003-12-30 2007-01-24 英特尔公司 改变膜的刻蚀选择性的方法
CN101533842A (zh) * 2008-03-12 2009-09-16 台湾积体电路制造股份有限公司 形成mos器件的金属栅的混合方法

Also Published As

Publication number Publication date
CN103165426A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
US11164792B2 (en) Complementary field-effect transistors
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
CN106298941B (zh) 屏蔽栅沟槽功率器件及其制造方法
US7655534B2 (en) Method of forming fin transistor
TW202113942A (zh) 半導體結構
CN109860184A (zh) 半导体元件
CN105097521A (zh) 半导体器件的形成方法
CN103545371A (zh) 用于功率mos晶体管的装置和方法
CN104051526B (zh) 紧邻半导体鳍的沟渠及其形成方法
CN106373924A (zh) 半导体结构的形成方法
CN101834142A (zh) 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法
CN109841572A (zh) 制造半导体器件的方法
CN105633135A (zh) 晶体管及其形成方法
CN109979880A (zh) 半导体结构及其形成方法
CN101567320B (zh) 功率mos晶体管的制造方法
CN109216470A (zh) 半导体结构及其形成方法
CN105513965A (zh) 晶体管的形成方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103165447B (zh) 鳍式场效应晶体管及其制作方法
KR20110052206A (ko) 소자 분리 구조물을 갖는 반도체 소자
CN104733389B (zh) 晶体管的形成方法
CN104425520B (zh) 半导体器件及形成方法
CN105529273B (zh) 沟槽栅功率器件的制造方法
CN101924103A (zh) 沟槽式功率mosfet及其制造方法
TW202205596A (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant