JP4838976B2 - Ｍｏｓｆｅｔ半導体装置の形成方法 - Google Patents
Ｍｏｓｆｅｔ半導体装置の形成方法 Download PDFInfo
- Publication number
- JP4838976B2 JP4838976B2 JP2003334487A JP2003334487A JP4838976B2 JP 4838976 B2 JP4838976 B2 JP 4838976B2 JP 2003334487 A JP2003334487 A JP 2003334487A JP 2003334487 A JP2003334487 A JP 2003334487A JP 4838976 B2 JP4838976 B2 JP 4838976B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- doped
- type material
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 10
- 239000000463 material Substances 0.000 claims description 29
- 230000000873 masking effect Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、高降伏電圧を有する高出力ＭＯＳＦＥＴ半導体装置に関する。
高電圧ＤＭＯＳ（拡散金属酸化膜半導体）装置は２種類に分類される。５０Ｖまでのプレーナ型（フィールド領域又はドリフト領域がない）と、多くの場合ＲＥＳＵＲＦ物理学を利用した１００Ｖまでのフィールド／ドリフトである。どのように装置の性能を向上させるか、すなわち、オン抵抗を減らして高い降伏電圧を維持すること、が課題であった。従来、このような高電圧ＤＭＯＳ装置として、例えば特許文献１から３に記載される装置があった。本発明は、シリコンの限界を破る高出力装置構成のかつてない新世代について提唱する。電圧を１ｋＶより上げるために、この構成をより高い物質固有抵抗（ｍａｒｅｒｉａｌ ｒｅｓｉｓｔｉｖｉｔｙ）およびより大きなジオメトリへ広げることができる。
本発明は、低いオン抵抗と高い降伏電圧とを有する高出力ＭＯＳＦＥＴ半導体装置を提供する。
本発明のＭＯＳＦＥＴ半導体装置の形成方法は、ＭＯＳＦＥＴ半導体装置の形成方法であって、ｎ＋基板を設けるステップと、ドーピングされていない第１エピタキシャル層を蒸着し、ゲート領域の下方の領域がｎ−となるようにマスキングしてｎ型材料が注入され、ソース領域の下方の領域がｐ−となるようにマスキングしてｐ型材料が注入され、ｎ−及びｐ−ドーピングされた第１ウエルを前記基板上に形成するステップと、ドーピングされていない第２エピタキシャル層を蒸着し、ゲート領域の下方の領域がｎ−となるようにマスキングしてｎ型材料が注入され、ソース領域の下方の領域がｐ−となるようにマスキングしてｐ型材料が注入され、ｎ−及びｐ−ドーピングされた第２ウエルを前記第１ウエル上に形成するステップと、ｎ型にドーピングされた第３エピタキシャル層を蒸着し、ソース領域の下方の領域がｐ−となるようにマスキングしてｐ型材料が注入され、ｎ−及びｐ−ドーピングされた第３ウエルを前記第２ウエル上に形成するステップと、前記第３ウエルのうちｐ型材料が注入された領域の上方であり、ソース領域の周囲の領域がｐ＋となるようにマスキングしてｐ型材料が注入され、ｐ＋ドーピングされたｐ＋領域を形成するステップと、前記ｐ＋領域によって囲まれる領域がｎ＋となるようにマスキングしてｎ型材料が注入され、ｎ＋ドーピングされたソース領域を形成するステップと、ゲート領域の下方の前記第３ウエルの上方にゲート酸化膜を形成するステップと、前記ゲート酸化膜上にゲート電極を形成し、ソース領域にソース電極を形成し、前記ｎ＋基板にドレイン電極を形成して、該ＭＯＳＦＥＴ半導体装置の形成を完了するステップと、を含む。
このＭＯＳＦＥＴ半導体装置は、電流フローに垂直な線に沿ったドーピングインテグラル（ｄｏｐｉｎｇ ｉｎｔｅｇｒａｌ）が、物質固有のブレークスルー電荷（ＭＡＴＥＲＩＡＬ ｓｐｅｃｉｆｉｃ ｂｒｅａｋｔｈｒｏｕｇｈ ｃｈａｒｇｅ；シリコンについては２．１０12／ｃｍ2）より低く留まるような、逆ドーピング型の微細構造ウエルをドリフト領域に対して有することを特徴とする。装置構造内部の電界は逆ドーピングされた２つのウエルの正味の電荷により固定されている。従って、両領域が完全に平衡になっていれば、ほぼ水平なフィールド分布を実現することができる。より高いブロッキング電圧を得るためには、ドーピングを変更せずにウエルの深さのみを増やす。このようにすれば、ブロッキング電圧とオン抵抗の関係が事実上リニアとなる。この技術により、ブロッキング電圧が１０００Ｖで、従来の技術に比較してオン抵抗を１桁減少させた装置を作ることができる。
以下、本発明を実施するための最良の形態について図面に基づいて説明する。
本発明の実施形態に係る高出力ＭＯＳＦＥＴ半導体装置１０は新しいデバイス構造を採用している。この構成はより高い電圧を作り出し、シリコン内で実現できる。この構成により、減少係数（ｓｈｒｉｎｋ ｆａｃｔｏｒ）は５を維持しつつ、現在の最先端装置に比べてはるかに低い比オン抵抗と、はるかに高い降伏電圧を得ることができる。
図１に本発明の実施形態に係るＭＯＳＦＥＴ半導体装置１０の断面を模式的に示す。ＭＯＳＦＥＴ半導体装置１０は、構造化されそれぞれが垂直に密着して形成されて各装置性能に最適化された、ｐ−およびｎ−のドーピングされたウエル（２０、３８）より成る。ドーピングされたウエル２０はそれぞれ、オン状態で電流伝導に寄与しないようにドリフト領域３８に対し逆ドーピングされて、電荷補償し、ドリフト領域３８がより高いｎ−ドーピングされたエピタキシャル層となっているため、オン抵抗（２２、２６、２８、３０）は小さくなる。
次に、本発明の実施形態に係る高出力ＭＯＳＦＥＴ半導体装置１０を形成する方法又は処理について説明する。図１を再度参照すると、ｎ＋基板１８に、ドーピングされていないエピタキシャル層１２を蒸着し、マスキングをして、ｎ型及びｐ型材料を注入する異なる複数のドーピングされたウエル（２０、３８）をｎ＋基板１８上に形成する。次に、第２のドーピングされていないエピタキシャル層１４を蒸着し、ｎ型材料領域をマスキングし、ｎ型及びｐ型材料の両方を注入して、複数のドーピングされたウエル（２０、３８）の形成を継続する。最後に、ｎ型のドーピングされたエピタキシャル層１６を蒸着し、マスキングし、ｐ型材料を注入することにより、複数のドーピングされたウエル（２０、３８）の形成が完了する。周知の半導体処理技術を用いて、ゲート酸化膜やコンタクト（３４、３６、３２）の形成はもちろん、マスキングとｐ＋及びｎ＋のソース／ドレインの注入により、ＭＯＳＦＥＴ半導体装置の形成が完了する。さらに、図示されていないが、上記処理を用いてｎ型材料をｐ型材料に、そしてｐ型材料をｎ型材料に交換することにより、逆の極性の装置を作ることができる。
ドリフト領域３８に対して逆のドーピングを、構造化された微細ウエル２０に導入することにより、オン状態で電流伝導に寄与せず、エピタキシャル層のドリフト領域３８がより高いドーピングとなっているため低いオン抵抗をもたらす。更にこのことが、物質固有のブレークスルー電荷（シリコンについては２．１０12／ｃｍ2）より低い、電流フローに垂直なドーピングインテグラルのウエルを有することで、より高いブロッキング降伏電圧を作り出す。これより高いブロッキング降伏電圧はドーピングされたウエル（２０、３８）の深さによって、より高い範囲へ制御されるが、ドーピングレベルには依存しない。また、より低いオン抵抗も制御され、より高いドリフト領域３８のドーピングレベルによって低く保たれる。
要約すると、本構成概念は、逆型の微細構造のドーピングウエルを導入して追加電荷を平衡にする一方で、ドーピングを増加した（１桁高い）ドリフト領域における電荷補償に基づいている。ブロッキング電圧は変更されないで保持される。電荷補償ウエルはオン状態では電流伝導に寄与せず、その一方でドーピングを増加したドリフト領域はドーピングレベルに比例してオン抵抗を下げる。降伏電圧とオン抵抗の関係は、ドーピングの低さとエピタキシャル層の厚さとに比例する。ここで、低ドーピングされた／厚膜化されたエピタキシャル層が、より高い降伏とより高いオン抵抗をもたらす。こうした制限は、ドリフト領域中に逆ドーピング型のウエルを導入することで克服でき、電流フローに垂直な線に沿ったドーピングインテグラルが最適化されて、物質固有のブレークスルー電荷（シリコンについては２．１０12／ｃｍ2）より低く留まる。
１０ ＭＯＳＦＥＴ半導体装置、１２，１４，１６ エピタキシャル層、１８ ｎ＋基板、２０，３８ ウエル、２２，２６，２８，３０ オン抵抗、３２，３４，３６ コンタクト。
Claims (1)
- ＭＯＳＦＥＴ半導体装置の形成方法であって、
ｎ＋基板を設けるステップと、
ドーピングされていない第１エピタキシャル層を蒸着し、ゲート領域の下方の領域がｎ−となるようにマスキングしてｎ型材料が注入され、ソース領域の下方の領域がｐ−となるようにマスキングしてｐ型材料が注入され、ｎ−及びｐ−ドーピングされた第１ウエルを前記基板上に形成するステップと、
ドーピングされていない第２エピタキシャル層を蒸着し、ゲート領域の下方の領域がｎ−となるようにマスキングしてｎ型材料が注入され、ソース領域の下方の領域がｐ−となるようにマスキングしてｐ型材料が注入され、ｎ−及びｐ−ドーピングされた第２ウエルを前記第１ウエル上に形成するステップと、
ｎ型にドーピングされた第３エピタキシャル層を蒸着し、ソース領域の下方の領域がｐ−となるようにマスキングしてｐ型材料が注入され、ｎ−及びｐ−ドーピングされた第３ウエルを前記第２ウエル上に形成するステップと、
前記第３ウエルのうちｐ型材料が注入された領域の上方であり、ソース領域の周囲の領域がｐ＋となるようにマスキングしてｐ型材料が注入され、ｐ＋ドーピングされたｐ＋領域を形成するステップと、
前記ｐ＋領域によって囲まれる領域がｎ＋となるようにマスキングしてｎ型材料が注入され、ｎ＋ドーピングされたソース領域を形成するステップと、
ゲート領域の下方の前記第３ウエルの上方にゲート酸化膜を形成するステップと、
前記ゲート酸化膜上にゲート電極を形成し、ソース領域にソース電極を形成し、前記ｎ＋基板にドレイン電極を形成して、該ＭＯＳＦＥＴ半導体装置の形成を完了するステップと、
を含むことを特徴とするＭＯＳＦＥＴ半導体装置の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/260,611 US6825513B2 (en) | 2002-09-27 | 2002-09-27 | High power mosfet semiconductor device |
| US10/260,611 | 2002-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004119982A JP2004119982A (ja) | 2004-04-15 |
| JP4838976B2 true JP4838976B2 (ja) | 2011-12-14 |
Family
ID=32029729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003334487A Expired - Fee Related JP4838976B2 (ja) | 2002-09-27 | 2003-09-26 | Ｍｏｓｆｅｔ半導体装置の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6825513B2 (ja) |
| JP (1) | JP4838976B2 (ja) |
| BR (1) | BR0304243A (ja) |
| CA (1) | CA2441912C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10346838A1 (de) * | 2002-10-08 | 2004-05-13 | International Rectifier Corp., El Segundo | Superjunction-Bauteil |
| US7126186B2 (en) * | 2002-12-20 | 2006-10-24 | Infineon Technolgies Ag | Compensation component and process for producing the component |
| CN100518435C (zh) * | 2005-04-23 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 具有改良焊盘的印刷电路板 |
| US20060255401A1 (en) * | 2005-05-11 | 2006-11-16 | Yang Robert K | Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures |
| US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
| DE102006061994B4 (de) * | 2006-12-21 | 2011-05-05 | Infineon Technologies Austria Ag | Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben |
| US20090057713A1 (en) * | 2007-08-31 | 2009-03-05 | Infineon Technologies Austria Ag | Semiconductor device with a semiconductor body |
| US20120126341A1 (en) * | 2010-11-23 | 2012-05-24 | Microchip Technology Incorporated | Using low pressure epi to enable low rdson fet |
| US9583578B2 (en) * | 2013-01-31 | 2017-02-28 | Infineon Technologies Ag | Semiconductor device including an edge area and method of manufacturing a semiconductor device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2089119A (en) * | 1980-12-10 | 1982-06-16 | Philips Electronic Associated | High voltage semiconductor devices |
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| JP3988262B2 (ja) * | 1998-07-24 | 2007-10-10 | 富士電機デバイステクノロジー株式会社 | 縦型超接合半導体素子およびその製造方法 |
| JP3799888B2 (ja) * | 1998-11-12 | 2006-07-19 | 富士電機デバイステクノロジー株式会社 | 超接合半導体素子およびその製造方法 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| US6475864B1 (en) * | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
| JP3636345B2 (ja) * | 2000-03-17 | 2005-04-06 | 富士電機デバイステクノロジー株式会社 | 半導体素子および半導体素子の製造方法 |
| JP2002170955A (ja) * | 2000-09-25 | 2002-06-14 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2002
- 2002-09-27 US US10/260,611 patent/US6825513B2/en not_active Expired - Fee Related
-
2003
- 2003-09-19 CA CA002441912A patent/CA2441912C/en not_active Expired - Fee Related
- 2003-09-25 BR BR0304243-0A patent/BR0304243A/pt not_active Application Discontinuation
- 2003-09-26 JP JP2003334487A patent/JP4838976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| BR0304243A (pt) | 2004-09-08 |
| US6825513B2 (en) | 2004-11-30 |
| CA2441912C (en) | 2008-11-18 |
| US20040061182A1 (en) | 2004-04-01 |
| JP2004119982A (ja) | 2004-04-15 |
| CA2441912A1 (en) | 2004-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7046823B2 (ja) | 高速スイッチング機能を有する超接合パワー半導体デバイス | |
| US20200146945A1 (en) | Lateral mosfet with buried drain extension layer | |
| TWI353025B (en) | Semiconductor structure with improved on resistanc | |
| KR100232369B1 (ko) | 향상된 성능의 가로 방향 이중 확산 mos 트랜지스터 및 그 제조 방법 | |
| TWI602300B (zh) | 超接面半導體裝置及製造其之方法 | |
| JP4880199B2 (ja) | トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ | |
| US7859076B2 (en) | Edge termination for semiconductor device | |
| JP2006344759A (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| TWI284925B (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
| CN103943668B (zh) | 带有加强的3d resurf的半导体器件 | |
| TW200305970A (en) | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step | |
| JP4698767B2 (ja) | 半導体装置 | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| SE513284C3 (sv) | Halvledarkomponent med linjär ström-till-spänningskarakteristik | |
| WO2020123685A1 (en) | Techniques for fabricating planar charge balanced (cb) metal-oxide-semiconductor field-effect transistor (mosfet) devices | |
| JP4838976B2 (ja) | Ｍｏｓｆｅｔ半導体装置の形成方法 | |
| KR100701712B1 (ko) | 수평 박막 ｓｏｉ 디바이스 | |
| US20080197381A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2007088334A (ja) | 半導体装置およびその製造方法 | |
| EP3896744A1 (en) | Termination for trench field plate power mosfet | |
| US20180166555A1 (en) | Silicon Carbide Vertical MOSFET with Polycrystalline Silicon Channel Layer | |
| JP2006261562A (ja) | 半導体装置 | |
| KR101280255B1 (ko) | Ｌｄｍｏｓ 소자와 그 제조 방법 | |
| CN113424327A (zh) | 用于单极电荷平衡半导体功率器件的系统和方法 | |
| CN116404031B (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100416 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |