JP4819386B2

JP4819386B2 - シングルエンド信号をシリアル併合して分析する測定回路及びその方法

Info

Publication number: JP4819386B2
Application number: JP2005103708A
Authority: JP
Inventors: 時寧崔
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-04-02
Filing date: 2005-03-31
Publication date: 2011-11-24
Anticipated expiration: 2025-03-31
Also published as: KR20050097677A; US7185252B2; KR100594268B1; JP2005292143A; US20050235189A1

Description

本発明は信号測定器に係り、特に半導体デバイスまたはシステムで生成される差動信号を分析するための測定回路及びその方法に関する。

最近、データインターフェース方式として高速シリアルデータインターフェースがモバイル応用製品を中心に標準化されつつある。ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）とＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）モニタ、または、ＰＣとＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）２．０との間に差動信号よりなるシリアルデータによって高速データ伝送が行われることが、その例である。高速シリアルデータインターフェースで使われる差動信号は、差動プラス（＋）（ＤｉｆｆｅｒｅｎｔｉａｌＰｌｕｓ、以下、ＤＰと略称する）信号と、差動マイナス（ＤｉｆｆｅｒｅｎｔｉａｌＭｉｎｕｓ、以下、ＤＭと略称する）信号とよりなり、送信側から伝送データをこのような差動信号で伝送すれば、受信側では、ＤＰ信号からＤＭ信号を引いた信号から伝送データを抽出する。このような方法は、伝送データがノイズに影響されることを防止するためのものであり、ＤＰ信号がノイズに影響された場合にＤＭ信号も同時にノイズに影響されることが一般的であるので、ＤＰ信号からＤＭ信号を引いた信号は、ノイズのないきれいな信号として現れるということを利用する。

高速シリアルデータインターフェース応用製品のうち、特に、ＵＳＢ２．０は最近モバイル用として多く使われ、これを利用した新規応用製品も多く開発されている。ＵＳＢ２．０のような半導体デバイスの生産では、色々なテスト上の難点のために、受信機能、及び送信時のジッタ、交差電圧、立ち上がりタイムと立ち下がりタイムなど一部標準化された項目についての“ＣｏｍｐｌｉａｎｃｅＴｅｓｔ”分析のみ行われる。この時、４８０Ｍｈｚデータ伝送のためのＨＳ（ＨｉｇｈＳｐｅｅｄ）モードでは、差動信号がプロービングされて測定される。ところが、ＵＳＢ２．０のような半導体デバイスで、１２Ｍｈｚデータ伝送のためのＦＳ（ＦｕｌｌＳｐｅｅｄ）モードでは、ＤＰ信号とＤＭ信号それぞれについてのシングルエンド信号がプロービングされてテスト分析される場合がある。

図１は、一般的な計測器での信号波形を示す図面である。図２は、図１の２つの信号が一般的な計測器で並列合成される時の“Ｅｙｅｄｉａｇｒａｍ”を示す図面である。図１に図示されたように、オシロスコープのような一般的な計測器は、ＵＳＢ２．０のようなＤＵＴ（ＤｅｖｉｃｅＵｎｄｅｒＴｅｓｔ）でプロービングされた２つの信号、すなわち、ＤＰ信号とＤＭ信号とを同時に示すことができる。また、図２に図示されたように、一般的な計測器では２つの信号を並列合成させて、いわゆる“Ｅｙｅｄｉａｇｒａｍ”で示すことができる。図２の“Ｅｙｅｄｉａｇｒａｍ”は、図１の信号を一定周期で分離した後、分離された信号をいずれも重畳させた信号波形である。図２のような“Ｅｙｅｄｉａｇｒａｍ”を通じてオシロスコープ上に現れた信号の状態が分析される。“Ｅｙｅｄｉａｇｒａｍ”で重畳された信号の形態から、プロービングされた信号がノイズの影響なしに時間的にどれほどきれいな信号であるか、すなわち、ジッタの程度が分析される。図２の“Ｅｙｅｄｉａｇｒａｍ”のＡ及びＢ部分から、立ち上がり部分と立ち下がり部分とが合う交差電圧が分析される。“Ｅｙｅｄｉａｇｒａｍ”での立ち上がり部分及び立ち下がり部分から、実際信号の立ち上がりタイム及び立ち下がりタイムが分かる。

ＵＳＢ２．０のような半導体デバイスで、ＦＳモードのシングルエンド信号についてのテスト分析は、前記のように、オシロスコープのような一般的な計測器では容易になされうるが、ＡＴＥ（ＡｕｔｏｍａｔｅｄＴｅｓｔＥｑｕｉｐｍｅｎｔ）によってテストがなされる環境では適用されていない。ＡＴＥを使用する場合には、ＨＳモードのテスト分析のために、ＤＰ信号とＤＭ信号との差信号についてのデータを所定メモリに保存し、保存されたデータから“Ｅｙｅｄｉａｇｒａｍ”による分析が可能である。しかし、ＡＴＥを使用する場合に、ＦＳモードのテストのためのシングルエンド信号２つを同時に画面に表せず、これにより、それらシングルエンド信号全体についての“Ｅｙｅｄｉａｇｒａｍ”などを利用した信号テスト分析が容易でないという問題点がある。

したがって、本発明が解決しようとする技術的課題は、シングルエンド信号をシリアル併合する方法を通じて、ＡＴＥを使用する場合にもＤＵＴから出力されるシングルエンド信号についての“Ｅｙｅｄｉａｇｒａｍ”を生成してテスト分析する測定回路を提供するところにある。

本発明が解決しようとする他の技術的課題は、ＤＵＴから出力されるシングルエンド信号をシリアル併合して“Ｅｙｅｄｉａｇｒａｍ”を生成する方法を提供するところにある。

前記の技術的課題を達成するための本発明による測定方法は、入力されるＤＰ信号をＤＣ（ＤｉｒｅｃｔＣｕｒｒｅｎｔ）部分とデジタルパルス部分とに区分し、前記デジタルパルス部分のうち、パケットサイズに該当するＤＰデータを検出して出力する段階と、前記ＤＰデータから最終時間の電圧レベルを検出してＤＰ最終レベルとして出力する段階と、入力されるＤＭ信号をＤＣ部分とデジタルパルス部分とに区分し、前記ＤＭ信号のデジタルパルス部分のうち、前記ＤＰ最終レベルから始まってパケットサイズに該当するＤＭデータを検出して出力する段階と、前記ＤＰデータ後に前記ＤＭデータを直列に併合し、前記直列併合されたデータを分析したデータを生成する段階と、を具備することを特徴とする。

前記測定方法は、前記入力ＤＰ信号のデジタルデータを所定メモリに一時保存する段階をさらに含むことを特徴とする。前記ＤＰデータ検出段階は、前記入力ＤＰ信号のうち、第１レベル以上で第２レベル以下の信号は、ＤＣ部分と判断することを特徴とする。前記ＤＰデータ検出段階は、前記デジタルパルス部分のうち、前記第１レベルより低いか、または前記第２レベルより高いレベルから始まって、前記パケットサイズに該当するＤＰデータを検出することを特徴とする。

前記測定方法は、前記入力ＤＭ信号のデジタルデータを所定メモリに一時保存する段階を含むことを特徴とする。前記ＤＭデータ検出段階は、前記入力ＤＭ信号のうち、第３レベル以下の信号はＤＣ部分と判断することを特徴とする。

前記測定方法は、前記直列併合されたデータを所定メモリに一時保存する段階を含むことを特徴とする。前記分析データは、前記直列併合されたデータについての“Ｅｙｅｄｉａｇｒａｍ”データを含むことを特徴とする。前記分析データは、前記直列併合されたデータについて、立ち上がりパルスと立ち下がりパルスとの交差電圧の統計を含むことを特徴とする。前記分析データは、前記直列併合されたデータについて、立ち上がりパルス及び立ち下がりパルスそれぞれの立ち上がりタイム及び立ち下がりタイムの統計を含むことを特徴とする。

前記の他の技術的課題を達成するための本発明による測定回路は、ＤＰ信号検出部、最終レベル出力部、ＤＭ信号検出部、メモリ、及び信号分析部を具備することを特徴とする。前記ＤＰ信号検出部は、入力されるＤＰ信号をＤＣ部分とデジタルパルス部分とに区分し、前記デジタルパルス部分のうち、パケットサイズに該当するＤＰデータを検出して出力する。前記最終レベル出力部は、前記ＤＰデータから最終時間の電圧レベルを検出してＤＰ最終レベルとして出力する。前記ＤＭ信号検出部は、入力されるＤＭ信号をＤＣ部分とデジタルパルス部分とに区分し、前記ＤＭ信号のデジタルパルス部分のうち、前記ＤＰ最終レベルから始まってパケットサイズに該当するＤＭデータを検出して出力する。前記メモリは、前記ＤＰデータ及び前記ＤＭデータを保存する。前記信号分析部は、前記メモリから前記ＤＰデータ及び前記ＤＭデータを読み取って前記ＤＰデータ後に前記ＤＭデータを直列に併合し、前記直列併合されたデータを分析したデータを生成する。

本発明による測定回路は、ＡＴＥに適用される場合に限定されず、シングルエンド信号２つを並列合成して“Ｅｙｅｄｉａｇｒａｍ”を生成できない計測器やＡＴＥなどに適用されて、ＤＵＴから出力されるシングルエンド信号全体についての“Ｅｙｅｄｉａｇｒａｍ”、交差電圧、立ち上がり及び立ち下がりタイムなどを測定できるソリューションとして使われうる。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照せねばならない。

以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。

図３は、本発明の一実施例による測定回路３００を表すブロック図である。図３を参照すれば、前記測定回路３００は、ＤＰ信号検出部３１０、最終レベル出力部３２０、ＤＭ信号検出部３３０、メモリ３４０、及び信号分析部３５０を具備する。

前記のように、高速シリアルデータインターフェースで使われる差動信号は、ＤＰ信号とＤＭ信号とよりなっている。送信システムが伝送データをこのような差動信号で伝送すれば、受信システムでは、ＤＰ信号からＤＭ信号を引いた信号から伝送データを抽出する。本発明による前記測定回路３００は、ＵＳＢ２．０のような半導体デバイスの１２ＭＨｚデータ伝送のためのＦＳモードで、ＤＰ信号及びＤＭ信号それぞれについてのシングルエンド信号をプロービングしてその信号をテスト分析する場合のために提案された。すなわち、ＡＴＥを使用する場合に、ＦＳモードのテストのためのシングルエンド信号２つを同時にディスプレイするか、それらシングルエンド信号を“Ｅｙｅｄｉａｇｒａｍ”でディスプレイすることも難しいので、それらシングルエンド信号それぞれを別々にプロービングした後に併合して分析することによって、その信号を十分にテスト分析可能にする。

図３で、前記ＤＰ信号及び前記ＤＭ信号は、所定システム内で差動信号を出力するＵＳＢ２．０のような所定ＤＵＴから別々にプロービングされて前記測定回路３００に入力される。

前記ＤＰ信号検出部３１０は、入力されるＤＰ信号をＤＣ部分とデジタルパルス部分とに区分し、前記デジタルパルス部分のうち、パケットサイズに該当するデジタルのＤＰデータＤＰＤを検出して出力する。前記パケットサイズは、前記デジタルパルスのパルス数または前記デジタルパルス部分のうち特定時間に該当するパルスに該当し、これは、ユーザーがテスト分析する信号期間を適切に選択することによって設定される。

図４Ａは、プロービングされたＤＰ信号の波形を表す一例である。図４Ａを参照すれば、前記ＤＰ信号検出部３１０に入力されるＤＰ信号は、ＤＣ部分及びデジタルパルス部分を持つことができる。前記ＤＰ信号検出部３１０は、前記ＤＣ部分及びデジタルパルス部分で構成された前記入力ＤＰ信号を所定サンプリング方法でサンプリングしたデジタルデータを保存するためのメモリ（図示せず）を具備できる。前記ＤＰ信号検出部３１０は、前記入力ＤＰ信号でサンプリングされたデジタルデータのうち、第１レベル以上で第２レベル以下の部分をＤＣ部分と判断する。図４Ａに図示されたように、前記入力ＤＰ信号の高い電圧側にＤＣ部分が形成される点を利用したことである。例えば、図４Ａのように、ピーク間電圧が０．７ボルトである場合に、前記第１レベルは０．５ボルト、前記第２レベルは０．６５ボルトとすることができ、それらＤＣ部分で判断するための電圧レベルは、ユーザーによって適切に設定されうる。

図４Ｂは、図４Ａで抽出されたデジタルパルス部分の波形である。図４Ｂの波形は、前記ＤＰ信号検出部３１０が、パケットサイズに該当するデジタルのＤＰデータＤＰＤを検出した部分に該当する。前記ＤＰ信号検出部３１０は、前記デジタルパルス部分のうち、前記第１レベルより低いかまたは前記第２レベルより高いレベルから始まって前記パケットサイズに該当するＤＰデータＤＰＤを検出する。

前記最終レベル出力部３２０は、前記ＤＰ信号検出部３１０が検出した前記ＤＰデータＤＰＤから最終時間の電圧レベルを検出して、ＤＰ最終レベルＤＰＦＩＮとして出力する。例えば、図４Ｂで、前記ＤＰ最終レベルＤＰＦＩＮは２００ｍボルトである。前記最終レベル出力部３２０が、前記パケットサイズで最終時間に該当するＤＰ最終レベルＤＰＦＩＮを検出すれば、前記ＤＭ信号検出部３３０は、前記ＤＰ最終レベルＤＰＦＩＮを利用して前記ＤＰデータＤＰＤに併合するＤＭデータＤＭＤを検出する。

すなわち、前記ＤＭ信号検出部３３０は、入力されるＤＭ信号をＤＣ部分とデジタルパルス部分とに区分し、前記入力ＤＭ信号のデジタルパルス部分のうち、前記ＤＰ最終レベルＤＰＦＩＮから始まってパケットサイズに該当するデジタルのＤＭデータＤＭＤを検出して出力する。ここで、前記パケットサイズは、前記ＤＰ信号検出部３１０と同じく、前記デジタルパルスのパルス数または前記デジタルパルス部分のうち特定時間に該当するパルスに該当し、これは、ユーザーがテスト分析する信号期間を適切に選択することによって設定される。前記ＤＭ信号検出部３３０で前記ＤＭデータＤＭＤ検出のためのパケットサイズは、前記ＤＰ信号検出部３１０で前記ＤＰデータＤＰＤ検出のためのパケットサイズと同一であるが、必ずしもこれに限定されるものではなく、それらパケットサイズはお相異なって設定されることもある。

図５Ａは、プロービングされたＤＭ信号の波形を表す一例である。図５Ａを参照すれば、前記ＤＭ信号検出部３３０に入力されるＤＭ信号も、ＤＰ信号と同じく、ＤＣ部分及びデジタルパルス部分を持つことができる。前記ＤＭ信号検出部３３０は、前記ＤＣ部分及びデジタルパルス部分で構成された前記入力ＤＭ信号を所定サンプリング方法でサンプリングしたデジタルデータを保存するためのメモリ（図示せず）を具備できる。前記ＤＭ信号検出部３３０は、前記ＤＰ信号検出部３１０とは違って、前記入力ＤＭ信号でサンプリングされたデジタルデータのうち、第３レベル（例えば、前記の例で０．３ボルト）以下の信号はＤＣ部分と判断する。図５Ａに図示されたように、前記入力ＤＭ信号は低い電圧側にＤＣ部分が形成されるためである。

図５Ｂは、図５Ａで抽出されたデジタルパルス部分の波形である。図５Ｂの波形は、前記ＤＭ信号検出部３３０が、前記ＤＰ最終レベルＤＰＦＩＮから始まってパケットサイズに該当するデジタルのＤＰデータＤＰＤを検出した部分に該当する。前記ＤＭ信号検出部３３０は、前記ＤＰ信号検出部３１０とは違って、併合時に歪曲がないようにするために、前記ＤＰ最終レベルＤＰＦＩＮから始まって前記パケットサイズに該当するＤＰデータＤＰＤを検出する。

図３で、前記メモリ３４０は、前記ＤＰ信号検出部３１０から検出された前記ＤＰデータＤＰＤ、及び前記ＤＭ信号検出部３３０から検出された前記ＤＭデータＤＭＤを保存する。これにより、前記信号分析部３５０は、前記メモリ３４０から前記ＤＰデータＤＰＤ及び前記ＤＭデータＤＭＤを読み取って、前記ＤＰデータＤＰＤ後に前記ＤＭデータＤＭＤを直列に併合し、前記直列併合されたデータを分析したデータＡＮＡＬＤを生成する。前記信号分析部３５０から出力された前記分析データＡＮＡＬＤはユーザーが見られるように、ＬＣＤのようなディスプレイ装置に表示される。

図６は、図４Ｂ及び図５Ｂの信号が直列併合された信号の波形を示す図面である。図６は、図４Ｂのように、前記ＤＰ最終レベルＤＰＦＩＮで終わる前記ＤＰデータＤＰＤ後に、前記ＤＰ最終レベルＤＰＦＩＮから始まる前記ＤＭデータＤＭＤを付けたものであり、これを直列に併合するという。前記信号分析部３５０は、図６のような波形を持つ前記直列併合されたデータを一時保存するメモリ（図示せず）を具備できる。

図７は、図６の信号が並列合成される時の“Ｅｙｅｄｉａｇｒａｍ”を示す図面である。すなわち、図６は、前記直列併合されたデータを並列に合成した波形である。図７の“Ｅｙｅｄｉａｇｒａｍ”は、図６の信号を一定周期で分離した後、分離された信号をいずれも重畳させた信号波形である。図７のような“Ｅｙｅｄｉａｇｒａｍ”を通じて、ユーザーは前記入力ＤＰ信号及び前記入力ＤＭ信号の状態が分かる。“Ｅｙｅｄｉａｇｒａｍ”で重畳された信号の形態から、プロービングされた信号がノイズの影響なしに時間的にどれほどきれいな信号であるか、すなわち、ジッタの程度が分かる。図７の“Ｅｙｅｄｉａｇｒａｍ”で、前記入力ＤＰ信号及び前記入力ＤＭ信号の立ち上がり部分と立ち下がり部分とが出合う交差電圧が分かる。“Ｅｙｅｄｉａｇｒａｍ”での立ち上がり部分及び立ち下がり部分からは、実際の前記入力ＤＰ信号及び前記入力ＤＭ信号の立ち上がりタイム及び立ち下がりタイムが分かる。このように、前記信号分析部３５０から出力する分析データＡＮＡＬＤは、前記直列併合されたデータについての“Ｅｙｅｄｉａｇｒａｍ”データを含む。それ以外にも、前記信号分析部３５０から出力する分析データＡＮＡＬＤは、前記直列併合されたデータについて、立ち上がりパルスと立ち下がりパルスとの交差電圧の平均のような統計、及び前記直列併合されたデータについて、立ち上がりパルス及び立ち下がりパルスそれぞれの立ち上がりタイム及び立ち下がりタイムの平均のような統計を含むことができる。

前述したように、本発明の一実施例による測定回路３００は、ＤＵＴでプロービングされた２個の差動信号、すなわち、ＤＰ信号及びＤＭ信号をテスト分析するに当って、ＤＣ部分が除去されたＤＰデータＤＰＤ及びＤＣ部分が除去されたＤＭデータＤＭＤを検出してメモリ３４０に保存した後、前記メモリ３４０に保存された２つの信号データを歪曲なしにシリアルで併合する。前記測定回路３００は、前記シングルエンド信号がシリアル併合された信号を一定周期で分離して重畳させることにより、“Ｅｙｅｄｉａｇｒａｍ”を見られるデータ、交差電圧、立ち上がり及び立ち下がりタイムなど分析データＡＮＡＬＤを生成する。

以上のように図面及び明細書で最適の実施例が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならばこれより多様な変形及び均等な他の実施例が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まらねばならない。

本発明による測定回路及び方法は、ＡＴＥのような信号測定及び分析器に利用できる。

一般的な計測器での信号波形を示す図面である。図１の２つの信号が一般的な計測器で並列合成される時の“Ｅｙｅｄｉａｇｒａｍ”を示す図面である。本発明の一実施例による測定回路を示すブロック図である。プロービングされたＤＰ信号の波形を示す一例図である。図４Ａで抽出されたデジタルパルス部分の波形を示す図面である。プロービングされたＤＭ信号の波形を示す一例図である。図５Ａで抽出されたデジタルパルス部分の波形を示す図面である。図４Ｂ及び図５Ｂの信号が直列併合された信号の波形を示す図面である。図６の信号が並列合成される時の“Ｅｙｅｄｉａｇｒａｍ”を示す図面である。

符号の説明

３００測定回路
３１０ＤＰ信号検出部
３２０最終レベル出力部
３３０ＤＭ信号検出部
３４０メモリ
３５０信号分析部

Claims

入力されるＤＰ信号をＤＣ部分とデジタルパルス部分とに区分し、前記デジタルパルス部分のうち、パケットサイズに該当するＤＰデータを検出して出力する段階と、
前記ＤＰデータから最終時間の電圧レベルを検出してＤＰ最終レベルとして出力する段階と、
入力されるＤＭ信号をＤＣ部分とデジタルパルス部分とに区分し、前記ＤＭ信号のデジタルパルス部分のうち、前記ＤＰ最終レベルから始まって所定のパケットサイズに該当するＤＭデータを検出して出力する段階と、
前記ＤＰデータ後に前記ＤＭデータを直列に併合し、前記直列併合されたデータを分析したデータを生成する段階と、を有し、
前記ＤＰデータ検出段階では、
前記入力ＤＰ信号のうち第１レベル以上であり、かつ第２レベル以下である信号をＤＣ部分と判断し、前記ＤＰ信号のデジタルパルス部分のうち前記第１レベルより低いか、または前記第２レベルより高いレベルから始まって、前記所定のパケットサイズに該当する部分をＤＰデータとして検出し、
前記ＤＭデータ検出段階では、
前記入力ＤＭ信号のうち第３レベル以下の信号をＤＣ部分と判断し、
前記分析データ生成段階では、
前記直列併合されたデータを所定の周期に分離してＥｙｅｄｉａｇｒａｍが見られる分析データを生成し、
前記第３レベルは、前記第１レベルより低いことを特徴とする測定方法。
前記測定方法は、
前記入力ＤＰ信号のデジタルデータを所定メモリに一時保存する段階をさらに含むことを特徴とする請求項１に記載の測定方法。
前記測定方法は、
前記入力ＤＭ信号のデジタルデータを所定メモリに一時保存する段階を含むことを特徴とする請求項１に記載の測定方法。
前記測定方法は、
前記直列併合されたデータを所定メモリに一時保存する段階を含むことを特徴とする請求項１に記載の測定方法。
前記分析データは、
前記直列併合されたデータについて、立ち上がりパルスと立ち下がりパルスとの交差電圧の統計を含むことを特徴とする請求項１に記載の測定方法。
前記分析データは、
前記直列併合されたデータについて、立ち上がりパルス及び立ち下がりパルスそれぞれの立ち上がりタイム及び立ち下がりタイムの統計を含むことを特徴とする請求項１に記載の測定方法。
入力されるＤＰ信号をＤＣ部分とデジタルパルス部分とに区分し、前記デジタルパルス部分のうち、パケットサイズに該当するＤＰデータを検出して出力するＤＰ信号検出部と、
前記ＤＰデータから最終時間の電圧レベルを検出してＤＰ最終レベルとして出力する最終レベル出力部と、
入力されるＤＭ信号をＤＣ部分とデジタルパルス部分とに区分し、前記ＤＭ信号のデジタルパルス部分のうち、前記ＤＰ最終レベルから始まって所定のパケットサイズに該当するＤＭデータを検出して出力するＤＭ信号検出部と、
前記ＤＰデータ及び前記ＤＭデータを保存するメモリと、
前記メモリから前記ＤＰデータ及び前記ＤＭデータを読み取って前記ＤＰデータ後に前記ＤＭデータを直列に併合し、前記直列併合されたデータを分析したデータを生成する信号分析部と、を具備し、
前記ＤＰ信号検出部は、
前記入力ＤＰ信号のうち第１レベル以上であり、かつ第２レベル以下である信号をＤＣ部分と判断し、前記ＤＰ信号のデジタルパルス部分のうち前記第１レベルより低いか、または前記第２レベルより高いレベルから始まって、前記所定のパケットサイズに該当する部分をＤＰデータとして検出し、
前記ＤＭ信号検出部は、
前記入力ＤＭ信号のうち第３レベル以下の信号をＤＣ部分と判断し、
前記信号分析部は、前記直列併合されたデータを所定の周期に分離してＥｙｅｄｉａｇｒａｍが見られる分析データを生成し、
前記第３レベルは、前記第１レベルより低いことを特徴とする測定回路。
前記ＤＰ信号検出部は、
前記入力ＤＰ信号のデジタルデータを一時保存するメモリを含むことを特徴とする請求項７に記載の測定回路。
前記ＤＭ信号検出部は、
前記入力ＤＭ信号のデジタルデータを一時保存するメモリを含むことを特徴とする請求項７に記載の測定回路。
前記信号分析部は、
前記直列併合されたデータを一時保存するメモリを含むことを特徴とする請求項７に記載の測定回路。
前記信号分析部が分析したデータは、前記直列併合されたデータについて、立ち上がりパルスと立ち下がりパルスとの交差電圧の統計を含むことを特徴とする請求項７に記載の測定回路。
前記信号分析部が分析したデータは、前記直列併合されたデータについて立ち上がりパルス及び立ち下がりパルスそれぞれの立ち上がりタイム及び立ち下がりタイムの統計を含むことを特徴とする請求項７に記載の測定回路。