JP4818618B2

JP4818618B2 - 基板上に半導体材料を備えた構造体の製造

Info

Publication number: JP4818618B2
Application number: JP2005056052A
Authority: JP
Inventors: イブ、マティウ、ル、ベーィユアン; オリビエ、ライサック; クリストフ、フェルナンデス
Original assignee: Soitec SA
Current assignee: Soitec SA
Priority date: 2004-03-01
Filing date: 2005-03-01
Publication date: 2011-11-16
Anticipated expiration: 2025-03-01
Also published as: EP1571705A2; US7439160B2; US20070104240A1; JP2005311307A; EP1571705A3

Description

この発明は基板上に半導体材料を備えた構造体の製造に関する。

この半導体構造体（ｅｎｔｉｔｙ）は、通常、四角形又は円筒形の形状を有する。

そのような“基板上”構造体を含む公知の用途の多くにおいては、形成されているか後で処理されるかに関わらず、微少電気機械装置（ＭＥＭＳ）、光学用、発光ダイオード（ＬＥＤ）又はレーザダイオード（ＬＤ）のような光電子工学用、又は、光受信機における素子等の電子部品のために少なくとも部分的にチップ化されている。

この構造体又はチップは、通常、数百又は数千のものが、通常、規則正しいマトリクスとして基板上に作られる。

チップが作られると、それらは個々に分割され、所謂、“レシーバ（ｒｅｃｅｉｖｅｒ）”である基板に移される。

チップを個々に分割する操作は困難であることが多く、これは、特に、正確に且つ清浄な状態で行われなければならず、特に、チップがレーザ等の用途に用いられる場合が困難となる。

半導体レーザの分野では、チップ分割操作が行われるのに際し、チップ面を横切るように配された複数のミラーを介して発光される。

従って、チップの分割はチップ面の品質を損なわずにチップの平坦性を維持したまま行われなければならない。

チップを分割するには幾つかの公知の技術がある。

図１に示すのはチップ間を機械的に劈開させるチップ分割の第一の公知の技術である。図１ａに示すのは硬い鋭利なもの（例えばダイアモンド片）を用いてチップ（図示されない）の表面上の適切な結晶方向に作られた開始用切り込み１１等の劈開開始部材である。

図１ｂに示すのは開始部材１１において適切な結晶方向に基板１０の裏面に加えられた機械的圧力Ｆであり、これが開始部材１１に沿って基板１０を劈開させ、これにより、各々が複数のチップを有する複数のストライプが形成される。

図１ｃに示すのはダイアモンド片であり、各ストライプ６０を、各々が少なくとも一つのチップを有する複数のダイ６１，６２，６３，．．．に切断し、そして各チップに分割させる。

ところが第一の技術ではチップを大量生産する場合に歩留まりが悪くなる。

さらに第一の技術では圧力を加えている間にチップに機械的な欠陥を与える危険性がある。

図２に示すのはチップ間を化学的に劈開させるチップ分割の第二の公知の技術である。

マスク７０が各チップ８０を覆い、単純なドライエッチングやフォトリソグラフィにおける電磁波照射の後の化学的アタックからチップ８０を保護し、そして、周囲の基板をエッチングし、チップ間に溝を形成する。最終切断工程は従来の手段にて行われる。

チップを大量生産する場合には第二の技術は第一の技術より優れているように見え、何故ならば、基板表面全体上で一度に複数のチップを分割することが可能だからである。

ところが、マスク７０による保護にも関わらず、第二の技術では８１ａ、８１ｂ、８１ｃ、８１ｄにおいて下部へエッチングが進行しマスク７０下部のチップ８０内へ浸透し、さらには、チップ８０の角部においても不要なエッチング８８がなされてしまう。

従って、チップ８０の品質が悪くなり、特に、その表面の平坦性が悪くなる。

第三の公知の分割技術が図３に示されている。

これは反応性イオンエッチング（ＲＩＥ）を用い、複数チップ８０間の基板１０の表面に等方的にイオン１０００を基板１０をエッチングするのに適した状態とエネルギで照射して複数チップ８０に分割するものである。

しかし第三の技術はコストがかかり、実施するのが困難なことが多い。

さらには、イオン１００１が後方に飛散することがあり、これによりチップ８０の表面がエッチングされ、平坦性が悪くなるという問題がある。

この発明の第一の目的は（電子工学、光学又は光電子工学用チップ等の）半導体材料から選ばれたある材料により形成された構造体を分割することであり、構造体がドナー基板上の複数構造体アレイの一部を成している。

この発明の第二の目的はドナー基板から少なくとも一つの構造体を取り出し、レシーバ基板に移すことである。

この発明の第三の目的はレシーバ基板上に非常に平坦な表面を有する構造体を形成する最適な技術を開発することである。

この発明の第四の目的はレシーバ基板上に構造品質の良い構造体を形成するのに最適な技術を開発することである。

この発明の第五の目的はレシーバ基板にほぼ垂直な表面を有する構造体を形成するのに最適な技術を開発することである。

この発明の第六の目的は複数構造体の選択されたアレイを支持するレシーバ基板を得るために複数の構造体を移すのに最適な技術を開発することである。

この発明の第七の目的はレシーバ基板上に複数構造体のマトリクスを形成することである。

第一の態様において、この発明は、複数の半導体材料から選択された材料により成る構造体を基板上に形成する方法であって、該方法はドナー基板とレシーバ基板とから行われ、該レシーバ基板はその表面上にレリーフによる一つ又はそれ以上のモチーフを備え、前記ドナー基板が前記モチーフにおいて前記レシーバ基板と結合され、脆弱領域が前記ドナー基板の所定深さに在り、前記脆弱領域と前記結合界面との間に薄い層が設けられ、前記モチーフと前記ドナー基板との間の結合を保持し、前記脆弱領域内と前記薄い層の厚み内とにおいて破断を起こさせて各モチーフに位置する前記薄い層の部分を前記ドナー基板から剥離させ、該剥離された部分を前記構造体とするために、エネルギを与えることを特徴とする方法を提案して上記の状態を改善するものである。

以下がこの発明のさらなる特徴を構成する。

前記薄い層の厚み内における破断は一つ又はそれ以上のスリップ面に沿った劈開である。

前記エネルギを与えるのは局部的なエネルギを与えることである。

前記エネルギを与えるのは前記脆弱領域に局部的なエネルギを与えることである。

前記脆弱領域における結合力は前記モチーフと前記レシーバ基板との間の接着力より実質的に小さい。

前記エネルギを与えるのは前記互いに結合されたドナー基板とレシーバ基板とにより成るウエハ全体でほぼ均等にエネルギを与えることである。

エネルギを与える前に前記ドナー基板を脆弱化させて前記脆弱領域を形成する工程。

前記脆弱化工程では、前記脆弱領域の深さに近い深さにおいて前記ドナー基板内に原子種を注入し、前記注入領域を過脆弱化させて前記脆弱領域を形成する。

前記脆弱化工程では、支持ウエハの表面に多孔層を形成し、その後、該多孔層上に上部層を結晶成長させ、前記支持ウエハと前記多孔層と前記上部層とにより前記ドナー基板を形成し、前記多孔層が前記脆弱領域を形成する。

前記脆弱化工程では、二つのウエハの内の少なくとも一つが祖面化された前記二つのウエハを互いに結合し、その後、前記祖面化領域上に結合された上部層を残すように前記二つのウエハの内の一つを低減し、残部ウエハと前記上部層とにより前記ドナー基板を形成し、前記祖面化領域が前記脆弱領域を形成する。

エネルギを与える前に前記レシーバ基板の表面上に前記複数モチーフを所定形状に形成する。

エネルギを与えた後に前記レシーバ基板の表面上において一つ又はそれ以上のモチーフを分割する。

エネルギを与えた後に構造体間を光接続させる。

少なくとも一つの形成された構造体はIII−Ｖ属合金を含む。

少なくとも一つのモチーフはIII−Ｖ属合金を含む。

第二の態様において、この発明は、上記の製造方法を実施して得られたウエハであって、互いに結合された二つの基板から成り、該二つの基板の一つは、他の基板に結合され、表面が突出した複数のモチーフと、前記複数突出モチーフの下部に機械的に脆弱な領域を備えていることを特徴とするウエハを提供する。

第三の態様において、この発明は、上記の製造の使用であって、電子工学、光学又は光電子工学用に基板上に複数チップを形成し、あるチップはモチーフと下部の剥離された構造体とから成り、前記基板は前記レシーバ基板であることを特徴とする使用を提供する。

上記の使用は、特に、ＬＥＤ又はＬＤのような半導体レーザ、又は、光受信機のために複数チップを形成することに適用されると好ましい。

この発明の他の態様、目的そして特徴は添付図面を参照して以下に記載される。

この発明の方法は以下の主要な工程を備える。

ａ）ドナー基板内に脆弱領域を形成し、
ｂ）レシーバ基板の表面にモチーフを形成し、
ｃ）モチーフを介してドナー基板にレシーバ基板を結合し、
ｄ）脆弱領域の近傍のレシーバ基板に結合されたドナー基板のある部分を剥離する。

図４及び５ａ乃至５ｄに示されているのは層に工程ａ）を実施してドナー基板１０内に脆弱領域１５を形成する脆弱化技術である。

脆弱領域１５はこの上に横たわる部分とこの下に横たわる部分との間の脆弱な結合部分を含んでおり、エネルギが与えられると、例えば、エネルギが機械的に与えられると、ドナー基板１０の残りの部分より先にその結合部分が破断しやすい。

図４に示されているのはドナー基板１０であり、上記の脆弱領域１５を備え、脆弱領域１５のドナー基板１０の部分は層で１８で示されており、そして、脆弱領域１５の下のドナー基板１０の部分は１９で示されている。

特に脆弱領域１５の形成が（以下に説明する）原子種を注入する工程を備える場合に、層１８が数ナノメートル（ｎｍ）から１マイクロメートル（μｍ）の範囲の薄い層となるように脆弱領域１５が形成される。

第一の脆弱化技術は、原子種（例えば、水素又はヘリウム）を注入し、その後、特に、フランス特許ＦＲ−Ａ−２，８０９，８６７に記載されている加熱処理により過脆弱化させることを含む。

領域１５の脆弱化は主に（温度と時間との組み合わせで規定される）サーマルバジェットにより、これが脆弱化の最終的な度合い、即ち、この脆弱化に関わる結合エネルギの損失の度合を決定する。

この第一の脆弱化技術では、注入領域１５に与えられる接合エネルギであって、そこに捕捉されて留まる注入ガスが放出され、脆弱領域１５内に脆弱化の基となる過加圧された部分を生じさせる熱エネルギと特に結合エネルギの低下が関わる。

例として、１平方センチメートル（ｃｍ^−２）当たり４．５ｘ１０^１６のイオン密度、２００キロエレクトロンボルト（ＫｅＶ）で水素をシリコンウエハに注入し、そして、５００°Ｃ、１２時間（ｈ）ウエハを過脆弱化させると、領域１５が調整された通りに脆弱化される。

第二の脆弱化技術は、例えば、ヨーロッパ特許ＥＰ−Ａ−０，８４９，７８８に記載されているように少なくとも一つの多孔層を形成することにより脆弱な界面を形成することを含む。

脆弱領域１５（即ち、ここでは多孔層）がドナー基板１０の下部１９上に形成され、その後、好ましくは、例えば、ＣＶＤ又はＭＢＥ（化学気相成長又は分子ビームエピタキシー）によるエピタキシャル成長により、多孔層１５上に層１８を結晶成長させる。

図５ａ乃至図５ｄに示されるのは脆弱領域１５を形成する第三の脆弱化技術であり、
第一の基板４１の表面を祖面化し、そして、任意であるが、第二の基板４２を祖面化し、
第一の基板４１と第二の基板４２とを結合し、
第二の基板４２を低減することを含む。

この方法はＦＲ−Ａ−２，８２３，５９９に記載されている。

表面を祖面化させるには化学エッチングが好ましく、選択される（化学種、時間、そして温度の三項目から規定される）化学バジェットにより、最終的な脆弱化状態、即ち、その量としての脆弱領域１５の接合エネルギの損失量が決定される。

脆弱領域１５における結合（又は接合）エネルギの損失が、この場合、表面の祖面化に関係し、これにより、第一の基板４１と第二の基板４２が、一旦、結合された後の基板間の接触結合力が低下する。

祖面化手段に代わるものとしてはそれら結合された二基板４１，４２間の結合（又は接合）エネルギを制御することができる。

任意ではあるが、第一の結合層１４と第二の結合層１６がそれぞれ第一の基板４１と第二の基板４２の表面上に形成される。

結合層は、例えば、ＳｉＯ_２により形成することができ、ＳｉＯ_２原子種の堆積、又は、酸化される表面がシリコンで形成される場合は熱窒化により形成できる。

また、結合層は、例えば、ＳｉＯ_ｘＮ_ｙより形成することができ、Ｓｉ_３Ｎ_４原子種の堆積、又は、酸化される表面がシリコンで形成される場合は熱窒化により形成できる。

そこで、８０００Å（オングストロ−ム）から１１００Å のＳｉＯ_２の層１４又は１６をＨＦエッチングして０．６２５ナノメートルｒｍｓ程度の表面荒さとなり、その結果、他のＳｉＯ_２の層１６又は１４との接合エネルギが５００ｍＪ／ｍ^２（１平方メートル当たりのミリジュール）となり、これは、祖面化を施さなかった場合の二つのＳｉＯ_２層の結合により通常生じる約２ｍＪ／ｍ^２とは異なり、この結果は“Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ２^ｎｄＩｎｔｅｒｎａｔｉｏｎａｌｃｏｎｆｅｒｅｎｃｅｏｎＭａｔｅｒｉａｌｓｆｏｒＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ” （ＩＯＭｃｏｍｍｕｎｉｃａｔｉｏｎ，１９９８）ｂｙＯｌｉｖｅｒＲａｙｓａｃｅｔａｌ．というタイトルのサマリから得られたものである。

リリーサブル（ｒｅｌｅａｓａｂｌｅ）な基板の表面を祖面化した後、第一の基板４１が第二の基板４２と結合される。

結合は（事前の洗浄工程を行うこともでき）親水性を持って行うことができる。

第四の脆弱化工程では結合すべき二つの表面の内の少なくとも一つの表面上に、例えば、熱及び／又は光により制御可能な硬化性又可逆性の接着性物質等の、結合層１４又は１６を形成することができる。

結合の後、好ましくは、適切な熱及び／又は光学的処理を施して接着結合を強化し、そして、接着エネルギをある所定の低い値にある程度近い値とする。

図５ｂ又は図５ｃ及び図５ｄが結合後の第二の基板４２の低減処理を示している。

図５ｂを参照すると層１８一つのみを残すための第二の基板４２の低減処理は研磨及び／又は背面からの化学エッチング（通常、エッチバックとして知られる）によりその低減を促進させることができる。

任意ではあるが、残すべき第二の基板４２の部分１８上又は近傍において第二の基板内にエッチストップ層を設けてよく、これにより、材料の除去が選択性エッチングにより終了する。

これとは別に、図５ｃ及び図５ｄを参照すると、熱及び／又は機械的エネルギを加えると予め脆弱化された領域４５において第二の基板４２が低減され、この脆弱領域４５は、そのレベルで原子種を制御しながら注入（スマートカット技術）、又は、そのレベルに多孔層を形成することにより作ることができる（これらの技術は図４を参照して上述されている）。

表面処理工程が、好ましくは、研磨、摩滅、化学エッチング、化学機械研磨（ＣＭＰ）、ＲＴＡアニール、原子種衝撃、犠牲酸化等の技術により行われる。

すべての場合において、脆弱化技術を施した後にドナー基板１０に脆弱領域１５が含まれる。

ドナー基板１０内に脆弱領域１５が形成された後、上記の工程ｂ）が行われてレシーバ２０と称する基板の表面にレリーフによりモチーフが形成され、このレシーバがドナー基板１０に結合される。

図６はレシーバ基板２０の表面にレリーフにより形成された一つ又はそれ以上のモチーフを示す。

第一の場合では、レシーバ基板２０上にマスク層を形成した後にレシーバ基板２０上に結晶化原子種を堆積することによりモチーフが形成され、モチーフが形成されない領域での堆積又はエピタキシーが防止できる。例えば、シリコン酸化物によりマスク層を形成することができる（III−Ｖ族材料エピタキシーを防止）。モチーフはフォトリソグラフィ技術によりマスク層内に形成できる。堆積方法は、好ましくは、ＣＶＤ又はＭＢＥによるエピタキシー等の結晶成長である。

第二の場合では、所望モチーフと同じ形状のマスクをレシーバ基板２０表面上に設けた後、その表面厚みにエッチングによりモチーフが形成される。ここで採用されるエッチング技術は、好ましくは、乾式又は湿式エッチングで、ドナー基板１０上に施され、また、フォトリソグラフィ工程と関連して行われる。

両方の場合において、ドナー基板１０の脆弱領域１５の結合力より実質的に大きい凝固効果が得られるように十分厚い平均厚み“ｅ”を有する層がモチーフと脆弱領域１５との間に残るようにモチーフの形成が行われる。

図６に複数のモチーフを示し、ここでは断面が示されている。

レシーバ基板２０内の窪み２１近傍にレリーフによるモチーフ２２が形成され、モチーフが表面から突出している。

図６に示されているモチーフはほぼ四角形の断面を有している。

一つのモチーフ２２の側面がレシーバ基板２０の主面に対しほぼ垂直であるよい。

従来からのチップの形状は（これはモチーフとほぼマッチする形状を有するが）、通常、四角形又は円筒形であるがモチーフ２２の形状は如何なる形状でもよい。

同じレシーバ基板２０内のモチーフは異なる形状と寸法を有してもよく、さらには、規則的に配列されてもよく、また、あまり規則的でなくともよい。

各モチーフの表面は次の工程ｃ）におけるドナー基板との結合が容易になるように平坦であるとよい（図７参照）。

レシーバ基板２０の表面に複数のモチーフが存在する場合は、それらモチーフの表面がほぼ同じ平面内に在り、次の工程ｃ）におけるドナー基板１０との結合がすべてのモチーフ上で同じように行われるとよい（図７参照）。

任意ではあるが、それらモチーフの表面処理工程が、例えば、上述の技術のいずれかにより行われる。

工程ｃ）において、そして図７を参照すると、レリーフによるモチーフの表面上でレシーバ基板２０がドナー基板１０に結合され、このアセンブリによりウエハ３０が形成される。結合は親水性でもよい。例えば、熱硬化性接着物質、紫外線照射により硬化する接着物質又は酸化層により、結合すべき両表面上に接着層を事前に設けることにより結合が促進される。

結合の後に、接着力を高める熱処理を施し、脆弱領域１５内の結合力より実質的に大きくなるようにすると良い。

“Ｓｅｍｉｃｏｎｄｕｃｔｏｒｗａｆｅｒｂｏｎｄｉｎｇｓｃｉｅｎｃｅａｎｄｔｅｃｈｎｏｌｏｇｙ”という本には数種類の結合技術が提案されている。

得られたウエハ３０は、従って、脆弱領域１５と結合界面Ｉとの間に含まれるウエハ部分内に複数モチーフのアセンブリを備える。

平均厚み“ｅ”を有する層がモチーフを脆弱領域１５から分離させる。

結合界面Ｉでの結合エネルギと脆弱領域１５内の結合力との差と、そして、厚み“ｅ”の値とが脆弱領域１５近傍での剥離工程ｄ）における所望の状態を決定する。

上記の工程ａ）で行われる脆弱領域１５の形成と工程ｂ）で行われるモチーフの形成における技術、そして、工程ｃ）で行われる結合技術は、工程ｄ）で行われる剥離がこの発明に応じて行われるように注意深く選ばれ、そして、パラメータ化されなければならない。

工程ｄ）において、図８を参照すると、レシーバ基板２０に結合されたドナー基板１０のある部分が脆弱領域１５近傍で剥離される。

剥離はウエハ３０にエネルギを与えて行われる。

脆弱領域１５での結合エネルギが界面Ｉでの接着エネルギより実質的に小さいと、この場合、結合界面Ｉよりも脆弱領域１５に沿って剥離をさらに容易に行うことができる。

この場合、工程ｄ）で与えられるエネルギは脆弱領域１５の結合エネルギから結合界面Ｉでの接着エネルギの範囲内で選ばれる。

エネルギはウエハ３０全体でほぼ均等に、例えば、熱エネルギとして与えることができる。例としては、ウエハ３０を熱処理して脆弱領域１５における結合力を弱め、ドナー基板１０のある部分を剥離させることができる。

このエネルギは機械的に引っ張り及び／又は屈曲及び／又は剪断力を加えてもよい。

これとは別に又は組み合わせてエネルギを局部的に加えてもよい。

エネルギは局部的に脆弱領域１５に加えると好ましく、そうするとエネルギは結合界面Ｉよりも脆弱領域１５（とそれに含まれる弱い結合部分）に伝わる。

例として、力を脆弱領域１５上のカッティングエッジにおいて、脆弱領域１５の面にほぼ平行に加えることができ、脆弱領域１５近傍のそのエッジから切断が始まる。

すべての場合において、この発明ではエネルギは脆弱領域１５近傍のウエハ３０の剥離を促進するために与えられる。

脆弱領域１５近傍での剥離は脆弱領域１５近傍の最も脆弱な界面で行われ、脆弱領域１５近傍では結合エネルギが低いという原理に応じたプロファイルで剥離が行われる。

脆弱領域１５近傍では二種類の脆弱な結合が存在する。

脆弱領域１５近傍に位置する脆弱な結合
モチーフを分離する窪み部分（ウエハ３０内に空洞を形成する）に関わる脆弱な結合
モチーフ２２（実線部分）のようなモチーフにおいては脆弱領域１５に沿って破断が起きやすい。

これに対し、窪み２１即ち内部空洞２１のような窪み部分では、そのような二種類の脆弱な結合のために、
脆弱領域１５に沿って、又は、
厚み“ｅ”の材料層の凝固効果に打ち勝って内部空洞２１に沿って
剥離が起きやすい。

もし、厚み“ｅ”が十分に薄ければ（即ち、モチーフが十分に脆弱領域１５に近ければ）、この厚みはモチーフの寸法と配列、そして、その材料の機械的特性に依存し、その他の存在する力に対し（そして、特に、脆弱領域１５内の結合力に対し）、剥離の最中にその厚み“ｅ”の層の凝固効果が弱まり、そして、プロファイルが最小結合エネルギに従う機械的な剥離力が脆弱領域１５の面から逸れて厚み“ｅ”の層を介して別の方向へ向かう。

厚み“ｅ”の層の破断は、従って、局部的であり、空洞２１を露出させる。

一旦、空洞２１が露出すると、そして、エネルギが弱まっているため、空洞２１端部の厚み“ｅ”の層を介して第二の破断が生じ、脆弱領域１５まで到達し、そこでモチーフ２２において剥離が引き続き行われる。

第一の場合において、ウエハ３０表面全体上で起きる厚み“ｅ”の層における上記の局部的破断は厚み“ｅ”の層を実質的に横切る方向で、脆弱領域１５から空洞２１までの最短距離を通る。

第二の場合においては、上記の破断は、例えば、シリコン格子内の＜１１１＞Ｍｉｌｌｅｒ平面である、エネルギが最も弱い結晶面に沿って起こる劈開である。

第三の場合においては、破断は最短距離を通り、そして、結晶面に沿って起こる。

いずれの場合においても、破断は滑らかに行われ、破断した表面はほぼ平坦である。

剥離の後、構造４０が得られ、これは、レシーバ基板２０と、この上に結合された複数のモチーフ（モチーフ２２を含む）と、その上に厚み“ｅ”の半導体材料で作られた複数の構造体（構造体“Ａ”を含む）とを備える。

厚み“ｅ”を有する層において破断が起こり、ドナー基板１０の下部１９上の（部分Ｂを含む）“ネガティブな部分”を残して、これら構造体が厚み“ｅ”を有する層から、実際、除去されている。

除去に際し、外部エネルギを与えると、厚み“ｅ”における破断により、結合エネルギが最小になるということから、滑らかで精度が高く、直線的な端部を有する複数構造体が得られる。

（結晶面又は“最短距離”に沿った）破断の起こり方、又は、レシーバ基板２０内に形成されたモチーフの形状に応じて、これら端部は厚み“ｅ”を有する層の主面に対して傾斜することになる。

脆弱領域１５の面に対するモチーフの側面の傾斜を変えたり、又は、厚み“ｅ”を有する層の結晶面を変えることにより構造体を四角形のダイとは異なる形状とすることができる。

このようにして、従来の構造体よりも完全に近い上記の形状特性を有する非常に品質の高い構造体を得ることが可能であることを本出願人は認識した。

さらには、この発明では単一の剥離工程で大量の構造体のすべて又は一部を移すことができ、従って、基板上に半導体の複数構造体を迅速に形成できる方法を提供する。

モチーフ２２と構造体Ａを備えるアセンブリが、電子工学、光学又は光電子工学用のダイ８０を形成する。

ダイを再加工して所望のチップとすることができる。

従って、基板２０上に品質の高い複数のダイ８０を迅速に信頼性高く形成することができる。

さらにこの発明の方法により基板２０上に非常に配列状態の良い複数のダイ８０を形成することができる。

複数のダイ８０はそれらが形成された時に配列されているので、ダイ８０を配列するのに必要な装置の製造が簡単になる。

図９はこの発明の方法の一応用例を示す。

この発明の方法が実行されると、III−Ｖ族合金で光学又は光電子工学のダイ８０のマトリクス５０が得られる。

ダイ８０は互いに非常に良く配列され、行及び列に配列されたアレイを形成する。

そこで、ダイ８０は共に接続されて光ファイバ２００のアレイを形成することになる。

ダイ８０は、また、従来の手段で分割又はグループ化されて個々のダイ又を形成、又は、複数ダイのストライプ又はアセンブリを形成することができる。

個々に又はグループ化されたダイ８０又はチップ８０を熱発散基体にハンダ付けして電気的に電気コンタクトに接続し（例えば、熱圧縮又は超音波により金属線（Ａｌ、Ａｕ、．．．）に固定して）、特に効果的な態様で（チップ８０の入力及び／又は出力における光エネルギの最適アウトプットに鑑みて）光ファイバに結合することができ、パッケージに収納することができ、そして、その光出力及び／又は光入力と配列することができ、高品質の複雑な又は単純な金属回路を介して他のチップ８０と接続できる等の特徴がある。

III−Ｖ族材料向けのこの発明の方法の応用例のいくつかを、そして、特に、それからダイ（又はチップ）を作れるドナー基板１０の例を以下に示す。

例１：下部１９と薄い層１８とから成るドナー基板１０
下部１９は、下部バッファ層との界面にＡｓＧａを備える支持基板と、薄い層１８との界面にＩｎＧａＡｓを備える変成バッファ層とから成る。

薄い層１８は除去前にトポグラフィック的にモチーフに変化するＩｎＰ及び／又はＩｎ_ｘＧａ_１−ｘＡｓ_ｙＰ_１−ｙを備える。

例２：下部１９と薄い窒化層１８とから成るドナー基板１０
下部１９は、サファイヤ、ＳｉＣ又はＳｉから作られる支持基板と、ｘがサファイヤとの界面から０から１の範囲で厚みが変化するＡｌ_ｘＧａ_１−ｘＮと、転位型結晶欠陥を含むためのＧａＮの追加層とを備える。

この発明により形成され、ＧａＮ、ＡｌＮ又はＩｎＮ等を備えるIII−Ｖ族窒化構造体を備えるダイ８０は、マイクロエレクトロニクスの分野、特に、コンパクトディスクに高密度データを読み書きする等のレーザや新規な表示技術のための発光ダイオード等の発光素子において重要である。そのような材料は、また、高電圧電子素子の製造やそれらの素子の高温での動作に用いられる。

薄い層１８を形成する一つの方法は、ＧａＮ、ＡｌＮそしてＩｎＮの各層の堆積においてＩ属の有機金属、例えば、トリメチルガリウム、トリメチルアミンアラン又はトリメチルインヂウムを堆積させることによりさらなるＧａＮ層上にエピタキシャル成長させることである。

例３：基板１と薄い層１８とから成るドナー基板
基板１は、サファイヤ、ＳｉＣ又はＳｉから作られる支持基板と、中間ＧａＮ層と、ＳｉＯ_２マスクと、ＧａＮバッファ層とから成る。

バッファ層を形成するには、異方性窒化層成長、特に、ＥＬＯＧと称される技術によるＧａＮを成長させる。

この構成において用いられるＳｉＯ_２マスクは、間隔をおいて、且つ、ほぼ互いに平行に、ストライプ形状で中間ＧａＮ層上に堆積させるのが効果的である。

各ストライプの厚みは典型的には数十ミクロンのオーダで、その幅は数マイクロメートルのオーダである。

ストライプの間隔は典型的には約１０μｍ又は１５μｍである。

一例として、ストライプの間隔が１３μｍで各ストライプの厚みが０．２μｍで幅が５μｍのアレイとすることができるであろう。

ＧａＮ層内で又はその上に横方向に堆積した複数層において上記ＳｉＯ_２の複数ストライプはこれらストライプの表面近傍で転位を起こす。

マスク周辺における、その転位が起きるＧａＮの厚みにより上記バッファ層が形成される。

ＧａＮの薄い層１８はバッファ層上に垂直に堆積させることで形成される。

ＥＬＯＧ方法を用いたウエハの製造に関するさらなる詳細はＳｈｕｊｉＮａｋａｍｕｒａ著“Ｉｎ／ＧａＮ／ＡｌＧａＮ−ｂａｓｅｄｌａｓｅｒｄｉｏｄｅｓｗｉｔｈａｎｅｓｔｉｍａｔｅｄｌｉｆｅｔｉｍｅｏｆｌｏｎｇｅｒｔｈａｎ１００００ｈｏｕｒｓ”内の“ＭＲＳＢｕｌｌｅｔｉｎ” Ｍａｙ１９９８，ｖｏｌｕｍｅ２３，ｎ°５における文書に見られる。

この発明は上記の材料には限定されず、この発明の方法が実施できるすべての結晶材料に適用できるものである。

モチーフのアレイは一つ又はそれ以上のモチーフを含み、それは規則正しく又は規則性無く配列されてもよく、また、同じ又は異なる形状のモチーフにより構成されてもよく、これは、この発明の方法が実施されることにより、特に、結合エネルギと弱くなった結合エネルギとの間のエネルギ差を制御することによりレシーバ基板から構造体を剥離することができる。

基板上に半導体材料の構造体を形成する第一の公知の方法を示す図である。基板上に半導体材料の構造体を形成する第二の公知の方法を示す図である。基板上に半導体材料の構造体を形成する第三の公知の方法を示す図である。ドナー基板内に脆弱領域を形成する第一の技術を示す図である。ドナー基板内に脆弱領域を形成する第二の技術における主要工程を示す図である。図５ｃ，図５ｄに見られる連続工程に代わる工程を示す図である。ドナー基板内に脆弱領域を形成する第二の技術における主要工程を示す図である。ドナー基板内に脆弱領域を形成する第二の技術における主要工程を示す図である。この発明におけるドナー基板を示す図である。ドナー基板とこの発明のレシーバ基板との結合を示す図である。この発明の半導体構造体を剥離する一工程を示す図である。この発明の方法の一応用例を示す図である。

Claims

複数の半導体材料から選択された材料により成る構造体からチップを基板上に製造する方法であって、該方法はドナー基板とレシーバ基板とから行われ、該レシーバ基板はその表面上にレリーフによる一つ又はそれ以上の三次元モチーフを備え、前記ドナー基板が前記レシーバ基板の前記三次元モチーフと結合され、脆弱領域が前記ドナー基板の平面内の所定深さに在り、前記脆弱領域と前記結合界面との間に薄い層が設けられ、
エネルギを供給する前に、前記脆弱領域における結合力が前記モチーフと前記ドナー基板との間の接着力より小さくなるように、前記脆弱領域を形成するため前記ドナー基板を脆弱化させ、
前記モチーフと脆弱化された前記ドナー基板との間の結合を保持し、
前記結合力が小さくされた脆弱領域内と前記薄い層の厚み内とにおいて破断を起こさせて各モチーフに位置する前記薄い層の部分を前記ドナー基板から剥離させ、該剥離された部分を前記構造体とするために、前記ドナー基板から前記構造体を剥離するためのエネルギを与え、
前記方法は、さらに、チップを形成するように前記構造体を処理するステップをさらに備えることを特徴とする方法。
前記薄い層の厚み内における破断は一つ又はそれ以上のスリップ面に沿った劈開であることを特徴とする請求項１に記載の方法。
前記エネルギを与えるのは局部的なエネルギを与えることであることを特徴とする請求項２に記載の方法。
前記エネルギを与えるのは前記脆弱領域に局部的なエネルギを与えることであることを特徴とする請求項１又は２に記載の方法。
前記エネルギを与えるのは前記互いに結合されたドナー基板とレシーバ基板とにより成るウエハ全体で均等にエネルギを与えることを特徴とする請求項１乃至４のいずれか一に記載の方法。
前記脆弱化工程は、前記脆弱領域の深さに近い深さにおいて前記ドナー基板内の平面内に原子種を注入し、前記注入領域にエネルギを与えて前記脆弱領域を形成することを特徴とする請求項１乃至５のいずれか一に記載の方法。
前記脆弱化工程は、支持ウエハの表面に多孔層を形成し、その後、該多孔層上に上部層を結晶成長させ、前記支持ウエハと前記多孔層と前記上部層とにより前記ドナー基板を形成し、前記多孔層が前記脆弱領域を形成することを特徴とする請求項１乃至５のいずれか一に記載の方法。
前記脆弱化工程は、二つのウエハの内の少なくとも一つが粗面化された前記二つのウエハを互いに結合し、その後、前記粗面化領域上に結合された上部層を残すように前記二つのウエハの内の一つの厚みを低減し、残部ウエハと前記上部層とにより前記ドナー基板を形成し、前記粗面化領域が前記脆弱領域を形成することを特徴とする請求項１乃至５のいずれか一に記載の方法。
前記エネルギを与える前に前記レシーバ基板の表面上に前記複数モチーフを所定形状に形成することを特徴とする請求項１乃至８いずれか一に記載の方法。
前記エネルギを与えた後に前記レシーバ基板の表面上において一つ又はそれ以上の構造体を分割することを特徴とする請求項１乃至９いずれか一に記載の方法。
前記エネルギを与えた後に構造体間を光接続させることを特徴とする請求項１乃至１０のいずれか一に記載の方法。
少なくとも一つの形成された構造体はIII−Ｖ属合金を含むことを特徴とする請求項１乃至１１のいずれか一に記載の方法。
少なくとも一つの三次元モチーフはIII−Ｖ属合金を含むことを特徴とする請求項１乃至１２のいずれか一に記載の方法。
請求項１乃至１３のいずれか一に記載の方法の実施の間に得られたウエハであって、互いに結合された二つの基板から成り、
該二つの基板の一つは、
他の基板に結合され、表面が突出した複数の三次元モチーフを備え、
前記他の基板は、
機械的に脆弱な領域を備えることを特徴とするウエハ。
前記チップが、ＬＥＤ又はＬＤのような半導体レーザ、又は、光受信機を意図したものであることを特徴とする請求項１乃至１３のいずれか一に記載の方法。