JP4818618B2 - 基板上に半導体材料を備えた構造体の製造 - Google Patents
基板上に半導体材料を備えた構造体の製造 Download PDFInfo
- Publication number
- JP4818618B2 JP4818618B2 JP2005056052A JP2005056052A JP4818618B2 JP 4818618 B2 JP4818618 B2 JP 4818618B2 JP 2005056052 A JP2005056052 A JP 2005056052A JP 2005056052 A JP2005056052 A JP 2005056052A JP 4818618 B2 JP4818618 B2 JP 4818618B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- energy
- region
- donor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Led Device Packages (AREA)
Description
b)レシーバ基板の表面にモチーフを形成し、
c)モチーフを介してドナー基板にレシーバ基板を結合し、
d)脆弱領域の近傍のレシーバ基板に結合されたドナー基板のある部分を剥離する。
第一の基板41の表面を祖面化し、そして、任意であるが、第二の基板42を祖面化し、
第一の基板41と第二の基板42とを結合し、
第二の基板42を低減することを含む。
モチーフを分離する窪み部分(ウエハ30内に空洞を形成する)に関わる脆弱な結合
モチーフ22(実線部分)のようなモチーフにおいては脆弱領域15に沿って破断が起きやすい。
脆弱領域15に沿って、又は、
厚み“e”の材料層の凝固効果に打ち勝って内部空洞21に沿って
剥離が起きやすい。
下部19は、下部バッファ層との界面にAsGaを備える支持基板と、薄い層18との界面にInGaAsを備える変成バッファ層とから成る。
下部19は、サファイヤ、SiC又はSiから作られる支持基板と、xがサファイヤとの界面から0から1の範囲で厚みが変化するAlxGa1−xNと、転位型結晶欠陥を含むためのGaNの追加層とを備える。
基板1は、サファイヤ、SiC又はSiから作られる支持基板と、中間GaN層と、SiO2マスクと、GaNバッファ層とから成る。
Claims (15)
- 複数の半導体材料から選択された材料により成る構造体からチップを基板上に製造する方法であって、該方法はドナー基板とレシーバ基板とから行われ、該レシーバ基板はその表面上にレリーフによる一つ又はそれ以上の三次元モチーフを備え、前記ドナー基板が前記レシーバ基板の前記三次元モチーフと結合され、脆弱領域が前記ドナー基板の平面内の所定深さに在り、前記脆弱領域と前記結合界面との間に薄い層が設けられ、
エネルギを供給する前に、前記脆弱領域における結合力が前記モチーフと前記ドナー基板との間の接着力より小さくなるように、前記脆弱領域を形成するため前記ドナー基板を脆弱化させ、
前記モチーフと脆弱化された前記ドナー基板との間の結合を保持し、
前記結合力が小さくされた脆弱領域内と前記薄い層の厚み内とにおいて破断を起こさせて各モチーフに位置する前記薄い層の部分を前記ドナー基板から剥離させ、該剥離された部分を前記構造体とするために、前記ドナー基板から前記構造体を剥離するためのエネルギを与え、
前記方法は、さらに、チップを形成するように前記構造体を処理するステップをさらに備えることを特徴とする方法。 - 前記薄い層の厚み内における破断は一つ又はそれ以上のスリップ面に沿った劈開であることを特徴とする請求項1に記載の方法。
- 前記エネルギを与えるのは局部的なエネルギを与えることであることを特徴とする請求項2に記載の方法。
- 前記エネルギを与えるのは前記脆弱領域に局部的なエネルギを与えることであることを特徴とする請求項1又は2に記載の方法。
- 前記エネルギを与えるのは前記互いに結合されたドナー基板とレシーバ基板とにより成るウエハ全体で均等にエネルギを与えることを特徴とする請求項1乃至4のいずれか一に記載の方法。
- 前記脆弱化工程は、前記脆弱領域の深さに近い深さにおいて前記ドナー基板内の平面内に原子種を注入し、前記注入領域にエネルギを与えて前記脆弱領域を形成することを特徴とする請求項1乃至5のいずれか一に記載の方法。
- 前記脆弱化工程は、支持ウエハの表面に多孔層を形成し、その後、該多孔層上に上部層を結晶成長させ、前記支持ウエハと前記多孔層と前記上部層とにより前記ドナー基板を形成し、前記多孔層が前記脆弱領域を形成することを特徴とする請求項1乃至5のいずれか一に記載の方法。
- 前記脆弱化工程は、二つのウエハの内の少なくとも一つが粗面化された前記二つのウエハを互いに結合し、その後、前記粗面化領域上に結合された上部層を残すように前記二つのウエハの内の一つの厚みを低減し、残部ウエハと前記上部層とにより前記ドナー基板を形成し、前記粗面化領域が前記脆弱領域を形成することを特徴とする請求項1乃至5のいずれか一に記載の方法。
- 前記エネルギを与える前に前記レシーバ基板の表面上に前記複数モチーフを所定形状に形成することを特徴とする請求項1乃至8いずれか一に記載の方法。
- 前記エネルギを与えた後に前記レシーバ基板の表面上において一つ又はそれ以上の構造体を分割することを特徴とする請求項1乃至9いずれか一に記載の方法。
- 前記エネルギを与えた後に構造体間を光接続させることを特徴とする請求項1乃至10のいずれか一に記載の方法。
- 少なくとも一つの形成された構造体はIII−V属合金を含むことを特徴とする請求項1乃至11のいずれか一に記載の方法。
- 少なくとも一つの三次元モチーフはIII−V属合金を含むことを特徴とする請求項1乃至12のいずれか一に記載の方法。
- 請求項1乃至13のいずれか一に記載の方法の実施の間に得られたウエハであって、互いに結合された二つの基板から成り、
該二つの基板の一つは、
他の基板に結合され、表面が突出した複数の三次元モチーフを備え、
前記他の基板は、
機械的に脆弱な領域を備えることを特徴とするウエハ。 - 前記チップが、LED又はLDのような半導体レーザ、又は、光受信機を意図したものであることを特徴とする請求項1乃至13のいずれか一に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US863193 | 2001-05-23 | ||
FR0402080 | 2004-03-01 | ||
FR0402080A FR2866983B1 (fr) | 2004-03-01 | 2004-03-01 | Realisation d'une entite en materiau semiconducteur sur substrat |
US10/863,193 US7176554B2 (en) | 2004-03-01 | 2004-06-07 | Methods for producing a semiconductor entity |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005311307A JP2005311307A (ja) | 2005-11-04 |
JP4818618B2 true JP4818618B2 (ja) | 2011-11-16 |
Family
ID=34751809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005056052A Active JP4818618B2 (ja) | 2004-03-01 | 2005-03-01 | 基板上に半導体材料を備えた構造体の製造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7439160B2 (ja) |
EP (1) | EP1571705A3 (ja) |
JP (1) | JP4818618B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008091862A (ja) * | 2006-09-08 | 2008-04-17 | Sharp Corp | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
JP2008117824A (ja) * | 2006-11-01 | 2008-05-22 | Sharp Corp | 窒化物系半導体素子の製造方法 |
FR2911430B1 (fr) * | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
US20100054289A1 (en) | 2008-08-29 | 2010-03-04 | Cobolt Ab | Solid-state laser |
US8888944B2 (en) | 2012-09-07 | 2014-11-18 | Erik G. de Jong | Affinity bond layer |
US20140264456A1 (en) * | 2013-03-15 | 2014-09-18 | Semiconductor Components Industries, Llc | Method of forming a high electron mobility semiconductor device |
FR3008543B1 (fr) | 2013-07-15 | 2015-07-17 | Soitec Silicon On Insulator | Procede de localisation de dispositifs |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
KR100304161B1 (ko) * | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
JP3962465B2 (ja) * | 1996-12-18 | 2007-08-22 | キヤノン株式会社 | 半導体部材の製造方法 |
US6645833B2 (en) * | 1997-06-30 | 2003-11-11 | Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. | Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method |
DE19730975A1 (de) | 1997-06-30 | 1999-01-07 | Max Planck Gesellschaft | Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente |
FR2809867B1 (fr) | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
FR2810448B1 (fr) * | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
JP3957038B2 (ja) * | 2000-11-28 | 2007-08-08 | シャープ株式会社 | 半導体基板及びその作製方法 |
US6774010B2 (en) * | 2001-01-25 | 2004-08-10 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
FR2821697B1 (fr) * | 2001-03-02 | 2004-06-25 | Commissariat Energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
FR2823599B1 (fr) * | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
FR2837620B1 (fr) | 2002-03-25 | 2005-04-29 | Commissariat Energie Atomique | Procede de transfert d'elements de substrat a substrat |
FR2842647B1 (fr) * | 2002-07-17 | 2004-09-17 | Soitec Silicon On Insulator | Procede de transfert de couche |
FR2845523B1 (fr) * | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
KR100483049B1 (ko) * | 2003-06-03 | 2005-04-15 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광다이오드의 제조방법 |
US20050048736A1 (en) * | 2003-09-02 | 2005-03-03 | Sebastien Kerdiles | Methods for adhesive transfer of a layer |
-
2005
- 2005-02-22 EP EP05290392A patent/EP1571705A3/fr not_active Withdrawn
- 2005-03-01 JP JP2005056052A patent/JP4818618B2/ja active Active
-
2006
- 2006-12-28 US US11/617,025 patent/US7439160B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1571705A3 (fr) | 2006-01-04 |
EP1571705A2 (fr) | 2005-09-07 |
US7439160B2 (en) | 2008-10-21 |
US20070104240A1 (en) | 2007-05-10 |
JP2005311307A (ja) | 2005-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100933897B1 (ko) | 분리가능 기판 또는 분리가능 구조체 및 그 생산방법 | |
JP4818618B2 (ja) | 基板上に半導体材料を備えた構造体の製造 | |
US5882988A (en) | Semiconductor chip-making without scribing | |
EP2529419B1 (en) | Light emitting diode and method for manufacturing the same | |
JP4493127B2 (ja) | 窒化物半導体チップの製造方法 | |
US7176554B2 (en) | Methods for producing a semiconductor entity | |
US7256101B2 (en) | Methods for preparing a semiconductor assembly | |
JP4201725B2 (ja) | 窒化物半導体発光素子の製造方法 | |
WO2006041134A1 (ja) | 窒化化合物半導体素子およびその製造方法 | |
JP2023501122A (ja) | 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法 | |
US7968430B2 (en) | Compound semiconductor device and method for manufacturing same | |
JP4651312B2 (ja) | 半導体素子の製造方法 | |
Wada et al. | Wafer bonding of InP to Si and its application to optical devices | |
US7183585B2 (en) | Semiconductor device and a method for the manufacture thereof | |
JP3691934B2 (ja) | 窒化ガリウム系化合物半導体発光デバイス及びその製造方法 | |
JP4294077B2 (ja) | 窒化物半導体発光素子の製造方法 | |
JP5758481B2 (ja) | 半導体装置の製造方法 | |
US20110057295A1 (en) | Epitaxial substrate component made therewith and corresponding production method | |
JPH08111563A (ja) | 半導体レーザーの作製方法及びチップ | |
KR100921850B1 (ko) | 반도체 레이저 다이오드의 스크라이빙 방법 | |
KR101062611B1 (ko) | 반도체 레이저 다이오드의 스크라이빙 방법 | |
KR101118789B1 (ko) | 반도체 레이저 다이오드의 거울면 형성방법 | |
JP2009059773A (ja) | 半導体レーザ装置の製造方法 | |
KR100558437B1 (ko) | 반도체 레이저의 제조방법 | |
JP4904653B2 (ja) | 窒化物系半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090624 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090724 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100421 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100519 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100702 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110106 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110506 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110608 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4818618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |