JP2005311307A - 基板上に半導体材料を備えた構造体の製造 - Google Patents

基板上に半導体材料を備えた構造体の製造 Download PDF

Info

Publication number
JP2005311307A
JP2005311307A JP2005056052A JP2005056052A JP2005311307A JP 2005311307 A JP2005311307 A JP 2005311307A JP 2005056052 A JP2005056052 A JP 2005056052A JP 2005056052 A JP2005056052 A JP 2005056052A JP 2005311307 A JP2005311307 A JP 2005311307A
Authority
JP
Japan
Prior art keywords
substrate
motif
energy
region
donor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005056052A
Other languages
English (en)
Other versions
JP4818618B2 (ja
Inventor
Vaillant Yves Mathieu Le
イブ、マティウ、ル、ベーィユアン
Olivier Rayssac
オリビエ、ライサック
Christophe Fernandez
クリストフ、フェルナンデス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0402080A external-priority patent/FR2866983B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2005311307A publication Critical patent/JP2005311307A/ja
Application granted granted Critical
Publication of JP4818618B2 publication Critical patent/JP4818618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】LED,レーザダイオード等の構造体を形成したドナー基板から 歩留まり良く 且つ安価に 構造体を分離、分割する。
【解決手段】ドナー基板とレシーバ基板とが設けられ、レシーバ基板はその表面上にレリーフによる一つ又はそれ以上のモチーフを備え、ドナー基板がモチーフにおいてレシーバ基板と結合される。脆弱領域がドナー基板の所定深さに在り、脆弱領域と結合界面との間に薄い層が設けられる。この方法は、モチーフとドナー基板との間の結合を保持し、脆弱領域内と薄い層の厚み内とにおいて破断を起こさせて各モチーフに位置する薄い層の部分をドナー基板から剥離させ、この剥離された部分を構造体とするために、エネルギを与えることを特徴とする。
【選択図】 図8

Description

この発明は基板上に半導体材料を備えた構造体の製造に関する。
この半導体構造体(entity)は、通常、四角形又は円筒形の形状を有する。
そのような“基板上”構造体を含む公知の用途の多くにおいては、形成されているか後で処理されるかに関わらず、微少電気機械装置(MEMS)、光学用、発光ダイオード(LED)又はレーザダイオード(LD)のような光電子工学用、又は、光受信機における素子等の電子部品のために少なくとも部分的にチップ化されている。
この構造体又はチップは、通常、数百又は数千のものが、通常、規則正しいマトリクスとして基板上に作られる。
チップが作られると、それらは個々に分割され、所謂、“レシーバ(receiver)”である基板に移される。
チップを個々に分割する操作は困難であることが多く、これは、特に、正確に且つ清浄な状態で行われなければならず、特に、チップがレーザ等の用途に用いられる場合が困難となる。
半導体レーザの分野では、チップ分割操作が行われるのに際し、チップ面を横切るように配された複数のミラーを介して発光される。
従って、チップの分割はチップ面の品質を損なわずにチップの平坦性を維持したまま行われなければならない。
チップを分割するには幾つかの公知の技術がある。
図1に示すのはチップ間を機械的に劈開させるチップ分割の第一の公知の技術である。図1aに示すのは硬い鋭利なもの(例えばダイアモンド片)を用いてチップ(図示されない)の表面上の適切な結晶方向に作られた開始用切り込み11等の劈開開始部材である。
図1bに示すのは開始部材11において適切な結晶方向に基板10の裏面に加えられた機械的圧力Fであり、これが開始部材11に沿って基板10を劈開させ、これにより、各々が複数のチップを有する複数のストライプが形成される。
図1cに示すのはダイアモンド片であり、各ストライプ60を、各々が少なくとも一つのチップを有する複数のダイ61,62,63,...に切断し、そして各チップに分割させる。
ところが第一の技術ではチップを大量生産する場合に歩留まりが悪くなる。
さらに第一の技術では圧力を加えている間にチップに機械的な欠陥を与える危険性がある。
図2に示すのはチップ間を化学的に劈開させるチップ分割の第二の公知の技術である。
マスク70が各チップ80を覆い、単純なドライエッチングやフォトリソグラフィにおける電磁波照射の後の化学的アタックからチップ80を保護し、そして、周囲の基板をエッチングし、チップ間に溝を形成する。最終切断工程は従来の手段にて行われる。
チップを大量生産する場合には第二の技術は第一の技術より優れているように見え、何故ならば、基板表面全体上で一度に複数のチップを分割することが可能だからである。
ところが、マスク70による保護にも関わらず、第二の技術では81a、81b、81c、81dにおいて下部へエッチングが進行しマスク70下部のチップ80内へ浸透し、さらには、チップ80の角部においても不要なエッチング88がなされてしまう。
従って、チップ80の品質が悪くなり、特に、その表面の平坦性が悪くなる。
第三の公知の分割技術が図3に示されている。
これは反応性イオンエッチング(RIE)を用い、複数チップ80間の基板10の表面に等方的にイオン1000を基板10をエッチングするのに適した状態とエネルギで照射して複数チップ80に分割するものである。
しかし第三の技術はコストがかかり、実施するのが困難なことが多い。
さらには、イオン1001が後方に飛散することがあり、これによりチップ80の表面がエッチングされ、平坦性が悪くなるという問題がある。
この発明の第一の目的は(電子工学、光学又は光電子工学用チップ等の)半導体材料から選ばれたある材料により形成された構造体を分割することであり、構造体がドナー基板上の複数構造体アレイの一部を成している。
この発明の第二の目的はドナー基板から少なくとも一つの構造体を取り出し、レシーバ基板に移すことである。
この発明の第三の目的はレシーバ基板上に非常に平坦な表面を有する構造体を形成する最適な技術を開発することである。
この発明の第四の目的はレシーバ基板上に構造品質の良い構造体を形成するのに最適な技術を開発することである。
この発明の第五の目的はレシーバ基板にほぼ垂直な表面を有する構造体を形成するのに最適な技術を開発することである。
この発明の第六の目的は複数構造体の選択されたアレイを支持するレシーバ基板を得るために複数の構造体を移すのに最適な技術を開発することである。
この発明の第七の目的はレシーバ基板上に複数構造体のマトリクスを形成することである。
第一のアスペクトにおいて、この発明は、複数の半導体材料から選択された材料により成る構造体を基板上に形成する方法であって、該方法はドナー基板とレシーバ基板とから行われ、該レシーバ基板はその表面上にレリーフによる一つ又はそれ以上のモチーフを備え、前記ドナー基板が前記モチーフにおいて前記レシーバ基板と結合され、脆弱領域が前記ドナー基板の所定深さに在り、前記脆弱領域と前記結合界面との間に薄い層が設けられ、前記モチーフと前記ドナー基板との間の結合を保持し、前記脆弱領域内と前記薄い層の厚み内とにおいて破断を起こさせて各モチーフに位置する前記薄い層の部分を前記ドナー基板から剥離させ、該剥離された部分を前記構造体とするために、エネルギを与えることを特徴とする方法を提案して上記の状態を改善するものである。
以下がこの発明のさらなる特徴を構成する。
前記薄い層の厚み内における破断は一つ又はそれ以上のスリップ面に沿った劈開である。
前記エネルギを与えるのは局部的なエネルギを与えることである。
前記エネルギを与えるのは前記脆弱領域に局部的なエネルギを与えることである。
前記脆弱領域における結合力は前記モチーフと前記レシーバ基板との間の接着力より実質的に小さい。
前記エネルギを与えるのは前記互いに結合されたドナー基板とレシーバ基板とにより成るウエハ全体でほぼ均等にエネルギを与えることである。
エネルギを与える前に前記ドナー基板を脆弱化させて前記脆弱領域を形成する工程。
前記脆弱化工程では、前記脆弱領域の深さに近い深さにおいて前記ドナー基板内に原子種を注入し、前記注入領域を過脆弱化させて前記脆弱領域を形成する。
前記脆弱化工程では、支持ウエハの表面に多孔層を形成し、その後、該多孔層上に上部層を結晶成長させ、前記支持ウエハと前記多孔層と前記上部層とにより前記ドナー基板を形成し、前記多孔層が前記脆弱領域を形成する。
前記脆弱化工程では、二つのウエハの内の少なくとも一つが祖面化された前記二つのウエハを互いに結合し、その後、前記祖面化領域上に結合された上部層を残すように前記二つのウエハの内の一つを低減し、残部ウエハと前記上部層とにより前記ドナー基板を形成し、前記祖面化領域が前記脆弱領域を形成する。
エネルギを与える前に前記レシーバ基板の表面上に前記複数モチーフを所定形状に形成する。
エネルギを与えた後に前記レシーバ基板の表面上において一つ又はそれ以上のモチーフを分割する。
エネルギを与えた後に構造体間を光接続させる。
少なくとも一つの形成された構造体はIII−V属合金を含む。
少なくとも一つのモチーフはIII−V属合金を含む。
第二のアスペクトにおいて、この発明は、上記の製造方法を実施して得られたウエハであって、互いに結合された二つの基板から成り、該二つの基板の一つは、他の基板に結合され、表面が突出した複数のモチーフと、前記複数突出モチーフの下部に機械的に脆弱な領域を備えていることを特徴とするウエハを提供する。
第三のアスペクトにおいて、この発明は、上記の製造の使用であって、電子工学、光学又は光電子工学用に基板上に複数チップを形成し、あるチップはモチーフと下部の剥離された構造体とから成り、前記基板は前記レシーバ基板であることを特徴とする使用を提供する。
上記の使用は、特に、LED又はLDのような半導体レーザ、又は、光受信機のために複数チップを形成することに適用されると好ましい。
この発明の他のアスペクト、目的そして特徴は添付図面を参照して以下に記載される。
この発明の方法は以下の主要な工程を備える。
a)ドナー基板内に脆弱領域を形成し、
b)レシーバ基板の表面にモチーフを形成し、
c)モチーフを介してドナー基板にレシーバ基板を結合し、
d)脆弱領域の近傍のレシーバ基板に結合されたドナー基板のある部分を剥離する。
図4及び5a乃至5dに示されているのは層に工程a)を実施してドナー基板10内に脆弱領域15を形成する脆弱化技術である。
脆弱領域15はこの上に横たわる部分とこの下に横たわる部分との間の脆弱な結合部分を含んでおり、エネルギが与えられると、例えば、エネルギが機械的に与えられると、ドナー基板10の残りの部分より先にその結合部分が破断しやすい。
図4に示されているのはドナー基板10であり、上記の脆弱領域15を備え、脆弱領域15のドナー基板10の部分は層で18で示されており、そして、脆弱領域15の下のドナー基板10の部分は19で示されている。
特に脆弱領域15の形成が(以下に説明する)原子種を注入する工程を備える場合に、層18が数ナノメートル(nm)から1マイクロメートル(μm)の範囲の薄い層となるように脆弱領域15が形成される。
第一の脆弱化技術は、原子種(例えば、水素又はヘリウム)を注入し、その後、特に、フランス特許FR−A−2,809,867に記載されている加熱処理により過脆弱化させることを含む。
領域15の脆弱化は主に(温度と時間との組み合わせで規定される)サーマルバジェットにより、これが脆弱化の最終的な度合い、即ち、この脆弱化に関わる結合エネルギの損失の度合を決定する。
この第一の脆弱化技術では、注入領域15に与えられる接合エネルギであって、そこに捕捉されて留まる注入ガスが放出され、脆弱領域15内に脆弱化の基となる過加圧された部分を生じさせる熱エネルギと特に結合エネルギの低下が関わる。
例として、1平方センチメートル(cm−2)当たり4.5x1016のイオン密度、200キロエレクトロンボルト(KeV)で水素をシリコンウエハに注入し、そして、500°C、12時間(h)ウエハを過脆弱化させると、領域15が調整された通りに脆弱化される。
第二の脆弱化技術は、例えば、ヨーロッパ特許EP−A−0,849,788に記載されているように少なくとも一つの多孔層を形成することにより脆弱な界面を形成することを含む。
脆弱領域15(即ち、ここでは多孔層)がドナー基板10の下部19上に形成され、その後、好ましくは、例えば、CVD又はMBE(化学気相成長又は分子ビームエピタキシー)によるエピタキシャル成長により、多孔層15上に層18を結晶成長させる。
図5a乃至図5dに示されるのは脆弱領域15を形成する第三の脆弱化技術であり、
第一の基板41の表面を祖面化し、そして、任意であるが、第二の基板42を祖面化し、
第一の基板41と第二の基板42とを結合し、
第二の基板42を低減することを含む。
この方法はFR−A−2,823,599に記載されている。
表面を祖面化させるには化学エッチングが好ましく、選択される(化学種、時間、そして温度の三項目から規定される)化学バジェットにより、最終的な脆弱化状態、即ち、その量としての脆弱領域15の接合エネルギの損失量が決定される。
脆弱領域15における結合(又は接合)エネルギの損失が、この場合、表面の祖面化に関係し、これにより、第一の基板41と第二の基板42が、一旦、結合された後の基板間の接触結合力が低下する。
祖面化手段に代わるものとしてはそれら結合された二基板41,42間の結合(又は接合)エネルギを制御することができる。
任意ではあるが、第一の結合層14と第二の結合層16がそれぞれ第一の基板41と第二の基板42の表面上に形成される。
結合層は、例えば、SiOにより形成することができ、SiO原子種の堆積、又は、酸化される表面がシリコンで形成される場合は熱窒化により形成できる。
また、結合層は、例えば、SiOより形成することができ、Si原子種の堆積、又は、酸化される表面がシリコンで形成される場合は熱窒化により形成できる。
そこで、8000Å(オングストロ−ム)から1100Å のSiOの層14又は16をHFエッチングして0.625ナノメートルrms程度の表面荒さとなり、その結果、他のSiOの層16又は14との接合エネルギが500mJ/m(1平方メートル当たりのミリジュール)となり、これは、祖面化を施さなかった場合の二つのSiO層の結合により通常生じる約2mJ/mとは異なり、この結果は“Proceedings of the 2nd International conference on Materials for Microelectronics” (IOM communication,1998) by Oliver Raysac et al.というタイトルのサマリから得られたものである。
リリーサブル(releasable)な基板の表面を祖面化した後、第一の基板41が第二の基板42と結合される。
結合は(事前の洗浄工程を行うこともでき)親水性を持って行うことができる。
第四の脆弱化工程では結合すべき二つの表面の内の少なくとも一つの表面上に、例えば、熱及び/又は光により制御可能な硬化性又可逆性の接着性物質等の、結合層14又は16を形成することができる。
結合の後、好ましくは、適切な熱及び/又は光学的処理を施して接着結合を強化し、そして、接着エネルギをある所定の低い値にある程度近い値とする。
図5b又は図5c及び図5dが結合後の第二の基板42の低減処理を示している。
図5bを参照すると層18一つのみを残すための第二の基板42の低減処理は研磨及び/又は背面からの化学エッチング(通常、エッチバックとして知られる)によりその低減を促進させることができる。
任意ではあるが、残すべき第二の基板42の部分18上又は近傍において第二の基板内にエッチストップ層を設けてよく、これにより、材料の除去が選択性エッチングにより終了する。
これとは別に、図5c及び図5dを参照すると、熱及び/又は機械的エネルギを加えると予め脆弱化された領域45において第二の基板42が低減され、この脆弱領域45は、そのレベルで原子種を制御しながら注入(スマートカット技術)、又は、そのレベルに多孔層を形成することにより作ることができる(これらの技術は図4を参照して上述されている)。
表面処理工程が、好ましくは、研磨、摩滅、化学エッチング、化学機械研磨(CMP)、RTAアニール、原子種衝撃、犠牲酸化等の技術により行われる。
すべての場合において、脆弱化技術を施した後にドナー基板10に脆弱領域15が含まれる。
ドナー基板10内に脆弱領域15が形成された後、上記の工程b)が行われてレシーバ20と称する基板の表面にレリーフによりモチーフが形成され、このレシーバがドナー基板10に結合される。
図6はレシーバ基板20の表面にレリーフにより形成された一つ又はそれ以上のモチーフを示す。
第一の場合では、レシーバ基板20上にマスク層を形成した後にレシーバ基板20上に結晶化原子種を堆積することによりモチーフが形成され、モチーフが形成されない領域での堆積又はエピタキシーが防止できる。例えば、シリコン酸化物によりマスク層を形成することができる(III−V族材料エピタキシーを防止)。モチーフはフォトリソグラフィ技術によりマスク層内に形成できる。堆積方法は、好ましくは、CVD又はMBEによるエピタキシー等の結晶成長である。
第二の場合では、所望モチーフと同じ形状のマスクをレシーバ基板20表面上に設けた後、その表面厚みにエッチングによりモチーフが形成される。ここで採用されるエッチング技術は、好ましくは、乾式又は湿式エッチングで、ドナー基板10上に施され、また、フォトリソグラフィ工程と関連して行われる。
両方の場合において、ドナー基板10の脆弱領域15の結合力より実質的に大きい凝固効果が得られるように十分厚い平均厚み“e”を有する層がモチーフと脆弱領域15との間に残るようにモチーフの形成が行われる。
図6に複数のモチーフを示し、ここでは断面が示されている。
レシーバ基板20内の窪み21近傍にレリーフによるモチーフ22が形成され、モチーフが表面から突出している。
図6に示されているモチーフはほぼ四角形の断面を有している。
一つのモチーフ22の側面がレシーバ基板20の主面に対しほぼ垂直であるよい。
従来からのチップの形状は(これはモチーフとほぼマッチする形状を有するが)、通常、四角形又は円筒形であるがモチーフ22の形状は如何なる形状でもよい。
同じレシーバ基板20内のモチーフは異なる形状と寸法を有してもよく、さらには、規則的に配列されてもよく、また、あまり規則的でなくともよい。
各モチーフの表面は次の工程c)におけるドナー基板との結合が容易になるように平坦であるとよい(図7参照)。
レシーバ基板20の表面に複数のモチーフが存在する場合は、それらモチーフの表面がほぼ同じ平面内に在り、次の工程c)におけるドナー基板10との結合がすべてのモチーフ上で同じように行われるとよい(図7参照)。
任意ではあるが、それらモチーフの表面処理工程が、例えば、上述の技術のいずれかにより行われる。
工程c)において、そして図7を参照すると、レリーフによるモチーフの表面上でレシーバ基板20がドナー基板10に結合され、このアセンブリによりウエハ30が形成される。結合は親水性でもよい。例えば、熱硬化性接着物質、紫外線照射により硬化する接着物質又は酸化層により、結合すべき両表面上に接着層を事前に設けることにより結合が促進される。
結合の後に、接着力を高める熱処理を施し、脆弱領域15内の結合力より実質的に大きくなるようにすると良い。
“Semiconductor wafer bonding science and technology”という本には数種類の結合技術が提案されている。
得られたウエハ30は、従って、脆弱領域15と結合界面Iとの間に含まれるウエハ部分内に複数モチーフのアセンブリを備える。
平均厚み“e”を有する層がモチーフを脆弱領域15から分離させる。
結合界面Iでの結合エネルギと脆弱領域15内の結合力との差と、そして、厚み“e”の値とが脆弱領域15近傍での剥離工程d)における所望の状態を決定する。
上記の工程a)で行われる脆弱領域15の形成と工程b)で行われるモチーフの形成における技術、そして、工程c)で行われる結合技術は、工程d)で行われる剥離がこの発明に応じて行われるように注意深く選ばれ、そして、パラメータ化されなければならない。
工程d)において、図8を参照すると、レシーバ基板20に結合されたドナー基板10のある部分が脆弱領域15近傍で剥離される。
剥離はウエハ30にエネルギを与えて行われる。
脆弱領域15での結合エネルギが界面Iでの接着エネルギより実質的に小さいと、この場合、結合界面Iよりも脆弱領域15に沿って剥離をさらに容易に行うことができる。
この場合、工程d)で与えられるエネルギは脆弱領域15の結合エネルギから結合界面Iでの接着エネルギの範囲内で選ばれる。
エネルギはウエハ30全体でほぼ均等に、例えば、熱エネルギとして与えることができる。例としては、ウエハ30を熱処理して脆弱領域15における結合力を弱め、ドナー基板10のある部分を剥離させることができる。
このエネルギは機械的に引っ張り及び/又は屈曲及び/又は剪断力を加えてもよい。
これとは別に又は組み合わせてエネルギを局部的に加えてもよい。
エネルギは局部的に脆弱領域15に加えると好ましく、そうするとエネルギは結合界面Iよりも脆弱領域15(とそれに含まれる弱い結合部分)に伝わる。
例として、力を脆弱領域15上のカッティングエッジにおいて、脆弱領域15の面にほぼ平行に加えることができ、脆弱領域15近傍のそのエッジから切断が始まる。
すべての場合において、この発明ではエネルギは脆弱領域15近傍のウエハ30の剥離を促進するために与えられる。
脆弱領域15近傍での剥離は脆弱領域15近傍の最も脆弱な界面で行われ、脆弱領域15近傍では結合エネルギが低いという原理に応じたプロファイルで剥離が行われる。
脆弱領域15近傍では二種類の脆弱な結合が存在する。
脆弱領域15近傍に位置する脆弱な結合
モチーフを分離する窪み部分(ウエハ30内に空洞を形成する)に関わる脆弱な結合
モチーフ22(実線部分)のようなモチーフにおいては脆弱領域15に沿って破断が起きやすい。
これに対し、窪み21即ち内部空洞21のような窪み部分では、そのような二種類の脆弱な結合のために、
脆弱領域15に沿って、又は、
厚み“e”の材料層の凝固効果に打ち勝って内部空洞21に沿って
剥離が起きやすい。
もし、厚み“e”が十分に薄ければ(即ち、モチーフが十分に脆弱領域15に近ければ)、この厚みはモチーフの寸法と配列、そして、その材料の機械的特性に依存し、その他の存在する力に対し(そして、特に、脆弱領域15内の結合力に対し)、剥離の最中にその厚み“e”の層の凝固効果が弱まり、そして、プロファイルが最小結合エネルギに従う機械的な剥離力が脆弱領域15の面から逸れて厚み“e”の層を介して別の方向へ向かう。
厚み“e”の層の破断は、従って、局部的であり、空洞21を露出させる。
一旦、空洞21が露出すると、そして、エネルギが弱まっているため、空洞21端部の 厚み“e”の層を介して第二の破断が生じ、脆弱領域15まで到達し、そこでモチーフ22において剥離が引き続き行われる。
第一の場合において、ウエハ30表面全体上で起きる厚み“e”の層における上記の局部的破断は厚み“e”の層を実質的に横切る方向で、脆弱領域15から空洞21までの最短距離を通る。
第二の場合においては、上記の破断は、例えば、シリコン格子内の<111>Miller平面である、エネルギが最も弱い結晶面に沿って起こる劈開である。
第三の場合においては、破断は最短距離を通り、そして、結晶面に沿って起こる。
いずれの場合においても、破断は滑らかに行われ、破断した表面はほぼ平坦である。
剥離の後、構造40が得られ、これは、レシーバ基板20と、この上に結合された複数のモチーフ(モチーフ22を含む)と、その上に厚み“e”の半導体材料で作られた複数の構造体(構造体“A”を含む)とを備える。
厚み“e”を有する層において破断が起こり、ドナー基板10の下部19上の(部分Bを含む)“ネガティブな部分”を残して、これら構造体が厚み“e”を有する層から、実際、除去されている。
除去に際し、外部エネルギを与えると、厚み“e”における破断により、結合エネルギが最小になるということから、滑らかで精度が高く、直線的な端部を有する複数構造体が得られる。
(結晶面又は“最短距離”に沿った)破断の起こり方、又は、レシーバ基板20内に形成されたモチーフの形状に応じて、これら端部は厚み“e”を有する層の主面に対して傾斜することになる。
脆弱領域15の面に対するモチーフの側面の傾斜を変えたり、又は、厚み“e”を有する層の結晶面を変えることにより構造体を四角形のダイとは異なる形状とすることができる。
このようにして、従来の構造体よりも完全に近い上記の形状特性を有する非常に品質の高い構造体を得ることが可能であることを本出願人は認識した。
さらには、この発明では単一の剥離工程で大量の構造体のすべて又は一部を移すことができ、従って、基板上に半導体の複数構造体を迅速に形成できる方法を提供する。
モチーフ22と構造体Aを備えるアセンブリが、電子工学、光学又は光電子工学用のダイ80を形成する。
ダイを再加工して所望のチップとすることができる。
従って、基板20上に品質の高い複数のダイ80を迅速に信頼性高く形成することができる。
さらにこの発明の方法により基板20上に非常に配列状態の良い複数のダイ80を形成することができる。
複数のダイ80はそれらが形成された時に配列されているので、ダイ80を配列するのに必要な装置の製造が簡単になる。
図9はこの発明の方法の一応用例を示す。
この発明の方法が実行されると、III−V族合金で光学又は光電子工学のダイ80のマトリクス50が得られる。
ダイ80は互いに非常に良く配列され、行及び列に配列されたアレイを形成する。
そこで、ダイ80は共に接続されて光ファイバ200のアレイを形成することになる。
ダイ80は、また、従来の手段で分割又はグループ化されて個々のダイ又を形成、又は、複数ダイのストライプ又はアセンブリを形成することができる。
個々に又はグループ化されたダイ80又はチップ80を熱発散基体にハンダ付けして電気的に電気コンタクトに接続し(例えば、熱圧縮又は超音波により金属線(Al、Au、...)に固定して)、特に効果的な態様で(チップ80の入力及び/又は出力における光エネルギの最適アウトプットに鑑みて)光ファイバに結合することができ、パッケージに収納することができ、そして、その光出力及び/又は光入力と配列することができ、高品質の複雑な又は単純な金属回路を介して他のチップ80と接続できる等の特徴がある。
III−V族材料向けのこの発明の方法の応用例のいくつかを、そして、特に、それからダイ(又はチップ)を作れるドナー基板10の例を以下に示す。
例1:下部19と薄い層18とから成るドナー基板10
下部19は、下部バッファ層との界面にAsGaを備える支持基板と、薄い層18との界面にInGaAsを備える変成バッファ層とから成る。
薄い層18は除去前にトポグラフィック的にモチーフに変化するInP及び/又はInGa1−xAs1−yを備える。
例2:下部19と薄い窒化層18とから成るドナー基板10
下部19は、サファイヤ、SiC又はSiから作られる支持基板と、xがサファイヤとの界面から0から1の範囲で厚みが変化するAlGa1−xNと、転位型結晶欠陥を含むためのGaNの追加層とを備える。
この発明により形成され、GaN、AlN又はInN等を備えるIII−V族窒化構造体を備えるダイ80は、マイクロエレクトロニクスの分野、特に、コンパクトディスクに高密度データを読み書きする等のレーザや新規な表示技術のための発光ダイオード等の発光素子において重要である。そのような材料は、また、高電圧電子素子の製造やそれらの素子の高温での動作に用いられる。
薄い層18を形成する一つの方法は、GaN、AlNそしてInNの各層の堆積においてI属の有機金属、例えば、トリメチルガリウム、トリメチルアミンアラン又はトリメチルインヂウムを堆積させることによりさらなるGaN層上にエピタキシャル成長させることである。
例3:基板1と薄い層18とから成るドナー基板
基板1は、サファイヤ、SiC又はSiから作られる支持基板と、中間GaN層と、SiOマスクと、GaNバッファ層とから成る。
バッファ層を形成するには、異方性窒化層成長、特に、ELOGと称される技術によるGaNを成長させる。
この構成において用いられるSiOマスクは、間隔をおいて、且つ、ほぼ互いに平行に、ストライプ形状で中間GaN層上に堆積させるのが効果的である。
各ストライプの厚みは典型的には数十ミクロンのオーダで、その幅は数マイクロメートルのオーダである。
ストライプの間隔は典型的には約10μm又は15μmである。
一例として、ストライプの間隔が13μmで各ストライプの厚みが0.2μmで幅が5μmのアレイとすることができるであろう。
GaN層内で又はその上に横方向に堆積した複数層において上記SiOの複数ストライプはこれらストライプの表面近傍で転位を起こす。
マスク周辺における、その転位が起きるGaNの厚みにより上記バッファ層が形成される。
GaNの薄い層18はバッファ層上に垂直に堆積させることで形成される。
ELOG方法を用いたウエハの製造に関するさらなる詳細はShuji Nakamura著“In/GaN/AlGaN−based laser diodes with an estimated lifetime of longer than 10000 hours”内の“MRS Bulletin” May 1998,volume 23,n°5における文書に見られる。
この発明は上記の材料には限定されず、この発明の方法が実施できるすべての結晶材料に適用できるものである。
モチーフのアレイは一つ又はそれ以上のモチーフを含み、それは規則正しく又は規則性無く配列されてもよく、また、同じ又は異なる形状のモチーフにより構成されてもよく、これは、この発明の方法が実施されることにより、特に、結合エネルギと弱くなった結合エネルギとの間のエネルギ差を制御することによりレシーバ基板から構造体を剥離することができる。
基板上に半導体材料の構造体を形成する第一の公知の方法を示す図である。 基板上に半導体材料の構造体を形成する第二の公知の方法を示す図である。 基板上に半導体材料の構造体を形成する第三の公知の方法を示す図である。 ドナー基板内に脆弱領域を形成する第一の技術を示す図である。 ドナー基板内に脆弱領域を形成する第二の技術における主要工程を示す図である。 図5c,図5dに見られる連続工程に代わる工程を示す図である。 ドナー基板内に脆弱領域を形成する第二の技術における主要工程を示す図である。 ドナー基板内に脆弱領域を形成する第二の技術における主要工程を示す図である。 この発明におけるドナー基板を示す図である。 ドナー基板とこの発明のレシーバ基板との結合を示す図である。 この発明の半導体構造体を剥離する一工程を示す図である。 この発明の方法の一応用例を示す図である。

Claims (18)

  1. 複数の半導体材料から選択された材料により成る構造体を基板上に形成する方法であって、該方法はドナー基板とレシーバ基板とから行われ、該レシーバ基板はその表面上にレリーフによる一つ又はそれ以上のモチーフを備え、前記ドナー基板が前記モチーフにおいて前記レシーバ基板と結合され、脆弱領域が前記ドナー基板の所定深さに在り、前記脆弱領域と前記結合界面との間に薄い層が設けられ、
    前記モチーフと前記ドナー基板との間の結合を保持し、
    前記脆弱領域内と前記薄い層の厚み内とにおいて破断を起こさせて各モチーフに位置する前記薄い層の部分を前記ドナー基板から剥離させ、該剥離された部分を前記構造体とするために、エネルギを与えることを特徴とする方法。
  2. 前記薄い層の厚み内における破断は一つ又はそれ以上のスリップ面に沿った劈開であることを特徴とする請求項1に記載の方法。
  3. 前記エネルギを与えるのは局部的なエネルギを与えることであることを特徴とする請求項2に記載の方法。
  4. 前記エネルギを与えるのは前記脆弱領域に局部的なエネルギを与えることであることを特徴とする請求項1又は2に記載の方法。
  5. 前記脆弱領域における結合力は前記モチーフと前記レシーバ基板との間の接着力より実質的に小さいことを特徴とする請求項4に記載の方法。
  6. 前記エネルギを与えるのは前記互いに結合されたドナー基板とレシーバ基板とにより成るウエハ全体でほぼ均等にエネルギを与えることを特徴とする請求項5に記載の方法。
  7. エネルギを与える前に前記ドナー基板を脆弱化させて前記脆弱領域を形成する工程を備えたことを特徴とする請求項1乃至6いずれかに記載の方法。
  8. 前記脆弱化工程は、前記脆弱領域の深さに近い深さにおいて前記ドナー基板内に原子種を注入し、前記注入領域を過脆弱化させて前記脆弱領域を形成することを特徴とする請求項7に記載の方法。
  9. 前記脆弱化工程は、支持ウエハの表面に多孔層を形成し、その後、該多孔層上に上部層を結晶成長させ、前記支持ウエハと前記多孔層と前記上部層とにより前記ドナー基板を形成し、前記多孔層が前記脆弱領域を形成することを特徴とする請求項7に記載の方法。
  10. 前記脆弱化工程は、二つのウエハの内の少なくとも一つが祖面化された前記二つのウエハを互いに結合し、その後、前記祖面化領域上に結合された上部層を残すように前記二つのウエハの内の一つを低減し、残部ウエハと前記上部層とにより前記ドナー基板を形成し、前記祖面化領域が前記脆弱領域を形成することを特徴とする請求項7に記載の方法。
  11. エネルギを与える前に前記レシーバ基板の表面上に前記複数モチーフを所定形状に形成することを特徴とする請求項1乃至10いずれかに記載の方法。
  12. エネルギを与えた後に前記レシーバ基板の表面上において一つ又はそれ以上のモチーフを分割することを特徴とする請求項1乃至11いずれかに記載の方法。
  13. エネルギを与えた後に構造体間を光接続させることを特徴とする請求項1乃至12いずれかに記載の方法。
  14. 少なくとも一つの形成された構造体はIII−V属合金を含むことを特徴とする請求項1乃至13いずれかに記載の方法。
  15. 少なくとも一つのモチーフはIII−V属合金を含むことを特徴とする請求項1乃至14いずれかに記載の方法。
  16. 請求項1乃至15いずれかに記載の方法の実施の間に得られたウエハであって、互いに結合された二つの基板から成り、該二つの基板の一つは、
    他の基板に結合され、表面が突出した複数のモチーフと、
    前記複数突出モチーフの下部に機械的に脆弱な領域を備えていることを特徴とするウエハ。
  17. 請求項1乃至15いずれかに記載の方法の使用であって、電子工学、光学又は光電子工学用に基板上に複数チップを形成し、あるチップはモチーフと下部の剥離された構造体とから成り、前記基板は前記レシーバ基板であることを特徴とする使用。
  18. 特に、LED又はLDのような半導体レーザ、又は、光受信機のために複数チップを形成することを特徴とする請求項17に記載の使用。
JP2005056052A 2004-03-01 2005-03-01 基板上に半導体材料を備えた構造体の製造 Active JP4818618B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0402080A FR2866983B1 (fr) 2004-03-01 2004-03-01 Realisation d'une entite en materiau semiconducteur sur substrat
FR0402080 2004-03-01
US863193 2004-06-07
US10/863,193 US7176554B2 (en) 2004-03-01 2004-06-07 Methods for producing a semiconductor entity

Publications (2)

Publication Number Publication Date
JP2005311307A true JP2005311307A (ja) 2005-11-04
JP4818618B2 JP4818618B2 (ja) 2011-11-16

Family

ID=34751809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005056052A Active JP4818618B2 (ja) 2004-03-01 2005-03-01 基板上に半導体材料を備えた構造体の製造

Country Status (3)

Country Link
US (1) US7439160B2 (ja)
EP (1) EP1571705A3 (ja)
JP (1) JP4818618B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088016B2 (en) 2013-07-15 2021-08-10 Soitec Method for locating devices

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091862A (ja) * 2006-09-08 2008-04-17 Sharp Corp 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2008117824A (ja) * 2006-11-01 2008-05-22 Sharp Corp 窒化物系半導体素子の製造方法
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
US20100054289A1 (en) 2008-08-29 2010-03-04 Cobolt Ab Solid-state laser
US8888944B2 (en) 2012-09-07 2014-11-18 Erik G. de Jong Affinity bond layer
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003535472A (ja) * 2000-05-30 2003-11-25 コミツサリア タ レネルジー アトミーク 脆弱化された基板およびそのような基板の製造方法
JP2004533717A (ja) * 2001-04-13 2004-11-04 コミサリヤ・ア・レネルジ・アトミク 制御された機械的保持力を有する剥離可能な基板、およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
US6645833B2 (en) * 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
DE19730975A1 (de) 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
JP3957038B2 (ja) * 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
FR2842647B1 (fr) * 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2845523B1 (fr) * 2002-10-07 2005-10-28 Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
US20050048736A1 (en) * 2003-09-02 2005-03-03 Sebastien Kerdiles Methods for adhesive transfer of a layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JP2003535472A (ja) * 2000-05-30 2003-11-25 コミツサリア タ レネルジー アトミーク 脆弱化された基板およびそのような基板の製造方法
JP2004533717A (ja) * 2001-04-13 2004-11-04 コミサリヤ・ア・レネルジ・アトミク 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088016B2 (en) 2013-07-15 2021-08-10 Soitec Method for locating devices

Also Published As

Publication number Publication date
EP1571705A2 (fr) 2005-09-07
US7439160B2 (en) 2008-10-21
US20070104240A1 (en) 2007-05-10
JP4818618B2 (ja) 2011-11-16
EP1571705A3 (fr) 2006-01-04

Similar Documents

Publication Publication Date Title
KR100933897B1 (ko) 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
JP4818618B2 (ja) 基板上に半導体材料を備えた構造体の製造
US5882988A (en) Semiconductor chip-making without scribing
EP2529419B1 (en) Light emitting diode and method for manufacturing the same
KR101568890B1 (ko) 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
US7176554B2 (en) Methods for producing a semiconductor entity
KR100797208B1 (ko) 특히 전자 공학, 광전자 공학 및 광학용 기판을 형성하는분리 가능한 반도체 조립체의 제조 프로세스
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP4201725B2 (ja) 窒化物半導体発光素子の製造方法
WO2006041134A1 (ja) 窒化化合物半導体素子およびその製造方法
JP2023501122A (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
JP4651312B2 (ja) 半導体素子の製造方法
US7968430B2 (en) Compound semiconductor device and method for manufacturing same
JP2005108943A (ja) 半導体ウェハ及びこれを用いた半導体装置の製造方法
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
US8623682B2 (en) Method for manufacturing high efficiency light-emitting diodes
JP3691934B2 (ja) 窒化ガリウム系化合物半導体発光デバイス及びその製造方法
JP5758481B2 (ja) 半導体装置の製造方法
JP4294077B2 (ja) 窒化物半導体発光素子の製造方法
US20070075340A1 (en) Epitaxial substrate, component made therewith and corresponding production method
KR101062611B1 (ko) 반도체 레이저 다이오드의 스크라이빙 방법
KR100921850B1 (ko) 반도체 레이저 다이오드의 스크라이빙 방법
JP2009059773A (ja) 半導体レーザ装置の製造方法
KR101118789B1 (ko) 반도체 레이저 다이오드의 거울면 형성방법
TW202429626A (zh) 從基體分離半導體裝置之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090624

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090629

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100421

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100519

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110506

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110511

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110831

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4818618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250