JP4818078B2 - ウエハ加工方法及びそれを用いた半導体チップの製造方法 - Google Patents

ウエハ加工方法及びそれを用いた半導体チップの製造方法 Download PDF

Info

Publication number
JP4818078B2
JP4818078B2 JP2006318996A JP2006318996A JP4818078B2 JP 4818078 B2 JP4818078 B2 JP 4818078B2 JP 2006318996 A JP2006318996 A JP 2006318996A JP 2006318996 A JP2006318996 A JP 2006318996A JP 4818078 B2 JP4818078 B2 JP 4818078B2
Authority
JP
Japan
Prior art keywords
wafer
support
processing method
light
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006318996A
Other languages
English (en)
Other versions
JP2008135471A (ja
Inventor
孝之 森川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006318996A priority Critical patent/JP4818078B2/ja
Publication of JP2008135471A publication Critical patent/JP2008135471A/ja
Application granted granted Critical
Publication of JP4818078B2 publication Critical patent/JP4818078B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、ウエハを加工する方法及び、その方法を用いた半導体チップの製造方法に関する。
従来より、半導体チップとして、高周波領域で用いられるGaAs−MESFET、HEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)、HBT(Hetero Junction BipolarTransistor;ヘテロ接合バイポーラトランジスタ)などの高速半導体素子が知られている。
かかる半導体チップは、まず、ベースとなる半導体ウエハを支持基板に対して固定する工程と、半導体ウエハを研磨して薄膜化する工程と、半導体ウエハを静電チャックに吸着して半導体ウエハに対して表面処理を施す工程と、を経て製作される。
なお、半導体ウエハを支持基板に対して固定する方法としては、例えば、特許文献1に、UV照射により粘着性が低下するUVテープを介してウエハを石英やサファイアからなる支持基板に固定させる技術が開示されている。
特開平10−270537号公報
しかしながら、ウエハの研磨が終了した後、石英やサファイアからなる支持基板に固定された化合物半導体ウエハを表面処理するため、該化合物半導体ウエハを支持基板を介して静電チャックに吸着させようとすると、支持基板の介在によって静電チャックの化合物半導体ウエハに対する吸着力が極端に小さくなり、化合物半導体ウエハを静電チャックに吸着することが非常に困難となる。
また、支持基板の厚み等を調整することにより、化合物半導体ウエハを静電チャックに吸着させても、両者の密着性は非常に悪く、表面処理の際にチャンバー内に発生した熱が支持基板に篭もりやすくなる。この場合、化合物半導体ウエハの表面処理を何度も繰り返し行うことにより、複数の化合物半導体ウエハを順次加工すると、支持基板や化合物半導体ウエハの温度が次第に高くなる。その結果、初期に加工した化合物半導体ウエハと、それ以後に加工した化合物半導体ウエハとの間で加工精度が異なるおそれがあった。
一方、上述の問題点を回避するために、化合物半導体ウエハを、支持基板を介さずに静電チャックに吸着させると、放熱性は良好になるものの、化合物半導体ウエハが直接静電チャックに接するため、たとえ静電チャックの電源を切ったとしても、静電チャックの表面に残った電荷によって化合物半導体ウエハが静電チャックによって比較的強い力で吸着される。それ故、静電チャックから化合物半導体ウエハを取り外す際に、化合物半導体ウエハに大きな外力を印加する必要があり、薄板化した化合物半導体ウエハが破損するおそれがあった。
本発明は、上記問題に鑑み案出されたものであり、その目的は、ウエハ毎に発生し得る加工精度のバラツキを低減することができ、しかもウエハの破損を良好に防止することが可能なウエハの固定方法、ならびに、生産性の高い半導体チップの製造方法を提供することにある。
本発明のウエハ加工方法は、光を透過可能な支持基板、前記光を透過可能な保護基板、および前記支持基板と前記保護基板とに挟持された、前記光を透過可能な電極膜を有して構成された支持体と、前記光の照射を受けると接着能が低下する光剥離性樹脂材を介して前記支持基板に対して固着されたウエハと、を準備する工程と、前記保護基板を静電チャックに当接させて、前記支持体を前記静電チャックに対して吸着させた状態で、前記ウエハの表面処理を行う工程と、前記光剥離性樹脂材に対して前記支持体を介して光を照射することにより、前記光剥離性樹脂材の接着能を低下させ、前記ウエハを前記支持体より剥離する工程と、を備えたことを特徴とする。

さらに、本発明のウエハ加工方法は、上記加工方法において、前記光剥離性樹脂材に照射される前記光の積算光量が1500mJ/cm〜2000mJ/cmであることを特徴とする。
また、本発明のウエハ加工方法は、上記加工方法において、前記光剥離性樹脂材がグリシジルアジド重合体または3,3−ビスアジドメチルオキセタンであることを特徴とする。
さらに、本発明のウエハ加工方法は、上記加工方法において、前記光が紫外光であることを特徴とする。
また、本発明のウエハ加工方法は、上記加工方法において、前記電極膜がITO、ZnOまたはSnOからなることを特徴とする。
さらに、本発明のウエハ加工方法は、上記加工方法において、前記電極膜の膜厚が20nm〜200nmであることを特徴とする。
また、本発明のウエハ加工方法は、上記加工方法において、前記支持基板がサファイアからなることを特徴とする。
さらに、本発明のウエハ加工方法は、上記加工方法において、前記ウエハが、複数の区画に区分され、各区画内に集積回路が形成された化合物半導体ウエハからなることを特徴とする。
そして、本発明の半導体チップの製造方法は、上記のウエハ加工方法によって加工されたウエハを得る工程と、前記加工したウエハを区画毎に分割して複数の半導体チップを得る工程と、を備えている。
本発明のウエハ加工方法によれば、電極膜を有する支持体を介してウエハを静電チャックに吸着させているため、ウエハ加工の際に発生した熱は電極膜を介して静電チャックに良好に伝達するようになり、支持体やウエハの温度上昇が抑制される。その結果、ウエハの表面処理を行っても、ウエハ毎の加工精度のバラツキを低減することができる。
また、本発明のウエハ加工方法によれば、支持体を、支持基板、電極膜および保護基板で構成し、電極膜を支持基板と保護基板とで挟み込むようにすることにより、支持体を静電チャックに載置する際に、電極膜が静電チャックに接触することによって電極膜が剥離することが抑制される。それ故、支持体を、ウエハを固定するために繰り返し使用することが可能となる。一方、前記電極膜を前記静電チャックに接するように支持体を構成すれば、静電チャックへの支持体の吸着性をさらに高め、静電チャックによるウエハからの支持体を介した吸熱を良好に行うことができる。
さらに、本発明のウエハ加工方法によれば、支持体を構成する支持基板および電極膜を、それぞれ透明材料により形成することにより、ウエハと支持体とを固着する光剥離性樹脂材に対して光を、支持体を介して良好に照射することができ、ウエハを支持体より取り外すのに要する時間を短縮することができる。
また、本発明のウエハ加工方法によれば、前記光剥離性樹脂材に照射される前記光の積算光量を1500mJ/cm〜2000mJ/cmとすることで、ウエハを支持体より取り外すのに要する時間をさらに短縮することができる。
さらに、本発明のウエハ加工方法によれば、前記光剥離性樹脂材を、グリシジルアジド重合体または3,3−ビスアジドメチルオキセタンにより形成することにより、ウエハを支持体から良好に剥離することができる。
そして、本発明の半導体チップの製造方法によれば、上述のウエハ加工方法を採用することにより、半導体チップの歩留まりを高め、生産性の向上に寄与することができる。
以下、本発明に係るウエハ加工方法について、添付図面に基づいて詳細に説明する。
図1は、本発明の一実施形態にかかるウエハ加工方法を用いて製作された半導体チップの断面図、図2−1〜図2−7は、本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。
半導体チップ1’は、その主面上に半導体素子等を集積してなる集積回路11を有しており、通常、集積回路11が形成された1枚の化合物半導体ウエハを多数に分割する“多数個取り”により得られる。半導体チップ1’のベースとなる化合物半導体ウエハは、多数に分割する前に、ウエハ加工や酸化処理等の処理が施される。
この化合物半導体ウエハは、例えば、以下の工程を経て加工され、半導体チップ1’が製作される。
○ 工程1:まず化合物半導体ウエハ1と支持体2とを準備する。
化合物半導体ウエハ1は、ガリウム砒素やガリウムリン等の化合物半導体から成る基板の一主面1aに、半導体素子等からなる集積回路11を形成することにより作製される。なお、化合物半導体ウエハ1は、複数の区画を有し、各区画に集積回路11が形成される。
一方、支持体2は、サファイア、石英、またはガラス等の透明材料により形成された支持基板21と、支持基板21の一主面に被着され、紫外線を透過可能な透明材料(たとえば、ITO等の透明な導電材料)により形成された電極膜22と、を備えた構造を有している。なお、電極膜22は、従来周知の薄膜形成技術(たとえば、プラズマCVD法または光CVD法等のCVD法、スパッタリング法または蒸着法等のPVD法、メッキ法等)により、例えば20〜200nmに形成される。
○ 工程2:次に、図2−1に示すように、化合物半導体ウエハ1を、光剥離性樹脂材3を介して支持体2に対して固着する。
本実施形態では、化合物半導体ウエハ1の一主面1a(集積回路11の形成面)と支持体2の支持基板21とが光剥離性接着材3を介して対向するように化合物半導体ウエハ1と支持体2とが固着される。
光剥離性樹脂材3は、グリシジルアジド重合体や3,3−ビスアジドメチルオキセタン等の紫外光の照射を受けると接着能が低下する樹脂材料により形成されている。
なお、化合物半導体ウエハ1と支持体2とを良好に固着するためには、支持体2の面積を化合物半導体ウエハ1よりも大きく設定するとともに、化合物半導体ウエハ1が支持体2内に平面的に収容されるように両者を配置することが好ましい。また、同様の理由から、光剥離性接着材3は、化合物半導体ウエハ1の一主面1aの全面に被着させることが好ましい。
また、本実施形態のように、化合物半導体ウエハ1と支持体2の支持基板21を対向させている場合、両者の間に生じる熱応力を低減する観点からは、支持基板21と化合物半導体ウエハ1の熱膨張率との差が15%以内となる材料(たとえば、サファイア等)により支持基板21を形成することが望ましい。
○ 工程3:化合物半導体ウエハ1の他主面1b側を、研磨して薄膜化する。
かかる研磨は、化合物半導体ウエハ1より製作された半導体チップ1’を使用する際に、集積回路11より発生する熱を効率的に放熱すること、あるいは、高速動作する高周波デバイスとして半導体チップ1’が用いられる場合に接地電位を安定化させて高周波特性を向上させること等を目的として行われ、化合物半導体ウエハ1の厚みを30μm〜100μmに薄膜化する。
○ 工程4:さらに、図2−2に示すように、化合物半導体ウエハ1の他主面1bにレジストパターン4を形成する。
レジストパターン4は、所望のパターンに形成されており、従来周知のフォトリソグラフィ技術等により形成される。
レジストパターン4の形成に当たっては、図3に示すように、CCD5を用いて化合物半導体ウエハ1の位置をモニタリングし、他主面1bに形成されるレジストパターン4と一主面1aに形成された集積回路11とを対応させる。CCD5を用いてモニタリングする場合、支持体2及び光剥離性接着剤3を介して可視光を化合物半導体ウエハ1の他主面1bに照射し、集積回路11によって反射した反射光をCCD5で結像させる。
なお、光剥離性接着材をグリシジルアジド重合体または3,3−ビスアジドメチルオキセタンにより形成すれば、可視光を透過するので、モニタリングがさらに良好となる。
○ 工程5:続いて、図2−3に示すように、処理装置内に配置された静電チャック7に対して化合物半導体ウエハ1を、支持体2を介して吸着させる。
静電チャック7は、アルミナや窒化アルミ等の絶縁材料により形成されており、電圧を印加することにより分極し、静電チャック7の表面が正または負に帯電する(本実施形態では正に帯電する)。一方、静電チャック7の表面に対向する支持体2の表面や化合物半導体ウエハ1の他主面1bは、静電チャック7の表面と反対の極性に帯電する。その結果、支持体2や化合物半導体ウエハ1は静電チャック7に吸引され、化合物半導体ウエハ1は支持体2を介して静電チャック7に吸着される。このとき、支持体2は、電極膜22を有することから、支持体2をサファイア基板のみで構成する場合に比べ、支持体2が静電チャック7に強く引き付けられ、支持体2の静電チャック7に対する密着性を高くすることが可能となる。
○ 工程6:次に、図2−4に示すように、化合物半導体ウエハ1の他主面1bに表面処理を施し、化合物半導体ウエハ1を加工する。
本実施形態においては、化合物半導体ウエハ1の表面処理方法として、反応性イオンエッチングを採用し、表面処理によって化合物半導体ウエハ1を厚み方向に貫通する貫通孔12を形成する。
反応性イオンエッチングを行う場合、まず、処理装置のチャンバー内に塩素または臭素を含むガス、あるいはこれらを含む混合ガス等から成るエッチングガスを導入し、該エッチングガスに高周波の電磁波を印加してエッチングガスをプラズマ化する。また、処理装置に配置されたアノード・カソード電極6間にバイアス電圧を印加して電界Eを発生させる。この場合、プラズマ中のイオンが電界Eによって化合物半導体ウエハ1の他主面に衝突し、イオンと化合物半導体ウエハ1とが反応して化合物半導体ウエハ1が除去される。これによって反応性イオンエッチングが行われることとなる。
このとき、チャンバー内で発生した熱が化合物半導体ウエハ1や支持体2にたまるが、本実施形態においては、上述したごとく、支持体2と静電チャック7とが良好に密着している。一方、静電チャック7の熱容量は大きく、静電チャック7を吸収しやすい状態にある。また、静電チャック7は必要に応じて冷却されるため、化合物半導体ウエハ1や支持体2内の熱が良好に静電チャック7に伝達され、化合物半導体ウエハ1や支持体2の温度上昇が抑制される。なお、静電チャック7を冷却する手段としては、ヒートシンクや、静電チャックに流される冷却水または冷却ガス等がある。冷却水や冷却ガスを用いれば、静電チャック7を強制冷却することができるため、好ましい。
○ 工程7:図2−5に示すように、レジストパターン4をドライエッチング等で除去した後、貫通孔12内に導電材料を充填して貫通導体8を形成する。
導電材料としては、TiやAu等が用いられ、蒸着法や電気めっき等の方法によって貫通孔12内に導電材料が充填され、貫通導体8が形成される。この貫通導体8は、化合物半導体ウエハ1上の集積回路11と電気的に接続される。なお、貫通導体8を形成した後、化合物半導体ウエハ1の他主面1bに、貫通導体8に電気的に接続される電極パターンを必要に応じて形成し、電極パターンと集積回路11とを電気的に接続しても良い。
○ 工程8:続いて、図2−6に示すように、化合物半導体ウエハ1及び支持体2を静電チャック7から取り外す。
支持体2の取り外しは、チャンバーでの高周波電圧の印加と、静電チャック7への電圧の印加を停止した上で行う。ところが、静電チャック7は、電圧の印加を停止した後であっても、分極状態がある程度維持されており、化合物半導体ウエハ1を静電チャック7から剥離する際には、外力を印加する必要がある。この点、本実施形態においては、化合物半導体ウエハ1を、支持体2を介して静電チャック7に固定しているため、支持体2に外力を印加することにより、静電チャック7と支持体2とを分離できる。それ故、化合物半導体ウエハ1に直接大きな外力を印加しなくても、化合物半導体ウエハ1と静電チャック7とを分離することができ、薄板化した化合物半導体ウエハ1が破損することが抑制される。
なお、本実施形態においては、支持体2は、化合物半導体ウエハ1よりも剛性が高いため、静電チャック7より取り外す際に支持体2に外力を印加しても、支持体2の破損が良好に防止される。その結果、支持体2を再使用することができる。
○ 工程9:次に、図2−7に示すように、光剥離性樹脂材3に対して支持体2を介して紫外光を照射することにより、光剥離性樹脂材3の接着能を低下させ、化合物半導体ウエハ1を支持体2から剥離させる。
本実施形態では、支持体2を構成する支持基板21及び電極膜22を、紫外光を透過する透明材料により形成しているため、光剥離性樹脂材3への紫外光の照射を良好に行うことができ、化合物半導体ウエハ1を支持体2より短時間で剥離することができる。
また、本実施形態において、光剥離性樹脂材3を、グリシジルアジド重合体または3,3−ビスアジドメチルオキセタンにより形成した場合、紫外光の積算光量が1500mJ/cm〜2000mJ/cmで照射されると接着能が低下し、化合物半導体ウエハ1を支持体2から剥離することが可能となることを確認している。また、この場合、紫外光の照射強度を100〜300mW/cmとすれば、照射時間が10〜60秒という極めて短時間で化合物半導体ウエハ1を支持体2から剥離させることできることを確認している。なお、紫外光は、例えば320nm付近の波長を含む波長域を有する光(例えば、波長が340nmから450nmの光)、メタルハライドランプ等によって照射される。
○ 工程10−1:化合物半導体ウエハ1が剥離された支持体2上から接着能が低下した光剥離性樹脂材3を除去し、新たな化合物半導体ウエハ1を、新たな光剥離性樹脂材3を介して支持体2に固着する。
以後、工程3〜工程10−1を順次繰り返し行うことによって、複数の化合物半導体ウエハ1の加工を順次行うことができる。この場合、上述した如く、支持体2と静電チャック7とが良好に密着しており、化合物半導体ウエハ1や支持体2の熱が良好に静電チャック7に伝達されることから、化合物半導体ウエハ1や支持体2の温度上昇が抑制される。それ故、初期に加工した化合物半導体ウエハと、それ以後に加工した化合物半導体ウエハとの間で加工精度のバラツキが低減される。また、支持体2は再利用が可能となり、コスト削減にも寄与する。なお、支持体2は、新たな支持体2に取り替えても良いことは勿論である。
○ 工程10−2:一方、工程7において剥離された化合物半導体ウエハ1は、図4に示す如く、所定の方法によって複数に分割され、複数の半導体チップ1’が製作される。
この場合、本実施形態によって加工された化合物半導体ウエハ1は、加工精度が良好であるため、得られた半導体チップ1’の歩留まりは高く、半導体チップ1’の生産性向上に寄与することができる。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の範囲を逸脱しない範囲において種々の変更・改良が可能である。
例えば、上述の実施形態では、半導体チップ1’のベースとなる化合物半導体ウエハ1を加工する例を用いて説明したが、他の用途に用いられるウエハを用いても良いし、化合物半導体以外の材料、シリコン等の単体の半導体からなるウエハであっても良い。また、化合物半導体を単結晶化したウエハであっても構わない。
また、上述の実施形態において、支持体2と光剥離性樹脂材3とを、図5(a)に示すように、電極膜22を光剥離性接着材3と接着するように固着させても良い。
さらに、上述の実施形態においては、電極膜22を透明材料により形成することで紫外光を透過可能としていたが、図5(b)に示すように、電極膜22に光導入部22aを多数設けることにより、光を透過可能としても良い。この場合、光導入部22a以外の領域に位置する電極膜22は、不透明な導電材料により形成しても良い。光導入部22aは、ITO等の透明電極材料でも良いし、貫通する穴部であっても良い。
また、上述の実施形態において、支持体2を、図5(c)に示すように、支持基板21と、電極膜22と、保護基板23とで構成し、電極膜22を支持基板21と保護基板23とで挟み込むように配置しても良い。この場合、支持体2を静電チャック7に載置する際に、電極膜22が静電チャック7に接触して剥離することが良好に防止され、支持体2を長期にわたり繰り返し使用することができる。
さらに、上述の実施形態では、光剥離性樹脂材3の接着能を低下させる手段として紫外光を用いたが、光剥離性樹脂材3の材料を適宜選択することにより、光剥離性樹脂材3の接着能を低下させる手段として、他の波長を有する光を採用することも勿論、可能である。
また、上述の実施形態においては、化合物半導体ウエハ1の表面処理方法として、反応性イオンエッチングを用いたが、これに代えて、イオンビームエッチング、イオンプレーティング、またはプラズマエッチング等の表面処理方法を用いても良い。
さらに、上述した実施形態においては、集積回路11が形成されていない化合物半導体ウエハ1の他主面1bを表面処理したが、これに代えて、化合物半導体ウエハ1の他主面1bを光剥離性樹脂材3を介して支持体2に固着し、集積回路11が形成された化合物半導体ウエハ1の一主面1aを表面処理しても良い。
また、上述の実施形態において、照射する光が有する波長域のうち、最小波長をλ、最大波長をλとし、また、電極膜22の屈折率をn、膜厚をtとしたときに、λ/(2n)≦t≦λ/(2n)を満足するように各値を設定すれば、光の干渉により光剥離性樹脂材3に照射される光の光量を増大させることができるので、化合物半導体ウエハ1の支持体2からの剥離を速やかに行うことができる。
本発明の一実施形態にかかるウエハ加工方法を用いて製作された半導体チップの断面図である。 本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。 本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。 本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。 本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。 本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。 本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。 本発明の一実施形態にかかるウエハ加工方法を説明するための断面図である。 レジストパターンを形成する際にCCDによってモニタリングを行う方法を説明するための断面図である。 本発明の一実施形態にかかる半導体チップの製造方法を説明するための断面図である。 (a)〜(c)はそれぞれ、本発明の他の実施形態にかかるウエハ加工方法を説明するための断面図である。
符号の説明
1’・・・・半導体チップ
1・・・・化合物半導体ウエハ
1a・・・化合物半導体ウエハの一主面
1b・・・化合物半導体ウエハの他主面
11・・・集積回路
12・・・貫通孔
2・・・・支持体
21・・・支持基板
22・・・電極膜
22a・・光導入口
23・・・保護基板
3・・・・光剥離性樹脂材
4・・・・レジストパターン
5・・・・CCD
6・・・・アノード・カソード電極
7・・・・静電チャック
8・・・・貫通導体

Claims (9)

  1. 光を透過可能な支持基板、前記光を透過可能な保護基板、および前記支持基板と前記保護基板とに挟持された、前記光を透過可能な電極膜を有して構成された支持体と、前記光の照射を受けると接着能が低下する光剥離性樹脂材を介して前記支持基板に対して固着されたウエハと、を準備する工程と、
    前記保護基板を静電チャックに当接させて、前記支持体を前記静電チャックに対して吸着させた状態で、前記ウエハの表面処理を行う工程と、
    前記光剥離性樹脂材に対して前記支持体を介して光を照射することにより、前記光剥離性樹脂材の接着能を低下させ、前記ウエハを前記支持体より剥離する工程と、を備えたウエハ加工方法。
  2. 前記光剥離性樹脂に照射される前記光の積算光量は1500mJ/cm〜2000mJ/cmであることを特徴とする請求項1に記載のウエハ加工方法。
  3. 前記光剥離性樹脂は、グリシジルアジド重合体または3,3−ビスアジドメチルオキセタンであることを特徴とする請求項1または2に記載のウエハ加工方法。
  4. 前記光は、紫外光であることを特徴とする請求項1乃至のいずれかに記載のウエハ加工方法。
  5. 前記電極膜は、ITO、ZnOまたはSnOからなることを特徴とする請求項1乃至4のいずれかに記載のウエハ加工方法。
  6. 前記電極膜の膜厚は、20nm〜200nmであることを特徴とする請求項1乃至5のいずれかに記載のウエハ加工方法。
  7. 前記支持基板がサファイアからなることを特徴とする請求項1乃至のいずれかに記載のウエハ加工方法。
  8. 前記ウエハは、複数の区画に区分され、各区画内に集積回路が形成された化合物半導体ウエハからなることを特徴とする請求項1乃至請求項7のいずれかに記載のウエハ加工方法。
  9. 請求項に記載のウエハ加工方法によって加工されたウエハを得る工程と、
    前記加工したウエハを区画毎に分割して複数の半導体チップを得る工程と、
    を備えた半導体チップの製造方法。
JP2006318996A 2006-11-27 2006-11-27 ウエハ加工方法及びそれを用いた半導体チップの製造方法 Expired - Fee Related JP4818078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006318996A JP4818078B2 (ja) 2006-11-27 2006-11-27 ウエハ加工方法及びそれを用いた半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006318996A JP4818078B2 (ja) 2006-11-27 2006-11-27 ウエハ加工方法及びそれを用いた半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2008135471A JP2008135471A (ja) 2008-06-12
JP4818078B2 true JP4818078B2 (ja) 2011-11-16

Family

ID=39560132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006318996A Expired - Fee Related JP4818078B2 (ja) 2006-11-27 2006-11-27 ウエハ加工方法及びそれを用いた半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP4818078B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005742A (ko) * 2015-06-04 2018-01-16 어플라이드 머티어리얼스, 인코포레이티드 투명한 정전 캐리어

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5437049B2 (ja) * 2009-12-18 2014-03-12 リンテック株式会社 板状部材の保持装置および保持方法
JP2013201240A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置の製造方法および半導体基板支持用ガラス基板
JP6698337B2 (ja) * 2015-12-24 2020-05-27 三星電子株式会社Samsung Electronics Co.,Ltd. 半導体ウェハの保持方法及び半導体デバイスの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270537A (ja) * 1997-03-25 1998-10-09 Oki Electric Ind Co Ltd ウエハ保持用基板及び半導体装置の製造方法
JP2000182997A (ja) * 1998-12-15 2000-06-30 Nec Corp 半導体装置の製造方法
JP2000208594A (ja) * 1999-01-08 2000-07-28 Nissin Electric Co Ltd ガラス基板の吸着保持方法
JP2004186201A (ja) * 2002-11-29 2004-07-02 Sekisui Chem Co Ltd 薄層ガラスパネルの取扱い方法
JP2005183689A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP2006295030A (ja) * 2005-04-14 2006-10-26 Nitto Denko Corp 半導体装置の製造方法、およびそれに用いる粘着シート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180005742A (ko) * 2015-06-04 2018-01-16 어플라이드 머티어리얼스, 인코포레이티드 투명한 정전 캐리어

Also Published As

Publication number Publication date
JP2008135471A (ja) 2008-06-12

Similar Documents

Publication Publication Date Title
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
TWI442485B (zh) 半導體裝置之製造方法
JP7233019B2 (ja) 素子チップの製造方法
KR101284475B1 (ko) 반도체장치의 제조방법
US10410923B2 (en) Method of processing wafer
JP6770858B2 (ja) 分割方法
TW200834702A (en) Method of manufacturing semiconductor chip
JP4818078B2 (ja) ウエハ加工方法及びそれを用いた半導体チップの製造方法
KR101784655B1 (ko) 반도체 디바이스 및 방법
JPWO2018235843A1 (ja) 半導体装置の製造方法およびウエハ貼着構造体
JP2019114712A (ja) 素子チップの製造方法
JP2019009378A (ja) 素子チップの製造方法および基板加熱装置
JP7170261B2 (ja) 素子チップの製造方法
JP6591240B2 (ja) デバイスの製造方法
JP2005277103A (ja) 半導体ウェハ、支持体および半導体ウェハ製造方法ならびにスペーサ製造方法および半導体素子製造方法
JP2018018980A (ja) デバイスウエーハの加工方法
JP6689154B2 (ja) デバイスウエーハの加工方法
JP7186921B2 (ja) 半導体素子の製造方法
US10573533B2 (en) Method of reducing a sheet resistance in an electronic device, and an electronic device
JP2012169411A (ja) 半導体装置の製造方法
JPH07326665A (ja) Soi基板の製造方法および半導体装置の製造方法
US10128162B2 (en) Method of manufacturing semiconductor device
JP2006032598A (ja) 半導体装置の製造方法および半導体装置
JP2004200432A (ja) 半導体装置及びその製造方法
JP2021082766A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4818078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees