JP2000182997A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000182997A
JP2000182997A JP35628898A JP35628898A JP2000182997A JP 2000182997 A JP2000182997 A JP 2000182997A JP 35628898 A JP35628898 A JP 35628898A JP 35628898 A JP35628898 A JP 35628898A JP 2000182997 A JP2000182997 A JP 2000182997A
Authority
JP
Japan
Prior art keywords
substrate
porous
porous material
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35628898A
Other languages
English (en)
Inventor
Masao Shimada
雅夫 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35628898A priority Critical patent/JP2000182997A/ja
Publication of JP2000182997A publication Critical patent/JP2000182997A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 個々に分離された半導体素子(ペレット)を
剥離し易くし、かつ面積の大きなペレットでも容易に剥
離する。 【解決手段】 ガリウム砒素半導体基板2の表面側に多
孔質の石英基板3をフォトレジスト5を介して張り合
せ、多孔質の石英基板3に補助基板としての石英基板4
を低融点ワックス6を介して張り合わせる。次に、露出
しているガリウム砒素半導体基板2の裏面を研磨等する
ことにより、ガリウム砒素半導体基板2の板厚を薄肉化
する。次に、スクライブ線Bに沿って半導体基板2を除
去して、Auメッキ層7をもつ半導体素子(ペレット)
1,・・・に個々に分離するとともに、スクライブ線B
の部分にフォトレジスト5を露出させた後、石英板4を
150〜190℃に加熱して低融点ワックス6を溶融
し、石英板4を多孔質石英板3から剥離する。次に、ガ
リウム砒素基板2を有機溶剤に浸漬して、多孔質石英板
3より有機溶剤を半導体基板2と多孔質石英板3との張
合面に浸透させ、フォトレジスト5を溶解させて、ペレ
ット1を石英板3から分離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板表面に
形成された半導体素子の基板厚を薄くして、ペレット状
の半導体装置に分離する半導体装置の製造方法に関する
ものである。
【0002】
【従来の技術】半導体装置の製造方法には、半導体基板
表面に形成された半導体素子の基板厚を薄くして、ペレ
ット状の半導体装置に分離するものがある。
【0003】この種の従来例に係る半導体装置の製造方
法では、図5に示すように、半導体基板2の表面側に補
助基板としての石英板4がフォトレジスト5を介して張
り付けられ、図6に示したように、半導体基板2の裏面
加工を行って、半導体基板2の板厚を薄肉にし、その
後、半導体基板2の裏面にPHS(プレーティッドヒー
トシンク)用のAuメッキ層7が形成され、スクライブ
線Bに沿って半導体基板2が除去されて、Auメッキ層
7をもつ半導体素子(ペレット)1,・・・に個々に分
離される。これにより、スクライブ線Bの部分にフォト
レジスト5が露出することとなる。
【0004】次に図6に示すように、半導体基板2が有
機溶剤に浸漬されて、半導体基板2の表面側から石英板
4が剥離され、ペレット1の分離が行なわれていた。
【0005】半導体基板2が有機溶剤に浸漬された場
合、図7に示したように有機溶剤は、分離されたペレッ
ト1の周囲から半導体基板2と石英板4との間に挟まれ
たフォトレジスト5を溶解してペレット1を石英板4か
ら分離する。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た従来例に係る半導体装置の製造方法では、個々に分離
するペレット1の面積が大きくなるにつれて、有機溶剤
が半導体基板2と石英板4との隙間に拡散してフォトレ
ジスト5を溶解する時間が急激に長くなり、例えば5×
5mm□のペレットでは、フォトレジスト5の溶解に5
〜6時間以上要するという問題がある。
【0007】本発明の目的は、個々に分離されたペレッ
トを剥離し易くし、かつ面積の大きなペレットでも容易
に剥離することが可能な半導体装置の製造方法を提供す
ることにある。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の製造方法は、半導体基板
の半導体素子が形成された表面側に多孔質材を張り付け
る工程と、前記半導体基板の表面側に張り付けた前記多
孔質材に補助基板を張り付ける工程と、前記半導体基板
の裏面を加工し、該半導体基板の板厚を薄肉化する工程
と、前記多孔質材から前記補助基板を剥離する工程と、
前記多孔質材の板面から溶剤を前記半導体基板と前記多
孔質材との張合面に浸透させて、前記半導体基板から前
記多孔質材を剥離する工程とを含むものである。
【0009】また前記多孔質材は、半導体素子の面積よ
り小さい少なくとも1つ以上の貫通孔を有するものであ
る。
【0010】また前記多孔質材は、溶剤の浸透層を有す
るものである。
【0011】また前記多孔質材と前記補助基板とは、低
融点ワックスを用いて張り合わせ、前記半導体基板と多
孔質材とは、接着剤を用いて張り付け、前記補助基板と
多孔質板とを加熱して剥離し、前記多孔質板と半導体基
板とを溶剤に浸漬して剥離するものである。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【0013】図1は、本発明の一実施形態に係る半導体
装置の製造方法を製造工程順に示す斜視図である。
【0014】図1において、本発明の実施形態では、半
導体基板2としてガリウム砒素半導体基板を用い、その
表面側に複数の半導体素子(ペレット)1,・・・が形
成されている(図2参照)。
【0015】図1(a)に示すように、ガリウム砒素半
導体基板2の表面側に多孔質の石英基板3を熱硬化性接
着材の一種であるフォトレジスト5を介して張り合せ、
多孔質の石英基板3に補助基板としての石英基板4を1
50〜190℃の温度で溶融する低融点ワックス6を介
して張り合わせる。
【0016】なお、本発明の実施形態では、厚さ1mm
の多孔質の石英基板3を用い、厚さ1mmの多孔質の石
英基板3を用いているが、この板厚寸法に限定されるも
のではない。
【0017】次に図1(b)に示すように、露出してい
るガリウム砒素半導体基板2の裏面を機械的に研磨する
ことにより、ガリウム砒素半導体基板2の板厚をおよそ
100μmの厚さにし、さらに、硫酸・過酸化水素水の
混合液にて、ガリウム砒素基板2の板厚が40μmにな
るまでエッチングして、ガリウム砒素基板2の板厚を薄
肉化する。
【0018】引き続いて、フォトリソグラフィ法を用い
て、図1(c)に示すように、フォトレジストが被覆さ
れていないガリウム砒素半導体基板2の一部を、BCl
3を含有するガスを用いてプラズマエッチングし、ガリ
ウム砒素半導体基板2の表面側に形成された位置合わせ
用パターンAを基板裏面側に露出させる。
【0019】次に図2(a)に示すように、基板裏面側
に露出した位置合わせ用パターンAを基準として、ガリ
ウム砒素基板2の裏面にPHS(プレーティッドヒート
シンク)用のAuメッキ層7を形成し、その後、前工程
と同様にプラズマエッチング法を用いて、スクライブ線
Bに沿って半導体基板2を除去して、Auメッキ層7を
もつ半導体素子(ペレット)1,・・・に個々に分離す
るとともに、スクライブ線Bの部分にフォトレジスト5
を露出させる。
【0020】引き続いて図2(b)に示すように、石英
板4を150〜190℃に加熱して低融点ワックス6を
溶融し、石英板4を多孔質石英板3から剥離する。
【0021】次に図2(b),(c)に示すように、多
孔質石英板3が張り付いたガリウム砒素基板2を有機溶
剤に浸漬することにより、多孔質石英板3の孔より有機
溶剤を半導体基板2と多孔質石英板3との張合面に浸透
させ、ガリウム砒素基板2と多孔質石英板3とを張り付
けているフォトレジスト5を溶解させて、ペレット1を
石英板3から分離する。
【0022】以上のように本発明の実施形態1によれ
ば、半導体基板2に多孔質の石英基板3が張り付けられ
ているため、半導体基板2を多孔質の石英基板3から剥
離して半導体素子1を得るに際して、剥離用の有機溶剤
が多孔質石英基板3の孔から容易に浸透し、フォトレジ
スト5を溶解させることが可能となるため、従来大きな
面積を有する半導体装置では、剥離に数時間を要してい
たものが、本発明の実施形態では、数分で剥離可能とな
る。
【0023】さらに有機溶剤中にフォトレジスト5、或
いはワックス6等の未溶解物等が浮遊しており、半導体
素子を有機溶剤に浸漬する時間が時間が長くなるほど半
導体素子表面に再付着する割合が増えるが、本発明の実
施形態では、半導体基板2を多孔質の石英基板3から剥
離する時間が短縮することにより、半導体素子を有機溶
剤に浸漬する時間が短縮するため、半導体素子表面に異
物が付着する割合を大幅に減少させることが可能にな
る。
【0024】なお、前記本発明の実施形態では、多孔質
材として多孔質石英板3を用いたが、図3に示すよう
に、多孔質石英板3に代えて、薄い金属の多孔質板また
は多孔質セラミックス板3を多孔質材として用いてもよ
い。
【0025】多孔質材3として用いる、多孔質石英板,
薄い金属の多孔質板,多孔質セラミックス板は、いずれ
もが半導体素子の面積より小さい少なくとも1つ以上の
貫通孔を有する多孔質材であるが、多孔質材3自体が溶
剤の浸透層を有するものであってもよく、要は、多孔質
材3であって、多孔質材3と半導体基板2とを張合わせ
ているフォトレジスト5に有機溶剤を直接接触させる構
造のものであれば、いずれのものでもよい。
【0026】また、半導体基板2,石英板4及び多孔質
石英板3は、透明体であるから、低融点ワックス5とし
て、透明度の高いものを使うことにより、図4に示すよ
うに、石英板4及び多孔質石英板3を通して石英板4側
からガリウム砒素基板表面に形成された位置合わせパタ
ーンAを認識することができるため、前記実施形態にお
ける位置合わせパターンAをガリウム砒素半導体基板2
の裏面をエッチングして露出させる工程を削除して、ガ
リウム砒素基板2の裏面にPHS用のAuメッキ層7及
びペレット分離用のスクライブ線Bの位置合わせを行う
ことができ、製造工程を簡素化することができる。
【0027】
【発明の効果】以上のように本発明によれば、半導体基
板に多孔質材が張り付けられているため、半導体基板を
多孔質材から剥離して半導体素子を得るに際して、剥離
用の溶剤が多孔質材の孔から容易に浸透し、接着材を溶
解させることが可能となるため、従来大きな面積を有す
る半導体装置では、剥離に数時間を要していたものが、
本発明では、数分で剥離することができる。
【0028】さらに溶剤中に接着材等の未溶解物等が浮
遊しており、半導体素子を溶剤に浸漬する時間が時間が
長くなるほど半導体素子表面に再付着する割合が増える
が、本発明では、半導体基板を多孔質材から剥離する時
間が短縮することにより、半導体素子を有機溶剤に浸漬
する時間が短縮するため、半導体素子表面に異物が付着
する割合を大幅に減少させることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体装置の製造方
法を製造工程順に示す斜視図である。
【図2】本発明の一実施形態に係る半導体装置の製造方
法を製造工程順に示す斜視図である。
【図3】本発明の実施形態の他の例を示す斜視図であ
る。
【図4】本発明の実施形態の他の例を示す斜視図であ
る。
【図5】従来例に係る半導体装置の製造方法を製造工程
順に示す斜視図である。
【図6】従来例に係る半導体装置の製造方法を製造工程
順に示す斜視図である。
【図7】従来例に係る半導体装置の製造方法を製造工程
順に示す斜視図である。
【符合の説明】
1 半導体素子 2 半導体基板 3 多孔質の石英基板(多孔質材) 4 石英板(補助基板) 5 フォトレジスト 6 ワックス
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年12月6日(1999.12.
6)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】請求項2
【補正方法】変更
【補正内容】
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正内容】
【0009】また前記多孔質材は、前記半導体素子の面
積より小さい少なくとも1つ以上の貫通孔を有するもの
である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の半導体素子が形成された表
    面側に多孔質材を張り付ける工程と、 前記半導体基板の表面側に張り付けた前記多孔質材に補
    助基板を張り付ける工程と、 前記半導体基板の裏面を加工し、該半導体基板の板厚を
    薄肉化する工程と、 前記多孔質材から前記補助基板を剥離する工程と、 前記多孔質材の板面から溶剤を前記半導体基板と前記多
    孔質材との張合面に浸透させて、前記半導体基板から前
    記多孔質材を剥離する工程とを含むことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記多孔質材は、半導体素子の面積より
    小さい少なくとも1つ以上の貫通孔を有することを特徴
    とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記多孔質材は、溶剤の浸透層を有する
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
  4. 【請求項4】 前記多孔質材と前記補助基板とは、低融
    点ワックスを用いて張り合わせ、 前記半導体基板と多孔質材とは、接着剤を用いて張り付
    け、 前記補助基板と多孔質板とを加熱して剥離し、 前記多孔質板と半導体基板とを溶剤に浸漬して剥離する
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
JP35628898A 1998-12-15 1998-12-15 半導体装置の製造方法 Pending JP2000182997A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35628898A JP2000182997A (ja) 1998-12-15 1998-12-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35628898A JP2000182997A (ja) 1998-12-15 1998-12-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000182997A true JP2000182997A (ja) 2000-06-30

Family

ID=18448285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35628898A Pending JP2000182997A (ja) 1998-12-15 1998-12-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000182997A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135471A (ja) * 2006-11-27 2008-06-12 Kyocera Corp ウエハ加工方法及びそれを用いた半導体チップの製造方法
CN103489756A (zh) * 2013-10-11 2014-01-01 中国科学院微电子研究所 一种在衬底减薄工艺中的粘片方法
TWI556909B (zh) * 2011-12-01 2016-11-11 鴻海精密工業股份有限公司 自動解蠟裝置及解蠟方法
US20210078131A1 (en) * 2019-09-13 2021-03-18 Kabushiki Kaisha Toshiba Holding plate and polishing method of substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135471A (ja) * 2006-11-27 2008-06-12 Kyocera Corp ウエハ加工方法及びそれを用いた半導体チップの製造方法
TWI556909B (zh) * 2011-12-01 2016-11-11 鴻海精密工業股份有限公司 自動解蠟裝置及解蠟方法
CN103489756A (zh) * 2013-10-11 2014-01-01 中国科学院微电子研究所 一种在衬底减薄工艺中的粘片方法
US20210078131A1 (en) * 2019-09-13 2021-03-18 Kabushiki Kaisha Toshiba Holding plate and polishing method of substrate
JP2021044471A (ja) * 2019-09-13 2021-03-18 株式会社東芝 保持板および基板の研磨方法
JP7189106B2 (ja) 2019-09-13 2022-12-13 株式会社東芝 保持板および基板の研磨方法

Similar Documents

Publication Publication Date Title
JP4286497B2 (ja) 半導体装置の製造方法
US7622733B2 (en) Semiconductor structure with a plastic housing and separable carrier plate
KR100380512B1 (ko) 막구조를기체로부터박리하는공정을갖는반도체소자형성법
US20050221598A1 (en) Wafer support and release in wafer processing
JP4239974B2 (ja) 半導体素子の製造方法およびリング状補強部材
US9355881B2 (en) Semiconductor device including a dielectric material
JP4612534B2 (ja) 半導体装置の製造方法
US6974721B2 (en) Method for manufacturing thin semiconductor chip
JPH06268112A (ja) 半導体装置、及びその製造方法
JP2000182997A (ja) 半導体装置の製造方法
CN112967967B (zh) 一种发光芯片的转移方法及显示装置
JPH06151946A (ja) 半導体受光素子およびその製造方法
JP3719921B2 (ja) 半導体装置及びその製造方法
US5943563A (en) Method for producing a three-dimensional circuit arrangement
JP2006294685A (ja) 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ
JP2004311744A (ja) 半導体装置の製造方法
JPH0645436A (ja) 半導体基板の貼付方法
JP2006261415A (ja) 半導体装置の製造方法
JPS6251228A (ja) ガリウム−砒素モノリシツクマイクロ波集積回路の製造方法
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
US3668774A (en) Method of separating semiconductor chips from a semiconductor substrate
JP2001223232A (ja) 半導体装置の製造方法
JP3708342B2 (ja) 発光ダイオード素子の製造方法
JP2004153052A (ja) 半導体装置の製造方法
JP2004063510A (ja) 素子の転写方法