JP4813641B2 - Ｐｎダイオード - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＳＯＩデバイスにおいて、大電流を流すＰＮダイオードが必要となるＳＯＩ入力保護回路に用いる。
【０００２】
【従来の技術】
従来のダイオードの概略図を図３に示す。半導体基板１１にはＰ型不純物領域２１とＮ型不純物領域２２があり、２つの不純物領域にはそれぞれ電極コンタクト３１および配線メタル３２が形成されている。電極コンタクト３１はＰ型不純物領域２１およびＮ型不純物領域２２との接触面積が小さいため、大電流を流すことができない。
【０００３】
また、Ｐ型不純物領域２１とＮ型不純物領域２２にトレンチ３３を設けたダイオードの概略図を図４に示す。電極コンタクト３１はＰ型不純物領域２１およびＮ型不純物領域２２との接触面積が大きくなるが、トレンチ３３の側壁に電極をとることがプロセス上困難である。
【０００４】
さらに、ＳＯＩデバイスにおけるダイオードの概略図を図５に示す。半導体基板１１上に埋込酸化膜１２、薄膜シリコン層１３を有するＳＯＩ基板において、薄膜シリコン層１３にはＰ型不純物領域２１およびＮ型不純物領域２２がある。Ｐ型不純物領域とＮ型不純物領域の接触面積が非常に小さく、大電流を流すことができない。
【０００５】
【発明が解決しようとする課題】
このように、従来の半導体装置では、半導体基板１１上に埋込酸化膜１２と薄膜シリコン層１３を有するＳＯＩ基板にＰ型不純物領域２１とＮ型不純物領域２２を設けてダイオードを作製するとき、Ｐ型不純物領域２１とＮ型不純物領域２２の接触面積が小さいために大電流を流すことができず、ＳＯＩ入力保護回路の作製が困難であるという不都合があった。
【０００６】
本発明は、かかる従来技術の有する不都合を鑑みてなされたもので、ＳＯＩ入力保護回路を構成するダイオードの特性を改善することを目的としている。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本願発明の半導体装置は、半導体基板１１上に埋込酸化膜１２と薄膜シリコン層１３を有するＳＯＩ基板に対し、薄膜シリコン層１３と埋込酸化膜１２を上下方向に貫通して半導体基板１１の中まで至るトレンチ３３を２つ作製し、一方のトレンチ３３の半導体基板１１と薄膜シリコン層１３にＰ型不純物領域２１が形成され、もう一方のトレンチ３３の半導体基板１１と薄膜シリコン層１３にはＮ型不純物領域２２が形成されている。すなわち、Ｐ型不純物領域２１には半導体基板１１のＰ型不純物領域２１２と薄膜シリコン層１３のＰ型不純物領域２１１が含まれ、Ｎ型不純物領域２２には半導体基板１１のＮ型不純物領域２２２と薄膜シリコン層１３のＮ型不純物領域２２１が含まれる。さらに、トレンチ３３よりも大きいＰ型不純物領域電極コンタクト３３１およびＮ型不純物領域電極コンタクト３３２を設け、Ｐ型不純物領域電極コンタクト３３１は薄膜シリコン層１３のＰ型不純物領域２１１および半導体基板のＰ型不純物領域２１２両方から電極をとれるようにし、Ｎ型不純物領域電極コンタクト３３２は薄膜シリコン層１３のＮ型不純物領域２２１、半導体基板のＮ型不純物領域２２２両方から電極をとれるようにすれば、ＳＯＩデバイスでありながらダイオードに大電流を流すことができる。
【０００８】
【発明の実施の形態】
本発明による半導体装置の実施の形態を、図面に基づいて詳細に説明する。
（実施例１）
本発明による実施例の半導体装置の概略構成を図１に示す。半導体基板１１上に埋込酸化膜１２と、薄膜シリコン層１３を有するＳＯＩ基板において、薄膜シリコン層１３と埋込酸化膜１２を上下方向に貫通して半導体基板１１の中まで至るトレンチ３３を形成し、トレンチ３３にはそれぞれのトレンチ３３よりも大きいＰ型不純物領域電極コンタクト３３１とＮ型不純物領域電極コンタクト３３２が設けられ、さらに電極メタル３２が設けられている。
【０００９】
このように構成すれば、Ｐ型不純物領域電極コンタクトおよびＮ型不純物領域電極コンタクトの大きさをトレンチ３３よりも大きくすることにより、Ｐ型不純物領域については薄膜シリコン層１３のＰ型不純物領域２１１と半導体基板のＰ型不純物領域２１２の両方から、Ｎ型不純物領域については薄膜シリコン層１３のＮ型不純物領域２２１と半導体基板のＮ型不純物領域２２２の両方から電極をとることができる。よってＳＯＩダイオードの電流の経路が薄膜シリコン層１３内と半導体基板１４内の２通りになるため、ＳＯＩデバイスでありながら、薄膜シリコン層１３上に形成したＰ型不純物領域およびＮ型不純物領域のみから成るＳＯＩデバイスのＰＮダイオードよりも大電流を流すことができる。
（実施例２）
本発明による第2実施例の半導体装置の概略構成を図２に示す。本実施例の半導体装置は、半導体基板１１上に埋込酸化膜１２と薄膜シリコン層１３を有するＳＯＩ基板に対し、完全素子分離されたＳＯＩ−ＭＯＳＦＥＴ４００が形成されている。さらに、薄膜シリコン層１３と埋込酸化膜１２を上下方向に貫通して半導体基板１１の中まで至るトレンチ３３が形成され、このトレンチ３３にはそれぞれのトレンチよりも小さいＰ型不純物領域電極コンタクト３３３およびＮ型不純物領域電極コンタクト３３４が設けられ、さらに電極メタル３２を設ける。
このように、Ｐ型不純物領域電極コンタクトおよびＮ型不純物領域電極コンタクトの大きさをトレンチ３３よりも小さくすることにより、Ｐ型不純物領域については半導体基板のＰ型不純物領域２１２から、Ｎ型不純物領域については半導体基板のＮ型不純物領域２２２からそれぞれ電極をとって半導体基板１１にＰＮダイオードを作製できる。よって、薄膜シリコン層１３に作製したＰＮダイオードよりも大電流を流すことができる。さらに、ＰＮダイオードを半導体基板１１に作製し、その上の薄膜シリコン層１３にトランジスタや拡散抵抗等を作製することにより半導体集積回路の集積度を高めることができる。
【００１０】
【発明の効果】
本発明によれば、ＳＯＩデバイスでありながら、大電流を流すことのできるＳＯＩ入力保護用ＰＮダイオードを作製することができる。
【図面の簡単な説明】
【図１】本発明による半導体装置のダイオードの概略構成を示す断面図である。
【図２】本発明の第２実施例に係わる半導体装置のダイオードの概略構成を示す断面図である。
【図３】従来のダイオード概略構成を示す断面図である。
【図４】従来のダイオード概略構成を示す断面図である。
【図５】従来のダイオード概略構成を示す断面図である。
【符号の説明】
１１ シリコン支持基板
１２ 埋込酸化膜
１３ 薄膜シリコン層
２１ Ｐ型不純物領域
２１１ 薄膜シリコン層のＰ型不純物領域
２１２ 半導体基板のＰ型不純物領域
２２ Ｎ型不純物領域
２２１ 薄膜シリコン層のＮ型不純物領域
２２２ 半導体基板のＮ型不純物領域
３１ 電極コンタクト
３２ 配線メタル
３３ トレンチ
３３１ トレンチよりも大きいＰ型不純物領域電極コンタクト
３３２ トレンチよりも大きいＮ型不純物領域電極コンタクト
３３３ トレンチよりも小さいＰ型不純物領域電極コンタクト
３３４ トレンチよりも小さいＮ型不純物領域電極コンタクト
４００ SOI−MOSFET

Claims (2)

1. 半導体基板上に絶縁膜を介して形成された半導体薄膜を有するＳＯＩ基板と、
   前記半導体薄膜と前記絶縁膜を上下方向に貫通して前記半導体基板の中まで至る２つのトレンチと、
   前記２つのトレンチの一方のトレンチ周辺の前記半導体基板および前記半導体薄膜に形成されたＰ型不純物拡散層と、
   前記２つのトレンチの他方のトレンチ周辺の前記半導体基板および前記半導体薄膜に形成されたＮ型不純物拡散層と、
   を有するＰＮダイオード。
2. 前記Ｐ型不純物拡散層および前記Ｎ型不純物拡散層はそれぞれ電極コンタクトを構成し、それぞれ別の電極メタルと接触していることを特徴とした請求項１に記載のＰＮダイオード。

Images